KR100627362B1 - Plasma display device and drving method thereof - Google Patents

Plasma display device and drving method thereof Download PDF

Info

Publication number
KR100627362B1
KR100627362B1 KR1020040061371A KR20040061371A KR100627362B1 KR 100627362 B1 KR100627362 B1 KR 100627362B1 KR 1020040061371 A KR1020040061371 A KR 1020040061371A KR 20040061371 A KR20040061371 A KR 20040061371A KR 100627362 B1 KR100627362 B1 KR 100627362B1
Authority
KR
South Korea
Prior art keywords
electrode
voltage
discharge
period
address
Prior art date
Application number
KR1020040061371A
Other languages
Korean (ko)
Other versions
KR20060012741A (en
Inventor
정제석
김기정
강태경
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040061371A priority Critical patent/KR100627362B1/en
Publication of KR20060012741A publication Critical patent/KR20060012741A/en
Application granted granted Critical
Publication of KR100627362B1 publication Critical patent/KR100627362B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2946—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge by introducing variations of the frequency of sustain pulses within a frame or non-proportional variations of the number of sustain pulses in each subfield
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 표시 장치 및 그 구동 방법에 관한 것이다. The present invention relates to a plasma display device and a driving method thereof.

본 발명의 플라즈마 표시 장치에 따르면, 나란히 배열되는 복수의 X 전극 및 복수의 Y 전극, 상기 X 전극 및 상기 Y 전극 사이에 형성되는 M 전극 및 상기 X 전극, Y 전극 및 M 전극과 교차하여 형성되는 어드레스 전극을 포함한다. 이때, X 전극을 접지로 바이어스한 상태에서 M 전극에 리셋 파형 및 스캔 펄스 파형을 인가하며, X 전극을 접지로 바이어스한 상태에서 Y 전극에 Vs 전압과 -Vs 전압을 교대로 인가한다. 또한, 방전을 더욱 잘 일으키기 위해 유지방전 기간에서 어드레스 전극에 숏펄스를 인가한다. According to the plasma display device of the present invention, a plurality of X electrodes and a plurality of Y electrodes arranged side by side, the M electrode formed between the X electrode and the Y electrode and formed to cross the X electrode, Y electrode and M electrode And an address electrode. At this time, the reset waveform and the scan pulse waveform are applied to the M electrode while the X electrode is biased to the ground, and the Vs voltage and the -Vs voltage are alternately applied to the Y electrode while the X electrode is biased to the ground. In addition, a short pulse is applied to the address electrode in the sustain discharge period in order to generate the discharge better.

PDP, 중간 전극, 통합보드, 유지방전 기간PDP, middle electrode, integrated board, maintenance discharge period

Description

플라즈마 표시 장치 및 그 구동 방법{PLASMA DISPLAY DEVICE AND DRVING METHOD THEREOF}Plasma display device and driving method thereof {PLASMA DISPLAY DEVICE AND DRVING METHOD THEREOF}

도 1은 종래 플라즈마 디스플레이 패널의 사시도이다. 1 is a perspective view of a conventional plasma display panel.

도 2는 도1에 도시한 플라즈마 디스플레이 패널의 단면도이다. FIG. 2 is a cross-sectional view of the plasma display panel shown in FIG. 1.

도 3은 종래 플라즈마 표시장치의 전극 배열도이다. 3 is an electrode array diagram of a conventional plasma display device.

도 4는 종래 플라즈마 표시장치의 구동 파형도이다. 4 is a driving waveform diagram of a conventional plasma display device.

도 5는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 전극 배열도이다.5 is an electrode array diagram of a plasma display panel according to an exemplary embodiment of the present invention.

도 6 및 도 7은 각각 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 사시도 및 단면도이다. 6 and 7 are a perspective view and a cross-sectional view of the plasma display panel according to an embodiment of the present invention, respectively.

도 8은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동파형도이다.8 is a driving waveform diagram of a plasma display panel according to a first embodiment of the present invention.

도 9a 내지 도 9e는 본 발명의 제1 실시예에 따른 구동 파형에 기초한 벽전하 분포도이다. 9A to 9E are wall charge distribution charts based on driving waveforms according to the first embodiment of the present invention.

도 10은 본 발명의 제2 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다. 10 is a driving waveform diagram of a plasma display device according to a second embodiment of the present invention.

도 11은 본 발명의 제3 실시예에 따른 플라즈마 표시 장치의 구동 파형도이 다. 11 is a driving waveform diagram of a plasma display device according to a third embodiment of the present invention.

도 12는 본 발명의 제4 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다. 12 is a driving waveform diagram of a plasma display device according to a fourth embodiment of the present invention.

도 13은 본 발명의 제5 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다. 13 is a driving waveform diagram of a plasma display device according to a fifth embodiment of the present invention.

본 발명은 플라즈마 표시 장치 및 그 구동 방법에 관한 것이다. The present invention relates to a plasma display device and a driving method thereof.

최근 액정표시장치(liquid crystal display; LCD), 전계 방출 표시장치(field emission display; FED), 플라즈마 표시장치 등의 평면 표시 장치가 활발히 개발되고 있다. 이들 평면 표시 장치 중에서 플라즈마 표시장치는 다른 평면 표시 장치에 비해 휘도 및 발광효율이 높으며 시야각이 넓다는 장점이 있다. 따라서, 플라즈마 표시장치가 40인치 이상의 대형 표시 장치에서 종래의 CRT(cathode ray tube)를 대체할 표시 장치로서 각광받고 있다. Recently, flat panel display devices such as liquid crystal displays (LCDs), field emission displays (FEDs), and plasma displays have been actively developed. Among these flat panel display devices, the plasma display device has advantages of higher luminance and luminous efficiency and a wider viewing angle than other flat panel display devices. Therefore, the plasma display device is in the spotlight as a display device to replace the conventional cathode ray tube (CRT) in a large display device of 40 inches or more.

플라즈마 표시장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 픽셀(pixel)이 매트릭스(matrix)형태로 배열되어 있다. 이러한 플라즈마 표시장치는 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형(DC형)과 교류형(AC형)으로 구분된다.Plasma display devices are flat display devices that display characters or images using plasma generated by gas discharge, and dozens to millions or more of pixels are arranged in a matrix form according to their size. The plasma display device is classified into a direct current type (DC type) and an alternating current type (AC type) according to the shape of a driving voltage waveform to be applied and the structure of a discharge cell.

직류형 플라즈마 표시장치는 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는 동안 전류가 방전공간에 그대로 흐르게 되며, 이를 위해 전류제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 플라즈마 표시장치에서는 전극을 유전체층이 덮고 있어 자연스러운 캐패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다. In the DC plasma display device, since the electrode is exposed to the discharge space as it is, the current flows in the discharge space while the voltage is applied, and there is a disadvantage in that a resistance for current limitation must be made for this purpose. On the other hand, in the AC plasma display device, since the electrode covers the dielectric layer, the current is limited by the formation of a natural capacitance component, and thus the electrode is protected from the impact of ions during discharge.

도1은 종래 교류형 플라즈마 디스플레이 패널의 일부 사시도이며, 도2는 도 1에 도시된 플라즈마 디스플레이 패널의 단면도이다. 1 is a partial perspective view of a conventional AC plasma display panel, and FIG. 2 is a cross-sectional view of the plasma display panel shown in FIG. 1.

도 1 및 도 2를 참조하면, 제1 유리기판(11) 위에 유전체층(14) 및 보호막(15)으로 덮인 X 전극(3) 및 Y 전극(4)이 쌍을 이루어 평행하게 설치된다. 이때, X 전극 및 Y 전극은 투명 도전성 물질로 이루어진다. X 전극 및 Y 전극(3,4)의 표면에는 금속 물질로 이루어지는 버스 전극(6)이 각각 형성된다. 1 and 2, the X electrode 3 and the Y electrode 4 covered with the dielectric layer 14 and the passivation layer 15 are arranged in parallel on the first glass substrate 11. At this time, the X electrode and the Y electrode is made of a transparent conductive material. Bus electrodes 6 made of metal materials are formed on the surfaces of the X and Y electrodes 3 and 4, respectively.

제2 유리기판(12) 위에는 복수의 어드레스 전극(5)이 설치되며, 어드레스 전극(5)은 유전체층(14')에 의해 덮혀 있다. 어드레스전극(5)들 사이에 있는 유전체층(14') 위에는 어드레스 전극(5)과 평행하게 격벽(17)이 형성되어 있다. 또한, 유전체층(14')의 표면 및 격벽(17)의 양측면에 형광체(18)가 형성되어 있다. 제1 유리기판(11)과 제2 유리기판(12)은 Y 전극(4)과 어드레스전극(5), 및 X 전극(3)과 어드레스전극(5)이 직교하도록 방전공간(19)을 사이에 두고 대향하여 배치되어 있다. 어드레스전극(5)과, 쌍을 이루는 Y 전극(4)과 X 전극(3)과의 교차부분에 있는 방전공간이 방전셀(19)을 형성한다.A plurality of address electrodes 5 are provided on the second glass substrate 12, and the address electrodes 5 are covered by the dielectric layer 14 '. A partition 17 is formed on the dielectric layer 14 ′ between the address electrodes 5 in parallel with the address electrode 5. In addition, phosphors 18 are formed on the surface of the dielectric layer 14 'and on both sides of the partition wall 17. The first glass substrate 11 and the second glass substrate 12 have a discharge space 19 therebetween so that the Y electrode 4 and the address electrode 5 and the X electrode 3 and the address electrode 5 are orthogonal to each other. Are placed opposite to each other. The discharge space at the intersection of the address electrode 5 and the paired Y electrode 4 and the X electrode 3 forms a discharge cell 19.

도 3은 종래 플라즈마 표시장치의 전극 배열도를 나타낸다. 3 shows an electrode arrangement diagram of a conventional plasma display device.

도3에 도시한 바와 같이, 종래 플라즈마 표시장치 전극은 ｍ＞ｎ의 매트릭스 구성을 가지고 있다. 열 방향으로 어드레스 전극(A1~Am)이 배열되어 있고 행방향으로 n행의 Y 전극(Y1~Yn) 및 X 전극(X1~Xn)이 지그재그로 배열되어 있다. 도 3에 도시된 방전셀(20)은 도 1에 도시된 방전셀(19)에 대응한다.As shown in Fig. 3, the conventional plasma display electrode has a matrix structure of m> n. The address electrodes A1 to Am are arranged in the column direction, and the n electrodes Y1 to Yn and the X electrodes X1 to Xn are arranged in a zigzag pattern in the row direction. The discharge cell 20 shown in FIG. 3 corresponds to the discharge cell 19 shown in FIG.

도 4는 종래의 플라즈마 표시장치의 구동 파형도이다. 4 is a driving waveform diagram of a conventional plasma display device.

도4에 도시한 플라즈마 표시장치의 구동방법에 따르면 각 서브필드는 리셋구간, 어드레스 구간, 유지구간으로 구성된다. According to the driving method of the plasma display device shown in Fig. 4, each subfield is composed of a reset section, an address section, and a sustain section.

리셋구간은 이전의 유지 방전의 벽전하 상태를 소거하고, 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽전하를 셋업(setup) 하는 역할을 한다. The reset section serves to erase the wall charge state of the previous sustain discharge and to set up wall charge in order to stably perform the next address discharge.

어드레스 구간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다. The address period is a period in which a wall charge is accumulated in a cell (addressed cell) that is turned on by selecting a cell that is turned on and a cell that is not turned on in the panel.

유지 구간은 X 전극 및 Y 전극에 유지방전 전압을 교대로 인가하여, 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이다. The sustain period is a period in which a sustain discharge voltage is alternately applied to the X electrode and the Y electrode to perform discharge for actually displaying an image on the addressed cell.

이하에서는 종래의 플라즈마 표시장치 구동방법의 리셋구간의 동작을 보다 상세히 설명한다. 도4에 도시한 바와 같이, 리셋 구간은 소거 구간, Y 램프 상승구간 및 Y 램프 하강구간으로 이루어진다. Hereinafter, the operation of the reset section of the conventional plasma display device driving method will be described in more detail. As shown in Fig. 4, the reset section is composed of an erase section, a Y ramp up section and a Y ramp down section.

(1) 소거 구간 (I)(1) erasure interval (I)

이 구간동안에는, X 전극을 일정한 전위(Vbias)로 바이어스시킨 상태에서 Y 전극에 유지방전 전압(Vs)에서 접지 전위까지 천천히 하강하는 하강 램프를 인가하 여, 이전의 유지 구간에서 형성된 벽전하를 제거한다. During this period, a falling ramp that slowly falls from the sustain discharge voltage (Vs) to the ground potential is applied to the Y electrode while the X electrode is biased to a constant potential (Vbias) to remove the wall charges formed in the previous sustain period. do.

(2) Y 램프 상승구간 (Ⅱ)(2) Y ramp up period (Ⅱ)

이 구간 동안에는 어드레스 전극 및 X 전극을 0V로 유지하고, Y 전극에 전압 Vs로부터 전압 Vset을 향하여 완만하게 상승하는 램프전압을 인가한다. 이 램프전압이 상승하는 동안 모든 방전 셀에서는 Y 전극으로부터 어드레스 전극 및 X 전극으로 각각 미약한 리셋 방전이 일어난다. 그 결과, Y 전극에 (-) 벽전하가 축적되고, 동시에 어드레스 전극 및 X 전극에 (+) 벽전하가 축적된다.During this period, the address electrode and the X electrode are kept at 0 V, and a ramp voltage rising slowly from the voltage Vs toward the voltage Vset is applied to the Y electrode. While this ramp voltage is rising, weak reset discharge occurs in all discharge cells from the Y electrode to the address electrode and the X electrode, respectively. As a result, negative wall charges are accumulated at the Y electrode, and positive wall charges are accumulated at the address electrode and the X electrode at the same time.

(3) Y 램프 하강 구간 (Ⅲ)(3) Y ramp descending section (Ⅲ)

이어서, 리셋기간의 후반에는 X 전극을 정전압 Vbias로 유지한 상태에서, Y 전극에 전압 Vs로부터 접지 전압을 향해 완만하게 하강하는 램프전압을 인가한다. 이 램프전압이 하강하는 동안 다시 모든 방전 셀에서는 미약한 리셋 방전이 일어난다. Subsequently, in the second half of the reset period, while the X electrode is held at the constant voltage Vbias, a ramp voltage that gently falls from the voltage Vs toward the ground voltage is applied to the Y electrode. While this ramp voltage is falling, weak reset discharge occurs again in all the discharge cells.

그러나, 종래의 플라즈마 표시장치에 의하면 어드레스 기간 후 첫 번째 유지 방전 펄스 인가시 방전 셀내에 충분한 프라이밍 전하(priming particle)가 생성되어 있지 않기 때문에, 방전 불량이 발생하는 문제점이 있었다. However, according to the conventional plasma display device, there is a problem in that discharge failure occurs because sufficient priming particles are not generated in the discharge cells when the first sustain discharge pulse is applied after the address period.

한편, 유지 방전 구간에서는 X 전극 및 Y 전극에 동일한 유지방전 전압을 교대로 인가하여, 어드레싱된 셀에 실제로 화상을 표시하기 위한 유지 방전을 수행한다. 이때, 유지 방전 구간에 X 전극 및 Y 전극에 인가되는 파형은 대칭적인 파형이 인가되는 것이 바람직하다. 그러나, 종래의 플라즈마 표시장치에 의하면 리셋 구간에 Y 전극(Y 전극에는 리셋 및 스캔을 위한 파형이 추가적으로 인가됨)에 인가되는 파형과 X 전극에 인가되는 파형이 다르기 때문에, Y 전극을 구동하기 위한 회로와 X 전극을 구동하기 위한 회로가 다르다. 이에 따라, X 전극 및 Y 전극의 구동회로가 임피던스 매칭이 되지 않아, 유지 방전 구간에서 X 전극 및 Y 전극에 교대로 인가되는 파형이 왜곡되어, 방전 불량이 발생하는 문제점이 발생한다.On the other hand, in the sustain discharge section, the same sustain discharge voltage is alternately applied to the X electrode and the Y electrode to perform sustain discharge for actually displaying an image on the addressed cell. In this case, the waveforms applied to the X electrode and the Y electrode in the sustain discharge period are preferably a symmetrical waveform. However, according to the conventional plasma display device, since the waveform applied to the Y electrode (the waveform for reset and scan is additionally applied to the Y electrode) and the waveform applied to the X electrode are different from each other in the reset period, The circuit for driving the circuit and the X electrode are different. Accordingly, the driving circuits of the X electrode and the Y electrode do not have impedance matching, so that waveforms alternately applied to the X electrode and the Y electrode in the sustain discharge period are distorted, thereby causing a problem of discharge failure.

본 발명이 이루고자 하는 기술적 과제는 상기한 종래 기술의 문제점을 해결하기 위한 것으로 방전 불량을 방지하기 위한 플라즈마 표시 장치 및 이의 구동방법을 제공하기 위한 것이다. 또한, 주사전극과 유지전극을 구동할 수 있는 통합보드를 가지는 플라즈마 표시 장치를 제공함과 아울러 통합보드에 적합한 구동 파형을 제공하기 위한 것이다. SUMMARY OF THE INVENTION The present invention has been made in an effort to solve the problems of the prior art and to provide a plasma display device and a driving method thereof for preventing discharge failure. The present invention also provides a plasma display device having an integrated board capable of driving a scan electrode and a sustain electrode, and also provides a driving waveform suitable for the integrated board.

상기한 목적을 달성하기 위한 본 발명의 특징에 따른 플라즈마 표시 장치의 구동 방법은,A driving method of a plasma display device according to a feature of the present invention for achieving the above object,

복수의 제1 전극(X)과 복수의 제2 전극(Y), 상기 제1 전극과 제2 전극 사이에 형성되는 복수의 제3 전극(M) 및 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제4 전극(A)을 포함하는 플라즈마 표시 장치에서 한 프레임을 복수의 서브필드로 나누어 구동하는 방법에 있어서, A plurality of first electrodes (X) and a plurality of second electrodes (Y), a plurality of third electrodes (M) formed between the first electrode and the second electrode and intersecting the first electrode and the second electrode In the plasma display device including a plurality of fourth electrodes (A) formed in the direction to drive a frame divided into a plurality of subfields,

적어도 하나의 서브필드에서, (a) 리셋 기간에서 상기 제1 전극을 제1 전압으로 바이어스한 상태에서 상기 제3 전극의 전압을 제2 전압에서 제3 전압까지 점진적으로 증가시킨 후, 제4 전압에서 제5 전압까지 점진적으로 감소시키는 단계; (b) 어드레스 기간에서 켜질 방전 셀을 선택하는 단계; 및 (c) 상기 제1 전극을 상기 제1 전압으로 바이어스한 상태에서 상기 제2 전극에 상기 제1 전압보다 높은 제6 전압과 상기 제1 전압보다 낮은 제7 전압을 교대로 가지는 펄스를 인가하여 상기 단계(b)에서 선택된 방전 셀을 유지방전시키는 단계를 포함한다. 여기서, 상기 제1 전압은 접지 전압이다. In at least one subfield, (a) after gradually increasing the voltage of the third electrode from the second voltage to the third voltage while biasing the first electrode to the first voltage in the reset period, the fourth voltage Progressively decreasing from to a fifth voltage; (b) selecting a discharge cell to be turned on in the address period; And (c) applying a pulse alternately having a sixth voltage higher than the first voltage and a seventh voltage lower than the first voltage to the second electrode while biasing the first electrode to the first voltage. Sustain discharge of the discharge cells selected in step (b). Here, the first voltage is a ground voltage.

한편, 상기 제2 전극에 상기 제6 전압이 인가되는 동안에 상기 제3 전극에 상기 제1 전압보다 높은 제8 전압을 인가하고, 상기 제2 전극에 상기 제7 전압이 인가되는 동안에 상기 제3 전극에 상기 제7 전압보다 높은 제9 전압을 인가한다. Meanwhile, an eighth voltage higher than the first voltage is applied to the third electrode while the sixth voltage is applied to the second electrode, and the third electrode is applied while the seventh voltage is applied to the second electrode. A ninth voltage higher than the seventh voltage is applied thereto.

또한, 상기 제2 전극에 상기 제6 전압이 인가되는 동안에 상기 제4 전극에 상기 펄스의 폭보다 좁으며 상기 제6 전압과 같은 극성의 전압을 인가하며, 상기 제2 전극에 상기 제7 전압이 인가되는 동안에 상기 제4 전극에 상기 펄스의 폭보다 좁으며 상기 제6 전압과 같은 극성의 전압을 인가한다. In addition, while the sixth voltage is applied to the second electrode, a voltage having a polarity smaller than the width of the pulse and equal to the sixth voltage is applied to the fourth electrode, and the seventh voltage is applied to the second electrode. During the application, a voltage having a polarity smaller than the width of the pulse and having the same polarity as the sixth voltage is applied to the fourth electrode.

본 발명의 다른 특징에 따른 플라즈마 표시 장치는 Plasma display device according to another aspect of the present invention

제1 기판 및 제2 기판; 상기 제1 기판에 각각 형성되는 제1 전극과 제2 전극; 상기 제1 전극과 제2 전극 사이에 형성되는 제3 전극; 상기 제2 기판에 형성되며, 상기 제1 전극, 상기 제2 전극 및 상기 제3 전극과 교차하는 방향으로 형성된 어드레스 전극; 및 인접한 상기 제1 전극, 상기 제2 전극, 상기 제3 전극 및 상기 어드레스 전극에 의해 형성되는 방전셀을 방전시키기 위해 상기 제1 전극, 제2 전극, 제3 전극 및 어드레스 전극에 구동 전압을 공급하는 구동 회로를 포함하며, A first substrate and a second substrate; First and second electrodes respectively formed on the first substrate; A third electrode formed between the first electrode and the second electrode; An address electrode formed on the second substrate and formed to cross the first electrode, the second electrode, and the third electrode; And supplying a driving voltage to the first electrode, the second electrode, the third electrode, and the address electrode to discharge the discharge cells formed by the adjacent first electrode, the second electrode, the third electrode, and the address electrode. It includes a driving circuit to

상기 구동 회로는, 리셋 기간에서 상기 제1 전극을 제1 전압으로 바이어스한 상태에서 상기 제3 전극에 점진적으로 상승하고 하강하는 전압을 인가하며, 유지방전 기간에서 상기 제1 전극을 상기 제1 전압으로 바이어스한 상태에서 상기 제2 전극에 상기 제1 전압보다 높은 제2 전압과 상기 제1 전압보다 낮은 제3 전압을 교대로 가지는 펄스를 인가한다. The driving circuit applies a voltage that gradually rises and falls to the third electrode while biasing the first electrode to the first voltage in a reset period, and applies the first electrode to the first voltage in a sustain discharge period. In the biased state, a pulse having alternately a second voltage higher than the first voltage and a third voltage lower than the first voltage is applied to the second electrode.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification.

그리고 본 발명에서 언급되는 벽 전하란 셀의 벽(예를 들어, 유전체층) 상에서 각 전극에 가깝게 형성되는 전하를 말한다. 그리고 벽 전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 전극에 "형성됨", "축적됨" 또는 "쌓임"과 같이 설명한다. 또한 벽 전압은 벽 전하에 의해서 셀의 벽에 형성되는 전위차를 말한다.In addition, the wall charge referred to in the present invention refers to a charge formed close to each electrode on the wall of the cell (eg, the dielectric layer). And the wall charge is not actually in contact with the electrode itself, but is described here as "formed", "accumulated" or "stacked" on the electrode. In addition, the wall voltage refers to the potential difference formed in the wall of the cell by the wall charge.

이제 본 발명의 실시예에 따른 플라즈마 표시 장치 및 그 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다. A plasma display device and a driving method thereof according to an exemplary embodiment of the present invention will now be described in detail with reference to the accompanying drawings.

도 5는 본 발명의 실시예에 따른 플라즈마 표시 장치의 전극 배열도를 나타낸다. 5 illustrates an electrode arrangement diagram of a plasma display device according to an exemplary embodiment of the present invention.

도 5에 도시한 바와 같이, 본 발명의 실시예에 따른 플라즈마 디스플레이 패 널은 열 방향으로 어드레스 전극(A1~Am)이 평행하게 배열되어 있고, n행의 Y 전극(Y1~Yn), X 전극(X1~Xn) 및 2n-1행의 중간 전극(이하 'M 전극')이 배열되어 있다. 즉, 본 발명의 실시예에 따르면 Y 전극 및 X 전극의 중간에 M 전극이 배열되어 있으며, Y 전극, X 전극, M 전극 및 어드레스 전극이 하나의 방전 셀을 이루는 4 전극 구조를 가진다. As shown in FIG. 5, in the plasma display panel according to the exemplary embodiment of the present invention, address electrodes A1 to Am are arranged in parallel in a column direction, and n rows of Y electrodes Y1 to Yn and X electrodes are arranged. (X1 to Xn) and intermediate electrodes (hereinafter, 'M electrodes') in rows 2n-1 are arranged. That is, according to the embodiment of the present invention, the M electrode is arranged in the middle of the Y electrode and the X electrode, and the Y electrode, the X electrode, the M electrode, and the address electrode have a four-electrode structure forming one discharge cell.

이때, 본 발명의 실시예에 따르면 X 전극 및 Y 전극은 주로 유지 방전 전압파형을 인가하기 위한 전극의 역할을 하며, M 전극은 주로 리셋 파형 및 스캔 펄스 전압을 인가하기 위한 역할을 한다. At this time, according to the embodiment of the present invention, the X electrode and the Y electrode mainly serve as an electrode for applying a sustain discharge voltage waveform, and the M electrode mainly serves for applying a reset waveform and a scan pulse voltage.

도 6은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 사시도이며, 도 7은 도 6에 도시한 플라즈마 디스플레이 패널의 단면도이다. 6 is a perspective view of a plasma display panel according to an embodiment of the present invention, and FIG. 7 is a cross-sectional view of the plasma display panel shown in FIG.

도 6 및 도 7을 참조하면, 본 발명의 실시예에 따른 플라즈마 디스플레이 패널은 제1 기판(41) 및 제2 기판(42)을 구비한다. 상기 제1 기판(41)에는 X 전극(53)과 Y 전극(54)이 형성된다. 또한 상기 X 전극(53)과 Y 전극(53)의 상부에는 버스 전극(46)이 형성된다. 상기 X 및 Y 전극(53,54)의 상부에는 유전체층(44)과 보호막(45)이 차례로 형성된다.6 and 7, a plasma display panel according to an exemplary embodiment of the present invention includes a first substrate 41 and a second substrate 42. The X electrode 53 and the Y electrode 54 are formed on the first substrate 41. In addition, a bus electrode 46 is formed on the X electrode 53 and the Y electrode 53. The dielectric layer 44 and the passivation layer 45 are sequentially formed on the X and Y electrodes 53 and 54.

한편, 제2 기판(42)의 표면에는 어드레스 전극(55)이 형성되며, 상기 어드레스 전극(55)의 상부에는 유전체층(44')이 형성된다. 상기 유전체층(44')의 상부에는 격벽(47)이 형성됨으로써 격벽(47) 사이에 방전 공간인 셀(49)이 형성된다. 격벽(47) 사이의 셀 공간에서 격벽(47)의 표면에는 형광체(48)가 도포된다. 상기 X 및 Y 전극(53, 54)은 상기 어드레스 전극(55)에 대하여 상호 직각으로 형성된다.Meanwhile, an address electrode 55 is formed on the surface of the second substrate 42, and a dielectric layer 44 ′ is formed on the address electrode 55. The partition wall 47 is formed on the dielectric layer 44 ′ to form a cell 49 that is a discharge space between the partition walls 47. Phosphor 48 is applied to the surface of the partition wall 47 in the cell space between the partition walls 47. The X and Y electrodes 53 and 54 are formed at right angles to the address electrode 55.

이때, 본 발명의 실시예에 따르면 제1 기판(41)의 표면에 형성된 한쌍의 X 전극(53)과 Y 전극(54) 사이에 중간 전극(56)이 형성된다. 전술한 바와 같이, 이 중간 전극에는 주로 리셋 파형 및 스캔 파형이 인가된다. 중간 전극(56)의 상부에 버스 전극(46)이 형성된다.In this case, according to the exemplary embodiment of the present invention, the intermediate electrode 56 is formed between the pair of X electrodes 53 and the Y electrodes 54 formed on the surface of the first substrate 41. As described above, a reset waveform and a scan waveform are mainly applied to this intermediate electrode. The bus electrode 46 is formed on the intermediate electrode 56.

이하에서 설명하는 플라즈마 표시 장치의 구동 방법은 리셋 기간, 어드레스 기간 및 유지 기간을 포함한다. 그리고, 플라즈마 디스플레이 패널에는 각 기간에서 X 전극에 구동 전압을 인가하는 X 전극 구동회로(도시하지 않음), Y 전극에 구동 전압을 인가하는 Y 전극 구동회로(도시하지 않음), 어드레스 전극(A)에 구동 전압을 인가하는 어드레스 구동회로(도시하지 않음) 및 M 전극에 구동 전압을 인가하는 구동 회로(도시하지 않음)가 연결된다. 이러한 구동 회로와 플라즈마 디스플레이 패널이 연결되어 하나의 플라즈마 표시 장치를 이룬다. The driving method of the plasma display device described below includes a reset period, an address period, and a sustain period. The plasma display panel includes an X electrode driving circuit (not shown) for applying a driving voltage to the X electrode in each period, a Y electrode driving circuit (not shown) for applying a driving voltage to the Y electrode, and an address electrode (A). An address driving circuit (not shown) for applying a driving voltage to the driving circuit and a driving circuit (not shown) for applying the driving voltage to the M electrode are connected to each other. The driving circuit and the plasma display panel are connected to form one plasma display device.

도 8은 본 발명의 제1 실시예에 따른 플라즈마 표시장치의 구동파형도이며, 도 9a 내지 도 9e는 도 8에 도시한 구동 파형에 따른 벽전하 분포를 나타내는 도면이다. 8 is a driving waveform diagram of the plasma display device according to the first exemplary embodiment of the present invention, and FIGS. 9A to 9E are diagrams showing wall charge distribution according to the driving waveform shown in FIG. 8.

이하에서는 도 8, 도 9a 내지 도 9e를 참조하여, 본 발명의 제1 실시예에 따른 구동방법을 설명한다. Hereinafter, a driving method according to a first embodiment of the present invention will be described with reference to FIGS. 8 and 9A to 9E.

도 8에 도시한 본 발명의 제1 실시예에 따른 구동방법에 의하면, 각 서브필드는 리셋기간, 어드레스 기간, 유지기간으로 구성된다. According to the driving method according to the first embodiment of the present invention shown in Fig. 8, each subfield is composed of a reset period, an address period, and a sustain period.

본 발명의 실시예에 따르면 리셋 기간은 소거 기간, M 전극 상승파형 기간 및 M 전극 하강파형 기간으로 이루어진다. According to an embodiment of the present invention, the reset period includes an erase period, an M electrode rising waveform period, and an M electrode falling waveform period.

(1-1) 소거 기간 (I)(1-1) erasing period (I)

이 기간은 이전의 유지방전 기간에 형성된 벽전하를 소거하는 역할을 한다. 본 발명의 실시예에 따르면, 유지방전 기간의 마지막 시점에 X 전극에 유지방전 전압 펄스가 인가되고, Y 전극에는 X 전극에 인가된 전압보다 낮은 전압(예컨대, 접지 전압)이 인가되었다고 가정한다. 그러면, 도 9a와 같이, Y 전극 및 어드레스 전극에는 (+) 벽전하가 형성되고, X 전극 및 M 전극에는 (-) 벽전하가 형성된다. This period serves to erase wall charges formed in the previous sustain discharge period. According to the exemplary embodiment of the present invention, it is assumed that a sustain discharge voltage pulse is applied to the X electrode at the end of the sustain discharge period, and a voltage (for example, a ground voltage) lower than the voltage applied to the X electrode is applied to the Y electrode. Then, as illustrated in FIG. 9A, positive wall charges are formed on the Y electrode and the address electrode, and negative wall charges are formed on the X electrode and the M electrode.

소거 기간에서는 Y 전극을 전압 Vyc로 바이어스시킨 상태에서, M 전극에 Vmc 전압에서 접지전압까지 완만하게 하강하는 파형(램프 파형 또는 로그 파형)을 인가한다. 그러면, 도 9a에 도시한 바와 같이 유지 방전 기간시 형성된 벽전하는 소거된다. In the erase period, while the Y electrode is biased with the voltage Vyc, a waveform (lamp waveform or log waveform) that gently falls from the Vmc voltage to the ground voltage is applied to the M electrode. Then, the wall charges formed during the sustain discharge period are erased as shown in Fig. 9A.

(1-2) M 전극 상승 파형기간 (Ⅱ)(1-2) M electrode rising waveform period (II)

이 기간 동안에는 X 전극 및 Y 전극을 접지전압으로 바이어스시킨 상태에서, M 전극에 전압 Vmd에서 Vset으로 완만하게 상승하는 파형(램프파형 또는 로그파형)을 인가한다. 이 상승 파형이 인가되는 동안, 모든 방전 셀에서는 M 전극으로부터 어드레스 전극, X 전극 및 Y 전극으로 각각 미약한 리셋 방전이 일어난다. 그 결과, 도 9b에 도시한 바와 같이, M 전극에 (-) 벽전하가 축적되고, 동시에 어드레스 전극, X 전극 및 Y 전극에는 (+) 벽전하가 축적된다.During this period, a waveform (ramp waveform or log waveform) that rises slowly from the voltage Vmd to Vset is applied to the M electrode while the X electrode and the Y electrode are biased to the ground voltage. While this rising waveform is applied, weak reset discharges occur from the M electrodes to the address electrodes, the X electrodes, and the Y electrodes, respectively, in all the discharge cells. As a result, as shown in Fig. 9B, negative wall charges are accumulated on the M electrode, and positive wall charges are accumulated on the address electrode, the X electrode, and the Y electrode at the same time.

(1-3) M 전극 하강 파형기간 (Ⅲ)(1-3) M electrode falling waveform period (III)

이어서, 리셋기간의 후반에는 X 전극 및 Y 전극을 각각 Vxe와 Vye로 바이어스시킨 상태에서, M 전극에 전압 Vme부터 접지 전압을 향해 완만하게 하강하는 파 형(램프파형 또는 로그파형)을 인가한다. 이때, Vxe = Vye, Vmd = Vme로 설정하는 것이 회로 구성을 간단히 할 수 있다는 점에서 바람직하나, 반드시 이에 한정되는 것은 아니다. Subsequently, in the second half of the reset period, while the X electrode and the Y electrode are biased with Vxe and Vye, waveforms (lamp waveforms or log waveforms) are gradually applied to the M electrodes from the voltage Vme to the ground voltage. At this time, it is preferable to set Vxe = Vye and Vmd = Vme in that the circuit configuration can be simplified, but is not necessarily limited thereto.

이 램프전압이 하강하는 동안 다시 모든 방전 셀에서는 미약한 리셋 방전이 일어난다. 이때, M 전극 하강 파형기간은 M 전극 상승 파형 기간에 의해 쌓인 벽전하를 천천히 감소시키기 위한 것이므로, 하강 파형의 시간을 길게 가지고 갈수록(즉, 기울기를 완만하게 할수록) 감소되는 벽전하량을 정밀하게 제어할 수 있기 때문에 어드레스 방전에 유리하다. While this ramp voltage is falling, weak reset discharge occurs again in all the discharge cells. At this time, since the M electrode falling waveform period is for slowly decreasing the wall charges accumulated by the M electrode rising waveform period, the wall charge amount that is decreased as the time of the falling waveform is longer (that is, the slope is gentler) is precisely controlled. This is advantageous for address discharge.

M 전극에 하강 파형을 인가한 결과, 모든 셀의 각 전극에 쌓였던 벽전하가 균등하게 소거되어, 도 9c에 도시된 바와 같이 어드레스 전극에는 (+) 벽전하가 축적되고, 동시에 X 전극, Y 전극 및 M 전극에는 (-) 벽전하가 축적된다.As a result of applying the falling waveform to the M electrode, the wall charges accumulated on each electrode of all the cells are evenly erased. As shown in FIG. 9C, positive wall charges are accumulated on the address electrode, and at the same time, the X electrode and the Y electrode And negative wall charges are accumulated on the M electrode.

(2) 어드레스 기간 (스캔 기간) (2) Address period (scan period)

어드레스 기간에서는 다수의 M 전극을 Vsc 전압으로 바이어스시킨 상태에서 M 전극에 순차적으로 스캔 전압(예컨대, 접지 전압)을 인가하여 스캔 펄스를 인가하고, 동시에 어드레스 전극에는 방전을 원하는 셀(즉, 켜지는 셀)에 어드레스 전압을 인가한다. 이때, X 전극에는 접지 전압으로 유지하고, Y 전극에는 전압 Vye를 인가한다. (즉, Y 전극에 X 전극의 전압보다 높은 전압을 인가한다.)In the address period, scan pulses are sequentially applied to the M electrodes while the plurality of M electrodes are biased to the Vsc voltage, and a scan pulse is applied to the M electrodes. Apply an address voltage to the cell). At this time, the ground electrode is maintained at the X electrode, and the voltage Vye is applied to the Y electrode. (I.e., apply a voltage higher than the voltage of the X electrode to the Y electrode.)

그러면, M전극과 어드레스 전극 사이의 방전이 일어나면서, 방전이 X 전극 및 Y 전극으로 확장되고, 그 결과 도 9d에 도시한 바와 같이, X 전극 및 M 전극에는 (+) 전하가 축적되고, Y 전극 및 어드레스 전극에는 (-) 벽전하가 축적된다. Then, discharge occurs between the M electrode and the address electrode, and the discharge is extended to the X electrode and the Y electrode. As a result, as shown in FIG. 9D, positive charges are accumulated in the X electrode and the M electrode, and Y is accumulated. Negative wall charges are stored in the electrodes and the address electrodes.

(3) 유지방전 기간(3) maintenance discharge period

본 발명의 실시예에 따른 유지 방전 기간에 의하면, M 전극을 유지 방전 전압 Vm으로 바이어스시킨 상태에서, X 전극 및 Y 전극에 유지방전 전압 펄스를 교대로 인가한다. 이와 같은 전압의 인가를 통해 어드레스 기간에서 선택된 방전 셀에는 유지방전이 일어나게 된다. 여기서, M 전극에 인가하는 Vm 전압과 X 전극 또는 Y 전극에 인가하는 Vs 전압을 동일한 전압으로 하여 전원 수를 감소시킬 수 있다. According to the sustain discharge period according to the embodiment of the present invention, the sustain discharge voltage pulse is alternately applied to the X electrode and the Y electrode while the M electrode is biased to the sustain discharge voltage Vm. The sustain discharge occurs in the discharge cells selected in the address period by applying such a voltage. Here, the number of power sources can be reduced by setting the Vm voltage applied to the M electrode and the Vs voltage applied to the X electrode or the Y electrode as the same voltage.

이때, 본 발명의 실시예에 따르면 유지 방전 초기와 정상 시점에서는 서로 다른 방전 메카니즘에 의해 방전이 생기게 된다. 이하에서는 설명의 편의상 유지 방전 초기에 발생하는 방전을 숏갭 방전(short-gap discharge) 기간이라 칭하고, 정상 시점의 방전을 롱갭 방전(long-gap discharge) 기간이라 칭한다. At this time, according to the embodiment of the present invention, the discharge is caused by different discharge mechanisms at the initial and the normal time of the sustain discharge. For convenience of explanation, hereinafter, the discharge generated at the beginning of the sustain discharge is referred to as a short-gap discharge period, and the discharge at the normal time is referred to as a long-gap discharge period.

(3-1) 숏갭 방전 기간 (3-1) Short gap discharge period

유지방전의 시작 기간에서는 도 9e의 (a), (b)에 도시한 바와 같이, X 전극에 (+) 전압 펄스가 인가되고 Y전극에 (-) 전압 펄스가 인가되지만(여기서, + 및 -의 부호는 X 전극에 인가된 전압과 Y 전극에 인가된 전압의 크기를 비교한 상대적인 개념으로서, X 전극에 + 펄스 전압이 인가되었다는 의미는 X 전극에 Y 전극보다 큰 전압이 인가되었다는 것을 의미한다.), 동시에 M 전극에 (+) 전압펄스가 인가된다. 따라서, X 전극 및 Y 전극 사이에서만 방전이 일어나는 종래와 달리, X전극/M전극과 Y 전극과의 방전이 일어나게 된다. 특히, 본 발명의 실시예에 따르면 X 전극 및 Y 전극 사이의 거리보다 M 전극과 Y 전극 사이의 거리가 더 가깝기 때문에, M 전극과 Y 전극 사이에 인가되는 전계(electric field)가 더 크게 된다. 따라서, M 전극과 Y 전극 사이의 방전이 X 전극과 Y 전극 사이의 방전보다 주도적인 역할을 한다. 이처럼, 본 발명의 실시예에서는 유지 방전 초기에 상대적으로 거리가 짧은 M 전극과 Y 전극 사이의 방전이 주도적인 역할을 한다고 해서, 숏갭 방전이라 칭하는 것이다. In the start period of sustain discharge, as shown in (a) and (b) of FIG. 9E, a positive voltage pulse is applied to the X electrode and a negative voltage pulse is applied to the Y electrode (where + and − Is a relative concept comparing the magnitude of the voltage applied to the X electrode and the voltage applied to the Y electrode, and the fact that + pulse voltage is applied to the X electrode means that a voltage greater than the Y electrode is applied to the X electrode. At the same time, a positive voltage pulse is applied to the M electrode. Therefore, unlike the conventional case where the discharge occurs only between the X electrode and the Y electrode, the discharge occurs between the X electrode / M electrode and the Y electrode. In particular, according to the embodiment of the present invention, since the distance between the M electrode and the Y electrode is closer than the distance between the X electrode and the Y electrode, the electric field applied between the M electrode and the Y electrode becomes larger. Therefore, the discharge between the M electrode and the Y electrode plays a dominant role than the discharge between the X electrode and the Y electrode. As described above, in the embodiment of the present invention, since the discharge between the M electrode and the Y electrode having a relatively short distance at the beginning of the sustain discharge plays a dominant role, it is called a short gap discharge.

이처럼, 본 발명의 실시예에 따르면 유지 방전 초기에 상대적으로 높은 전계가 인가되어 수행되는 숏갭 방전이 발생하기 때문에, 어드레스 기간 후 첫 번째 유지 방전 펄스 인가시 방전 셀내에 충분한 프라이밍 전하(priming particle)가 생성되어 있지 않더라도, 충분한 방전을 수행할 수 있다. As described above, according to the embodiment of the present invention, since a short gap discharge occurs by applying a relatively high electric field at the initial stage of sustain discharge, sufficient priming particles in the discharge cell are applied when the first sustain discharge pulse is applied after the address period. Even if it is not produced, sufficient discharge can be performed.

(3-2) 롱갭 방전 기간 (3-2) Long gap discharge period

유지 방전의 첫 번째 유지방전 펄스 인가 후에는, M 전극의 전압이 일정 전압(Vs)으로 바이어스되기 때문에, M 전극과 X 전극 사이의 방전 또는 M 전극과 Y 전극 사이의 방전(즉, 숏갭 방전)은 방전에 기여하는 정도가 작아 주 방전은 X 전극 및 Y 전극 사이의 방전이 되고, 결국 X 전극 및 Y 전극에 교대로 인가되는 방전 펄스 수에 의해 입력된 영상을 표시할 수 있게 된다. After application of the first sustain discharge pulse of sustain discharge, the voltage between the M electrode and the X electrode or the discharge between the M electrode and the Y electrode (i.e., a short gap discharge) because the voltage of the M electrode is biased to a constant voltage (Vs). The degree of contribution to the silver discharge is small so that the main discharge becomes a discharge between the X electrode and the Y electrode, and thus an image inputted by the number of discharge pulses applied alternately to the X electrode and the Y electrode can be displayed.

즉, 도 9e의 (d)에 도시하였듯이, 정상상태의 유지방전기간에서는 M 전극에는 (-) 벽전하가 계속적으로 축적되고, X 전극 및 Y 전극에는 교대로 (-) 벽전하와 (+) 벽전하가 축적된다. That is, as shown in (d) of FIG. 9E, in the steady state sustain discharge period, negative wall charges are continuously accumulated on the M electrode, and the negative and negative wall charges are alternately stored on the X electrode and the Y electrode. Wall charges accumulate.

이처럼 본 발명의 실시예에 따르면, 유지 방전 초기에는 X 전극과 M 전극(또는 Y 전극과 M 전극 사이)의 숏갭 방전에 의해 방전을 수행하기 때문에 프라이밍 파티클이 적은 상태에서도 충분한 방전을 수행하고, 정상적인 상태에서는 X 전극 및 Y 전극 사이의 롱갭 방전에 의해 방전을 수행하기 때문에 안정적인 방전을 수행할 수 있다. As described above, according to the embodiment of the present invention, since the discharge is performed by the short gap discharge of the X electrode and the M electrode (or between the Y electrode and the M electrode) at the initial stage of the sustain discharge, sufficient discharge is performed even in a state where there are few priming particles, and In the state, since the discharge is performed by the long gap discharge between the X electrode and the Y electrode, stable discharge can be performed.

또한, 본 발명의 실시예에 따르면, X 전극과 Y 전극에 거의 대칭적인 전압 파형이 인가되기 때문에, X 전극 및 Y 전극을 구동하기 위한 회로를 거의 동일하게 설계할 수 있다. 따라서, X 전극 및 Y 전극 사이의 회로 임피던스의 차를 거의 없앨 수 있기 때문에, 유지방전 기간에서 X 전극 및 Y 전극에 인가되는 펄스 파형의 왜곡을 감소시켜 안정적인 방전을 도모할 수 있다. Further, according to the embodiment of the present invention, since the voltage waveforms which are substantially symmetrical are applied to the X electrode and the Y electrode, the circuits for driving the X electrode and the Y electrode can be designed almost identically. Therefore, since the difference in circuit impedance between the X electrode and the Y electrode can be almost eliminated, it is possible to reduce the distortion of the pulse waveform applied to the X electrode and the Y electrode in the sustain discharge period, thereby achieving stable discharge.

도 8에 도시한 본 발명의 제1 실시예에 따르면 X 전극과 Y 전극의 파형은 서로 뒤바뀌어도 구동이 가능하며, 또한 어드레스 기간에서 X 전극과 Y 전극과의 파형이 서로 바뀌어도 구동이 가능하다.According to the first embodiment of the present invention shown in FIG. 8, the waveforms of the X electrode and the Y electrode can be driven even if they are reversed, and the driving can be performed even if the waveforms of the X electrode and the Y electrode are changed in the address period.

위에서 설명한 본 발명의 제1 실시예에 따른 구동 방법에 따르면, M 전극에는 주로 리셋 파형 및 스캔 펄스 파형이 인가되고, X 전극 및 Y 전극에는 주로 유지 전압 파형이 인가된다. 이때, M 전극에 인가되는 리셋 파형은 도 8에 도시한 리셋 파형뿐만 아니라 다양한 형태의 리셋 파형이 인가될 수 있다. According to the driving method according to the first embodiment of the present invention described above, a reset waveform and a scan pulse waveform are mainly applied to the M electrode, and a sustain voltage waveform is mainly applied to the X electrode and the Y electrode. In this case, the reset waveform applied to the M electrode may be applied with various reset waveforms as well as the reset waveform shown in FIG. 8.

그러나, 이러한 본 발명의 제1 실시예에 따른 구동 파형을 인가하기 위해서는 유지방전 기간에서는 Y 전극과 X 전극에 교대로 유지 방전 펄스가 인가되고, 리셋 기간과 어드레스 기간에서는 M 전극에 리셋 파형과 주사 파형이 인가된다. 따라서, M 전극을 구동하기 위한 M 구동 보드와 X전극을 구동하기 위한 구동 보드 및 Y 전극을 구동하기 위한 구동보드가 별도로 존재해야 한다. 이와 같이 구동 보드 가 따로 존재하면 샤시 베이스(도시하지 않았음)에 구동 보드를 실장하는 문제점이 있으며, 3개의 구동 보드로 인해서 단가가 증가한다. 이하에서는 이와 같은 제1 실시예의 문제를 개선하는 구동 방법에 대해서 알아본다. However, in order to apply the driving waveform according to the first embodiment of the present invention, the sustain discharge pulse is alternately applied to the Y electrode and the X electrode in the sustain discharge period, and the reset waveform and the scan are applied to the M electrode in the reset period and the address period. The waveform is applied. Therefore, the M driving board for driving the M electrode, the driving board for driving the X electrode, and the driving board for driving the Y electrode should exist separately. As such, when the driving board is separately present, there is a problem in that the driving board is mounted on the chassis base (not shown), and the unit cost increases due to three driving boards. Hereinafter, a driving method for improving the problem of the first embodiment will be described.

도 10은 본 발명의 제2 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다. 아래에서는 Y 전극에 인가되는 전압은 Y 구동 보드(도시하지 않았음)에서 공급되고 M 전극에 인가되는 전압은 M 구동 보드(도시하지 않았음)와 M 버퍼 보드(도시하지 않았음)에서 공급되고 A 전극에 인가되는 전압은 어드레스 버퍼 보드(도시하지 않았음)에서 공급된다. 또한, X 전극은 기준 전압(도 10에서는 접지 전압)으로 바이어스되어 있으므로, X 전극에 인가되는 전압에 대해서는 설명을 생략한다. 10 is a driving waveform diagram of a plasma display device according to a second embodiment of the present invention. Below, the voltage applied to the Y electrode is supplied from the Y drive board (not shown) and the voltage applied to the M electrode is supplied from the M drive board (not shown) and the M buffer board (not shown). The voltage applied to the A electrode is supplied from an address buffer board (not shown). In addition, since the X electrode is biased by the reference voltage (ground voltage in FIG. 10), the description of the voltage applied to the X electrode is omitted.

도 10을 보면, 하나의 서브필드는 리셋 기간, 어드레스 기간 및 유지방전 기간으로 이루어지며, 리셋 기간은 상승 기간 및 하강 기간으로 이루어진다. 한편, 도 10에서는 도 8에서와 같은 소거 기간은 동일한바 편의상 생략하였다. Referring to FIG. 10, one subfield includes a reset period, an address period, and a sustain discharge period, and the reset period includes a rising period and a falling period. In FIG. 10, the same erasing period as in FIG. 8 is omitted for convenience.

리셋 기간의 상승 기간에서는 A 전극과 Y 전극을 기준 전압(도 10에서는 0V)으로 유지한 상태에서 M 전극의 전압을 Vmd 전압에서 Vset 전압까지 점진적으로 증가시킨다. 도 10에서는 M 전극의 전압이 램프 형태로 증가하는 것으로 도시하였다. M 전극의 전압이 증가하는 중에 M 전극으로부터 A 전극, X 전극 및 Y 전극으로 각각 미약한 미약한 방전(이하, '약 방전'이라 함)이 일어나면서, M 전극에 (-) 벽 전하가 형성되고 A 전극, X 전극 및 Y 전극에는 (+) 벽전하가 형성된다. 그리고 전극의 전압이 도 10과 같이 점진적으로 변하는 경우에는 셀에 미약한 방전이 일어나면서 외부에서 인가된 전압과 셀의 벽 전압이 방전 개시 전압 상태를 유지하 도록 벽전하 형성된다. 이러한 원리에 대해서는 웨버(Weber)의 미국등록특허 제5,745,086에 개시되어 있다. 리셋 기간에서는 모든 셀의 상태를 초기화하여야 하므로 Vset 전압은 모든 조건의 셀에서 방전이 일어날 수 있을 정도의 높은 전압이다. 또한, Vmd 전압은 일반적으로 유지방전 기간에서 Y 전극에 인가되는 전압이며, Y 전극과 X 전극 사이의 방전 개시 전압보다 낮은 전압이다. In the rising period of the reset period, the voltage of the M electrode is gradually increased from the Vmd voltage to the Vset voltage while maintaining the A electrode and the Y electrode at the reference voltage (0 V in FIG. 10). In FIG. 10, the voltage of the M electrode is shown to increase in the form of a lamp. While the voltage of the M electrode is increased, a weak feeble discharge (hereinafter referred to as 'weak discharge') is generated from the M electrode to the A electrode, the X electrode and the Y electrode, respectively, and a negative wall charge is formed on the M electrode. And positive wall charges are formed on the A electrode, the X electrode, and the Y electrode. When the voltage of the electrode is gradually changed as shown in FIG. 10, a weak discharge occurs in the cell, and wall charges are formed to maintain the discharge start voltage state with the voltage applied from the outside and the wall voltage of the cell. This principle is disclosed in US Pat. No. 5,745,086 to Weber. In the reset period, since the state of all cells must be initialized, the voltage Vset is high enough to cause a discharge in the cells of all conditions. In addition, the Vmd voltage is generally a voltage applied to the Y electrode in the sustain discharge period, and is lower than the discharge start voltage between the Y electrode and the X electrode.

이어서, 리셋 기간의 하강 기간에서는 A 전극과 Y 전극의 전압을 기준 전압으로 유지한 상태에서 M 전극의 전압을 Vme 전압에서 Vnf 전압까지 점진적으로 감소시킨다. 그러면 M 전극의 전압이 감소하는 중에 M 전극과 X 전극 사이, M 전극과 Y 전극 사이 및 M 전극과 A 전극 사이에서 미약한 방전이 일어나면서 M 전극에 형성된 (-) 벽 전하와 X전극, Y 전극 및 A 전극에 형성된 (+) 벽 전하가 소거된다. 일반적으로 Vnf 전압의 크기는 M 전극과 X 전극(또는 Y 전극) 사이의 방전 개시 전압 근처로 설정된다. 그러면 M 전극과 X 전극(도는 Y 전극) 사이의 벽 전압이 거의 0V가 되어, 어드레스 기간에서 어드레스 방전이 일어나지 않은 셀이 유지 기간에서 오방전하는 것을 방지할 수 있다. 그리고 A 전극은 기준 전압으로 유지되어 있으므로 Vnf 전압의 레벨에 의해 M 전극과 A 전극 사이의 벽 전압이 결정된다. Subsequently, in the falling period of the reset period, the voltage of the M electrode is gradually decreased from the Vme voltage to the Vnf voltage while maintaining the voltages of the A and Y electrodes at the reference voltage. Then, while the voltage of the M electrode decreases, a slight discharge occurs between the M electrode and the X electrode, between the M electrode and the Y electrode, and between the M electrode and the A electrode, and the negative wall charge and the X electrode, Y formed on the M electrode The positive wall charges formed on the electrode and the A electrode are erased. In general, the magnitude of the Vnf voltage is set near the discharge start voltage between the M electrode and the X electrode (or Y electrode). As a result, the wall voltage between the M electrode and the X electrode (or the Y electrode) becomes almost 0 V, whereby a cell in which the address discharge has not occurred in the address period can be prevented from being erroneously discharged in the sustain period. Since the A electrode is maintained at the reference voltage, the wall voltage between the M electrode and the A electrode is determined by the level of the Vnf voltage.

다음, 어드레스 기간에서 켜질 셀을 선택하기 위해 M 전극과 A 전극에 각각 VscL 전압을 가지는 주사 펄스 및 Va 전압을 가지는 어드레스 펄스를 인가한다. 그리고 선택되지 않는 M 전극은 VscL 전압보다 높은 VscH 전압으로 바이어스하고, 켜지지 않을 셀의 A 전극에는 기준 전압을 인가한다. 이러한 동작을 수행하기 위해 M 버퍼 보드(도시하지 않음)는 M 전극(M1∼Mn) 중 VscL의 주사 펄스가 인가될 M 전극을 선택하며, 예를 들어 구동에서 세로 방향으로 배열된 순서대로 Y 전극을 선택할 수 있다. 그리고 어드레스 버퍼 보드(도시하지 않음)는 하나의 M 전극이 선택될 때 해당 M 전극의 의해 형성되는 방전 셀을 통과하는 A 전극(A1∼Am) 중 Va 전압의 어드레스 펄스가 인가될 셀을 선택한다. Next, in order to select a cell to be turned on in the address period, a scan pulse having a VscL voltage and an address pulse having a Va voltage are applied to the M and A electrodes, respectively. The unselected M electrode is biased to a VscH voltage higher than the VscL voltage, and a reference voltage is applied to the A electrode of the cell that is not turned on. In order to perform such an operation, an M buffer board (not shown) selects an M electrode to which a scan pulse of VscL is to be applied among the M electrodes M1 to Mn, and for example, the Y electrode in the order arranged in the vertical direction in driving. Can be selected. The address buffer board (not shown) selects a cell to which an address pulse of Va voltage is applied among the A electrodes A1 to Am passing through the discharge cells formed by the corresponding M electrodes when one M electrode is selected. .

구체적으로, 먼저 첫 번째 행의 M 전극(도 5에서 M11)에 VscL 전압의 주사 펄스를 인가하는 동시에 첫 번째 행 중 켜질 셀에 위치하는 A 전극에 Va 전압의 어드레스 펄스를 인가한다. 그러면 첫 번째 행의 M 전극과 Va 전압이 인가된 A 전극 사이에서 방전이 일어나서, M 전극에 (+)벽 전하, A, X 및 Y 전극에 각각(-) 벽 전하가 형성된다. 그 결과 M 전극과 X 전극 사이, M 전극과 Y 전극 사이에 각각 M 전극의 전위가 X 전극 및 Y 전극의 전위에 대해 높도록 벽 전압(Vwxm,Vwym)이 형성된다. 이어서, 두 번째 행의 M 전극(도 5에서 M21)에 VscL 전압의 주사 펄스를 인가하면서 두 번째 행 중 표시하고자 하는 셀에 위치하는 A 전극에 Va 전압의 어드레스 펄스를 인가한다. 그러면 앞에서 설명한 것처럼 Va 전압이 인가된 A 전극과 두 번째 행의 M 전극에 의해 형성되는 셀에서 어드레스 방전이 일어나서 셀에 앞서 설명한 것처럼 벽 전하가 형성된다. 마찬가지로 나머지 행의 M 전극에 대해서도 순차적으로 VscL 전압의 주사 펄스를 인가하면서 켜질 셀에 위치하는 A 전극에 Va 전압의 어드레스 펄스를 인가하여 벽 전하를 형성한다. Specifically, first, a scan pulse of the VscL voltage is applied to the M electrode (M11 in FIG. 5) of the first row, and an address pulse of Va voltage is applied to the A electrode located in the cell to be turned on in the first row. Then, a discharge occurs between the M electrode of the first row and the A electrode to which the Va voltage is applied, so that a positive wall charge is formed at the M electrode and a negative wall charge at the A, X, and Y electrodes, respectively. As a result, wall voltages Vwxm and Vwym are formed between the M and X electrodes and between the M and Y electrodes so that the potential of the M electrode is high with respect to the potential of the X and Y electrodes, respectively. Subsequently, while applying the scan pulse of the VscL voltage to the M electrode of the second row (M21 in Fig. 5), an address pulse of Va voltage is applied to the A electrode located in the cell to be displayed in the second row. Then, as described above, an address discharge occurs in the cell formed by the A electrode to which the Va voltage is applied and the M electrode of the second row, thereby forming wall charge as described above. Similarly, wall electrodes are formed by applying an address pulse of Va voltage to the A electrode positioned in the cell to be turned on while sequentially applying the scan pulse of the VscL voltage to the M electrodes of the remaining rows.

이러한 어드레스 기간에서 VscL 전압은 일반적으로 Vnf 전압과 같거나 낮은 레벨로 설정되고 Va 전압은 기준 전압보다 높은 레벨로 설정된다. 예를 들어, VscL 전압과 Vnf 전압이 같은 경우에 Va 전압이 인가될 때 셀에서 어드레스 방전이 일어나는 이유에 대해서 설명한다. 리셋 기간에서 Vnf 저압이 인가되었을 때, A 전극과 M 전극 사이의 벽 전압과 A 전극과 M 전극 사이의 외부 전압(Vnf)의 합은 A 전극과 M 전극 사이의 방전 개시 전압(Vfam)으로 결정된다, 그런데 어드레스 A 전극에 0V가 인가되고 M 전극에 VscL(=Vnf)전압이 인가되는 A 전극과 M 전극 사이에는 Vfay 전압이 형성되므로 방전이 일어날 수 있지만, 일반적으로 이 경우의 방전 지연 시간이 주사 펄스와 어드레스 펄스 폭보다 길어서 방전이 일어나지 않는다. 그런데 A 전극에 Va 전압이 인가되고 M 전극에 VscL(=Vnf)전압이 인가되는 경우에 A 전극과 M 전극 사이에는 Vfam 전압보다 높은 전압이 형성되어 방전 지연 시간이 주사 펄스의 폭보다 줄어들어서 방전이 일어날 수 있다. 이때, 어드레스 방전이 더 잘 일어나도록 하기 위해서 VscL 전압을 Vnf 전압보다 낮은 전압으로 설정할 수 있다. In this address period, the VscL voltage is generally set at a level equal to or lower than the Vnf voltage and the Va voltage is set at a level higher than the reference voltage. For example, the reason why the address discharge occurs in the cell when the Va voltage is applied when the VscL voltage and the Vnf voltage are the same will be described. When the Vnf low voltage is applied in the reset period, the sum of the wall voltage between the A and M electrodes and the external voltage Vnf between the A and M electrodes is determined by the discharge start voltage Vfam between the A and M electrodes. However, since a Vfay voltage is formed between the A electrode and the M electrode where 0 V is applied to the address A electrode and a VscL (= Vnf) voltage is applied to the M electrode, discharge may occur. It is longer than the scan pulse and the address pulse width so that no discharge occurs. However, when Va voltage is applied to the A electrode and VscL (= Vnf) voltage is applied to the M electrode, a voltage higher than the Vfam voltage is formed between the A electrode and the M electrode, and the discharge delay time is reduced by the width of the scan pulse, thereby discharging. This can happen. At this time, the VscL voltage may be set to a voltage lower than the Vnf voltage so that address discharge occurs better.

다음, 어드레스 기간에서 어드레스 방전이 일어난 셀에서는 X 전극(또는 Y 전극)에 대한 M 전극의 벽 전압(Vwxm 또는 Vwym)이 높은 전압으로 형성되었으므로, 유지방전 기간에서는 M 전극과 X 전극을 각각 전압 Vm 및 기준전압(0V)으로 바이어스시킨 상태에서 Y전극에 먼저 Vs 전압을 가지는 펄스를 인가한다. 그러면, 본 발명의 제1 실시예와 동일하게 M전극과 X 전극 사이에 숏갭 방전이 발생하며, M전극과 Y 전극 사이에서는 방전 개시 전압이 넘지 않아 방전이 발생하지 않는다. 이때, Vm 전압은 M 전극과 X 전극 사이의 방전 개시 전압(Vfxm)보다는 낮고 (Vm+Vwxm) 전압이 Vfxm 전압보다 높도록 설정된다. 숏갭 방전 결과 M 전극 및 Y 전극에는 (-) 벽 전하가 형성되고 X 전극과 A 전극에는 (+) 벽 전하가 형성되어, Y 전극에 대한 X 전극의 벽 전압(Vwyx)이 높은 전압으로 형성된다. Next, in the cell where the address discharge occurred in the address period, the wall voltage (Vwxm or Vwym) of the M electrode with respect to the X electrode (or the Y electrode) was formed at a high voltage. Therefore, in the sustain discharge period, the voltage Vm is applied to the M electrode and the X electrode, respectively. And a pulse having a voltage of Vs is first applied to the Y electrode while being biased to the reference voltage (0V). Then, as in the first embodiment of the present invention, short gap discharge occurs between the M electrode and the X electrode, and the discharge start voltage does not exceed between the M electrode and the Y electrode, and thus no discharge occurs. At this time, the voltage Vm is set to be lower than the discharge start voltage Vfxm between the M electrode and the X electrode, and the voltage (Vm + Vwxm) is higher than the voltage Vfxm. As a result of the short gap discharge, negative wall charges are formed on the M electrode and the Y electrode, and positive wall charges are formed on the X electrode and the A electrode, and the wall voltage Vwyx of the X electrode with respect to the Y electrode is formed at a high voltage. .

이어서, Y 전극에 대한 X 전극의 벽 전압(Vwyx)이 높은 전압으로 형성되었으므로, Y 전극에 -Vs 전압을 가지는 펄스를 인가하여 Y 전극과 X 전극 사이에 롱갭 방전을 일으킨다. 그 결과 Y 전극에 (+) 벽전하가 형성되고 X 전극, M 전극 및 A 전극에 (-) 벽전하가 형성되어 Y 전극에 Vs 전압이 인가될 때 유지방전이 일어날 수 있는 상태가 된다. 이때, M 전극의 전압이 일정한 전압(Vm)으로 바이어스되기 때문에, M 전극과 X 전극 사이의 방전과 M 전극과 Y 전극 사이의 방전(즉, 숏갭 방전)은 방전에 기여하는 정도가 작아 주 방전은 X 전극과 Y 전극 사이의 방전이 된다. 이후, Y 전극에 Vs 전압의 유지 방전 펄스를 인가하는 과정과 X 전극에 Vs 전압의 유지방전 펄스를 인가하는 과정은 해당 서브필드가 표시하는 가중치에 대응하는 횟수만큼 반복한다. Subsequently, since the wall voltage Vwyx of the X electrode with respect to the Y electrode is formed at a high voltage, a pulse having a voltage of -Vs is applied to the Y electrode to cause a long gap discharge between the Y electrode and the X electrode. As a result, positive wall charges are formed on the Y electrode, negative wall charges are formed on the X electrode, the M electrode, and the A electrode, and a sustain discharge can occur when the Vs voltage is applied to the Y electrode. At this time, since the voltage of the M electrode is biased to a constant voltage (Vm), the discharge between the M electrode and the X electrode and the discharge between the M electrode and the Y electrode (that is, the short gap discharge) have a small contribution to the discharge, and thus the main discharge. Is a discharge between the X electrode and the Y electrode. Thereafter, the process of applying the sustain discharge pulse of the Vs voltage to the Y electrode and the process of applying the sustain discharge pulse of the Vs voltage to the X electrode are repeated the number of times corresponding to the weight indicated by the corresponding subfield.

이와 같이 본 발명의 제2 실시예에서는 X 전극을 기준 전압으로 바이어스한 상태에서 M 전극에 인가되는 구동 파형만으로 리셋 동작, 어드레스 동작을 수행하고, X 전극을 기준 전압으로 바이어스한 상태에서 Y 전극에 인가되는 구동 파형만으로 유지방전 동작을 수행할 수 있다. 따라서, X 전극을 구동하는 구동 보드를 제거할 수 있으며, 단지 X 전극을 기준전압으로 바이어스만 하면 된다. As described above, in the second exemplary embodiment of the present invention, the reset operation and the address operation are performed only by the driving waveform applied to the M electrode while the X electrode is biased to the reference voltage, and the Y electrode is biased to the Y voltage while the X electrode is biased to the reference voltage. The sustain discharge operation can be performed only by the driving waveform applied. Therefore, the driving board for driving the X electrode can be removed, and only the biasing of the X electrode to the reference voltage is required.

상기 본 발명의 제2 실시예에 따른 구동 파형의 유지방전 기간에서 M 전극과 X 전극 사이의 숏갭 방전 이후에 M 전극과 Y 전극 사이에 외부 인가 전압차가 Vs+Vm으로 되는 지점이 있는바 이 때에 M 전극과 Y 전극 사이에 숏갭 방전이 발생할 수 있다. 초기의 숏갭 방전 이후에는 상기에서 설명한 바와 같이 X 전극과 Y 전극 사이의 롱갭 방전이 주 방전이 되는 것이 바람직하므로 이하에서는 초기 숏갭 방전 이후에 발생될 수 있는 M 전극과 Y 전극 사이의 숏갭 방전을 방지하는 방법에 대해서 알아본다. In the sustain discharge period of the driving waveform according to the second embodiment of the present invention, there is a point where the external applied voltage difference becomes Vs + Vm between the M electrode and the Y electrode after the short gap discharge between the M electrode and the X electrode. Short gap discharge may occur between the M electrode and the Y electrode. After the initial short gap discharge, as described above, the long gap discharge between the X electrode and the Y electrode is preferably the main discharge. Hereinafter, the short gap discharge between the M electrode and the Y electrode that may occur after the initial short gap discharge is prevented. Learn how to do it.

도 11 및 도 12는 각각 본 발명의 제3 실시예 및 제4 실시예에 따른 구동파형을 나타내는 도면이다. 특히, 도 11 및 도 12는 편의상 유지방전 기간의 파형만을 나타내었다. 11 and 12 are diagrams illustrating driving waveforms according to the third and fourth embodiments of the present invention, respectively. In particular, FIGS. 11 and 12 show only waveforms of the sustain discharge periods for convenience.

도 11을 참조하면, M 전극에 Vm 전압과 기준 전압(0V)을 교대로 인가한다. 즉, Y 전극에 Vs 전압이 인가되는 동안에는 Vm 전압을 인가하고, Y 전극에 -Vs 전압이 인가되는 동안에는 기준 전압(0V)을 인가한다. 그러면, 유지 방전 기간에서 M 전극과 Y 전극에 각각 Vm 전압과 Vs 전압이 인가되는 동안에 같은 벽 전하가 형성된 후, M 전극과 Y 전극에 각각 0V 와 -Vs 전압을 인가하므로 방전이 발생하지 않아 M전극과 Y 전극 사이의 원치 않는 숏갭 방전을 방지할 수 있다. 한편, X 전극과 Y 전극 사이의 전압은 본 발명의 제2 실시예와 동일하다. Referring to FIG. 11, the Vm voltage and the reference voltage (0V) are alternately applied to the M electrode. That is, the Vm voltage is applied while the Vs voltage is applied to the Y electrode, and the reference voltage (0V) is applied while the -Vs voltage is applied to the Y electrode. Then, in the sustain discharge period, the same wall charge is formed while the V and V electrodes are applied to the M and Y electrodes, respectively, and then 0 V and -Vs voltages are applied to the M and Y electrodes, respectively, so that no discharge occurs. Undesirable short gap discharge between the electrode and the Y electrode can be prevented. On the other hand, the voltage between the X electrode and the Y electrode is the same as in the second embodiment of the present invention.

도 12를 참조하면, Y 전극 및 X 전극의 파형은 도 12에 도시한 파형과 동일하며 단지 유지방전 기간에서 M 전극에 Vm 전압을 인가하여 M 전극과 X 전극 사이에 숏갭 방전을 일으킨 후 M 전극을 플로팅시키는 것만이 다를 뿐이다. Referring to FIG. 12, the waveforms of the Y electrode and the X electrode are the same as the waveforms shown in FIG. 12. The M electrode after the short gap discharge is generated between the M electrode and the X electrode by applying a Vm voltage to the M electrode in the sustain discharge period. Only plotting is different.

M 전극을 플로팅시키면 M 전극은 X 전극 및 Y 전극의 평균 전압값이 유지되기 때문에, 도 12에서 도시한 바와 같은 파형을 갖는다. 따라서, 도 12에 도시한 파형에서 첫 번째 숏갭 방전 이후에 M 전극과 Y 전극 사이의 전압이 도 11의 파형보다 더욱 줄어들어 원치 않는 숏갭 방전을 더욱 방지할 수 있다. 한편, X 전극과 Y 전극 사이의 전압은 본 발명의 제2 실시예와 동일하다. When the M electrode is floated, the M electrode has a waveform as shown in Fig. 12 because the average voltage values of the X and Y electrodes are maintained. Therefore, in the waveform shown in FIG. 12, after the first short gap discharge, the voltage between the M electrode and the Y electrode is further reduced than the waveform of FIG. 11, thereby further preventing unwanted short gap discharge. On the other hand, the voltage between the X electrode and the Y electrode is the same as in the second embodiment of the present invention.

도 13은 본 발명의 제5 실시예에 따른 구동파형을 나타내는 도면이다. 특히, 도 13에 나타낸 구동 파형은 편의상 유지방전 기간에서 Y 전극과 A 전극에 인가하는 파형만 나타내었으며, X 전극과 M 전극에 인가하는 파형은 본 발명의 도 10내지 도 12의 파형이 될 수 있다. 13 is a view showing a driving waveform according to a fifth embodiment of the present invention. In particular, the driving waveform shown in FIG. 13 only shows waveforms applied to the Y and A electrodes during the sustain discharge period, and the waveforms applied to the X and M electrodes may be the waveforms of FIGS. 10 to 12 of the present invention. have.

도 13을 참조하면, Y 전극에 Vs 전압과 -Vs 전압이 교대로 인가될 시에 A 전극에 (+)의 숏 펄스(short pulse)를 인가한다. 그러면, X 전극과 M 전극 간(첫 숏갭 방전시), X 전극과 Y 전극간(롱갭 방전시)의 전기장 외에도 M 전극과 A 전극 사이 및 Y 전극과 A 전극 사이에도 전기장이 발생하여, 방전 공간의 프라이밍 입자들이 활발하게 움직임으로써 방전이 빠르게 일어난다. 이에 따라 유지 방전 전압인 Vs 전압을 낮출 수 있다. 유지방전 기간에서 A 전극에 (+)의 숏 펄스를 인가함으로써, 방전 셀에서는 강한 전계가 형성되어 전자들이 가속되어 더욱 빠른 속도로 이동하게 된다. 전자들의 속도가 증가되면, 방전 셀에 주입된 방전 가스(Xe)와 강한 충돌을 일으키고 충돌된 Xe 입자는 전자가 튀어나가게 되어 이온화(ionized)된다. 그러면, 튀어나온 전자는 전계에 의해 다시 가속되고 가속된 전자는 다른 Xe과 연쇄반응을 일으키고 계속해서 전자를 튀어나가게 한다. 따라서, 충분한 시간이 흐르면 거의 모든 Xe 입자들이 이온화되어서 방전 셀 내부의 프라이밍 입자(prining particle)의 밀도가 급속히 증가하게 되어, 저전압 M-X, X-Y 방전이 가능하고, 방전 딜레이의 개선 및 방전 효율 개선의 효과가 있다. Referring to FIG. 13, when a Vs voltage and a -Vs voltage are alternately applied to the Y electrode, a positive short pulse is applied to the A electrode. Then, in addition to the electric field between the X electrode and the M electrode (at the first short gap discharge), and between the X electrode and the Y electrode (at the long gap discharge), an electric field is generated between the M electrode and the A electrode and between the Y electrode and the A electrode, thereby discharging the space. The priming particles of the particles move actively and discharge occurs quickly. Thereby, the voltage Vs which is a sustain discharge voltage can be reduced. By applying a positive short pulse to the A electrode in the sustain discharge period, a strong electric field is formed in the discharge cell, and electrons are accelerated to move at a higher speed. If the velocity of the electrons is increased, it causes a strong collision with the discharge gas (Xe) injected into the discharge cell and the collided Xe particles are ionized by the electrons are ejected. Then, the protruding electrons are accelerated again by the electric field, and the accelerated electrons cause a chain reaction with other Xe and continue to protrude the electrons. Therefore, when sufficient time passes, almost all of the Xe particles are ionized to rapidly increase the density of priming particles in the discharge cell, thereby enabling low voltage MX and XY discharge, and improving the discharge delay and the discharge efficiency. There is.

여기서, 도 13에서는 Y 전극에 Vs 전압과 -Vs 전압이 교대로 인가할 때마다 A 전극에 숏 펄스를 인가하는 것으로 나타내었으나, Y 전극에 Vs 전압만이 인가되는 경우 또는 -Vs 전압만이 인가되는 경우에 A 전극에 숏 펄스를 인가하여 동일한 효과를 볼 수 있다. In FIG. 13, a short pulse is applied to the A electrode whenever the Vs voltage and the -Vs voltage are alternately applied to the Y electrode. However, only the Vs voltage or the -Vs voltage is applied to the Y electrode. In this case, the same effect can be obtained by applying a short pulse to the A electrode.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

이상에서 살펴본 바와 같이, 본 발명에 따르면 X전극과 Y 전극 사이에 중간 전극을 형성하고 중간 전극에 리셋 파형 및 스캔 파형을 인가하고, X 전극 및 Y 전극에 유지 방전 전압 파형을 인가함으로써, 방전 불량을 방지할 수 있다. As described above, according to the present invention, a discharge failure is achieved by forming an intermediate electrode between the X electrode and the Y electrode, applying a reset waveform and a scan waveform to the intermediate electrode, and applying a sustain discharge voltage waveform to the X electrode and the Y electrode. Can be prevented.

또한, X 전극을 일정한 전압으로 바이어스한 상태에서 M 전극과 Y 전극에만 구동 파형이 인가되므로 X 전극을 구동하는 보드를 제거할 수 있다. 즉, 실질적으로 하나의 보드만으로 구동하는 통합 보드를 구현할 수 있으며, 이에 따라 단가가 저감된다. In addition, since the driving waveform is applied only to the M electrode and the Y electrode while the X electrode is biased to a constant voltage, the board driving the X electrode can be removed. In other words, it is possible to implement an integrated board that is substantially driven by only one board, thereby reducing the unit cost.

한편, 유지방전 기간에서 A 전극에 숏 펄스를 인가함으로써 유지방전의 딜레이를 줄일 수 있다. On the other hand, the delay of sustain discharge can be reduced by applying a short pulse to the A electrode in the sustain discharge period.

Claims (17)

복수의 제1 전극과 복수의 제2 전극, 상기 제1 전극과 제2 전극 사이에 형성되는 복수의 제3 전극 및 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제4 전극을 포함하는 플라즈마 표시 장치에서 한 프레임을 복수의 서브필드로 나누어 구동하는 방법에 있어서, A plurality of first electrodes and a plurality of second electrodes, a plurality of third electrodes formed between the first electrode and the second electrode, and a plurality of fourth electrodes formed in a direction crossing the first electrode and the second electrode In the plasma display device including a driving method by dividing a frame into a plurality of subfields, 적어도 하나의 서브필드에서, In at least one subfield, (a) 리셋 기간에서 상기 제1 전극을 제1 전압으로 바이어스한 상태에서 상기 제3 전극의 전압을 제2 전압에서 제3 전압까지 점진적으로 증가시킨 후, 제4 전압에서 제5 전압까지 점진적으로 감소시키는 단계; (a) gradually increasing the voltage of the third electrode from the second voltage to the third voltage while gradually biasing the first electrode to the first voltage in the reset period, and then gradually increasing the voltage from the fourth voltage to the fifth voltage. Reducing; (b) 어드레스 기간에서 상기 제3 전극에 스캔 펄스를 인가하여, 켜질 방전 셀을 선택하는 단계; 및(b) selecting a discharge cell to be turned on by applying a scan pulse to the third electrode in an address period; And (c) 유지 기간에서, 상기 제1 전극을 상기 제1 전압으로 바이어스한 상태에서 상기 제2 전극에 상기 제1 전압보다 높은 제6 전압과 상기 제1 전압보다 낮은 제7 전압을 교대로 가지는 펄스를 인가하여 상기 단계(b)에서 선택된 방전 셀을 유지방전시키는 단계를 포함하는 플라즈마 표시 장치의 구동 방법. (c) a pulse having alternately a sixth voltage higher than the first voltage and a seventh voltage lower than the first voltage in the second electrode while the first electrode is biased to the first voltage; And applying sustain to discharge the discharge cells selected in the step (b). 제1항에 있어서, The method of claim 1, 상기 제1 전압은 접지 전압인 플라즈마 표시 장치의 구동 방법. And the first voltage is a ground voltage. 제1항 또는 제2항에 있어서, The method according to claim 1 or 2, 상기 어드레스 기간에서 상기 제1 전극은 상기 제1 전압으로 바이어스되어 있는 플라즈마 표시 장치의 구동 방법. And the first electrode is biased to the first voltage in the address period. 제1항 또는 제2항에 있어서, The method according to claim 1 or 2, 상기 유지 기간에서 상기 제3 전극에 상기 제1 전압보다 높은 제8 전압을 인가하며, 상기 유지 기간은 상기 유지 방전 중 첫 번째 유지 방전이 발생하는 기간을 포함하는 플라즈마 표시 장치의 구동 방법. And applying an eighth voltage higher than the first voltage to the third electrode in the sustain period, wherein the sustain period includes a period in which a first sustain discharge occurs among the sustain discharges. 제4항에 있어서, The method of claim 4, wherein 상기 제8 전압은 상기 제6 전압과 동일한 플라즈마 표시 장치의 구동 방법. And the eighth voltage is the same as the sixth voltage. 제1항 또는 2항에 있어서, The method according to claim 1 or 2, 상기 제2 전극에 상기 제6 전압이 인가되는 동안에 상기 제3 전극에 상기 제1 전압보다 높은 제8 전압을 인가하고, 상기 제2 전극에 상기 제7 전압이 인가되는 동안에 상기 제3 전극에 상기 제7 전압보다 높은 제9 전압을 인가하는 플라즈마 표시 장치의 구동 방법. The eighth voltage higher than the first voltage is applied to the third electrode while the sixth voltage is applied to the second electrode, and the third electrode is applied to the third electrode while the seventh voltage is applied to the second electrode. A driving method of a plasma display device applying a ninth voltage higher than a seventh voltage. 제6항에 있어서, The method of claim 6, 상기 제3 전극을 플로팅시킴으로써 상기 제3 전극에 상기 제8 전압 및 상기 제9 전압을 인가하는 플라즈마 표시 장치의 구동 방법. And applying the eighth voltage and the ninth voltage to the third electrode by floating the third electrode. 제1항 또는 제2항에 있어서, The method according to claim 1 or 2, 상기 제6 전압 및 제7 전압은 크기가 거의 동일하며, 극성이 반대인 플라즈마 표시 장치의 구동 방법. The sixth voltage and the seventh voltage have substantially the same magnitude, and have opposite polarities. 제1항 또는 제2항에 있어서, The method according to claim 1 or 2, 상기 제2 전극에 상기 제6 전압이 인가되는 동안에 상기 제4 전극에 상기 펄스의 폭보다 좁으며 상기 제6 전압과 같은 극성의 전압을 인가하는 플라즈마 표시 장치의 구동 방법. And applying a voltage having the same polarity as that of the sixth voltage to the fourth electrode while the sixth voltage is applied to the second electrode. 제9항에 있어서, The method of claim 9, 상기 제2 전극에 상기 제7 전압이 인가되는 동안에 상기 제4 전극에 상기 펄스의 폭보다 좁으며 상기 제6 전압과 같은 극성의 전압을 인가하는 플라즈마 표시 장치의 구동 방법. And applying a voltage having the same polarity as that of the sixth voltage to the fourth electrode while the seventh voltage is applied to the second electrode. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 단계(a) 및 상기 단계(b)에서 상기 제2 전극에 상기 제1 전압이 바이어스되어 있는 플라즈마 표시 장치의 구동 방법. And the first voltage is biased to the second electrode in steps (a) and (b). 제1 전극과 제2 전극;A first electrode and a second electrode; 상기 제1 전극과 제2 전극 사이에 형성되는 제3 전극;A third electrode formed between the first electrode and the second electrode; 상기 제1 전극, 상기 제2 전극 및 상기 제3 전극과 교차하는 방향으로 형성된 어드레스 전극; 및An address electrode formed in a direction crossing the first electrode, the second electrode, and the third electrode; And 인접한 상기 제1 전극, 상기 제2 전극, 상기 제3 전극 및 상기 어드레스 전극에 의해 형성되는 방전셀을 방전시키기 위해 상기 제1 전극, 제2 전극, 제3 전극 및 어드레스 전극에 구동 전압을 공급하는 구동 회로를 포함하며, Supplying a driving voltage to the first electrode, the second electrode, the third electrode and the address electrode to discharge the discharge cells formed by the adjacent first electrode, the second electrode, the third electrode and the address electrode Including a driving circuit, 상기 구동 회로는, 리셋 기간에서 상기 제1 전극을 제1 전압으로 바이어스한 상태에서 상기 제3 전극에 점진적으로 상승하고 하강하는 전압을 인가하며, 어드레스 기간에서 상기 제3 전극에 스캔 펄스를 인가하며, 유지방전 기간에서 상기 제1 전극을 상기 제1 전압으로 바이어스한 상태에서 상기 제2 전극에 상기 제1 전압보다 높은 제2 전압과 상기 제1 전압보다 낮은 제3 전압을 교대로 가지는 펄스를 인가하는 플라즈마 표시 장치. The driving circuit applies a voltage that gradually rises and falls to the third electrode while biasing the first electrode to a first voltage in a reset period, and applies a scan pulse to the third electrode in an address period. And applying a pulse alternately having a second voltage higher than the first voltage and a third voltage lower than the first voltage to the second electrode while biasing the first electrode to the first voltage during the sustain discharge period. Plasma display device. 제12항에 있어서, The method of claim 12, 상기 제1 전압은 접지전압이며, The first voltage is a ground voltage, 상기 구동 회로는 상기 어드레스 기간에서 상기 제1 전극을 상기 제1 전압으로 바이어스하는 플라 즈마 표시 장치. And the driving circuit biases the first electrode to the first voltage in the address period. 제12항 또는 제13항에 있어서, The method according to claim 12 or 13, 상기 구동 회로는, 상기 유지방전 기간에서 상기 제3 전극에 상기 제1 전압보다 높은 제4 전압을 인가하며, 상기 유지방전 기간은 첫 번째 유지 방전이 발생하는 기간을 포함하는 플라즈마 표시 장치. And the driving circuit applies a fourth voltage higher than the first voltage to the third electrode in the sustain discharge period, and the sustain discharge period includes a period in which a first sustain discharge occurs. 제12항 또는 제13항에 있어서,The method according to claim 12 or 13, 상기 구동 회로는 상기 제2 전극에 상기 제2 전압이 인가되는 동안에 상기 제3 전극에 상기 제1 전압보다 높은 제4 전압을 인가하고, 상기 제2 전극에 상기 제3 전압이 인가되는 동안에 상기 제3 전극에 상기 제3 전압보다 높은 제5 전압을 인가하는 플라즈마 표시 장치. The driving circuit applies a fourth voltage higher than the first voltage to the third electrode while the second voltage is applied to the second electrode, and the second voltage while the third voltage is applied to the second electrode. A plasma display device applying a fifth voltage higher than the third voltage to three electrodes. 제12항 또는 제13항에 있어서, The method according to claim 12 or 13, 상기 제2 전극에 상기 제2 전압이 인가되는 동안에 상기 어드레스 전극에 상기 펄스의 폭보다 좁으며 상기 제2 전압과 같은 극성의 전압을 인가하는 플라즈마 표시 장치. And applying a voltage having the same polarity as that of the second voltage and smaller than the width of the pulse to the address electrode while the second voltage is applied to the second electrode. 제16항에 있어서, The method of claim 16, 상기 제2 전극에 상기 제3 전압이 인가되는 동안에 상기 어드레스 전극에 상기 펄스의 폭보다 좁으며 상기 제2 전압과 같은 극성의 전압을 인가하는 플라즈마 표시 장치. And applying a voltage having the same polarity as that of the second voltage and smaller than the width of the pulse to the address electrode while the third voltage is applied to the second electrode.
KR1020040061371A 2004-08-04 2004-08-04 Plasma display device and drving method thereof KR100627362B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040061371A KR100627362B1 (en) 2004-08-04 2004-08-04 Plasma display device and drving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040061371A KR100627362B1 (en) 2004-08-04 2004-08-04 Plasma display device and drving method thereof

Publications (2)

Publication Number Publication Date
KR20060012741A KR20060012741A (en) 2006-02-09
KR100627362B1 true KR100627362B1 (en) 2006-09-21

Family

ID=37122277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040061371A KR100627362B1 (en) 2004-08-04 2004-08-04 Plasma display device and drving method thereof

Country Status (1)

Country Link
KR (1) KR100627362B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008107457A (en) * 2006-10-24 2008-05-08 Fujitsu Hitachi Plasma Display Ltd Plasma display device

Also Published As

Publication number Publication date
KR20060012741A (en) 2006-02-09

Similar Documents

Publication Publication Date Title
KR100550995B1 (en) Driving method of plasma display panel
KR100484647B1 (en) A driving apparatus and a method of plasma display panel
KR100508921B1 (en) Plasma display panel and driving method thereof
KR100589316B1 (en) A plasma display device and a driving method of the same
KR100590047B1 (en) Plasma display device and driving method thereof
KR100578975B1 (en) Plasma display device and driving method of plasma display panel
KR100578960B1 (en) Plasma display panel and driving method thereof
KR100627362B1 (en) Plasma display device and drving method thereof
KR100560474B1 (en) Driving method of plasma display panel and plasma display device
KR100560477B1 (en) Driving method of plasma display panel
KR100708851B1 (en) Plasma display device and driving method thereof
KR100560478B1 (en) Plasma display device and driving method of the same
KR100560473B1 (en) A plasma display device and a driving method of the same
KR100590011B1 (en) Driving method of plasma display panel and plasma display device
KR100599783B1 (en) Plasma display panel and driving method thereof
KR100521497B1 (en) Plasma display device and driving method of plasma display panel
KR100578850B1 (en) Driving method of plasma display panel and plasma display device
KR100551015B1 (en) Plasma display device and driving method of plasma display panel
KR20060019860A (en) Plasma display device and driving method of plasma display panel
KR20060019857A (en) Plasma display device and driving method of plasma display panel
KR100612340B1 (en) Plasma display device and driving method of the same
KR100578978B1 (en) Plasma display device and driving method of plasma display panel
KR100684800B1 (en) Plasma display device and driving method thereof
KR100560441B1 (en) Plasma display panel and driving method thereof
KR100590023B1 (en) A plasma display device and a driving method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee