KR100684800B1 - Plasma display device and driving method thereof - Google Patents

Plasma display device and driving method thereof Download PDF

Info

Publication number
KR100684800B1
KR100684800B1 KR1020050051389A KR20050051389A KR100684800B1 KR 100684800 B1 KR100684800 B1 KR 100684800B1 KR 1020050051389 A KR1020050051389 A KR 1020050051389A KR 20050051389 A KR20050051389 A KR 20050051389A KR 100684800 B1 KR100684800 B1 KR 100684800B1
Authority
KR
South Korea
Prior art keywords
electrode
voltage
electrodes
period
discharge
Prior art date
Application number
KR1020050051389A
Other languages
Korean (ko)
Other versions
KR20060131157A (en
Inventor
이명규
박수진
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050051389A priority Critical patent/KR100684800B1/en
Publication of KR20060131157A publication Critical patent/KR20060131157A/en
Application granted granted Critical
Publication of KR100684800B1 publication Critical patent/KR100684800B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

플라즈마 표시 장치에서, 유지 전극에 접지 전압을 인가한 상태에서 주사 전극에 구동 파형을 인가하여 리셋 동작, 어드레스 동작 및 유지 방전 동작을 수행한다. 그러면 유지 전극을 구동하는 구동 보드를 제거할 수 있다. 그리고 켜지지 않을 셀이 유지 기간에서 방전하는 것을 방지하기 위해서는 리셋 기간에서 유지 전극과 주사 전극 사이의 벽 전압이 거의 0V가 되어야 하며, 어드레스 기간에서 어드레스 전극과 주사 전극 사이에서 어드레스 방전이 잘 일어나기 위해서는 어드레스 전극과 주사 전극 사이에는 일정한 벽 전압이 형성되어야 한다. 따라서 어드레스 기간의 시작 시점에서 켜질 방전 셀의 어드레스 전극에 어드레스 전압이 최초로 인가되기 이전까지의 기간 중 적어도 일부인 기간 동안 유지 전극을 플로팅한다. 이와 같이 유지 전극을 플로팅하면, 어드레스 기간에서도 주사 전극과 유지 전극에 형성된 벽 전하가 소거되므로 유지 기간에서 켜지지 않을 셀에서의 방전을 방지할 수 있다.In the plasma display device, a driving waveform is applied to the scan electrode while a ground voltage is applied to the sustain electrode to perform a reset operation, an address operation, and a sustain discharge operation. Then, the driving board driving the sustain electrode can be removed. In order to prevent the cells which will not be turned on in the sustain period, the wall voltage between the sustain electrode and the scan electrode should be almost 0 V in the reset period, and in order for the address discharge to occur well between the address electrode and the scan electrode in the address period, A constant wall voltage must be formed between the electrode and the scan electrode. Therefore, the sustain electrode is floated for at least a part of the period before the address voltage is first applied to the address electrode of the discharge cell to be turned on at the start of the address period. By floating the sustain electrode in this manner, since the wall charges formed in the scan electrode and the sustain electrode are erased even in the address period, it is possible to prevent discharge in the cell that will not be turned on in the sustain period.

PDP, 전극, 플로팅, 오방전, 방전 지연, 구동 보드 PDP, electrode, floating, mis-discharge, discharge delay, drive board

Description

플라즈마 표시 장치 및 그 구동 방법{PLASMA DISPLAY DEVICE AND DRIVING METHOD THEREOF}Plasma display device and driving method thereof {PLASMA DISPLAY DEVICE AND DRIVING METHOD THEREOF}

도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치의 분해 사시도이다.1 is an exploded perspective view of a plasma display device according to an exemplary embodiment of the present invention.

도 2는 도 1에 도시된 플라즈마 표시 패널의 전극 배열도이다.FIG. 2 is an electrode array diagram of the plasma display panel shown in FIG. 1.

도 3은 도 1에 도시된 샤시 베이스의 개략적인 평면도이다.3 is a schematic plan view of the chassis base shown in FIG. 1.

도 4 내지 도 6은 본 발명의 제1 내지 제3 실시 예에 따른 플라즈마 표시 장치의 구동 파형도이다.4 to 6 are driving waveform diagrams of the plasma display device according to the first to third embodiments of the present invention.

본 발명은 플라즈마 표시 장치 및 그 구동 방법에 관한 것이다.The present invention relates to a plasma display device and a driving method thereof.

플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 플라즈마 표시 패널을 이용한 표시 장치이다. 이러한 플라즈마 표시 패널에는 복수의 방전 셀이 매트릭스 형태로 배열되어 있다.The plasma display device is a display device using a plasma display panel that displays text or an image by using plasma generated by gas discharge. In the plasma display panel, a plurality of discharge cells are arranged in a matrix form.

이러한 플라즈마 표시 장치에서는 한 프레임이 각각의 가중치를 가지는 복수의 서브필드로 분할되어 구동되며, 각 서브필드는 리셋 기간(reset period), 어드레스 기간(address period) 및 유지 기간(sustain period)으로 이루어진다. 리셋 기간은 어드레스 방전을 안정적으로 수행하기 위해 방전 셀의 상태를 초기화하는 기간이며, 어드레스 기간은 복수의 방전 셀 중 켜질 셀과 켜지지 않을 셀을 선택하는 기간이다. 그리고 유지 기간은 실제로 화상을 표시하기 위해서 켜질 셀에 대해서 유지방전을 수행하는 기간이다.In such a plasma display device, one frame is divided into a plurality of subfields having respective weights to be driven, and each subfield includes a reset period, an address period, and a sustain period. The reset period is a period in which the state of the discharge cells is initialized to stably perform the address discharge, and the address period is a period in which cells to be turned on and cells to be turned off are selected from among the plurality of discharge cells. The sustain period is a period in which sustain discharge is performed for a cell to be turned on to actually display an image.

이러한 동작을 하기 위해서 유지 기간에서는 주사 전극과 유지 전극에 교대로 유지방전 펄스가 인가되고, 리셋 기간과 어드레스 기간에서는 주사 전극에 리셋 파형과 주사 파형이 인가된다. 따라서 주사 전극을 구동하기 위한 주사 구동 보드와 유지 전극을 구동하기 위한 유지 구동 보드가 별개로 존재하여야 한다. 이와 같이 구동 보드가 따로 존재하면 샤시 베이스에 구동 보드를 실장하는 문제점이 있으며, 두 개의 구동 보드로 인해서 단가가 증가한다.To perform this operation, sustain discharge pulses are applied to the scan electrodes and sustain electrodes alternately in the sustain period, and the reset waveform and the scan waveform are applied to the scan electrodes in the reset period and the address period. Therefore, the scan driving board for driving the scan electrodes and the sustain driving board for driving the sustain electrodes must be separately. As such, when the driving board is separately present, there is a problem in that the driving board is mounted on the chassis base, and the unit cost increases due to the two driving boards.

따라서 구동 보드의 단가를 줄이기 위해 유지 구동 보드에 형성되는 구동 회로를 주사 구동 보드에 통합시키면, 주사 구동 보드에서 유지 전극까지 형성되는 배선(또는 도전성 패턴)의 길이가 길어진다. 그러면 배선에 형성되는 기생 성분에 의해 유지 전극에 인가되는 유지방전 펄스의 전압 변경 지점에서 왜곡이 발생할 수 있다.Therefore, when the drive circuit formed in the sustain drive board is integrated with the scan drive board to reduce the cost of the drive board, the length of the wiring (or conductive pattern) formed from the scan drive board to the sustain electrode becomes long. Then, distortion may occur at the voltage change point of the sustain discharge pulse applied to the sustain electrode by the parasitic component formed in the wiring.

본 발명이 이루고자 하는 기술적 과제는 유지 전극을 구동할 수 있는 유지 구동 보드를 제거할 수 있는 플라즈마 표시 장치를 제공하는 것이다. 그리고 본 발명은 유지 기간에서 켜지지 않을 셀에서의 오방전을 방지할 수 있는 플라즈마 표시 장치의 구동 방법을 제공하는 것을 그 기술적 과제로 한다.An object of the present invention is to provide a plasma display device capable of removing a sustain driving board capable of driving a sustain electrode. Another object of the present invention is to provide a method of driving a plasma display device that can prevent erroneous discharge in a cell that is not turned on in a sustain period.

본 발명의 한 특징에 따르면, 복수의 제1 전극과 복수의 제2 전극 및 상기 복수의 제1 전극과 상기 복수의 제2 전극에 의해 각각 정의되는 복수의 방전 셀 포함하는 플라즈마 표시 장치에서 한 프레임을 복수의 서브필드로 나누어 구동하는 방법이 제공된다. 이 구동 방법은, 어드레스 기간 동안 상기 복수의 제1 전극에 제1 전압을 인가한 상태에서 켜질 방전 셀의 제2 전극에 제2 전압을 인가하고, 켜지지 않을 방전 셀의 제2 전극에 제3 전압을 인가하는 단계, 그리고 유지 기간에서 상기 복수의 제1 전극에 상기 제1 전압을 인가한 상태에서 상기 복수의 제2 전극에 상기 제1 전압보다 높은 제4 전압과 상기 제1 전압보다 낮은 제5 전압을 교대로 인가하는 단계를 포함하며, 상기 어드레스 기간의 시작 시점부터 상기 켜질 방전 셀의 제2 전극에 상기 제2 전압이 인가되기 이전까지의 기간 중 적어도 일부의 기간 동안 상기 복수의 제1 전극을 플로팅한다.According to an aspect of the present invention, one frame in a plasma display device includes a plurality of first electrodes and a plurality of second electrodes, and a plurality of discharge cells defined by the plurality of first electrodes and the plurality of second electrodes, respectively. There is provided a method of driving by dividing into a plurality of subfields. In this driving method, a second voltage is applied to a second electrode of a discharge cell to be turned on while a first voltage is applied to the plurality of first electrodes during an address period, and a third voltage is applied to a second electrode of the discharge cell not to be turned on. And a fourth voltage higher than the first voltage and a fifth lower than the first voltage to the plurality of second electrodes in the state where the first voltage is applied to the plurality of first electrodes in the sustain period. And alternately applying a voltage, wherein the plurality of first electrodes is provided for at least a portion of a period from the start of the address period to before the second voltage is applied to the second electrode of the discharge cell to be turned on. Plot

본 발명의 다른 한 특징에 따르면, 복수의 제1 전극과 복수의 제2 전극 및 상기 제1 전극과 상기 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하며, 상기 제1 전극과 상기 제2 전극 및 상기 제3 전극에 의해 방전 셀이 형성되는 플라즈마 표시 장치에서 한 프레임을 복수의 서브필드로 나누어 구동하는 방법이 제공된다. 이 구동 방법은, 상기 제1 전극에 제1 전압을 인가한 상태에서, 리셋 기간 동안 상기 제2 전극에서 상기 제1 전극의 전압을 뺀 전압을 제2 전압에서 제3 전압까지 점진적으로 감소시키는 단계, 어드레스 기간에서 켜질 방전 셀을 선택하는 단계, 상기 어드레스 기간의 시작 시점부터 상기 켜질 방전 셀이 선택되기 직전의 기간 중 적어도 일부의 기간 동안 상기 제2 전극에서 상기 제1 전극의 전압을 뺀 전압을 상기 제3 전압으로 유지하는 단계, 그리고 유지 기간 동안 상기 켜질 방전 셀을 유지 방전시키는 단계를 포함한다.According to another feature of the invention, a plurality of first electrodes and a plurality of second electrodes and a plurality of third electrodes formed in a direction intersecting the first electrode and the second electrode, the first electrode And a method of driving a frame into a plurality of subfields in a plasma display device in which discharge cells are formed by the second electrode and the third electrode. The driving method includes gradually decreasing a voltage obtained by subtracting the voltage of the first electrode from the second electrode from the second voltage to the third voltage during the reset period while applying the first voltage to the first electrode. Selecting a discharge cell to be turned on in an address period, and subtracting a voltage obtained by subtracting the voltage of the first electrode from the second electrode for at least a part of a period immediately before the turned-on discharge cell is selected from a start point of the address period; Maintaining at the third voltage, and sustain discharging the discharge cells to be turned on during the sustain period.

본 발명의 또 다른 한 특징에 따르면, 플라즈마 표시 패널, 그리고 구동부를 포함하는 플라즈마 표시 장치가 제공된다. 플라즈마 표시 패널은 복수의 제1 전극과 복수의 제2 전극 및 상기 제1 전극과 상기 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하며, 상기 제1 전극, 상기 제2 전극 및 상기 제3 전극에 의해 복수의 방전 셀이 형성된다. 그리고 구동부는 상기 복수의 제2 전극 및 상기 복수의 제3 전극에 상기 플라즈마 표시 패널이 영상을 표시하기 위한 구동 파형을 인가하며, 상기 영상이 표시되는 기간 동안 상기 제1 전극을 제1 전압으로 바이어스한다. 이때, 상기 구동부는, 어드레스 기간에서 상기 복수의 제2 전극에 순차적으로 제2 전압을 인가하며, 상기 어드레스 기간의 시작 시점부터 상기 복수의 제2 전극의 각 제2 전극에 상기 제2 전압이 인가되기 직전까지의 기간 중 적어도 일부의 기간 동안 상기 복수의 제1 전극을 플로팅한다.According to another feature of the present invention, a plasma display device including a plasma display panel and a driver is provided. The plasma display panel includes a plurality of first electrodes, a plurality of second electrodes, and a plurality of third electrodes formed in a direction crossing the first electrode and the second electrode, and the first electrode and the second electrode. And a plurality of discharge cells by the third electrode. The driving unit applies a driving waveform for displaying an image of the plasma display panel to the plurality of second electrodes and the plurality of third electrodes, and biases the first electrode to a first voltage during the display period of the image. do. In this case, the driving unit sequentially applies a second voltage to the plurality of second electrodes in an address period, and applies the second voltage to each second electrode of the plurality of second electrodes from a start point of the address period. The plurality of first electrodes are floated for at least a portion of the time period until immediately before.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification.

본 발명에서 벽 전하란 셀의 벽(예를 들어, 유전체층) 상에서 각 전극에 가깝게 형성되는 전하를 말한다. 그리고 벽 전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 전극에 “형성됨”, “축적됨” 또는 “쌓임”과 같이 설명한다. 또한 벽 전압은 벽 전하에 의해서 셀의 벽에 형성되는 전위 차를 말한다.In the present invention, the wall charge refers to a charge formed close to each electrode on the cell wall (eg, the dielectric layer). And the wall charge is not actually in contact with the electrode itself, but is described here as “formed”, “accumulated” or “stacked” on the electrode. In addition, the wall voltage refers to the potential difference formed in the wall of the cell by the wall charge.

이제 본 발명의 실시 예에 따른 플라즈마 표시 장치 및 그의 구동 방법에 대 하여 도면을 참고로 하여 상세하게 설명한다.Now, a plasma display device and a driving method thereof according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 본 발명의 실시 예에 따른 플라즈마 표시 장치의 개략적인 구조에 대해서 도 1 내지 도 3을 참조하여 자세하게 설명한다.First, a schematic structure of a plasma display device according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 to 3.

도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치의 분해 사시도이고, 도 2는 도 1에 도시된 플라즈마 표시 패널의 전극 배열도이며, 도 3은 도 1에 도시된 샤시 베이스의 개략적인 평면도이다.1 is an exploded perspective view of a plasma display device according to an exemplary embodiment of the present invention, FIG. 2 is an electrode arrangement diagram of the plasma display panel illustrated in FIG. 1, and FIG. 3 is a schematic plan view of the chassis base illustrated in FIG. 1. .

먼저, 도 1에 나타낸 바와 같이, 플라즈마 표시 장치는 플라즈마 표시 패널(10), 샤시 베이스(20), 전면 케이스(30) 및 후면 케이스(40)를 포함한다. First, as shown in FIG. 1, the plasma display device includes a plasma display panel 10, a chassis base 20, a front case 30, and a rear case 40.

샤시 베이스(20)는 플라즈마 표시 패널(10)에서 영상이 표시되는 면의 반대측에 배치되어 플라즈마 표시 패널(10)과 결합된다. 전면 및 후면 케이스(30, 40)는 플라즈마 표시 패널(10)의 전면 및 샤시 베이스(20)의 후면에 각각 배치되어, 플라즈마 표시 패널(10) 및 샤시 베이스(20)와 결합되어 플라즈마 표시 장치를 형성한다.The chassis base 20 is disposed on the opposite side of the surface on which the image is displayed on the plasma display panel 10 and coupled to the plasma display panel 10. The front and rear cases 30 and 40 are disposed at the front of the plasma display panel 10 and the rear of the chassis base 20, respectively, and are combined with the plasma display panel 10 and the chassis base 20 to form a plasma display device. Form.

도 2를 보면, 플라즈마 표시 패널(10)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(이하, “A 전극”이라 함)(A1∼Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(이하, “X 전극”이라 함)(X1∼Xn) 및 주사 전극(이하 “Y 전극”이라 함)(Y1∼Yn)을 포함한다. 일반적으로 X 전극(X1∼Xn)은 각 Y 전극(Y1∼Yn)에 대응해서 형성되어 있다. Y 전극(Y1∼Yn)과 X 전극(X1∼Xn)은 A 전극(A1∼Am)과 직교하도록 배치된다. 이때, A 전극(A1∼Am)과 X 및 Y 전극(X1∼Xn, Y1∼Yn)의 교차부에 있는 방전 공간이 셀(12)을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.Referring to FIG. 2, the plasma display panel 10 includes a plurality of address electrodes (hereinafter referred to as “A electrodes”) A1 to Am extending in the column direction, and a plurality of holding electrodes extending in pairs in the row direction. Electrodes (hereinafter referred to as "X electrodes") (X1 to Xn) and scan electrodes (hereinafter referred to as "Y electrodes") (Y1 to Yn). In general, the X electrodes X1 to Xn are formed corresponding to the respective Y electrodes Y1 to Yn. The Y electrodes Y1 to Yn and the X electrodes X1 to Xn are arranged to be orthogonal to the A electrodes A1 to Am. At this time, the discharge space at the intersection of the A electrodes A1 to Am and the X and Y electrodes X1 to Xn and Y1 to Yn forms the cell 12. The structure of the plasma display panel 100 is an example, and a panel having another structure to which the driving waveform described below may be applied may also be applied to the present invention.

다음으로 도 3을 보면, 샤시 베이스(20)에는 플라즈마 표시 패널(10)의 구동에 필요한 보드(100∼500)가 형성되어 있다. 어드레스 버퍼 보드(100)는 샤시 베이스(20)의 상부 및 하부에 각각 형성되어 있으며, 단일 보드로 이루어질 수도 있으며 복수의 보드로 이루어질 수도 있다. 도 3에서는 듀얼 구동을 하는 플라즈마 표시 장치를 예를 들어 설명하고 있지만, 싱글 구동의 경우에 어드레스 버퍼 보드(100)는 샤시 베이스(20)의 상부 및 하부 중 어느 한 곳에 배치된다. 이러한 어드레스 버퍼 보드(100)는 영상 처리 및 제어 보드(400)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 전압을 각 A 전극(A1∼Am)에 인가한다.Next, referring to FIG. 3, boards 100 to 500 necessary for driving the plasma display panel 10 are formed in the chassis base 20. The address buffer board 100 is formed on the upper and lower portions of the chassis base 20, respectively, and may be formed of a single board or a plurality of boards. In FIG. 3, a plasma driving apparatus for dual driving is described as an example. However, in the case of a single driving, the address buffer board 100 is disposed at one of the upper and lower portions of the chassis base 20. The address buffer board 100 receives an address driving control signal from the image processing and control board 400 and applies a voltage for selecting the discharge cells to be displayed to each of the A electrodes A1 to Am.

주사 구동 보드(200)는 샤시 베이스(20)의 좌측에 배치되어 있으며, 주사 버퍼 보드(300)를 거쳐 Y 전극(Y1∼Yn)에 전기적으로 연결되어 있으며, X 전극(X1∼Xn)은 일정 전압으로 바이어스 되어 있다. 주사 구동 보드(200)는 영상 처리 및 제어 보드(400)로부터 구동 신호를 수신하여 Y 전극(Y1∼Yn)과 X 전극(X1∼Xn)에 구동 전압을 인가한다.The scan driving board 200 is disposed on the left side of the chassis base 20, is electrically connected to the Y electrodes Y1 to Yn via the scan buffer board 300, and the X electrodes X1 to Xn are fixed. It is biased by voltage. The scan driving board 200 receives a driving signal from the image processing and control board 400 and applies a driving voltage to the Y electrodes Y1 to Yn and the X electrodes X1 to Xn.

주사 버퍼 보드(300)는 어드레스 기간에서 Y 전극(Y1∼Yn)을 순차적으로 선택하기 위한 전압을 Y 전극(Y1∼Yn)에 인가한다. 그리고 도 3에서는 주사 구동 보드(200)와 주사 버퍼 보드(300)가 샤시 베이스(20)의 좌측에 배치되는 것으로 도시하였지만, 샤시 베이스(20)의 우측에 배치될 수도 있다. 또한 주사 버퍼 보드(300) 는 주사 구동 보드(200)와 일체형으로 형성될 수도 있다.The scan buffer board 300 applies a voltage for sequentially selecting the Y electrodes Y1 to Yn to the Y electrodes Y1 to Yn in the address period. In FIG. 3, the scan driving board 200 and the scan buffer board 300 are disposed on the left side of the chassis base 20, but may be disposed on the right side of the chassis base 20. In addition, the scan buffer board 300 may be integrally formed with the scan driving board 200.

영상 처리 및 제어 보드(400)는 외부로부터 영상 신호를 수신하여 A 전극(A1∼Am) 구동에 필요한 제어 신호와 Y 및 X 전극(Y1∼Yn, X1∼Xn) 구동에 필요한 제어 신호를 생성하여 각각 어드레스 구동 보드(100)와 주사 구동 보드(200)에 인가한다.The image processing and control board 400 receives an image signal from the outside to generate a control signal for driving the A electrodes A1 to Am and a control signal for driving the Y and X electrodes Y1 to Yn and X1 to Xn. Each is applied to the address driving board 100 and the scan driving board 200.

전원 보드(500)는 플라즈마 표시 장치의 구동에 필요한 전원을 공급한다. 영상 처리 및 제어 보드(400)와 전원 보드(500)는 샤시 베이스(20)의 중앙에 배치될 수 있다.The power board 500 supplies power for driving the plasma display device. The image processing and control board 400 and the power board 500 may be disposed in the center of the chassis base 20.

여기서, 어드레스 버퍼 보드(100), 주사 구동 보드(200) 및 주사 버퍼 보드(300)는 A 전극, Y 전극을 구동하는 구동부를 형성하며, 영상 처리 및 제어 보드(400)는 구동부를 제어하는 제어부를 형성하며, 전원 보드(500)는 구동부와 제어부에 전원을 공급하기 위한 전원부를 형성한다.Here, the address buffer board 100, the scan driving board 200, and the scan buffer board 300 form a driving unit for driving the A electrode and the Y electrode, and the image processing and control board 400 controls the driving unit. The power board 500 forms a power supply unit for supplying power to the driving unit and the control unit.

다음, 도 4를 참조하여 본 발명의 제1 실시 예에 따른 플라즈마 표시 장치의 구동 파형에 대해서 상세하게 설명한다.Next, a driving waveform of the plasma display device according to the first exemplary embodiment of the present invention will be described in detail with reference to FIG. 4.

도 4는 본 발명의 제1 실시 예에 따른 플라즈마 표시 장치의 구동 파형도이다. 아래에서는 편의상 하나의 셀을 형성하는 Y 전극, X 전극 및 A 전극에 인가되는 구동 파형에 대해서만 설명한다. 도 4의 구동 파형에서 Y 전극에 인가되는 전압은 주사 구동 보드(200)와 주사 버퍼 보드(300)에서 공급되고 A 전극에 인가되는 전압은 어드레스 버퍼 보드(100)에서 공급된다. 또한 X 전극은 기준 전압(도 4에서는 접지 전압)으로 바이어스 되어 있으므로, X 전극에 인가되는 전압에 대해서는 설명을 생략한다.4 is a driving waveform diagram of a plasma display device according to a first embodiment of the present invention. In the following description, only the driving waveforms applied to the Y electrode, the X electrode, and the A electrode forming one cell will be described. In the driving waveform of FIG. 4, the voltage applied to the Y electrode is supplied from the scan driving board 200 and the scan buffer board 300, and the voltage applied to the A electrode is supplied from the address buffer board 100. In addition, since the X electrode is biased by the reference voltage (the ground voltage in FIG. 4), the description of the voltage applied to the X electrode is omitted.

도 4에 나타낸 바와 같이, 리셋 기간의 상승 기간에서는 A 전극을 기준 전압(도 4에서는 0V)으로 유지한 상태에서 Y 전극의 전압을 Vs 전압에서 Vset 전압까지 점진적으로 증가시킨다. 도 4에서는 Y 전극의 전압이 램프 형태로 증가하는 것으로 도시하였다. 그러면, Y 전극의 전압이 증가하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 미약한 방전(이하, “약 방전”이라 함)이 일어나면서, Y 전극에는 (-) 벽 전하가 형성되고 X 및 A 전극에는 (+) 벽 전하가 형성된다. 그리고 전극의 전압이 도 4와 같이 점진적으로 변하는 경우에는 셀에 미약한 방전이 일어나면서 외부에서 인가된 전압과 셀의 벽 전압의 합이 방전 개시 전압 상태를 유지하도록 벽 전하가 형성된다. 이러한 원리에 대해서는 웨버(Weber)의 미국등록특허 제5,745,086에 개시되어 있다. 리셋 기간에서는 모든 셀의 상태를 초기화하여야 하므로 Vset 전압은 모든 조건의 셀에서 방전이 일어날 수 있을 정도의 높은 전압이다.As shown in Fig. 4, in the rising period of the reset period, the voltage of the Y electrode is gradually increased from the Vs voltage to the Vset voltage while the A electrode is held at the reference voltage (0 V in Fig. 4). In FIG. 4, the voltage of the Y electrode is shown to increase in the form of a lamp. Then, while the voltage of the Y electrode is increased, a weak discharge (hereinafter referred to as “weak discharge”) occurs between the Y electrode and the X electrode and between the Y electrode and the A electrode, and a negative wall charge is applied to the Y electrode. And a positive wall charge is formed on the X and A electrodes. When the voltage of the electrode gradually changes as shown in FIG. 4, a weak discharge occurs in the cell, and the wall charge is formed so that the sum of the voltage applied from the outside and the wall voltage of the cell maintains the discharge start voltage state. This principle is disclosed in US Pat. No. 5,745,086 to Weber. In the reset period, since the state of all cells must be initialized, the voltage Vset is high enough to cause a discharge in the cells of all conditions.

리셋 기간의 하강 기간에서는 A 전극을 기준 전압으로 유지한 상태에서 Y 전극의 전압을 Vs 전압에서 Vnf 전압까지 점진적으로 감소시킨다. 그러면 Y 전극의 전압이 감소하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 약 방전이 일어나면서 Y 전극에 형성된 (-) 벽 전하와 X 전극 및 A 전극에 형성된 (+) 벽 전하가 소거된다. 일반적으로 Vnf 전압의 크기는 Y 전극과 X 전극 사이의 방전 개시 전압 근처로 설정된다. 그러면 Y 전극과 X 전극 사이의 벽 전압이 거의 0V가 되어, 켜지지 않을 셀이 유지 기간에서 방전하는 것을 방지할 수 있다. 그리고 A 전 극은 기준 전압으로 유지되어 있으므로 Vnf 전압의 레벨에 의해 Y 전극과 A 전극 사이의 벽 전압이 결정된다.In the falling period of the reset period, the voltage of the Y electrode is gradually decreased from the Vs voltage to the Vnf voltage while the A electrode is maintained at the reference voltage. Then, while the voltage of the Y electrode decreases, a weak discharge occurs between the Y electrode and the X electrode, and between the Y electrode and the A electrode, and the negative wall charges formed on the Y electrode and the positive wall charges formed on the X electrode and the A electrode. Is erased. In general, the magnitude of the Vnf voltage is set near the discharge start voltage between the Y electrode and the X electrode. Then, the wall voltage between the Y electrode and the X electrode becomes almost 0 V, thereby preventing the cells which will not be turned on from being discharged in the sustain period. Since the A electrode is maintained at the reference voltage, the wall voltage between the Y electrode and the A electrode is determined by the level of the Vnf voltage.

어드레스 기간에서는 켜질 방전 셀을 선택하기 위해서 Y 전극과 A 전극에 각각 VscL 전압을 가지는 주사 펄스 및 Va 전압을 가지는 어드레스 펄스를 인가한다. 그리고 선택되지 않는 Y 전극은 VscL 전압보다 높은 VscH 전압으로 바이어스하고, 켜지지 않을 셀의 A 전극에는 기준 전압을 인가한다. 그러면 Va 전압이 인가된 A 전극과 VscL 전압이 인가된 Y 전극에 의해 형성되는 방전 셀에서 어드레스 방전이 일어나 Y 전극에 (+) 벽 전하, A 전극 및 X 전극에 각각 (-) 벽 전하가 형성된다. 어드레스 기간에서 이러한 동작을 수행하기 위해, 주사 버퍼 보드(300)는 Y 전극(Y1∼Yn) 중 VscL 전압의 주사 펄스가 인가될 Y 전극을 선택한다. 예를 들어 싱글 구동에서는 수직 방향으로 배열된 순서대로 Y 전극을 선택할 수 있다. 그리고 하나의 Y 전극이 선택되는 경우, 어드레스 버퍼 보드(100)는 해당 Y 전극에 의해 형성된 방전 셀 중 켜질 방전 셀을 선택한다. 즉, 어드레스 버퍼 보드(100)는 A 전극(A1∼Am) 중 Va 전압의 어드레스 펄스가 인가될 셀을 선택한다.In the address period, a scan pulse having a VscL voltage and an address pulse having a Va voltage are applied to the Y electrode and the A electrode to select the discharge cells to be turned on. The non-selected Y electrode biases the VscH voltage higher than the VscL voltage, and applies a reference voltage to the A electrode of the cell that is not turned on. Then, an address discharge occurs in the discharge cells formed by the A electrode to which the Va voltage is applied and the Y electrode to which the VscL voltage is applied, thereby forming positive wall charges on the Y electrode and negative wall charges on the A electrode and the X electrode, respectively. do. In order to perform this operation in the address period, the scan buffer board 300 selects the Y electrode to which the scan pulse of the VscL voltage is applied among the Y electrodes Y1 to Yn. For example, in a single drive, the Y electrodes can be selected in the order arranged in the vertical direction. When one Y electrode is selected, the address buffer board 100 selects a discharge cell to be turned on among the discharge cells formed by the corresponding Y electrode. That is, the address buffer board 100 selects a cell to which an address pulse of Va voltage is applied among the A electrodes A1 to Am.

구체적으로, 먼저 첫 번째 행의 Y 전극(도 2의 Y1)에 주사 펄스가 인가되는 동시에 첫 번째 행 중 켜질 셀에 위치하는 A 전극에 어드레스 펄스가 인가된다. 그러면 첫 번째 행의 Y 전극과 어드레스 펄스가 인가된 A 전극 사이에서 방전이 일어나서, Y 전극에 (+) 벽 전하, A 및 X 전극에 각각 (-) 벽 전하가 형성된다. 그 결과 Y 전극과 X 전극 사이에 Y 전극의 전위가 X 전극의 전위에 대해 높도록 벽 전압(Vwxy)이 형성된다. 이어서, 두 번째 행의 Y 전극(도 2의 Y2)에 주사 펄스가 인가 되면서 두 번째 행 중 켜질 셀에 위치하는 A 전극에 어드레스 펄스가 인가된다. 그러면 어드레스 펄스가 인가된 A 전극과 두 번째 행의 Y 전극에 의해 형성되는 셀에서 어드레스 방전이 일어나서 셀에 벽 전하가 형성된다. 마찬가지로 나머지 행의 Y 전극에 대해서도 순차적으로 주사 펄스가 인가되면서 켜질 셀에 위치하는 A 전극에 어드레스 펄스가 인가되어, 해당 셀에 벽 전하가 형성된다.Specifically, first, a scan pulse is applied to the Y electrode of the first row (Y1 in FIG. 2) and an address pulse is applied to the A electrode located in the cell to be turned on in the first row. Then, a discharge occurs between the Y electrode of the first row and the A electrode to which the address pulse is applied, thereby forming positive wall charges on the Y electrode and negative wall charges on the A and X electrodes, respectively. As a result, the wall voltage Vwxy is formed between the Y electrode and the X electrode so that the potential of the Y electrode is high with respect to the potential of the X electrode. Subsequently, while the scan pulse is applied to the Y electrode (Y2 of FIG. 2) in the second row, the address pulse is applied to the A electrode located in the cell to be turned on in the second row. Then, an address discharge occurs in the cell formed by the A electrode to which the address pulse is applied and the Y electrode in the second row, thereby forming wall charges in the cell. Similarly, an address pulse is applied to the A electrode positioned in the cell to be turned on while the scan pulse is sequentially applied to the Y electrodes of the remaining rows, thereby forming wall charges in the corresponding cell.

어드레스 기간에서 어드레스 방전이 일어난 셀에서는 Y 전극의 전위가 X 전극의 전위에 대해 높도록 Y 전극과 X 전극 사이에 벽 전압(Vwxy)이 형성되었으므로, 유지 기간에서는 A 전극을 기준 전압으로 유지한 상태에서, Y 전극에 먼저 Vs 전압을 가지는 유지 방전 펄스가 인가되어 Y 전극과 X 전극 사이에서 유지방전이 일어난다. 이때, Vs 전압은 Y 전극과 X 전극 사이의 방전 개시 전압(Vfxy)보다는 낮고 (Vs+Vwxy) 전압이 Vfxy 전압보다 높도록 설정된다. 유지 방전의 결과 Y 전극에 (-) 벽 전하가 형성되고 X 전극과 A 전극에 (+) 벽 전하가 형성되어, X 전극의 전위가 Y 전극의 전위에 대해 높도록 Y 전극과 X 전극 사이에 벽 전압(Vwyx)이 형성된다.In the cell in which the address discharge occurred in the address period, the wall voltage Vwxy was formed between the Y electrode and the X electrode so that the potential of the Y electrode was higher than that of the X electrode. Thus, in the sustain period, the A electrode was maintained at the reference voltage. In the above, the sustain discharge pulse having the voltage Vs is first applied to the Y electrode to cause the sustain discharge between the Y electrode and the X electrode. At this time, the voltage Vs is set to be lower than the discharge start voltage Vfxy between the Y electrode and the X electrode, and the voltage (Vs + Vwxy) is higher than the voltage Vfxy. As a result of the sustain discharge, a negative wall charge is formed on the Y electrode and a positive wall charge is formed on the X electrode and the A electrode, so that the potential of the X electrode is high with respect to the potential of the Y electrode. Wall voltage Vwyx is formed.

이어서 Y 전극에 -Vs 전압을 가지는 유지 방전 펄스가 인가되어 Y 전극과 X 전극 사이에서 유지 방전이 일어난다. 그 결과 Y 전극에 (+) 벽 전하가 형성되고 X 전극과 A 전극에 (-) 벽 전하가 형성되어, Y 전극에 Vs 전압이 인가될 때 유지방전이 일어날 수 있는 상태로 된다. 이후, Vs 전압과 -Vs 전압을 교대로 가지는 유지방전 펄스가 해당 서브필드가 표시하는 가중치에 대응하는 횟수만큼 Y 전극에 인가된다.Subsequently, a sustain discharge pulse having a voltage of -Vs is applied to the Y electrode to generate a sustain discharge between the Y electrode and the X electrode. As a result, a positive wall charge is formed at the Y electrode and a negative wall charge is formed at the X electrode and the A electrode, so that a sustain discharge can occur when a Vs voltage is applied to the Y electrode. Thereafter, a sustain discharge pulse having an alternating voltage of Vs and -Vs is applied to the Y electrode a number of times corresponding to the weight indicated by the corresponding subfield.

상술한 바와 같이 본 발명의 제1 실시 예에서는 X 전극을 기준 전압으로 바이어스한 상태에서 Y 전극에 인가되는 구동 파형만으로 리셋 동작, 어드레스 동작 및 유지방전 동작을 수행할 수 있다. 따라서 X 전극을 구동하는 유지 구동 보드를 제거할 수 있으며, 단지 X 전극을 기준 전압으로 바이어스만 하면 된다. 그리고 유지 방전 펄스가 Y 전극에만 인가되므로 기생 성분으로 인한 파형 왜곡의 영향이 거의 없다.As described above, in the first embodiment of the present invention, the reset operation, the address operation, and the sustain discharge operation may be performed using only a driving waveform applied to the Y electrode while the X electrode is biased to the reference voltage. Therefore, the sustain drive board driving the X electrode can be eliminated, and simply bias the X electrode to the reference voltage. Since the sustain discharge pulse is applied only to the Y electrode, the waveform distortion due to parasitic components is hardly affected.

앞서 설명한 것처럼, 켜지지 않을 셀이 유지 기간에서 방전하는 것을 방지하기 위해서는 리셋 기간에서 X 전극과 Y 전극 사이의 벽 전압이 거의 0V가 되어야 한다. 그리고 어드레스 기간에서 A 전극과 Y 전극 사이에서 어드레스 방전이 잘 일어나기 위해서는 A 전극과 Y 전극 사이에는 일정한 벽 전압이 형성되어야 한다. 따라서 리셋 기간에서 X 전극과 Y 전극 사이의 벽 전하를 A 전극과 Y 전극 사이의 벽 전하보다 많이 소거하는 것이 좋다. 아래에서는 이러한 실시 예에 대해서 도 5 및 도 6을 참고로 하여 상세하게 설명한다.As described above, the wall voltage between the X electrode and the Y electrode should be nearly 0 V in the reset period to prevent the cells that will not be turned on in the sustain period discharge. In order for the address discharge to occur well between the A electrode and the Y electrode in the address period, a constant wall voltage must be formed between the A electrode and the Y electrode. Therefore, in the reset period, it is preferable to erase more wall charges between the X and Y electrodes than wall charges between the A and Y electrodes. Hereinafter, such an embodiment will be described in detail with reference to FIGS. 5 and 6.

도 5 및 도 6은 각각 본 발명의 제2 및 제3 실시 예에 따른 플라즈마 표시 장치의 구동 파형도이다.5 and 6 are driving waveform diagrams of the plasma display device according to the second and third embodiments of the present invention, respectively.

도 5에 나타낸 바와 같이, 어드레스 기간에서 Y 전극에 VscH 전압이 인가될 때 소정 기간(Pf) 동안 X 전극을 플로팅시킨다. 이 소정 기간(Pf)은 어드레스 기간의 시작 시점에서 A 전극에 최초의 Va 전압이 인가되기 전까지의 시점 이전에 해당하는 기간 중 적어도 일부에 해당하는 기간이다. 일반적으로 Y 전극과 X 전극에 의 해 커패시턴스 성분이 형성되므로, Y 전극의 전압이 VscH 전압으로 증가될 때, 플로팅된 X 전극의 전압은 Y 전극의 증가된 전압(VscH-Vnf)만큼 증가하게 된다. 따라서 소정 기간(Pf)에서의 Y 전극과 X 전극의 전압 차가 리셋 기간의 하강 기간에서 Y 전극과 X 전극의 전압 차(Vnf-0V)와 동일해진다.As shown in Fig. 5, the X electrode is floated for a predetermined period P f when the VscH voltage is applied to the Y electrode in the address period. This predetermined period P f is a period corresponding to at least a part of the period corresponding to the time before the first Va voltage is applied to the A electrode at the start of the address period. In general, since the capacitance component is formed by the Y electrode and the X electrode, when the voltage of the Y electrode is increased to the VscH voltage, the voltage of the floated X electrode is increased by the increased voltage (VscH-Vnf) of the Y electrode. . Therefore, the voltage difference between the Y electrode and the X electrode in the predetermined period P f becomes equal to the voltage difference Vnf-0V between the Y electrode and the X electrode in the falling period of the reset period.

그런데 일반적으로 두 전극 사이의 방전은 두 전극에 전압이 인가된 시점에서 일정 시간만큼 지연되어서 일어난다. 따라서, 소정 기간(Pf)은 리셋 기간의 하강 기간에 이어 Y 전극과 X 전극에 형성된 벽 전하를 소거하는 기간을 지속시키는 역할을 한다. 따라서, 리셋 기간의 하강 기간에서 Vnf 전압을 유지하는 시간이 짧아도 Y 전극과 X 전극에 형성된 벽 전하를 충분히 지울 수 있다. 그리고 소정 기간(Pf)에서 A 전극의 전압은 그대로 기준 전압을 유지하고 Y 전극에는 VscH 전압이 인가되므로 Y 전극과 A 전극 사이에서는 벽 전하가 소거되지 않는다. 즉, 소정 기간(Pf)에서 X 전극을 플로팅시킴으로써, Y 전극과 X 전극에 형성된 벽 전하가 제1 실시 예에 비해서 많이 소거되므로, 유지 기간에서 켜지지 않을 셀에서의 방전을 방지할 수 있다.However, in general, the discharge between the two electrodes is caused by a delay for a predetermined time when the voltage is applied to the two electrodes. Therefore, the predetermined period P f serves to sustain the period of erasing the wall charges formed in the Y electrode and the X electrode following the falling period of the reset period. Therefore, even if the time for maintaining the Vnf voltage is short in the falling period of the reset period, the wall charges formed on the Y electrode and the X electrode can be sufficiently erased. In the predetermined period P f , the voltage of the A electrode maintains the reference voltage as it is, and the VscH voltage is applied to the Y electrode, so that the wall charge is not erased between the Y electrode and the A electrode. That is, by floating the X electrode in the predetermined period P f , since the wall charges formed on the Y electrode and the X electrode are erased more than in the first embodiment, it is possible to prevent discharge in the cell that will not be turned on in the sustain period.

그리고 도 6에 도시된 바와 같이, 리셋 기간의 상승 기간에서 A 전극을 양의 전압으로 바이어스할 수 있다. 이때, A 전극의 바이어스 전압으로 어드레스 기간에서 A 전극에 인가되는 Va 전압을 사용하면, A 전극의 바이어스 전압을 공급하기 위한 추가적인 전원을 형성할 필요가 없다.As shown in FIG. 6, the A electrode may be biased with a positive voltage in the rising period of the reset period. In this case, when the Va voltage applied to the A electrode in the address period is used as the bias voltage of the A electrode, it is not necessary to form an additional power source for supplying the bias voltage of the A electrode.

일반적으로 Y 전극과 A 전극 사이의 방전 개시 전압(Vfay)이 Y 전극과 X 전 극 사이의 방전 개시 전압(Vfxy)보다 낮으므로, 리셋 기간의 상승 기간에서 Y 전극의 전압이 증가할 때 A 전극과 Y 전극 사이 전압이 방전 개시 전압(Vfay)을 넘은 후 일정 기간이 경과한 후에 X 전극과 Y 전극 사이 전압이 방전 개시 전압(Vfay)을 넘는다. 그리고 리셋 기간의 상승 기간에서는 Y 전극에 높은 전압이 인가되므로 Y 전극이 양극으로 작용하고 A 전극과 X 전극이 음극으로 작용한다. 셀에서의 방전은 양이온이 음극에 충돌할 때 음극에서 방출되는 2차 전자의 양에 의해 결정되며, 이를

Figure 112005031578812-pat00001
프로세스라 한다. 일반적으로 플라즈마 표시 패널에서 A 전극은 색상 표현을 위해 형광체로 덮여 있는 반면, X 전극과 Y 전극은 유지방전의 효율을 위해 MgO 성분의 보호막과 같이 2차 전자 방출 계수가 높은 물질로 덮여 있다. 그런데 상승 기간에서 A 전극과 Y 전극 사이의 전압이 방전 개시 전압(Vfay)을 넘어도 형광체로 덮여 있는 A 전극이 음극으로 작용하기 때문에, A 전극과 Y 전극 사이에서 방전이 지연된다. 방전 지연에 의해 A 전극과 Y 전극 사이에서 실제 방전이 일어나는 시점에서는 A 전극과 Y 전극 사이의 전압이 방전 개시 전압(Vfay)보다 더 높은 전압이다. 따라서 이러한 높은 전압에 의해 A 전극과 Y 전극 사이에서 약 방전이 아닌 강 방전이 발생할 수 있다. 이러한 강 방전에 의해 X 전극과 Y 전극 사이에서도 강 방전이 일어나서 정상적인 상승 기간에서 생성되는 벽 전하보다 많은 양의 벽 전하가 셀에 형성되고 또한 많은 양의 프라이밍 입자가 생성될 수 있다. 그러면 하강 기간에서 많은 양의 벽 전하와 프라이밍 입자에 의해 강 방전이 일어날 수 있으며, 이에 따라 X 전극과 Y 전극 사이에 벽 전하가 충분히 소거되지 않아 유지 기간에서 X 전극과 Y 전극 사이에서 오방전이 일어날 수 있다.In general, since the discharge start voltage Vfay between the Y electrode and the A electrode is lower than the discharge start voltage Vfxy between the Y electrode and the X electrode, when the voltage of the Y electrode increases in the rising period of the reset period, the A electrode After a period of time after the voltage between the Y electrode and the Y electrode exceeds the discharge start voltage Vfay, the voltage between the X electrode and the Y electrode exceeds the discharge start voltage Vfay. In the rising period of the reset period, since a high voltage is applied to the Y electrode, the Y electrode serves as an anode, and the A and X electrodes serve as a cathode. The discharge in the cell is determined by the amount of secondary electrons emitted from the cathode when the cation strikes the cathode.
Figure 112005031578812-pat00001
It is called a process. In general, in the plasma display panel, the A electrode is covered with a phosphor for color expression, while the X electrode and the Y electrode are covered with a material having a high secondary electron emission coefficient such as a protective film of MgO component for efficiency of sustain discharge. However, in the rising period, even if the voltage between the A electrode and the Y electrode exceeds the discharge start voltage Vfay, since the A electrode covered with the phosphor acts as a cathode, the discharge is delayed between the A electrode and the Y electrode. When the actual discharge occurs between the A electrode and the Y electrode due to the discharge delay, the voltage between the A electrode and the Y electrode is higher than the discharge start voltage Vfay. Therefore, such a high voltage may cause a strong discharge rather than a weak discharge between the A electrode and the Y electrode. Such strong discharges also cause strong discharges between the X electrodes and the Y electrodes, so that a larger amount of wall charges are formed in the cell than the wall charges generated in the normal rising period, and a large amount of priming particles can be produced. Then, a strong discharge may occur due to a large amount of wall charges and priming particles in the falling period, and thus a wall discharge is not sufficiently erased between the X electrode and the Y electrode, so that an erroneous discharge occurs between the X electrode and the Y electrode in the sustain period. Can be.

그런데, 본 발명의 제3 실시 예와 같이 A 전극의 전압이 Va 전압으로 바이어스된 상태에서 Y 전극의 전압이 증가하면, A 전극과 Y 전극 사이의 전압이 제2 실시 예에 비해 작아지기 때문에 X 전극과 Y 전극 사이의 전압이 A 전극과 Y 전극 사이의 전압보다 먼저 방전 개시 전압을 넘게 된다. 그러면 X 전극과 Y 전극 사이에서 먼저 약 방전이 발생하고 이 약 방전에 의해 프라이밍 입자가 형성된 상태에서 A 전극과 Y 전극 사이의 전압이 방전 개시 전압을 넘게 된다. 그리고 이 프라이밍 입자에 의해 A 전극과 Y 전극 사이에서는 방전 지연이 줄어서 강 방전이 발생하지 않고 약 방전이 수행되어 원하는 양의 벽 전하가 형성되어, 오방전을 방지할 수 있게 된다.However, when the voltage of the Y electrode is increased in the state where the voltage of the A electrode is biased to the Va voltage as in the third embodiment of the present invention, the voltage between the A electrode and the Y electrode is smaller than that of the second embodiment. The voltage between the electrode and the Y electrode exceeds the discharge start voltage before the voltage between the A and Y electrodes. Then, a weak discharge occurs first between the X electrode and the Y electrode, and the voltage between the A electrode and the Y electrode exceeds the discharge start voltage while the priming particles are formed by the weak discharge. The priming particles reduce the discharge delay between the A electrode and the Y electrode, so that a weak discharge is performed without generating a strong discharge, thereby forming a desired amount of wall charge, thereby preventing mis-discharge.

이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

본 발명에 의하면, 유지 전극은 일정한 전압으로 바이어스한 상태에서 주사 전극에만 구동 파형이 인가되므로 실질적으로 하나의 보드만으로 구동할 수 있게 된다. 이로 인하여 샤시 베이스 상에서 구동 보드들이 점유하는 면적이 줄어들게 되고 플라즈마 표시 패널 구동에 필요한 회로 전체 가격을 절감시킬 수 있다.According to the present invention, since the driving waveform is applied only to the scan electrode while the sustain electrode is biased at a constant voltage, the sustain electrode can be driven by only one board. As a result, the area occupied by the driving boards on the chassis base is reduced, and the overall circuit cost required for driving the plasma display panel can be reduced.

또한 리셋 기간의 하강 기간에 이어 어드레스 기간에서 Y 전극과 X 전극에 형성된 벽 전하를 소거하는 기간을 지속시키는 역할을 함으로써, 유지 기간에서 켜 지지 않을 셀의 오방전을 방지할 수 있다.Further, by continually serving as a period of erasing wall charges formed in the Y and X electrodes in the address period following the falling period of the reset period, erroneous discharge of the cells that will not be turned on in the sustain period can be prevented.

Claims (13)

복수의 제1 전극과 복수의 제2 전극 및 상기 복수의 제1 전극과 상기 복수의 제2 전극에 의해 각각 정의되는 복수의 방전 셀 포함하는 플라즈마 표시 장치에서 한 프레임을 복수의 서브필드로 나누어 구동하는 방법에 있어서,In a plasma display device including a plurality of first electrodes and a plurality of second electrodes, and a plurality of discharge cells defined by the plurality of first electrodes and the plurality of second electrodes, one frame is divided into a plurality of subfields and driven. In the way, 어드레스 기간 동안 상기 복수의 제1 전극에 제1 전압을 인가한 상태에서 켜질 방전 셀의 제2 전극에 제2 전압을 인가하고, 켜지지 않을 방전 셀의 제2 전극에 제3 전압을 인가하는 단계, 그리고Applying a second voltage to a second electrode of a discharge cell to be turned on while a first voltage is applied to the plurality of first electrodes during an address period, and applying a third voltage to a second electrode of the discharge cell not to be turned on; And 유지 기간에서 상기 복수의 제1 전극에 상기 제1 전압을 인가한 상태에서 상기 복수의 제2 전극에 상기 제1 전압보다 높은 제4 전압과 상기 제1 전압보다 낮은 제5 전압을 교대로 인가하는 단계Alternately applying a fourth voltage higher than the first voltage and a fifth voltage lower than the first voltage to the plurality of second electrodes while the first voltage is applied to the plurality of first electrodes in the sustain period. step 를 포함하며,Including; 상기 어드레스 기간의 시작 시점부터 상기 켜질 방전 셀의 제2 전극에 상기 제2 전압이 인가되기 이전까지의 기간 중 적어도 일부의 기간 동안 상기 복수의 제1 전극을 플로팅하는 플라즈마 표시 장치의 구동 방법.And floating the plurality of first electrodes for at least a part of a period from the start of the address period to before the second voltage is applied to the second electrode of the discharge cell to be turned on. 삭제delete 제1항에 있어서,The method of claim 1, 리셋 기간에서, 상기 복수의 제1 전극에 상기 제1 전압을 인가한 상태에서 상기 복수의 제2 전극의 전압을 제6 전압에서 제7 전압까지 점진적으로 감소시키는 단계를 더 포함하는 플라즈마 표시 장치의 구동 방법.And gradually reducing a voltage of the plurality of second electrodes from a sixth voltage to a seventh voltage in a state in which the first voltage is applied to the plurality of first electrodes. Driving method. 제1항 또는 제3항에 있어서,The method according to claim 1 or 3, 상기 제1 전압은 접지 전압인 플라즈마 표시 장치의 구동 방법.And the first voltage is a ground voltage. 복수의 제1 전극과 복수의 제2 전극 및 상기 제1 전극과 상기 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하며, 상기 제1 전극과 상기 제2 전극 및 상기 제3 전극에 의해 방전 셀이 형성되는 플라즈마 표시 장치에서 한 프레임을 복수의 서브필드로 나누어 구동하는 방법에 있어서,A plurality of first electrodes, a plurality of second electrodes, and a plurality of third electrodes formed in a direction crossing the first electrode and the second electrode, wherein the first electrode, the second electrode, and the third electrode; In a plasma display device in which discharge cells are formed by electrodes, a method of driving one frame into a plurality of subfields is provided. 상기 제1 전극에 제1 전압을 인가한 상태에서,In a state where a first voltage is applied to the first electrode, 리셋 기간 동안 상기 제2 전극에서 상기 제1 전극의 전압을 뺀 전압을 제2 전압에서 제3 전압까지 점진적으로 감소시키는 단계,Gradually decreasing a voltage obtained by subtracting the voltage of the first electrode from the second electrode from a second voltage to a third voltage during a reset period, 어드레스 기간에서 켜질 방전 셀을 선택하는 단계,Selecting a discharge cell to be turned on in the address period, 상기 어드레스 기간의 시작 시점부터 상기 켜질 방전 셀이 선택되기 직전의 기간 중 적어도 일부의 기간 동안 상기 제2 전극에서 상기 제1 전극의 전압을 뺀 전압을 상기 제3 전압으로 유지하는 단계, 그리고Maintaining a voltage obtained by subtracting the voltage of the first electrode from the second electrode as the third voltage for at least part of a period immediately before the discharge cell to be turned on from the start of the address period; and 유지 기간 동안 상기 켜질 방전 셀을 유지 방전시키는 단계Sustain discharge of the discharge cells to be turned on for a sustain period 를 포함하는 플라즈마 표시 장치의 구동 방법.Method of driving a plasma display device comprising a. 제5항에 있어서,The method of claim 5, 상기 리셋 기간 동안 상기 제2 전극의 전압을 제4 전압에서 제5 전압까지 감소시키고,Reduce the voltage of the second electrode from the fourth voltage to the fifth voltage during the reset period, 상기 적어도 일부 기간 동안 상기 제2 전극의 전압을 상기 제5 전압보다 높은 제6 전압을 인가하며,Applying a sixth voltage higher than the fifth voltage to the voltage of the second electrode during the at least some period, 상기 적어도 일부 기간 동안 상기 제1 전극을 플로팅하는 플라즈마 표시 장치의 구동 방법.And driving the first electrode during the at least some period. 삭제delete 제5항 또는 제6항에 있어서,The method according to claim 5 or 6, 상기 유지 기간에서, 상기 복수의 제2 전극에 상기 제1 전압보다 높은 제7 전압과 상기 제1 전압보다 낮은 제8 전압을 교대로 인가하는 플라즈마 표시 장치의 구동 방법.And a seventh voltage higher than the first voltage and an eighth voltage lower than the first voltage are alternately applied to the plurality of second electrodes in the sustain period. 제8항에 있어서,The method of claim 8, 상기 제1 전압은 접지 전압인 플라즈마 표시 장치의 구동 방법.And the first voltage is a ground voltage. 복수의 제1 전극과 복수의 제2 전극 및 상기 제1 전극과 상기 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하며, 상기 제1 전극, 상기 제2 전극 및 상기 제3 전극에 의해 복수의 방전 셀이 형성되는 플라즈마 표시 패널, 그리고A plurality of first electrodes, a plurality of second electrodes, and a plurality of third electrodes formed in a direction crossing the first electrode and the second electrode, wherein the first electrode, the second electrode, and the third electrode; A plasma display panel in which a plurality of discharge cells are formed by electrodes; and 상기 복수의 제2 전극 및 상기 복수의 제3 전극에 상기 플라즈마 표시 패널이 영상을 표시하기 위한 구동 파형을 인가하며, 상기 영상이 표시되는 기간 동안 상기 제1 전극을 제1 전압으로 바어어스하는 구동부A driving unit configured to apply a driving waveform for displaying an image by the plasma display panel to the plurality of second electrodes and the plurality of third electrodes, and to bias the first electrode to a first voltage while the image is displayed; 를 포함하며,Including; 상기 구동부는,The driving unit, 어드레스 기간에서 상기 복수의 제2 전극에 순차적으로 제2 전압을 인가하며,A second voltage is sequentially applied to the plurality of second electrodes in an address period; 상기 어드레스 기간의 시작 시점부터 상기 복수의 제2 전극의 각 제2 전극에 상기 제2 전압이 인가되기 직전까지의 기간 중 적어도 일부의 기간 동안 상기 복수의 제1 전극을 플로팅하는 플라즈마 표시 장치.And floating the plurality of first electrodes for at least a portion of a period from the start of the address period to just before the second voltage is applied to each second electrode of the plurality of second electrodes. 삭제delete 제10항에 있어서,The method of claim 10, 상기 구동부는,The driving unit, 리셋 기간에서 상기 복수의 제2 전극의 전압을 제3 전압에서 제4 전압까지 점진적으로 감소시키며,Gradually reducing the voltage of the plurality of second electrodes from a third voltage to a fourth voltage in a reset period, 상기 적어도 일부의 기간 동안 상기 복수의 제2 전극에 상기 제4 전압보다 높은 제5 전압을 인가하는 플라즈마 표시 장치.And applying a fifth voltage higher than the fourth voltage to the plurality of second electrodes during the at least some period. 제10항 또는 제12항에 있어서,The method of claim 10 or 12, 상기 제1 전압은 접지 전압인 플라즈마 표시 장치.And the first voltage is a ground voltage.
KR1020050051389A 2005-06-15 2005-06-15 Plasma display device and driving method thereof KR100684800B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050051389A KR100684800B1 (en) 2005-06-15 2005-06-15 Plasma display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050051389A KR100684800B1 (en) 2005-06-15 2005-06-15 Plasma display device and driving method thereof

Publications (2)

Publication Number Publication Date
KR20060131157A KR20060131157A (en) 2006-12-20
KR100684800B1 true KR100684800B1 (en) 2007-02-20

Family

ID=37811269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050051389A KR100684800B1 (en) 2005-06-15 2005-06-15 Plasma display device and driving method thereof

Country Status (1)

Country Link
KR (1) KR100684800B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030027173A (en) * 2001-09-14 2003-04-07 엘지전자 주식회사 Method and apparatus for driving plasma display panel

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030027173A (en) * 2001-09-14 2003-04-07 엘지전자 주식회사 Method and apparatus for driving plasma display panel

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020030027173

Also Published As

Publication number Publication date
KR20060131157A (en) 2006-12-20

Similar Documents

Publication Publication Date Title
KR100550995B1 (en) Driving method of plasma display panel
KR100551010B1 (en) Driving method of plasma display panel and plasma display device
KR20070005372A (en) Plasma display and driving method thereof
KR100612234B1 (en) Plasma display device
KR100590047B1 (en) Plasma display device and driving method thereof
KR100578975B1 (en) Plasma display device and driving method of plasma display panel
KR100550991B1 (en) Driving method of plasma display panel and plasma display device
KR100708851B1 (en) Plasma display device and driving method thereof
KR100684800B1 (en) Plasma display device and driving method thereof
KR100739062B1 (en) Plasma display device and driving method thereof
KR100599660B1 (en) Plasma display and driving method thereof
KR100740122B1 (en) Plasma display and driving method thereof
KR100590011B1 (en) Driving method of plasma display panel and plasma display device
KR100728782B1 (en) Plasma display device and driving method thereof
KR20060019859A (en) Plasma display device and driving method of plasma display panel
KR100684798B1 (en) Plasma display and driving method thereof
KR100551015B1 (en) Plasma display device and driving method of plasma display panel
KR100684799B1 (en) Plasma display device and driving method thereof
KR100578850B1 (en) Driving method of plasma display panel and plasma display device
KR20060019857A (en) Plasma display device and driving method of plasma display panel
KR100759378B1 (en) Plasma display device and driving method thereof
KR100684790B1 (en) Plasma display and driving method thereof
KR100627350B1 (en) Plasma display device and driving method thereof
KR100670148B1 (en) Plasma display and driving method thereof
KR100578978B1 (en) Plasma display device and driving method of plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee