KR100684798B1 - Plasma display and driving method thereof - Google Patents

Plasma display and driving method thereof Download PDF

Info

Publication number
KR100684798B1
KR100684798B1 KR1020050071649A KR20050071649A KR100684798B1 KR 100684798 B1 KR100684798 B1 KR 100684798B1 KR 1020050071649 A KR1020050071649 A KR 1020050071649A KR 20050071649 A KR20050071649 A KR 20050071649A KR 100684798 B1 KR100684798 B1 KR 100684798B1
Authority
KR
South Korea
Prior art keywords
voltage
electrode
electrodes
subfield
light emitting
Prior art date
Application number
KR1020050071649A
Other languages
Korean (ko)
Other versions
KR20070016726A (en
Inventor
이명규
박수진
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050071649A priority Critical patent/KR100684798B1/en
Publication of KR20070016726A publication Critical patent/KR20070016726A/en
Application granted granted Critical
Publication of KR100684798B1 publication Critical patent/KR100684798B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2935—Addressed by erasing selected cells that are in an ON state
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

플라즈마 표시 장치에서는 복수의 서브필드 중 제1 서브필드의 어드레스 기간에서는 선택적 기입 방식을 사용하여 발광 셀로 설정한 셀을 선택하고 제1 서브필드의 유지 기간에서는 선택된 발광 셀을 유지 방전시킨다. 그리고 복수의 서브필드 중 제2 서브필드의 어드레스 기간에서는 선택적 소거 방식을 사용하여 제1 서브필드의 발광 셀 중에서 비발광 셀로 설정한 셀을 선택하고 제2 서브필드의 유지 기간에서는 발광 셀을 유지 방전시킨다. 이와 같이, 복수의 서브필드 중 적어도 일부의 서브필드에서 어드레스 기간을 선택적 소거 방식으로 형성하면 모든 서브필드의 어드레스 기간을 선택적 기입 방식으로 형성할 때보다 어드레스 기간에서의 소비 전력을 줄일 수 있다.In the plasma display device, a cell set as a light emitting cell is selected in the address period of the first subfield among the plurality of subfields using an selective writing method, and the selected light emitting cell is sustained and discharged in the sustain period of the first subfield. In the address period of the second subfield among the plurality of subfields, a cell set as a non-light emitting cell is selected from the light emitting cells of the first subfield using a selective erasing scheme, and the light emitting cells are sustained and discharged in the sustain period of the second subfield. Let's do it. As described above, when the address period is formed by the selective erasing method in at least some of the plurality of subfields, power consumption in the address period can be reduced than when the address periods of all the subfields are formed by the selective writing method.

PDP, 전극, 기입, 소거, 어드레스, 소비 전력, 발광 셀, 비발광 셀 PDP, electrode, write, erase, address, power consumption, light emitting cell, non-light emitting cell

Description

플라즈마 표시 장치 및 그 구동 방법{PLASMA DISPLAY AND DRIVING METHOD THEREOF}Plasma display device and driving method thereof {PLASMA DISPLAY AND DRIVING METHOD THEREOF}

도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치의 분해 사시도이다.1 is an exploded perspective view of a plasma display device according to an exemplary embodiment of the present invention.

도 2는 도 1에 도시된 플라즈마 표시 패널의 전극 배열도이다.FIG. 2 is an electrode array diagram of the plasma display panel shown in FIG. 1.

도 3은 도 1에 도시된 샤시 베이스의 개략적인 평면도이다.3 is a schematic plan view of the chassis base shown in FIG. 1.

도 4는 본 발명의 제1 실시 예에 따른 플라즈마 표시 장치의 구동 파형도이다. 4 is a driving waveform diagram of a plasma display device according to a first embodiment of the present invention.

도 5는 본 발명의 제2 실시 예에 따른 플라즈마 표시 장치의 구동 파형도이다.5 is a driving waveform diagram of a plasma display device according to a second embodiment of the present invention.

도 6a 내지 도 6c는 도 5에 도시된 제2 서브필드의 어드레스 기간에서의 벽 전하 상태를 나타낸 도면이다. 6A to 6C are diagrams showing wall charge states in the address period of the second subfield shown in FIG.

도 7은 본 발명의 제3 실시 예에 따른 플라즈마 표시 장치의 구동 파형도이다.7 is a driving waveform diagram of a plasma display device according to a third exemplary embodiment of the present invention.

도 8은 본 발명의 제4 실시 예에 따른 플라즈마 표시 장치의 구동 파형도이다.8 is a driving waveform diagram of a plasma display device according to a fourth embodiment of the present invention.

본 발명은 플라즈마 표시 장치 및 그 구동 방법에 관한 것이다.The present invention relates to a plasma display device and a driving method thereof.

플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 플라즈마 표시 패널을 이용한 표시 장치이다. 이러한 플라즈마 표시 패널에는 복수의 방전 셀이 매트릭스 형태로 배열되어 있다.The plasma display device is a display device using a plasma display panel that displays text or an image by using plasma generated by gas discharge. In the plasma display panel, a plurality of discharge cells are arranged in a matrix form.

이러한 플라즈마 표시 장치에서는 한 프레임이 각각의 가중치를 가지는 복수의 서브필드로 분할되어 구동되며, 각 서브필드는 리셋 기간(reset period), 어드레스 기간(address period) 및 유지 기간(sustain period)으로 이루어진다. 리셋 기간은 다음의 어드레스 방전을 안정적으로 수행하기 위해 방전 셀의 상태를 초기화하는 기간이며, 어드레스 기간은 복수의 방전 셀 중 켜질 셀과 켜지지 않을 셀을 선택하는 기간이다. 그리고 유지 기간은 실제로 화상을 표시하기 위해서 켜질 셀에 대해서 유지방전을 수행하는 기간이다.In such a plasma display device, one frame is divided into a plurality of subfields having respective weights to be driven, and each subfield includes a reset period, an address period, and a sustain period. The reset period is a period in which the state of the discharge cells is initialized to stably perform the next address discharge, and the address period is a period in which cells to be turned on and cells not to be turned on are selected from among the plurality of discharge cells. The sustain period is a period in which sustain discharge is performed for a cell to be turned on to actually display an image.

이러한 동작을 하기 위해서 유지 기간에서는 주사 전극과 유지 전극에 교대로 유지 방전 펄스가 인가되고, 리셋 기간과 어드레스 기간에서는 주사 전극에 리셋 파형과 주사 파형이 인가된다. 따라서 주사 전극을 구동하기 위한 주사 구동 보드와 유지 전극을 구동하기 위한 유지 구동 보드가 별개로 존재하여야 한다. 이와 같이 구동 보드가 따로 존재하면 샤시 베이스에 구동 보드를 실장하는 문제점이 있으며, 두 개의 구동 보드로 인해서 단가가 증가한다.For this operation, sustain discharge pulses are alternately applied to the scan electrodes and sustain electrodes in the sustain period, and reset waveforms and scan waveforms are applied to the scan electrodes in the reset period and the address period. Therefore, the scan driving board for driving the scan electrodes and the sustain driving board for driving the sustain electrodes must be separately. As such, when the driving board is separately present, there is a problem in that the driving board is mounted on the chassis base, and the unit cost increases due to the two driving boards.

구동 보드의 단가를 줄이기 위해 유지 구동 보드에 형성되는 구동 회로를 주사 구동 보드에 통합시키면, 주사 구동 보드에서 유지 전극까지 형성되는 배선(또 는 도전성 패턴)의 길이가 길어진다. 그러면 배선에 형성되는 기생 성분에 의해 유지 전극에 인가되는 유지 방전 펄스의 전압 변경 지점에서 왜곡이 발생할 수 있다.When the driving circuit formed on the sustain driving board is integrated with the scan driving board to reduce the cost of the driving board, the length of the wiring (or conductive pattern) formed from the scan driving board to the sustain electrode becomes long. Then, distortion may occur at the voltage change point of the sustain discharge pulse applied to the sustain electrode by the parasitic component formed in the wiring.

본 발명이 이루고자 하는 기술적 과제는 유지 전극을 구동하는 유지 구동 보드를 제거하거나 유지 구동 보드의 크기를 줄일 수 있는 플라즈마 표시 장치를 제공하는 것이다. 그리고 본 발명은 소비 전력을 줄일 수 있는 플라즈마 표시 장치의 구동 방법을 제공하는 것을 그 기술적 과제로 한다.An object of the present invention is to provide a plasma display device capable of removing the sustain driving board for driving the sustain electrodes or reducing the size of the sustain driving board. Another object of the present invention is to provide a method of driving a plasma display device which can reduce power consumption.

본 발명의 특징에 따른 플라즈마 표시 장치의 구동방법은 복수의 제1 전극과 복수의 제2 전극, 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극 및 복수의 셀을 포함하며, 상기 제1 전극, 제2 전극 및 제3 전극에 의해 상기 셀이 형성되는 플라즈마 표시 장치에서 한 프레임을 복수의 서브필드로 나누어 구동하는 방법으로서,According to an aspect of the present invention, a method of driving a plasma display device includes a plurality of first electrodes, a plurality of second electrodes, a plurality of third electrodes and a plurality of cells formed in a direction crossing the first electrode and the second electrode. A method of driving a frame by dividing a frame into a plurality of subfields in a plasma display device including the cell formed by the first electrode, the second electrode, and the third electrode.

복수의 서브필드 중 제1 서브필드의 유지 기간에서, 상기 복수의 제2 전극에 제1 전압을 인가한 상태에서 상기 복수의 제1 전극에 상기 제1 전압보다 높은 제2 전압과 상기 제1 전압보다 낮은 제3 전압을 교대로 인가하여 발광 셀을 유지 방전시키는 단계, 복수의 서브필드 중 제2 서브필드의 어드레스 기간에서, 상기 복수의 제1 전극의 전압을 상기 제2 전압에서 제4 전압으로 감소시키는 단계, 상기 제2 서브필드의 어드레스 기간에서, 상기 제1 서브필드의 발광 셀 중 비발광 셀로 선택할 셀의 상기 제1 전극 및 상기 제3 전극에 각각 제5 전압의 제1 주사 펄스 및 제6 전 압의 제1 어드레스 펄스를 인가하고, 상기 제1 주사 펄스가 인가되지 않는 상기 제1 전극을 상기 제4 전압으로 유지하는 단계, 그리고 상기 제2 서브필드의 유지 기간에서, 상기 복수의 제2 전극에 상기 제1 전압을 인가한 상태에서 상기 복수의 제1 전극에 상기 제3 전압과 상기 제2 전압을 교대로 인가하여 상기 발광 셀을 유지 방전시키는 단계를 포함한다.In a sustain period of a first subfield among a plurality of subfields, a second voltage higher than the first voltage and the first voltage to the plurality of first electrodes while a first voltage is applied to the plurality of second electrodes. Alternately applying a lower third voltage to sustain discharge the light emitting cells, wherein the voltages of the plurality of first electrodes are changed from the second voltage to the fourth voltage in the address period of the second subfield among the plurality of subfields. Reducing a first scan pulse and a fifth voltage of a fifth voltage to the first electrode and the third electrode of a cell to be selected as a non-light emitting cell among light emitting cells of the first subfield in an address period of the second subfield; Applying a first address pulse of six voltages, maintaining the first electrode to which the first scan pulse is not applied at the fourth voltage, and in the sustain period of the second subfield, 2 round To be in the applied state of the first voltage comprising the step of maintaining discharging the light emitting cells by alternately applied to the third voltage and the second voltage to the first electrodes of the plurality.

본 발명의 특징에 따른 플라즈마 표시 장치는 복수의 제1 전극과 복수의 제2 전극, 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하며, 상기 복수의 제1 전극, 제2 전극 및 제3 전극에 의해 복수의 셀이 형성되는 플라즈마 표시 패널, 상기 플라즈마 표시 패널을 구동하는 구동부, 그리고 한 프레임을 복수의 서브필드로 나누어 구동하도록 상기 구동부를 제어하는 제어부를 포함하며,A plasma display device according to an aspect of the present invention includes a plurality of first electrodes, a plurality of second electrodes, and a plurality of third electrodes formed in a direction crossing the first electrode and the second electrode. A plasma display panel in which a plurality of cells are formed by a first electrode, a second electrode, and a third electrode, a driving unit for driving the plasma display panel, and a control unit for controlling the driving unit to drive one frame into a plurality of subfields. Include,

상기 구동부는,The driving unit,

상기 복수의 서브필드 중 제1 서브필드의 유지 기간에서, 상기 복수의 제1 전극에 제1 전압을 인가한 상태에서 상기 복수의 제2 전극에 상기 제1 전압보다 높은 제2 전압과 상기 제1 전압보다 낮은 제3 전압을 교대로 인가하여 발광 셀을 유지방전 시키고, 상기 복수의 서브필드 중 제2 서브필드의 어드레스 기간에서, 상기 복수의 제1 전극에 상기 제1 전압을 인가한 상태에서 상기 제2 전극의 전압을 상기 제2 전압에서 제4 전압으로 낮춘 후, 상기 제2 전극 및 제3 전극에 각각 제1 주사 펄스와 제1 어드레스 펄스를 인가하여 상기 제1 서브필드의 발광 셀 중 비발광 셀로 설정할 셀을 선택하고, 상기 제2 서브필드의 유지 기간에서, 상기 복수의 제1 전극에 상기 제1 전압을 인가한 상태에서 상기 복수의 제2 전극에 상기 제3 전압과 상기 제2 전압을 교대로 인가하여 발광 셀을 유지방전 시킨다.In a sustain period of a first subfield among the plurality of subfields, a second voltage higher than the first voltage and the first voltage to the plurality of second electrodes while a first voltage is applied to the plurality of first electrodes. Alternately applying a third voltage lower than the voltage to sustain and discharge the light emitting cells, and in a state in which the first voltage is applied to the plurality of first electrodes in an address period of a second subfield of the plurality of subfields; After the voltage of the second electrode is lowered from the second voltage to the fourth voltage, a first scan pulse and a first address pulse are applied to the second electrode and the third electrode, respectively, so that the ratio of the light emitting cells of the first subfield is reduced. A cell to be set as a light emitting cell is selected, and in the sustain period of the second subfield, the third voltage and the second voltage are applied to the plurality of second electrodes while the first voltage is applied to the plurality of first electrodes. Alternately To discharge the light emitting cells.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification.

본 발명에서 벽 전하란 셀의 벽(예를 들어, 유전체층) 상에서 각 전극에 가깝게 형성되는 전하를 말한다. 그리고 벽 전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 전극에 “형성됨”, “축적됨” 또는 “쌓임”과 같이 설명한다. 또한 벽 전압은 벽 전하에 의해서 셀의 벽에 형성되는 전위 차를 말한다.In the present invention, the wall charge refers to a charge formed close to each electrode on the cell wall (eg, the dielectric layer). And the wall charge is not actually in contact with the electrode itself, but is described here as “formed”, “accumulated” or “stacked” on the electrode. In addition, the wall voltage refers to the potential difference formed in the wall of the cell by the wall charge.

이제 본 발명의 실시 예에 따른 플라즈마 표시 장치 및 그의 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.A plasma display device and a driving method thereof according to an exemplary embodiment of the present invention will now be described in detail with reference to the accompanying drawings.

먼저, 본 발명의 실시 예에 따른 플라즈마 표시 장치의 개략적인 구조에 대해서 도 1 내지 도 3을 참조하여 자세하게 설명한다.First, a schematic structure of a plasma display device according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 to 3.

도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치의 분해 사시도이고, 도 2는 도 1에 도시된 플라즈마 표시 패널의 전극 배열도이며, 도 3은 도 1에 도시된 샤시 베이스의 개략적인 평면도이다.1 is an exploded perspective view of a plasma display device according to an exemplary embodiment of the present invention, FIG. 2 is an electrode arrangement diagram of the plasma display panel illustrated in FIG. 1, and FIG. 3 is a schematic plan view of the chassis base illustrated in FIG. 1. .

먼저, 도 1에 나타낸 바와 같이, 플라즈마 표시 장치는 플라즈마 표시 패널 (10), 샤시 베이스(20), 전면 케이스(30) 및 후면 케이스(40)를 포함한다. First, as shown in FIG. 1, the plasma display device includes a plasma display panel 10, a chassis base 20, a front case 30, and a rear case 40.

샤시 베이스(20)는 플라즈마 표시 패널(10)에서 영상이 표시되는 면의 반대측에 배치되어 플라즈마 표시 패널(10)과 결합된다. 전면 및 후면 케이스(30, 40)는 플라즈마 표시 패널(10)의 전면 및 샤시 베이스(20)의 후면에 각각 배치되어, 플라즈마 표시 패널(10) 및 샤시 베이스(20)와 결합되어 플라즈마 표시 장치를 형성한다.The chassis base 20 is disposed on the opposite side of the surface on which the image is displayed on the plasma display panel 10 and coupled to the plasma display panel 10. The front and rear cases 30 and 40 are disposed at the front of the plasma display panel 10 and the rear of the chassis base 20, respectively, and are combined with the plasma display panel 10 and the chassis base 20 to form a plasma display device. Form.

도 2를 보면, 플라즈마 표시 패널(10)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(이하 “A 전극”이라 함)(A1∼Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(이하, “X 전극”이라 함)(X1∼Xn) 및 주사 전극(이하 “Y 전극”이라 함)(Y1∼Yn)을 포함한다. 일반적으로 X 전극(X1∼Xn)은 각 Y 전극(Y1∼Yn)에 대응해서 형성되어 있다. Y 전극(Y1∼Yn)과 X 전극(X1∼Xn)은 A 전극(A1∼Am)과 직교하도록 배치된다. 이때, A 전극(A1∼Am)과 X 및 Y 전극(X1∼Xn, Y1∼Yn)의 교차부에 있는 방전 공간이 셀(12)을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.Referring to FIG. 2, the plasma display panel 10 includes a plurality of address electrodes (hereinafter referred to as “A electrodes”) A1 to Am extending in the column direction, and a plurality of sustain electrodes extending in pairs in the row direction. (Hereinafter referred to as “X electrode”) (X1 to Xn) and scan electrode (hereinafter referred to as “Y electrode”) (Y1 to Yn). In general, the X electrodes X1 to Xn are formed corresponding to the respective Y electrodes Y1 to Yn. The Y electrodes Y1 to Yn and the X electrodes X1 to Xn are arranged to be orthogonal to the A electrodes A1 to Am. At this time, the discharge space at the intersection of the A electrodes A1 to Am and the X and Y electrodes X1 to Xn and Y1 to Yn forms the cell 12. The structure of the plasma display panel 100 is an example, and a panel having another structure to which the driving waveform described below may be applied may also be applied to the present invention.

다음으로 도 3을 보면, 샤시 베이스(20)에는 플라즈마 표시 패널(10)의 구동에 필요한 보드(100∼500)가 형성되어 있다. 어드레스 버퍼 보드(100)는 샤시 베이스(20)의 상부 및 하부 중 어느 한 곳에 형성된다. 도 3에서는 싱글 구동을 하는 플라즈마 표시 장치를 예를 들어 설명하고 있지만, 듀얼 구동의 경우에 어드레스 버퍼 보드(100)는 샤시 베이스(20)의 상부 및 하부에 각각 배치된다. 이러한 어드 레스 버퍼 보드(100)는 제어 보드(400)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀(이하, “셀”이라 함)을 선택하기 위한 전압을 각 A 전극(A1∼Am)에 인가한다.Next, referring to FIG. 3, boards 100 to 500 necessary for driving the plasma display panel 10 are formed in the chassis base 20. The address buffer board 100 is formed at any one of the upper and lower portions of the chassis base 20. In FIG. 3, a plasma driving apparatus for single driving is described as an example, but in the case of dual driving, the address buffer board 100 is disposed above and below the chassis base 20, respectively. The address buffer board 100 receives an address driving control signal from the control board 400 and selects a voltage for selecting a discharge cell (hereinafter, referred to as a “cell”) to be displayed, for each A electrode A1 to Am. To apply.

주사 구동 보드(200)는 샤시 베이스(20)의 좌측에 배치되어 있으며, 주사 구동 보드(200)는 도전성 패턴 또는 케이블 등의 연결 부재(26)를 통해 주사 버퍼 보드(300)와 연결되며, 주사 버퍼 보드(300)는 가요성 인쇄 회로(flexible printed circuit, FPC)(22)를 통해 Y 전극(Y1∼Yn)에 전기적으로 연결되어 있다. 또한 주사 구동 보드(200)는 연결 부재(26)보다 길게 형성되어 있는 연결 부재(24) 및 가요성 인쇄 회로(flexible printed circuit, FPC)(22)를 통해 X 전극(X1∼Xn)에 전기적으로 연결되어 있다. 주사 구동 보드(200)는 제어 보드(400)로부터 구동 신호를 수신하여 Y 전극(Y1∼Yn)과 X 전극(X1∼Xn)에 구동 전압을 인가한다. 주사 버퍼 보드(300)는 어드레스 기간에서 Y 전극(Y1∼Yn)을 순차적으로 선택하기 위한 전압을 Y 전극(Y1∼Yn)에 인가한다. 그리고 도 3에서는 주사 구동 보드(200)와 주사 버퍼 보드(300)가 샤시 베이스(20)의 좌측에 배치되는 것으로 도시하였지만, 샤시 베이스(20)의 우측에 배치될 수도 있다. 또한 주사 버퍼 보드(300)는 주사 구동 보드(200)와 일체형으로 형성될 수도 있다.The scan drive board 200 is disposed on the left side of the chassis base 20, and the scan drive board 200 is connected to the scan buffer board 300 through a connection member 26 such as a conductive pattern or a cable, and scan The buffer board 300 is electrically connected to the Y electrodes Y1 to Yn through a flexible printed circuit (FPC) 22. In addition, the scan drive board 200 is electrically connected to the X electrodes X1 to Xn through the connection member 24 and the flexible printed circuit (FPC) 22 formed longer than the connection member 26. It is connected. The scan driving board 200 receives a driving signal from the control board 400 and applies a driving voltage to the Y electrodes Y1 to Yn and the X electrodes X1 to Xn. The scan buffer board 300 applies a voltage for sequentially selecting the Y electrodes Y1 to Yn to the Y electrodes Y1 to Yn in the address period. In FIG. 3, the scan driving board 200 and the scan buffer board 300 are disposed on the left side of the chassis base 20, but may be disposed on the right side of the chassis base 20. In addition, the scan buffer board 300 may be integrally formed with the scan driving board 200.

제어 보드(400)는 외부로부터 영상 신호를 수신하여 A 전극(A1∼Am) 구동에 필요한 제어 신호와 Y 및 X 전극(Y1∼Yn, X1∼Xn) 구동에 필요한 제어 신호를 생성하여 각각 어드레스 구동 보드(100)와 주사 구동 보드(200)에 인가한다. The control board 400 receives an image signal from the outside to generate a control signal for driving the A electrodes A1 to Am and a control signal for driving the Y and X electrodes Y1 to Yn and X1 to Xn to drive an address, respectively. The board 100 is applied to the scan driving board 200.

제어 보드(400)와 전원 보드(500)는 샤시 베이스(20)의 중앙에 배치될 수 있 다. 전원 보드(500)는 플라즈마 표시 장치의 구동에 필요한 전원을 공급한다.The control board 400 and the power board 500 may be disposed in the center of the chassis base 20. The power board 500 supplies power for driving the plasma display device.

여기서, 어드레스 버퍼 보드(100), 주사 구동 보드(200) 및 주사 버퍼 보드(300)는 A 전극, Y 전극 및 X 전극을 구동하는 구동부를 형성하며, 제어 보드(400)는 구동부를 제어하는 제어부를 형성하며, 전원 보드(500)는 구동부와 제어부에 전원을 공급하기 위한 전원부를 형성한다.Here, the address buffer board 100, the scan driving board 200, and the scan buffer board 300 form a driving unit for driving the A electrode, the Y electrode, and the X electrode, and the control board 400 controls the driving unit. The power board 500 forms a power supply unit for supplying power to the driving unit and the control unit.

도 4를 참조하여 본 발명의 제1 실시 예에 따른 플라즈마 표시 장치의 구동 파형에 대해서 상세하게 설명한다.A driving waveform of the plasma display device according to the first exemplary embodiment of the present invention will be described in detail with reference to FIG. 4.

도 4는 본 발명의 제1 실시 예에 따른 플라즈마 표시 장치의 구동 파형도이다. 아래에서는 편의상 하나의 셀을 형성하는 Y 전극, X 전극 및 A 전극에 인가되는 구동 파형에 대해서만 설명한다. 그리고 유지 기간에서 유지 방전이 일어나는 셀을 발광 셀이라 정의하고, 유지 기간에서 유지 방전이 일어나지 않는 셀을 비발광 셀이라 정의한다. 도 4의 구동 파형에서 Y 전극 및 X 전극에 인가되는 전압은 주사 구동 보드(200)와 주사 버퍼 보드(300)에서 공급되고 A 전극에 인가되는 전압은 어드레스 버퍼 보드(100)에서 공급된다.4 is a driving waveform diagram of a plasma display device according to a first embodiment of the present invention. In the following description, only the driving waveforms applied to the Y electrode, the X electrode, and the A electrode forming one cell will be described. A cell in which sustain discharge occurs in the sustain period is defined as a light emitting cell, and a cell in which sustain discharge does not occur in the sustain period is defined as a non-light emitting cell. In the driving waveform of FIG. 4, voltages applied to the Y electrode and the X electrode are supplied from the scan driving board 200 and the scan buffer board 300, and a voltage applied to the A electrode is supplied from the address buffer board 100.

도 4에 나타낸 바와 같이, 리셋 기간의 상승 기간에서는 A 전극 및 X 전극을 기준 전압(도 4에서는 0V)으로 유지한 상태에서 Y 전극의 전압을 Vs 전압에서 Vset 전압까지 점진적으로 증가시킨다. 도 4에서는 Y 전극의 전압이 램프 형태로 증가하는 것으로 도시하였다. 그러면, Y 전극의 전압이 증가하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 미약한 방전(이하, “약 방전”이라 함)이 일어나면서, Y 전극에는 (-) 벽 전하가 형성되고 X 및 A 전극에는 (+) 벽 전하가 형성 된다. 그리고 전극의 전압이 도 4와 같이 점진적으로 변하는 경우에는 셀에 미약한 방전이 일어나면서 외부에서 인가된 전압과 셀의 벽 전압의 합이 방전 개시 전압 상태를 유지하도록 벽 전하가 형성된다. 이러한 원리에 대해서는 웨버(Weber)의 미국등록특허 제5,745,086에 개시되어 있다. 리셋 기간에서는 모든 셀의 상태를 초기화하여야 하므로 Vset 전압은 모든 조건의 셀에서 방전이 일어날 수 있을 정도의 높은 전압이다.As shown in Fig. 4, in the rising period of the reset period, the voltage of the Y electrode is gradually increased from the voltage of Vs to the voltage of Vset while the A electrode and the X electrode are maintained at the reference voltage (0 V in Fig. 4). In FIG. 4, the voltage of the Y electrode is shown to increase in the form of a lamp. Then, while the voltage of the Y electrode is increased, a weak discharge (hereinafter referred to as “weak discharge”) occurs between the Y electrode and the X electrode and between the Y electrode and the A electrode, and a negative wall charge is applied to the Y electrode. And a positive wall charge is formed on the X and A electrodes. When the voltage of the electrode gradually changes as shown in FIG. 4, a weak discharge occurs in the cell, and the wall charge is formed so that the sum of the voltage applied from the outside and the wall voltage of the cell maintains the discharge start voltage state. This principle is disclosed in US Pat. No. 5,745,086 to Weber. In the reset period, since the state of all cells must be initialized, the voltage Vset is high enough to cause a discharge in the cells of all conditions.

리셋 기간의 하강 기간에서는 A 전극과 X 전극을 각각 기준 전압과 Vb 전압으로 유지한 상태에서 Y 전극의 전압을 Vs 전압에서 Vnf 전압까지 점진적으로 감소시킨다. 그러면 Y 전극의 전압이 감소하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 약 방전이 일어나면서 Y 전극에 형성된 (-) 벽 전하와 X 전극 및 A 전극에 형성된 (+) 벽 전하가 소거되어 셀이 비발광 셀로 초기화된다. 일반적으로 (Vb-Vnf) 전압의 크기는 Y 전극과 X 전극 사이의 방전 개시 전압 근처로 설정된다. 그러면 Y 전극과 X 전극 사이의 벽 전압이 거의 0V가 되어, 어드레스 기간에서 어드레스 방전이 일어나지 않은 셀이 유지 기간에서 오방전하는 것을 방지할 수 있다.In the falling period of the reset period, the voltage of the Y electrode is gradually decreased from the Vs voltage to the Vnf voltage while the A and X electrodes are maintained at the reference voltage and the Vb voltage, respectively. Then, while the voltage of the Y electrode decreases, a weak discharge occurs between the Y electrode and the X electrode, and between the Y electrode and the A electrode, and the negative wall charges formed on the Y electrode and the positive wall charges formed on the X electrode and the A electrode. Is erased to initialize the cell as a non-light emitting cell. In general, the magnitude of the (Vb-Vnf) voltage is set near the discharge start voltage between the Y electrode and the X electrode. As a result, the wall voltage between the Y electrode and the X electrode becomes almost 0 V, whereby a cell that does not have an address discharge in the address period can be prevented from being erroneously discharged in the sustain period.

어드레스 기간에서는 발광 셀을 선택하기 위해서 Y 전극과 A 전극에 각각 VscL 전압을 가지는 주사 펄스 및 Va 전압을 가지는 어드레스 펄스를 인가한다. 그리고 선택되지 않는 Y 전극은 VscL 전압보다 높은 VscH 전압으로 바이어스하고, 비발광 셀로 선택될 셀의 A 전극에는 기준 전압을 인가한다. 그러면 Va 전압이 인가된 A 전극과 VscL 전압이 인가된 Y 전극에 의해 형성되는 셀에서 방전이 일어나 Y 전극에 (+) 벽 전하, A 전극 및 X 전극에 각각 (-) 벽 전하가 형성된다. 어드레스 기간에서 이러한 동작을 수행하기 위해, 주사 버퍼 보드(300)는 Y 전극(도 2의 Y1∼Yn) 중 VscL 전압의 주사 펄스가 인가될 Y 전극을 선택한다. 예를 들어 싱글 구동에서는 수직 방향으로 배열된 순서대로 Y 전극을 선택할 수 있다. 그리고 하나의 Y 전극이 선택되는 경우, 어드레스 버퍼 보드(100)는 해당 Y 전극에 의해 형성된 셀 중 발광 셀을 선택한다. 즉, 어드레스 버퍼 보드(100)는 A 전극(A1∼Am) 중 Va 전압의 어드레스 펄스가 인가될 셀을 선택한다. 이와 같이, 어드레스 기간은 비발광 셀 상태의 셀을 방전시켜서 해당 셀에 벽 전하를 형성하여 발광 셀 상태로 설정하는 방식으로 이루어지며, 이러한 어드레싱 방식을 “선택적 기입 방식”이라 한다.In the address period, a scan pulse having a VscL voltage and an address pulse having a Va voltage are applied to the Y electrode and the A electrode to select light emitting cells. The non-selected Y electrode biases the VscH voltage higher than the VscL voltage, and applies a reference voltage to the A electrode of the cell to be selected as the non-light emitting cell. Then, discharge occurs in the cell formed by the A electrode to which the Va voltage is applied and the Y electrode to which the VscL voltage is applied, thereby forming positive wall charges on the Y electrode and negative wall charges on the A electrode and the X electrode, respectively. In order to perform this operation in the address period, the scan buffer board 300 selects the Y electrode to which the scan pulse of the VscL voltage is applied among the Y electrodes (Y1 to Yn in FIG. 2). For example, in a single drive, the Y electrodes can be selected in the order arranged in the vertical direction. When one Y electrode is selected, the address buffer board 100 selects a light emitting cell among cells formed by the corresponding Y electrode. That is, the address buffer board 100 selects a cell to which an address pulse of Va voltage is applied among the A electrodes A1 to Am. As described above, the address period is performed by discharging a cell in a non-light emitting cell state to form a wall charge in the corresponding cell and setting the light emitting cell state. This addressing method is called a "selective writing method".

구체적으로, 먼저 첫 번째 행의 Y 전극(도 2의 Y1)에 VscL 전압의 주사 펄스가 인가되는 동시에 첫 번째 행 중 발광 셀로 선택될 셀에 위치하는 A 전극에 Va 전압의 어드레스 펄스가 인가된다. 그러면 첫 번째 행의 Y 전극과 어드레스 펄스가 인가된 A 전극 사이에서 방전이 일어나서, Y 전극에 (+) 벽 전하, A 및 X 전극에 각각 (-) 벽 전하가 형성된다. 그 결과 Y 전극과 X 전극 사이에 Y 전극의 전위가 X 전극의 전위에 대해 높도록 벽 전압(Vwxy)이 형성된다. 이어서, 두 번째 행의 Y 전극(도 2의 Y2)에 VscL 전압의 주사 펄스가 인가되면서 두 번째 행 중 발광 셀로 선택될 셀에 위치하는 A 전극에 Va 전압의 어드레스 펄스가 인가된다. 그러면 어드레스 펄스가 인가된 A 전극과 두 번째 행의 Y 전극에 의해 형성되는 셀에서 방전이 일어나서, 해당 셀에 벽 전하가 형성된다. 마찬가지로 나머지 행의 Y 전극에 대해 서도 순차적으로 VscL 전압의 주사 펄스가 인가되면서 발광 셀로 선택될 셀에 위치하는 A 전극에 Va 전압의 어드레스 펄스가 인가되어, 해당 셀에 벽 전하가 형성된다.Specifically, a scan pulse of the VscL voltage is first applied to the Y electrode (Y1 of FIG. 2) in the first row, and an address pulse of Va voltage is applied to the A electrode positioned in the cell to be selected as the light emitting cell in the first row. Then, a discharge occurs between the Y electrode of the first row and the A electrode to which the address pulse is applied, thereby forming positive wall charges on the Y electrode and negative wall charges on the A and X electrodes, respectively. As a result, the wall voltage Vwxy is formed between the Y electrode and the X electrode so that the potential of the Y electrode is high with respect to the potential of the X electrode. Subsequently, while the scan pulse of the VscL voltage is applied to the Y electrode (Y2 of FIG. 2) in the second row, the address pulse of Va voltage is applied to the A electrode positioned in the cell to be selected as the light emitting cell in the second row. Then, discharge occurs in a cell formed by the A electrode to which the address pulse is applied and the Y electrode in the second row, thereby forming wall charges in the cell. Similarly, while the scan pulses of the VscL voltage are sequentially applied to the Y electrodes of the remaining rows, an address pulse of Va voltage is applied to the A electrode positioned in the cell to be selected as the light emitting cell, thereby forming wall charges in the corresponding cells.

다음, 유지 기간에서는 A 전극 및 X 전극에 기준 전압을 인가한 상태에서 Y 전극에 Vs 전압과 -Vs 전압을 교대로 가지는 유지 방전 펄스를 인가하여 발광 셀을 유지 방전시킨다. 구체적으로, 어드레스 기간에서 발광 셀로 선택된 셀에서는 Y 전극의 전위가 X 전극의 전위에 대해 높도록 벽 전압(Vwxy)이 형성되었으므로, 유지 기간에서는 Y 전극에 먼저 Vs 전압을 가지는 유지 방전 펄스가 인가되어 Y 전극과 X 전극 사이에서 유지방전이 일어난다. 이때, Vs 전압은 Y 전극과 X 전극 사이의 방전 개시 전압(Vfxy)보다는 낮고 (Vs+Vwxy) 전압이 Vfxy 전압보다 높도록 설정된다. 유지 방전의 결과 Y 전극에 (-) 벽 전하가 형성되고 X 전극과 A 전극에 (+) 벽 전하가 형성되어, X 전극의 전위가 Y 전극의 전위에 대해 높도록 벽 전압(Vwyx)이 형성된다. Next, in the sustain period, the sustain cell is discharged by applying a sustain discharge pulse having the Vs voltage and the -Vs voltage to the Y electrode while the reference voltage is applied to the A electrode and the X electrode. Specifically, in the cell selected as the light emitting cell in the address period, since the wall voltage Vwxy is formed so that the potential of the Y electrode is higher than that of the X electrode, the sustain discharge pulse having the voltage Vs is first applied to the Y electrode in the sustain period. A sustain discharge occurs between the Y electrode and the X electrode. At this time, the voltage Vs is set to be lower than the discharge start voltage Vfxy between the Y electrode and the X electrode, and the voltage (Vs + Vwxy) is higher than the voltage Vfxy. As a result of the sustain discharge, negative wall charges are formed on the Y electrode and positive wall charges are formed on the X electrode and the A electrode, so that the wall voltage Vwyx is formed so that the potential of the X electrode is high with respect to the potential of the Y electrode. do.

이어서 Y 전극에 -Vs 전압을 가지는 유지 방전 펄스가 인가되어 Y 전극과 X 전극 사이에서 유지 방전이 일어난다. 그 결과 Y 전극에 (+) 벽 전하가 형성되고 X 전극과 A 전극에 (-) 벽 전하가 형성되어, Y 전극에 Vs 전압이 인가될 때 유지 방전이 일어날 수 있는 상태로 된다. 이후, Vs 전압과 -Vs 전압을 교대로 가지는 유지 방전 펄스가 해당 서브필드가 표시하는 가중치에 대응하는 횟수만큼 Y 전극에 인가된다.Subsequently, a sustain discharge pulse having a voltage of -Vs is applied to the Y electrode to generate a sustain discharge between the Y electrode and the X electrode. As a result, positive wall charges are formed on the Y electrode and negative wall charges are formed on the X electrode and the A electrode, so that a sustain discharge can occur when the Vs voltage is applied to the Y electrode. Thereafter, a sustain discharge pulse having an alternating voltage of Vs and -Vs is applied to the Y electrode a number of times corresponding to the weight indicated by the corresponding subfield.

상술한 바와 같이 본 발명의 제1 실시 예에서는 리셋 기간의 하강 기간 및 어드레스 기간에서만 X 전극을 Vb 전압으로 바이어스하고, 나머지 기간에서는 X 전극에 기준 전압을 인가한 상태에서，Y 전극에 인가되는 구동 파형만으로 리셋 동작, 어드레스 동작 및 유지 방전 동작을 수행할 수 있다. 이때, Vb 전압은 주사 구동 보드(200)에서 공급되므로 실질적으로 하나의 보드로 구동할 수 있다. 이로 인하여 샤시 베이스(20) 상에서 구동 보드(100-500)들이 점유하는 면적이 줄어들게 되고 플라즈마 표시 패널 구동에 필요한 회로 전체 가격을 절감시킬 수 있다. 그리고 Vb 전압은 상대적으로 길이가 긴 연결 부재(24)를 통하여 X 전극에 인가되지만, Vb 전압은 리셋 기간의 하강 기간과 어드레스 기간에서 계속 일정하게 유지되므로 기생 성분으로 인한 파형 왜곡의 영향이 거의 없다.As described above, in the first embodiment of the present invention, the driving is applied to the Y electrode while the X electrode is biased to the Vb voltage only during the falling period and the address period of the reset period, and the reference voltage is applied to the X electrode in the remaining period. The reset operation, the address operation and the sustain discharge operation can be performed only by the waveform. In this case, since the Vb voltage is supplied from the scan driving board 200, the Vb voltage may be substantially driven by one board. As a result, the area occupied by the driving boards 100 to 500 on the chassis base 20 is reduced, and the overall circuit cost required for driving the plasma display panel can be reduced. The Vb voltage is applied to the X electrode through the relatively long connecting member 24, but the Vb voltage remains constant during the falling period and the address period of the reset period, so that there is little effect of waveform distortion due to parasitic components. .

그런데 한 프레임을 형성하는 복수의 서브필드의 어드레스 기간은 모두 도 4의 선택적 기입 방식으로 형성하면, 어드레스 기간에서 소비 전력이 너무 높아질 수 있다. 즉, 도 4의 구동 파형에서는 어떤 셀의 계조는 그 셀이 발광 셀로 설정된 서브필드의 가중치의 합에 의해 표현된다. 예를 들어 한 프레임이 8개의 서브필드로 이루어지는 경우에는, 계조를 표현하기 위해 0회부터 8회의 어드레스 방전이 일어날 수 있다. 즉, 어드레스 기간에서 많은 횟수의 어드레스 방전이 일어날 수 있으며, 이에 따라 어드레스 기간에서의 소비 전력이 증가할 수 있다.However, when the address periods of the plurality of subfields forming one frame are all formed by the selective writing method of FIG. 4, power consumption may be too high in the address period. That is, in the driving waveform of FIG. 4, the gray level of a cell is represented by the sum of weights of subfields in which the cell is set as a light emitting cell. For example, when one frame consists of eight subfields, from zero to eight address discharges may occur in order to express gray scales. That is, a large number of address discharges may occur in the address period, and thus power consumption in the address period may increase.

따라서, 본 발명의 제2 내지 제4 실시 예에서는 복수의 서브필드 중에서 일부 서브필드의 어드레스 기간에서 선택적 소거 방식을 사용한다. 선택적 소거 방식은 발광 셀 상태의 셀을 어드레스 방전시켜 벽 전하를 소거시켜서 비발광 셀로 설정하는 방식이다. 아래에서는 선택적 기입 방식에서 벽 전하를 형성하기 위한 어드 레스 방전을 “기입 방전”이라 하고, 선택적 소거 방식에서 벽 전하를 소거하기 위한 어드레스 방전을 “소거 방전”이라 한다.Therefore, in the second to fourth embodiments of the present invention, the selective erasing method is used in the address period of some subfields among the plurality of subfields. The selective erasing method is a method of addressing a cell in a light emitting cell state to erase wall charges and setting it as a non-light emitting cell. In the following, the address discharge for forming the wall charge in the selective writing method is referred to as “write discharge”, and the address discharge for erasing the wall charge in the selective erasing method is referred to as “erase discharge”.

도 5는 본 발명의 제2 실시 예에 따른 플라즈마 표시 장치의 구동 파형도이고, 도 6a는 도 5에 도시된 제1 서브필드에서 마지막 유지 방전 이후의 발광 셀의 벽 전하 상태를 나타낸 도면이며, 도 6b는 도 5에 도시된 제2 서브필드의 어드레스 기간에서 소거 방전이 일어난 셀의 벽 전하 상태를 나타낸 도면이다. 그리고 도 7 및 도 8은 각각 본 발명의 제3 및 제4 실시 예에 따른 플라즈마 표시 장치의 구동 파형도이다. 도 5, 도 7 및 도 8에서는 복수의 서브필드 중 두 개의 서브필드만 도시하였으며, 편의상 두 서브필드를 각각 제1 서브필드와 제2 서브필드로 표시하였으며, 제1 서브필드의 어드레스 기간에서는 선택적 기입 방식을 사용하고 제2 서브필드의 어드레스 기간에서는 선택적 소거 방식을 사용하는 것으로 도시하였다. 따라서 제1 서브필드에 대한 자세한 설명은 생략하였다.FIG. 5 is a driving waveform diagram of a plasma display device according to a second exemplary embodiment of the present invention, and FIG. 6A is a diagram showing a wall charge state of a light emitting cell after the last sustain discharge in the first subfield shown in FIG. 5. FIG. 6B illustrates a wall charge state of a cell in which erase discharge has occurred in the address period of the second subfield shown in FIG. 5. 7 and 8 are driving waveform diagrams of the plasma display device according to the third and fourth embodiments of the present invention, respectively. 5, 7 and 8 illustrate only two subfields among a plurality of subfields, and for convenience, two subfields are represented as a first subfield and a second subfield, respectively, and are optional in the address period of the first subfield. It is shown that the write method is used and the selective erase method is used in the address period of the second subfield. Therefore, a detailed description of the first subfield is omitted.

먼저, 도 5에 나타낸 바와 같이, 제1 서브필드의 리셋 기간에서는 모든 방전 셀을 초기화하여 비발광 셀 상태로 설정한 후, 어드레스 기간에서는 비발광 셀 상태의 셀을 기입 방전시켜서 벽 전하를 형성하는 발광 셀 상태로 설정한다. 그리고 유지 기간에서 Vs 전압과 -Vs 전압을 교대로 가지는 유지 방전 펄스가 Y 전극에 인가되어 셀이 유지 방전된다. 이때, 마지막 유지 방전은 Y 전극에 Vs 전압이 인가된 상태에 일어나며, 발광 셀의 벽 전하는 도 6a와 같이 된다. 즉, 마지막 유지 방전에 의해 Vs 전압이 인가된 Y 전극에는 (-) 벽 전하가 형성되고 0V 전압이 인가된 X 전극 및 A 전극에는 (+) 벽 전하가 형성되어, Y 전극의 벽 전위에 비해 X 전극 및 A 전극의 벽 전위가 높은 상태로 된다.First, as shown in FIG. 5, in the reset period of the first subfield, all discharge cells are initialized and set to the non-light emitting cell state, and then, in the address period, wall discharge is formed by writing and discharging the cells in the non-light emitting cell state. Set to the light emitting cell state. In the sustain period, a sustain discharge pulse having an alternating voltage of Vs and -Vs is applied to the Y electrode to sustain discharge the cell. At this time, the last sustain discharge occurs when the voltage Vs is applied to the Y electrode, and the wall charge of the light emitting cell is as shown in FIG. 6A. That is, (-) wall charges are formed at the Y electrode to which the Vs voltage is applied by the last sustain discharge, and (+) wall charges are formed at the X electrode and the A electrode to which the 0V voltage is applied, and compared with the wall potential of the Y electrode. The wall potentials of the X electrode and the A electrode become high.

다음, 제2 서브필드에서는 제1 서브필드에서 설정된 발광 셀 중에서 비발광 셀로 설정될 셀을 선택한다. 제1 서브필드에서의 발광 셀은 유지 방전으로 인해 벽 전하가 충분히 형성되어 있으므로, 제2 서브필드의 어드레스 기간에서는 발광 셀 중 비발광 셀로 설정된 셀의 벽 전하를 소거한다.Next, in the second subfield, a cell to be set as a non-light emitting cell is selected from the light emitting cells set in the first subfield. Since the wall charges are sufficiently formed in the light emitting cells in the first subfield due to sustain discharge, the wall charges of the cells set as non-light emitting cells among the light emitting cells are erased in the address period of the second subfield.

구체적으로, 제2 서브필드의 어드레스 기간에서 X 전극에 기준 전압을 인가한 상태에서 복수의 Y 전극(도 2의 Y1-Yn)에 순차적으로 음의 전압인 VscL2 전압의 주사 펄스를 인가한다. 이때, 주사 펄스가 인가된 Y 전극에 형성된 발광 셀(제1 서브필드에서 유지 방전이 일어난 셀) 중에서 비발광 셀로 선택할 셀의 A 전극에 양의 전압을 가지는 어드레스 펄스가 인가된다. 그리고 선택되지 않는 Y 전극은 VscL2 전압보다 높은 양의 전압인 VscH2 전압으로 바이어스하고, 선택되지 않는 A 전극에는 기준 전압을 인가한다. 이때, 도 5에서와 같이 A 전극에 인가되는 양의 전압으로 제1 서브필드의 Va 전압을 사용하면 추가적인 전원을 줄일 수 있다. 그리고 제1 서브필드에서 비발광 셀로 설정된 셀에서 방전이 일어나지 않도록 하기 위해서 VscL2 전압은 VscL1 전압보다 높은 전압을 가지도록 설정된다.Specifically, in the state where the reference voltage is applied to the X electrode in the address period of the second subfield, scan pulses of a voltage VscL2, which is a negative voltage, are sequentially applied to the plurality of Y electrodes (Y1-Yn in FIG. 2). At this time, an address pulse having a positive voltage is applied to the A electrode of the cell to be selected as the non-light emitting cell among the light emitting cells (cells in which sustain discharge has occurred in the first subfield) formed on the Y electrode to which the scan pulse is applied. The unselected Y electrode is biased to the VscH2 voltage, which is a positive voltage higher than the VscL2 voltage, and a reference voltage is applied to the unselected A electrode. In this case, additional power may be reduced by using the Va voltage of the first subfield as a positive voltage applied to the A electrode as shown in FIG. 5. The voltage VscL2 is set to have a voltage higher than the voltage VscL1 in order to prevent discharge from occurring in the cell set as the non-light emitting cell in the first subfield.

그러면, VscL2 전압의 주사 펄스가 인가된 Y 전극과 Va 전압의 어드레스 펄스가 인가된 발광 셀에서 소거 방전이 일어나서, X 전극과 Y 전극에 형성된 벽 전압이 소거되어 비발광 셀이 설정된다. 즉, 도 6a에 도시한 바와 같이 Y 전극과 A 전극의 벽 전하에 의해 형성되는 벽 전압과 Y 전극과 A 전극 사이에 인가된 전압차(Va-VscL2)에 의해 Y 전극과 A 전극 사이에서 방전이 일어난다. 이때, Y 전극에는 음의 전압(VscL2), X 전극에는 0V 전압 및 A 전극에는 양의 전압(Va)이 인가된 상태이므로, Y 전극의 (-) 벽 전하가 소거되고 X 전극 및 A 전극의 (+) 벽 전하가 소거된다. 즉, 소거 방전이 일어난 셀은 도 6b와 같이 벽 전하가 소거되어 비발광 셀로 설정된다.Then, erase discharge occurs in the light emitting cell to which the scan pulse of the VscL2 voltage is applied and the address pulse of the Va voltage are applied, so that the wall voltages formed on the X electrode and the Y electrode are erased to set the non-light emitting cell. That is, as shown in Fig. 6A, the discharge is generated between the Y and A electrodes by the wall voltage formed by the wall charges of the Y and A electrodes and the voltage difference Va-VscL2 applied between the Y and A electrodes. This happens. At this time, since the negative voltage (VscL2) is applied to the Y electrode, the 0V voltage is applied to the X electrode, and the positive voltage (Va) is applied to the A electrode, the negative wall charges of the Y electrode are erased and the X and A electrodes The positive wall charges are erased. That is, the cell in which the erase discharge has occurred is set as a non-light emitting cell by erasing wall charge as shown in FIG. 6B.

그리고 제1 서브필드의 발광 셀 중에서 제2 서브필드의 어드레스 기간에서 소거 방전이 일어나지 않은 셀이 제2 서브필드의 발광 셀이므로, 제2 서브필드의 유지 기간에서는 Y 전극에 먼저 -Vs 전압이 인가되어 발광 셀에서 유지 방전이 일어나고, 이어서 Y 전극에 Vs 전압이 인가되어 발광 셀에서 유지 방전이 일어난다. 그리고 Y 전극에 Vs 전압과 -Vs 전압을 교대로 인가하는 과정이 제2 서브필드가 표시하는 가중치에 대응하는 횟수만큼 반복된다. 이때, Y 전극에 Vs 전압이 인가되어 마지막 유지 방전이 일어난 후에 유지 기간이 종료된다.In the light emitting cells of the first subfield, since the cells in which the erase discharge has not occurred in the address period of the second subfield are light emitting cells of the second subfield, the -Vs voltage is first applied to the Y electrode in the sustain period of the second subfield. Thus, sustain discharge occurs in the light emitting cell, and then a Vs voltage is applied to the Y electrode to generate sustain discharge in the light emitting cell. The alternately applying the Vs voltage and the -Vs voltage to the Y electrode is repeated the number of times corresponding to the weight indicated by the second subfield. At this time, the sustain period is terminated after the last sustain discharge occurs due to the Vs voltage being applied to the Y electrode.

그리고 이후의 서브필드(SF3∼SF8)의 어드레스 기간은 선택적 소거 방식으로 이루어질 수도 있다. 또한, 선택적 기입 방식의 서브필드가 복수 개 이어진 후에, 선택적 소거 방식의 서브필드가 복수 개 이어질 수도 있다. Subsequent address periods of the subfields SF3 to SF8 may be performed by a selective erase method. In addition, after the plurality of selective write subfields are continued, a plurality of selective erasure subfields may be continued.

또한, 선택적 기입 방식의 어드레스 기간을 가지는 서브필드에는 어드레스 기간 직전에 발광 셀을 비발광 셀로 초기화하는 리셋 기간이 형성된다. 이러한 리셋 기간은 도 4의 상승 기간과 하강 기간으로 이루어질 수도 있으며, 도 4의 하강 기간만으로 이루어질 수도 있다. 리셋 기간이 도 4의 하강 기간만으로 이루어지는 경우에는, 직전 서브필드에서 발광 셀인 셀만이 리셋 기간에서 방전이 일어나서 초기화된다. In the subfield having the address period of the selective writing method, a reset period for initializing the light emitting cells to non-light emitting cells is formed immediately before the address period. Such a reset period may consist of a rising period and a falling period of FIG. 4, or may be made of only a falling period of FIG. 4. When the reset period consists only of the falling period of Fig. 4, only the cells which are light emitting cells in the immediately preceding subfield are discharged and initialized in the reset period.

이와 같이, 본 발명의 제2 실시 예에 따르면, 복수의 서브필드 중 일부의 서브필드에서 선택적 소거 방식을 사용함으로써, 한 프레임에서 모든 방전 셀에 대하여 최대 2번의 어드레스 방전만이 일어나기 때문에 제1 실시 예에 비해 어드레스 기간에서의 소비 전력을 줄일 수 있다.As described above, according to the second embodiment of the present invention, by using the selective erasing method in some of the subfields among the plurality of subfields, at most two address discharges occur for all the discharge cells in one frame, the first embodiment is performed. Compared with the example, power consumption in the address period can be reduced.

그리고, 선택적 기입 방식에서 주사 펄스와 어드레스 펄스는 발광 셀에 벽 전압이 형성될 만큼의 폭을 가져야 한다. 따라서 어드레스 기간이 길어져서, 시간적으로 늦게 주사 펄스가 인가되는 셀에서는 어드레스 방전이 불안정해질 수 있다. 이는 시간 경과로 인해 리셋 기간 또는 직전 서브필드의 유지 방전에서 형성된 프라이밍 입자가 소실되기 때문이다.In the selective write method, the scan pulse and the address pulse should be wide enough to form the wall voltage in the light emitting cell. Therefore, the address period becomes long, and the address discharge may become unstable in a cell to which a scan pulse is applied late in time. This is because the priming particles formed during the reset period or the sustain discharge of the immediately preceding subfield are lost due to the passage of time.

그런데, 선택적 소거 방식은 벽 전하를 형성할 필요가 없으므로 주사 펄스와 어드레스 펄스 폭을 줄일 수 있으며, 이로 인해 어드레스 기간이 단축되어 선택적 기입 방식에 비해 프라이밍 입자의 소실을 방지할 수 있다. 따라서, 시간적으로 늦게 주사 펄스가 인가되는 셀에서도 안정적인 어드레스 방전이 일어날 수 있다.However, since the selective erasing method does not need to form a wall charge, the scan pulse and the address pulse width can be reduced, and thus the address period can be shortened to prevent the loss of priming particles compared to the selective write method. Therefore, stable address discharge may occur even in a cell to which a scan pulse is applied late in time.

한편, 본 발명의 제2 실시예에서는 제2 서브필드의 어드레스 기간 초기에 Y 전극의 전압을 기준 전압으로 낮춘 후에, Y 전극에 순차적으로 주사 펄스를 인가하고 나머지 Y 전극에 VscH2 전압을 인가한다. 이와 같이 어드레스 기간 초기에 Y 전극의 전압을 기준 전압으로 낮추면, Y 전극과 A 전극간 및 Y 전극과 X 전극간의 전압차가 모두 0V로 되기 때문에, 이 기간 동안 제1 서브필드의 유지 기간에서 발광 셀에 형성된 벽 전하 중 일부가 도 6c와 같이 손실될 수 있다. 그리고 벽 전하가 일부 손실된 발광 셀이 제2 서브필드에서 다시 발광 셀로 되는 경우에, 해당 발광 셀에서는 어드레스 기간에서 방전이 일어나지 않으므로 어드레스 기간의 경과로 인해 벽 전하가 더 소실될 수 있다. 이와 같이 벽 전하가 손실된 발광 셀에서는 이후의 유지 기간에서의 방전이 일어나지 않거나 저방전이 일어날 수 있다. Meanwhile, in the second embodiment of the present invention, after the voltage of the Y electrode is lowered to the reference voltage at the beginning of the address period of the second subfield, the scan pulse is sequentially applied to the Y electrode and the VscH2 voltage is applied to the remaining Y electrodes. When the voltage of the Y electrode is lowered to the reference voltage at the beginning of the address period as described above, the voltage difference between the Y electrode and the A electrode and between the Y electrode and the X electrode becomes 0 V. Therefore, the light emitting cell in the sustain period of the first subfield during this period. Some of the wall charges formed in the wall may be lost as shown in FIG. 6C. When the light emitting cell in which the wall charge is partially lost becomes the light emitting cell again in the second subfield, since the discharge does not occur in the address period, the wall charge may be further lost due to the passage of the address period. As described above, in the light emitting cell in which the wall charge is lost, discharge may not occur or low discharge may occur in a subsequent sustain period.

따라서 본 발명의 제3 실시예에서는 선택적 소거가 이루어지는 서브필드의 유지 기간에서의 저방전을 줄이기 위한 방법을 제안한다.Accordingly, the third embodiment of the present invention proposes a method for reducing low discharge in the sustain period of a subfield in which selective erasure is performed.

도 7에 도시한 바와 같이, 본 발명의 제3 실시예에 따른 구동파형은 제2 서브필드의 어드레스 기간 초기의 Y 전극 전압을 제외하면 제2 실시예와 동일하다. As shown in FIG. 7, the driving waveform according to the third embodiment of the present invention is the same as that of the second embodiment except for the Y electrode voltage at the beginning of the address period of the second subfield.

구체적으로, 선택적 소거 방식이 적용되는 제2 서브필드의 어드레스 기간에서는 직전 서브필드(도 7에서는 제1 서브필드)의 유지 기간에 Y 전극에 인가된 Vs 전압을 Y 전극에 비주사 전압(VscH2)이 인가될 때까지 유지한다. 즉, 도 7에 도시한 바와 같이, 제2 서브필드의 어드레스 기간에서는 Y 전극의 전압을 Vs 전압에서 VscH 전압으로 변경한다.Specifically, in the address period of the second subfield to which the selective erasure method is applied, the Vs voltage applied to the Y electrode in the sustain period of the previous subfield (the first subfield in FIG. 7) is applied to the Y electrode by the non-scanning voltage VscH2. Keep until it is applied. That is, as shown in Fig. 7, the voltage of the Y electrode is changed from the voltage Vs to the voltage VscH in the address period of the second subfield.

이와 같이 하면, 제2 서브필드의 어드레스 기간에서 Y 전극에 최초로 주사 펄스가 인가되기 전까지 Y 전극과 A 전극간 및 Y 전극과 X 전극간의 전압차가 직전 서브필드의 유지 기간에서의 전압차와 동일하게 유지되기 때문에 Y 전극, X 전극 및 A 전극의 벽전하 상태도 제1 서브필드의 유지 기간 종료 시점의 상태를 유지할 수 있다. 따라서 제2 서브필드의 유지 기간에 방전 불안이나 저방전이 일어나는 것을 방지할 수 있다. In this way, the voltage difference between the Y electrode and the A electrode and between the Y electrode and the X electrode until the scan pulse is first applied to the Y electrode in the address period of the second subfield is equal to the voltage difference in the sustain period of the immediately preceding subfield. Since it is held, the wall charge states of the Y electrode, the X electrode and the A electrode can also be maintained at the end of the sustain period of the first subfield. Therefore, unstable discharge or low discharge can be prevented from occurring in the sustain period of the second subfield.

또한, 본 발명의 제2 및 제3 실시예에서는 리셋 기간에 Y 전극의 전압이 하강할 때 Vs 전압부터 Vnf 전압까지 점진적으로 하강시켰다. 그런데, 하강 시작 전 압을 더욱 낮출 수 있다. Further, in the second and third embodiments of the present invention, when the voltage of the Y electrode drops in the reset period, the voltage gradually decreases from the Vs voltage to the Vnf voltage. However, it is possible to lower the start voltage of the fall even further.

일반적으로 전극의 전압이 시간 변화에 따라 점진적으로 변하는 기울기가 완만할수록 셀에서는 더 약한 방전이 일어난다. 따라서 Y 전극의 하강 시작 전압을 낮은 전압으로 설정하면, 주어진 하강 기간에서 Y 전극의 하강 기울기를 더 완만하게 설정할 수 있다. 그러면 상승 기간에서 강 방전이 발생하더라도 Y 전극의 전압이 느린 속도로 변하기 때문에 강 방전을 방지할 수 있다. 이때, Y 전극의 하강 시작 전압을 기준 전압(0V)으로 설정하는 경우에 추가적인 전원을 사용하지 않을 수 있다. In general, the weaker the discharge occurs in the cell, the slower the slope of the electrode's voltage gradually changes with time. Therefore, when the falling start voltage of the Y electrode is set to a low voltage, the falling slope of the Y electrode can be set more gently in a given falling period. Then, even when the strong discharge occurs in the rising period, the strong discharge can be prevented because the voltage of the Y electrode changes at a slow speed. In this case, an additional power source may not be used when the falling start voltage of the Y electrode is set to the reference voltage (0V).

예를 들어 Y 전극의 하강 시작 전압이 0V인 경우에, Y 전극의 하강 시점에서 외부에서 X 전극과 Y 전극에 인가되는 전압의 차와 A 전극과 Y 전극에 인가되는 전압의 차는 모두 0V이므로 방전이 일어나지 않는다. 다음, Y 전극의 전압이 0V에서 점진적으로 하강할 때, 셀에 형성된 벽 전압과 외부에서 인가되는 전압의 차가 방전 개시 전압이 넘는 경우에 약 방전이 일어나서 벽 전하가 설정될 수 있다.For example, when the falling start voltage of the Y electrode is 0 V, the difference between the voltage applied to the X electrode and the Y electrode from the outside at the time of falling of the Y electrode and the difference of the voltage applied to the A electrode and the Y electrode are all 0 V and thus discharged. This does not happen. Next, when the voltage of the Y electrode gradually decreases from 0V, weak discharge occurs when the difference between the wall voltage formed in the cell and the voltage applied from the outside exceeds the discharge start voltage, so that the wall charge can be set.

이와 같이, Y 전극의 전압을 점진적으로 낮추면 Y 전극의 전압이 감소하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 미약한 방전이 일어나면서 Y 전극에 형성된 (-) 벽 전하와 X 전극 및 A 전극에 형성된 (+) 벽 전하가 소거된다. 일반적으로 Vnf 전압의 크기는 Y 전극과 X 전극 사이의 방전 개시 전압 근처로 설정된다. 그러면 Y 전극과 X 전극 사이의 벽 전압이 거의 0V가 되어, 어드레스 기간에서 어드레스 방전이 일어나지 않은 셀이 유지 기간에서 오방전하는 것을 방지할 수 있다. 그리고 A 전극은 기준 전압으로 유지되어 있으므로 Vnf 전압의 레벨 에 의해 Y 전극과 A 전극 사이의 벽 전압이 결정된다. 도 8에서는 Y 전극의 하강 시작 전압을 0V로 설정한 경우에 대하여 도시하였다. As such, when the voltage of the Y electrode is gradually lowered, a weak discharge occurs between the Y electrode and the X electrode and between the Y electrode and the A electrode while the voltage of the Y electrode decreases, so that the negative wall charge and the X The positive wall charges formed on the electrode and the A electrode are erased. In general, the magnitude of the Vnf voltage is set near the discharge start voltage between the Y electrode and the X electrode. As a result, the wall voltage between the Y electrode and the X electrode becomes almost 0 V, whereby a cell that does not have an address discharge in the address period can be prevented from being erroneously discharged in the sustain period. Since the A electrode is maintained at the reference voltage, the wall voltage between the Y electrode and the A electrode is determined by the level of the Vnf voltage. 8 illustrates a case where the falling start voltage of the Y electrode is set to 0V.

한편, Y 전극과 A 전극 사이의 방전 개시 전압이 Y 전극과 X 전극 사이의 방전 개시 전압보다 작은 경우에, 리셋 기간의 상승 기간에서 A 전극과 Y 전극 사이 전압이 방전 개시 전압을 넘은 후에 X 전극과 Y 전극 사이 전압이 방전 개시 전압을 넘는다. 일반적으로 플라즈마 표시 패널에서 A 전극은 색상 표현을 위해 형광체로 덮여 있는 반면, X 전극과 Y 전극은 유지방전의 효율을 위해 MgO 성분의 보호막과 같이 2차 전자 방출 계수가 높은 물질로 덮여 있다. 그런데 리셋 기간의 상승 기간에서 A 전극과 Y 전극 사이의 전압이 방전 개시 전압을 넘어도 A 전극이 음극으로 작용하기 때문에, A 전극과 Y 전극 사이에서 방전이 지연된다. 방전 지연에 의해 A 전극과 Y 전극 사이의 전압이 방전 개시 전압을 넘은 이후에 A 전극과 Y 전극 사이에서 실제 방전이 일어날 수 있다. 즉, A 전극과 Y 전극 사이의 전압이 방전 개시 전압보다 소정 전압 이상만큼 큰 경우에 방전이 일어나므로, A 전극과 Y 전극 사이에서 약 방전이 아닌 강 방전이 발생할 수 있다.On the other hand, when the discharge start voltage between the Y electrode and the A electrode is smaller than the discharge start voltage between the Y electrode and the X electrode, the X electrode after the voltage between the A electrode and the Y electrode exceeds the discharge start voltage in the rising period of the reset period. The voltage between the and Y electrodes exceeds the discharge start voltage. In general, in the plasma display panel, the A electrode is covered with a phosphor for color expression, while the X electrode and the Y electrode are covered with a material having a high secondary electron emission coefficient such as a protective film of MgO component for efficiency of sustain discharge. However, since the A electrode acts as a cathode even when the voltage between the A electrode and the Y electrode exceeds the discharge start voltage in the rising period of the reset period, the discharge is delayed between the A electrode and the Y electrode. Due to the discharge delay, actual discharge may occur between the A electrode and the Y electrode after the voltage between the A electrode and the Y electrode exceeds the discharge start voltage. That is, since the discharge occurs when the voltage between the A electrode and the Y electrode is larger than the discharge start voltage by a predetermined voltage or more, a strong discharge may occur between the A electrode and the Y electrode rather than a weak discharge.

그런데, 도 8에 도시한 본 발명의 제3 실시 예와 같이 리셋 기간의 상승 기간에서 A 전극에 양의 전압이 인가되면 X 전극과 Y 전극 사이의 전압이 A 전극과 Y 전극 사이의 전압보다 먼저 방전 개시 전압을 넘게 된다. 그러면 X 전극과 Y 전극 사이에서 먼저 약 방전이 발생하고 이 약 방전에 의해 프라이밍 입자가 형성된 상태에서 A 전극과 Y 전극 사이의 전압이 방전 개시 전압을 넘게 된다. 그리고 이 프라이밍 입자에 의해 A 전극과 Y 전극 사이에서는 방전 지연이 줄어서 강 방전이 발 생하지 않고 약 방전이 수행될 수 있다. 이때, A 전극에 인가되는 양의 전압을 Va 전압과 동일하게 하면, 양의 전압을 인가하기 위한 추가적인 전원을 형성하지 않을 수 있다. 또한, 리셋 기간의 상승 기간에서 A 전극에 양의 전압을 인가하지 않고 A 전극을 플로팅 할 수도 있다. 그러면 A 전극의 전압이 양의 전압 상태로 설정된다. 또한, 리셋 기간의 상승 기간 전체에서 A 전극을 양의 전압 상태로 하지 않고, 상승 기간의 일부에서만 A 전극을 양의 전압으로 설정할 수도 있다. However, when a positive voltage is applied to the A electrode in the rising period of the reset period as shown in the third embodiment of the present invention shown in FIG. 8, the voltage between the X and Y electrodes is earlier than the voltage between the A and Y electrodes. The discharge start voltage is exceeded. Then, a weak discharge occurs first between the X electrode and the Y electrode, and the voltage between the A electrode and the Y electrode exceeds the discharge start voltage while the priming particles are formed by the weak discharge. The priming particles reduce the discharge delay between the A electrode and the Y electrode, so that a weak discharge can be performed without generating a strong discharge. At this time, if the positive voltage applied to the A electrode is equal to the Va voltage, an additional power source for applying the positive voltage may not be formed. In addition, in the rising period of the reset period, the A electrode can be floated without applying a positive voltage to the A electrode. The voltage at the A electrode is then set to a positive voltage state. In addition, the A electrode may be set to a positive voltage only in a part of the rising period without the A electrode being in a positive voltage state during the entire rising period of the reset period.

또한, 도 8에는 도시하지 않았으나 리셋 기간의 하강 기간 및 어드레스 기간에서 X 전극에 Vb 전압을 인가하였지만 이와 다르게 할 수도 있다. 예를 들어, 리셋 기간의 하강 기간 및 어드레스 기간에서도 X 전극에 기준 전압이 인가될 수 있다. 이 경우에는 X 전극과 Y 전극간의 전압 차가 제2 실시 예와 동일해지도록 Y 전극에 인가되는 전압 레벨(Vnf´, VscH1´, VscL1´)을 제2 실시 예의 구동 파형에서 X 전극에 인가된 전압(Vb)만큼 전체적으로 감소시키면 된다. 이렇게 하면 Vb 전압을 공급하는 전원을 제거할 수 있으므로 회로 구성이 더 간단해진다. 그리고 X 전극을 기준 전압으로 바이어스만 하면 되므로, X 전극을 구동하는 유지 구동 보드를 제거할 수 있다. Although not shown in FIG. 8, the voltage Vb is applied to the X electrode in the falling period and the address period of the reset period, but may be different. For example, the reference voltage may be applied to the X electrode even in the falling period and the address period of the reset period. In this case, the voltage levels Vnf ', VscH1', and VscL1 'applied to the Y electrode are applied to the X electrode in the driving waveform of the second embodiment so that the voltage difference between the X electrode and the Y electrode is the same as in the second embodiment. It may be reduced as a whole by (Vb). This simplifies the circuit configuration because it eliminates the power supply supplying the Vb voltage. Since the X electrode only needs to be biased to the reference voltage, the sustain driving board for driving the X electrode can be removed.

그리고 본 발명의 제1 내지 제3 실시 예에서는 연결 부재(24)를 통하여 X 전극을 주사 구동 보드(200)에 연결하였지만, 이와 달리 X 전극을 구동하는 구동 보드를 따로 형성할 수도 있다. 다만, 이 구동 보드에는 X 전극에 Vb 전압과 0V 전압을 인가하기 위한 스위치만 형성되면 되므로, 구동 보드의 크기를 작게 할 수 있다. 따라서 이와 같이 하여도 샤시 베이스에서의 보드 배치를 간단하게 할 수 있 다.In the first to third embodiments of the present invention, although the X electrode is connected to the scan driving board 200 through the connection member 24, a driving board for driving the X electrode may be formed separately. However, since only a switch for applying the Vb voltage and the 0V voltage to the X electrode needs to be formed on the driving board, the size of the driving board can be reduced. Therefore, even in this case, the board layout in the chassis base can be simplified.

이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

본 발명의 실시예에 따르면, 유지 전극에 일정한 전압을 인가한 상태에서 주사 전극에만 구동 파형이 인가되므로, 실질적으로 하나의 보드만으로 구동할 수 있으며, 이에 따라 단가가 저감된다. According to the exemplary embodiment of the present invention, since the driving waveform is applied only to the scan electrode in a state where a constant voltage is applied to the sustain electrode, the driving waveform can be driven by only one board, thereby reducing the unit cost.

그리고 각 서브필드의 어드레스 기간에서 선택적 기입 방식과 선택적 소거 방식을 사용함으로써, 각 서브필드에서 모두 선택적 기입 방식을 사용하는 경우에 비해 소비 전력을 감소시킬 수 있다.By using the selective writing method and the selective erasing method in the address period of each subfield, power consumption can be reduced as compared with the case of using the selective writing method in all the subfields.

Claims (13)

복수의 제1 전극과 복수의 제2 전극, 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극 및 복수의 셀을 포함하며, 상기 제1 전극, 제2 전극 및 제3 전극에 의해 상기 셀이 형성되는 플라즈마 표시 장치에서 한 프레임을 복수의 서브필드로 나누어 구동하는 방법에 있어서,A plurality of first electrodes, a plurality of second electrodes, a plurality of third electrodes and a plurality of cells formed in a direction crossing the first electrode and the second electrode, and the first electrode, the second electrode, and the first electrode. In a plasma display device in which the cell is formed by three electrodes, a method is performed by dividing one frame into a plurality of subfields. 복수의 서브필드 중 제1 서브필드의 유지 기간에서, 상기 복수의 제2 전극에 제1 전압을 인가한 상태에서 상기 복수의 제1 전극에 상기 제1 전압보다 높은 제2 전압과 상기 제1 전압보다 낮은 제3 전압을 교대로 인가하여 발광 셀을 유지 방전시키는 단계,In a sustain period of a first subfield among a plurality of subfields, a second voltage higher than the first voltage and the first voltage to the plurality of first electrodes while a first voltage is applied to the plurality of second electrodes. Alternately applying a lower third voltage to sustain discharge the light emitting cells; 복수의 서브필드 중 제2 서브필드의 어드레스 기간에서, 상기 복수의 제1 전극의 전압을 상기 제2 전압에서 제4 전압으로 감소시키는 단계,Reducing the voltages of the plurality of first electrodes from the second voltage to a fourth voltage in an address period of a second subfield among a plurality of subfields; 상기 제2 서브필드의 어드레스 기간에서, 상기 제1 서브필드의 발광 셀 중 비발광 셀로 선택할 셀의 상기 제1 전극 및 상기 제3 전극에 각각 제5 전압의 제1 주사 펄스 및 제6 전압의 제1 어드레스 펄스를 인가하고, 상기 제1 주사 펄스가 인가되지 않는 상기 제1 전극을 상기 제4 전압으로 유지하는 단계, 그리고In the address period of the second subfield, the first scan pulse of the fifth voltage and the sixth voltage of the first electrode and the third electrode of the cell to be selected as non-light emitting cells of the light emitting cells of the first subfield, respectively. Applying a first address pulse and maintaining the first electrode at which the first scan pulse is not applied at the fourth voltage, and 상기 제2 서브필드의 유지 기간에서, 상기 복수의 제2 전극에 상기 제1 전압을 인가한 상태에서 상기 복수의 제1 전극에 상기 제3 전압과 상기 제2 전압을 교대로 인가하여 상기 발광 셀을 유지 방전시키는 단계를 포함하는 플라즈마 표시 장치의 구동 방법.In the sustain period of the second subfield, the light emitting cell is alternately applied to the third voltage and the second voltage to the plurality of first electrodes while the first voltage is applied to the plurality of second electrodes. Driving discharge of the plasma display device; 제1항에 있어서,The method of claim 1, 상기 제4 전압은 상기 제1 전압보다 높은 플라즈마 표시 장치의 구동 방법.And the fourth voltage is higher than the first voltage. 제1항에 있어서,The method of claim 1, 상기 제1 서브필드의 어드레스 기간에서, 상기 복수의 셀 중에서 상기 발광 셀로 선택할 셀의 상기 제1 전극 및 상기 제3 전극에 각각 상기 제5 전압보다 낮은 제7 전압의 제2 주사 펄스 및 제8 전압의 제2 어드레스 펄스를 인가하고, 상기 제2 주사 펄스가 인가되지 않는 상기 제1 전극을 상기 제7 전압보다 높고 상기 제4 전압보다 낮은 제9 전압으로 유지하는 단계를 더 포함하는 플라즈마 표시 장치의 구동 방법.In the address period of the first subfield, a second scan pulse and an eighth voltage having a seventh voltage lower than the fifth voltage are respectively applied to the first electrode and the third electrode of a cell to be selected as the light emitting cell among the plurality of cells. And applying a second address pulse of and maintaining the first electrode to which the second scan pulse is not applied is at a ninth voltage higher than the seventh voltage and lower than the fourth voltage. Driving method. 제3항에 있어서,The method of claim 3, 상기 제1 서브필드의 유지 기간에 첫 번째 유지 방전과 마지막 유지 방전은 상기 제1 전극에 상기 제2 전압이 인가된 상태에서 발생하는 플라즈마 표시 장치의 구동 방법.And a first sustain discharge and a last sustain discharge in a sustain period of the first subfield in a state where the second voltage is applied to the first electrode. 제3항에 있어서,The method of claim 3, 상기 제1 서브필드에서,In the first subfield, 상기 어드레스 기간 직전의 리셋 기간에서 상기 복수의 셀을 비발광 셀로 초 기화하는 단계를 더 포함하는 플라즈마 표시 장치의 구동 방법.And initializing the plurality of cells to non-light emitting cells in a reset period immediately before the address period. 삭제delete 제1항 내지 제5항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 5, 상기 제2 서브필드의 유지 기간에 첫 번째 유지 방전은 상기 제1 전극에 상기 제3 전압이 인가된 상태에서 발생하고, 마지막 유지 방전은 상기 제1 전극에 상기 제2 전압이 인가된 상태에서 발생하는 플라즈마 표시 장치의 구동 방법.In the sustain period of the second subfield, the first sustain discharge is generated when the third voltage is applied to the first electrode, and the last sustain discharge is generated when the second voltage is applied to the first electrode. A method of driving a plasma display device. 제1항 내지 제5항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 5, 상기 제1 전압은 접지 전압인 플라즈마 표시 장치의 구동 방법.And the first voltage is a ground voltage. 복수의 제1 전극과 복수의 제2 전극, 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하며, 상기 복수의 제1 전극, 제2 전극 및 제3 전극에 의해 복수의 셀이 형성되는 플라즈마 표시 패널,A plurality of first electrodes, a plurality of second electrodes, and a plurality of third electrodes formed in a direction crossing the first electrode and the second electrode, wherein the plurality of first electrodes, second electrodes, and third electrodes A plasma display panel in which a plurality of cells are formed by 상기 플라즈마 표시 패널을 구동하는 구동부, 그리고A driving unit driving the plasma display panel; 한 프레임을 복수의 서브필드로 나누어 구동하도록 상기 구동부를 제어하는 제어부를 포함하며,It includes a control unit for controlling the drive unit to drive one frame divided into a plurality of subfields, 상기 구동부는,The driving unit, 상기 복수의 서브필드 중 제1 서브필드의 유지 기간에서, 상기 복수의 제1 전극에 제1 전압을 인가한 상태에서 상기 복수의 제2 전극에 상기 제1 전압보다 높은 제2 전압과 상기 제1 전압보다 낮은 제3 전압을 교대로 인가하여 발광 셀을 유지방전 시키고,In a sustain period of a first subfield among the plurality of subfields, a second voltage higher than the first voltage and the first voltage to the plurality of second electrodes while a first voltage is applied to the plurality of first electrodes. Alternately applying a third voltage lower than the voltage to sustain and discharge the light emitting cells, 상기 복수의 서브필드 중 제2 서브필드의 어드레스 기간에서, 상기 복수의 제1 전극에 상기 제1 전압을 인가한 상태에서 상기 제2 전극의 전압을 상기 제2 전압에서 제4 전압으로 낮춘 후, 상기 제2 전극 및 제3 전극에 각각 제1 주사 펄스와 제1 어드레스 펄스를 인가하여 상기 제1 서브필드의 발광 셀 중 비발광 셀로 설정할 셀을 선택하고, In the address period of the second subfield of the plurality of subfields, the voltage of the second electrode is lowered from the second voltage to the fourth voltage while the first voltage is applied to the plurality of first electrodes. Applying a first scan pulse and a first address pulse to the second electrode and the third electrode to select a cell to be set as a non-light emitting cell among the light emitting cells of the first subfield, 상기 제2 서브필드의 유지 기간에서, 상기 복수의 제1 전극에 상기 제1 전압을 인가한 상태에서 상기 복수의 제2 전극에 상기 제3 전압과 상기 제2 전압을 교대로 인가하여 발광 셀을 유지방전 시키는 플라즈마 표시 장치.In the sustain period of the second subfield, a light emitting cell is formed by alternately applying the third voltage and the second voltage to the plurality of second electrodes while the first voltage is applied to the plurality of first electrodes. Plasma display device for sustain discharge. 제9항에 있어서,The method of claim 9, 상기 구동부는,The driving unit, 상기 제2 서브필드의 어드레스 기간에서, 상기 제1 주사 펄스가 인가되지 않는 제2 전극에 상기 제4 전압을 인가하는 플라즈마 표시 장치.And applying the fourth voltage to a second electrode to which the first scan pulse is not applied in the address period of the second subfield. 제9항에 있어서,The method of claim 9, 상기 구동부는,The driving unit, 상기 제1 서브필드의 어드레스 기간에서, 상기 복수의 제1 전극에 상기 제1 전압을 인가한 상태에서 상기 제2 전극 및 제3 전극에 각각 제2 주사 펄스와 제2 어드레스 펄스를 인가하여 상기 복수의 셀 중에서 상기 발광 셀로 설정할 셀을 선택하는 플라즈마 표시 장치.In the address period of the first subfield, the second scan pulse and the second address pulse are applied to the second electrode and the third electrode while the first voltage is applied to the plurality of first electrodes, respectively. And selecting a cell to be set as the light emitting cell from among the cells. 제11항에 있어서,The method of claim 11, 상기 구동부는,The driving unit, 상기 제1 서브필드에서, 상기 어드레스 기간 직전의 리셋 기간에서 상기 복수의 제1 전극에 상기 제1 전압을 인가한 상태에서 상기 복수의 셀을 초기화하는 플라즈마 표시 장치.And in the first subfield, initializing the plurality of cells in a state in which the first voltage is applied to the plurality of first electrodes in a reset period immediately before the address period. 제9항 내지 제12항 중 어느 한 항에 있어서,The method according to any one of claims 9 to 12, 상기 제1 전압은 접지 전압인 플라즈마 표시 장치.And the first voltage is a ground voltage.
KR1020050071649A 2005-08-05 2005-08-05 Plasma display and driving method thereof KR100684798B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050071649A KR100684798B1 (en) 2005-08-05 2005-08-05 Plasma display and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050071649A KR100684798B1 (en) 2005-08-05 2005-08-05 Plasma display and driving method thereof

Publications (2)

Publication Number Publication Date
KR20070016726A KR20070016726A (en) 2007-02-08
KR100684798B1 true KR100684798B1 (en) 2007-02-20

Family

ID=41621442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050071649A KR100684798B1 (en) 2005-08-05 2005-08-05 Plasma display and driving method thereof

Country Status (1)

Country Link
KR (1) KR100684798B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030079486A (en) * 2002-04-04 2003-10-10 엘지전자 주식회사 Method Of Driving Plasma Display Panel
KR20050025683A (en) * 2003-09-08 2005-03-14 엘지전자 주식회사 Method for driving a plasma display panel

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030079486A (en) * 2002-04-04 2003-10-10 엘지전자 주식회사 Method Of Driving Plasma Display Panel
KR20050025683A (en) * 2003-09-08 2005-03-14 엘지전자 주식회사 Method for driving a plasma display panel

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
대한민국특허공개 제2003-0079486
대한민국특허공개 제2004-73159
대한민국특허공개 제2005-0025683
대한민국특허공개 제2005-87443

Also Published As

Publication number Publication date
KR20070016726A (en) 2007-02-08

Similar Documents

Publication Publication Date Title
JP4416130B2 (en) Driving method of plasma display panel
JP2005338784A (en) Plasma display device and driving method of plasma display panel
KR100590016B1 (en) Plasma display device and driving method thereof
KR100590097B1 (en) Driving method of plasma display panel and plasma display device
KR20070005372A (en) Plasma display and driving method thereof
KR100627412B1 (en) Plasma display device and driving method thereof
KR100508943B1 (en) Driving method of plasma display panel and plasma display device
KR100590047B1 (en) Plasma display device and driving method thereof
KR100599660B1 (en) Plasma display and driving method thereof
KR100684798B1 (en) Plasma display and driving method thereof
KR100739062B1 (en) Plasma display device and driving method thereof
JP2006072350A (en) Plasma display device and drive method therefor
KR100670148B1 (en) Plasma display and driving method thereof
KR100740122B1 (en) Plasma display and driving method thereof
KR100637444B1 (en) Plasma display device and driving method thereof
KR100708851B1 (en) Plasma display device and driving method thereof
KR100728782B1 (en) Plasma display device and driving method thereof
KR100786863B1 (en) Plasma display and driving method thereof
KR100684799B1 (en) Plasma display device and driving method thereof
KR100759378B1 (en) Plasma display device and driving method thereof
KR100684800B1 (en) Plasma display device and driving method thereof
KR100648682B1 (en) Plasma display and driving method thereof
KR100521497B1 (en) Plasma display device and driving method of plasma display panel
KR100684790B1 (en) Plasma display and driving method thereof
KR100684801B1 (en) Plasma display and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee