KR0171950B1

KR0171950B1 - 워드라인 구동기용 부트스트랩 회로

Info

Publication number: KR0171950B1
Application number: KR1019950036399A
Authority: KR
Inventors: 김용기; 이경수
Original assignee: 김주용; 현대전자산업주식회사
Priority date: 1995-10-20
Filing date: 1995-10-20
Publication date: 1999-03-30
Also published as: KR970023359A

Abstract

본 발명은 반도체 장치에 관한 것으로, 특히 워드라인을 구동하기 위한 부트스트랩용 전위를 워드라인 구동기용 부트스트랩회로에 관한 것이다.

본 발명의 워드라인 구동기용 부트스트랩회로는 워드라인을 구동하기 위하여 워드라인 구동기에 부트스트랩 전위를 공급하기 위한 부트스트랩 트랜지스터와, 상기 부트스트랩 트랜지스터의 게이트에 전하를 덤핑하기 위한 전하 펌핑회로와, 상기 부트스트랩 트랜지스터에 인가되는 전위레벨을 감지하는 고전위 레벨감지기와, 상기 고전위 레벨감지기의 전위 레벨 감지 상태에 따라 상기 전하 펌핑회로의 구동을 제어하기 위하여 펄스신호를 발생하는 링발진기로 구성된다.

Description

워드라인 구동기용 부트스트랩 회로

제1도는 종래 반도체 소자의 워드라인 구동회로도.

제2도는 본 발명의 일 실시예에 따른 워드라인 부트스트랩 전압발생 회로의 블록도.

제3도는 제2도에 도시된 부트스트랩 전압발생회로의 상세도.

* 도면의 주요부분에 대한 부호의 설명

10 : 입력라인 11 : 로오 어드레스 디코더

12 : 인버터 21 : 고전위 레벨감지기

22 : 링 발진기 23 : 전하 펌핑회로

24 : 부트스트랩 전압드라이버

N11,N21 : 부트스트래핑용 엔모스형 트랜지스터(NMOS)

N12,N22 : 풀-업용 NMOS 트랜지스터

N13,N23 : 풀-다운용 NMOS 트랜지스터

본 발명은 반도체 장치에 관한 것으로, 특히 워드라인을 구동하기 위한 부트스트랩용 전위를 워드라인 구동기용 부트스트랩 회로에 관한 것이다.

통상적으로 워드라인 구동회로는 로오 디코더의 종단에 위치한 큰 사이즈의 버퍼로서, 더블 부트스트랩 방식을 채택한 NMOS형 구동기 형태를 취한다.

반도체소자의 내부전원을 간략하게 소개하면 제1고전위(Vpp)는 워드라인을 활성화시키기 위한 전위로서, 칩의 구동전위(Vcc, Vdd)보다 최소한 트랜지스터의 문턱전위(Vth) 이상의 높은 전위를 갖는다. 그리고 부트스트랩 전위(Vxg)는 워드라인 구동기가 엔모스형 일 경우 엔모스형 트랜지스터의 게이트를 부트스트랩시켜 풀 고전위(full Vpp)으로 워드라인을 활성화시켜야 하는데, 이 때 부트스트랩 동작에 사용되는 또 다른 엔모스형 트랜지스터의 게이트에 인가되는 전위으로, 이 전위의 레벨은 전원전위(Vcc) + 문턱전위(Vth)이어야 한다. 즉, 고전위(Vpp)와 전원전위(Vcc)의 중간값을 채택하여 부트스트랩 레벨을 상승시키는 효과가 기대된다.

이하 종래의 워드라인 구동회로를 제1도를 참조하여 설명한다.

제1도는 종래의 반도체 소자의 워드라인 구동회로도이다.

종래의 워드라인 구동회로는 로오 어드레스 디코더(11)로 부터의 워드라인 구동신호를 입력하기 위한 입력라인(10)과, 선택된 워드라인을 구동하기 위하여 출력단에 제2전위 (Vcc-Vt+Vpp)의 워드라인 구동신호를 인가하기 위한 풀-업용 NMOS 트랜지스터(N12)와, 상기 제1노드(n11)와 제2노드(n12)사이에 접속되며, 로오 어드레스 디코더(11)로부터의 워드라인 구동신호를 반전하는 제1인버터(12)와, 상기 제1인버터(12)의 출력신호의 인가에 따라 구동이 제어되며, 워드라인이 동작되지 않는 프리차지 모드시 워드라인의 전위를 접지전원(Vss)으로 방전하기 위한 풀-다운용 NMOS 트랜지스터(N13)와, 제1노드(n11)로부터 입력된 워드라인 구동신호를 1차 부트스트래핑하여 제1전위(Vcc-Vt)을 가지도록 하고 상기 제1전위(Vcc-Vt)의 워드라인 구동신호를 상기 풀-업용 NMOS 트랜지스터(N12)의 게이트단자에 인가하여 풀-업용 NMOS 트랜지스터(N12)의 동작을 제어하는 부트스트래핑용 NMOS 트랜지스터(N11)를 구비하고 있다.

종래의 워드라인 활성화용 전압발생회로는 제2도에 도시된 바와 같이 전원전위(Vcc)로부터 생성된 고전위의 레벨을 감지하는 제1고전위 레벨감지기(28)와, 발진기를 포함하며, 상기 제1고전위 레벨감지기(28)의 감지에 따라 고전위를 제1고전위(Vpp)로 펑핑 제어하기 위한 전하 펌펑회로(29)를 구비한다. 제1도에서 로오 어드레스 디코더(11)는 로오 어드레스를 입력받아 워드라인 구동기(N12)를 선택하고, 제1고전위(Vpp)를 워드라인 구동기(N12)에 공급한다.

이하 종래의 워드라인 구동회로의 작용을 설명하면 다음과 같다.

워드라인 활성화용 전압 발생회로(PX+)에서 생성한 제1고전위(Vpp)는 칩 구동전위(Vcc) 이상의 고전위를 사용한다. PX+가 고전위인 이유는 고저항을 가진 긴 폴리로 구성된 워드 라인에서 전위 손실을 벌충하고 빠른 셀 활성화 동작을 이끌어 내기 위함이다.

또한 기본적으로 셀을 구성하는 패스 트랜지스터인 부트스트래핑용 NMOS 트랜지스터(N11)가 NMOS 트랜지스터이므로, 워드라인이 활성화되었을 때, 비트라인의 전위는 문턱전위(Vt)만큼 손실되는데 이 손실분을 상쇄시킬 만큼 충분한 전위이면 만족한다.

따라서, 고전위(Vpp) 레벨인 PX+를 손실없이 워드라인에 전달하기 위해서 부트스트랩 노드(NB11)에는 Vpp+Vt 이상의 높은 전위가 인가되어야 한다.

이러한 목적을 실현하기 위하여 부트스트래핑용 NMOS 트랜지스터(N11)의 게이트 바이어스 전위는 칩 구동전위(Vcc)보다 일정한 크기 α 만큼 더 큰 전위가 왜 필요한지를 알아본다.

만약 칩 구동 전위(Vcc)가 기준값 이하로 떨어지면 Vcc의 펌핑에 의하여 만들어지는 Vpp 의 레벨도 아울러 떨어지고 따라서 부트스트랩 노드(NB11)의 전위가 취약해진다.

따라서 디램 동작중 워드라인이 활성화되었을 때 셀에 저장된 데이터는 느린 속도로 비트라인에 전달되고 혹은 읽기 동작을 실패할 수도 있다.

부트스트래핑용 NMOS 트랜지스터(N11)의 게이트 바이어스 전위값(Vxg)이 Vcc+α 만큼 커진다면, 제1부트스트랩 노드(NB11)의 부트스트랩 상태는 개선될 것이고, 그에 따라 읽기 동작이 빨라질 것이다. 그리고, 특히 분산된 워드라인 구동방식을 이용한 디램의 경우는 제1부트스트랩 노드(NB11)의 기생 정전용량이 작아지므로 부트스트랩 조건이 더욱 열악해져 Vcc+α의 부트스트래핑용 NMOS 트랜지스터(N11)의 게이트 바이어스 전위 사용은 필연적인 추세이다.

물론 부트스트래핑용 트랜지스터를 공핍형 트랜지스터를 사용하여 문턱전위(Vt) 손실을 방지하는 방법이 가장 확실하지만 제조 과정에서 추가되는 스텝은 추가 비용을 초래한다.

그래서 일반적으로 상기 추가되는 스텝을 피하기 위하여 Vxg와 유사한 온-칩 전압 구동기를 고안하게 되고, 쉽게 만드는 방법은 워드라인 활성화용 고전위인 Vpp로부터 이 전위를 소정 값 만큼 낮추어 Vxg을 얻는 방법이다.

이러한 방법이 편리한 이유는 다음과 같다.

Vxg가 Vpp와 Vcc 사이의 값에 해당되므로 그 Vpp 값을 전압 구동기에 의하여 낮춘 값을 사용하는 것이 편리하기 때문이다. 즉 Vxg는 워드라인 구동 전위인 Vpp를 같이 사용하는 셈이 된다. 다시말하면 Vxg는 Vpp 레벨에 종속된다.

그러나 이와 같은 경우 다음과 같은 몇 가지 문제점이 발생된다.

Vpp의 전위레벨은 구동전압 Vcc에 따라서 언제든지 변할 수 있는 펌핑 결과치이고, 워드라인 엑세스 시간에 의한 최소값과 Vpp가 미치는 전계 효과에 의한 디바이스 수명을 고려한 최대값이 제한된다. 즉 Vpp 레벨 감지기는 이 기준에 의하여 만들어지는 것이다.

Vxg(Vcc+α)는 워드라인 활성화 레벨을 개선시켜 주는데, 만일 노드 전위 증가분 α의 값이 부트스트래핑용 NMOS 트랜지스터(N11)의 문턱 전위(Vt) 값을 넘어설 경우 부트스트랩된 부트스트랩 노드(NB11)의 전하가 부트스트래핑용 NMOS 트랜지스터(N11)를 경유하여 제1노드(N11)로 흘러 들고, 결국 부트스트랩 노드(NB11)의 전위레벨은 Vcc-Vt으로 떨어지게 되는 문제점이 있다.

즉 Vxg의 전위레벨은 상기의 조건을 만족시켜야 하고, 고전위에 의한 전계 효과를 고려하여야 하고, 또한, 워드라인 활성화 속도를 고려한 최소값을 염두에 두어야 한다.

상기 조건에서 Vxg의 값이 결정되어야 한다. 즉 Vpp와 Vxg의 목적치를 정하는 기준이 상이하므로 워드라인 활성화용 Vpp로부터 Vxg를 만드는 것일 불합리하다. 왜냐하면 Vpp와 Vxg 레벨 조건들을 동시에 만족하는 레벨감지기를 설계하는데는 더 많은 시간이 소요되고 또한 정확도 측면에서 그 값의 신뢰 범위가 줄어든다.

또 다른 문제점은 두 개의 워드라인이 단락 되었을 경우 테스트할 때 발생한다. 만약 제1도에서 제1워드라인(w0)과 제2워드라인 (w1)이 서로 단락 되었다고 가정하자.

즉, 제1워드라인(w0)을 활성화시킬 때, 풀-업용 NMOS 트랜지스터(N2)가 구동하는 전류는 단락된 제2워드라인(w1)을 통하여 제1워드라인(w0)을 구동하는 타 풀-업용 NMOS 트랜지스터를 통하여 그라운드로 빠지게 된다.

다시 말하면 제1워드라인(w0)을 활성화시킨 상태에서 컬럼을 순차적으로 읽을 경우 그 시간동안 Vpp로부터 만들어진 Vxg 레벨로 동반하여 하강하게 된다.

그 후 제2워드라인(w1)을 테스트하고, 정상적인 제3워드라인(w2) 이후의 워드라인들을 상기와 같은 방법으로 테스트를 연속적으로 수행할 경우 최소값 이하로 떨어진 Vpp 레벨은 복구되지 않은 채로 정상적인 워드라인들 까지도 읽기 실패로 처리될 가능성이 있다. 즉 Vpp와 Vxg가 복합적으로 워드라인 활성화 조건을 약화시키는 것이다.

따라서, 본 발명의 목적은 상기한 문제점을 해결하기 위하여, 설계시간을 단축할 수 있는 워드라인을 활성화하기 위한 제1고전위와는 독립전원을 갖는 워드라인 부트스트랩용 전압 발생회로를 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명은 워드라인을 구동하기 위하여 워드라인 구동기에 부트스트랩 전위를 공급하기 위한 부트스트랩 트랜지스터와, 상기 부트스트랩 트랜지스터의 게이트에 전하를 펌핑하기 위한 전하 펌핑회로와, 상기 부트스트랩 트랜지스터에 인가되는 전위레벨을 감지하는 고전위 레벨감지기와, 상기 고전위 레벨 감지기의 전위 레벨 감지상태에 따라 상기 전하 펌핑 회로의 구동을 제어하기 위하여 펄스 신호를 발생하는 링발진기로 구성되는 것을 특징으로 하는 워드라인 구동기용 부트스트랩회로를 제공한다.

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.

제2도는 본 발명의 일 실시예에 따른 워드라인 부트스트랩용 전위 발생회로이다.

제2도에 있어서, 본 발명의 워드라인 구동기용 부트스트랩회로는 워드라인을 구동하기 위하여 워드라인 구동기(N12)에 부트스트랩 전위(Vxg)를 공급하기 위한 부트스트랩 트랜지스터(N11)와, 상기 부트스트랩 트랜지스터(N11)의 게이트에 전하를 펌핑하기 위한 전하 펌핑회로(22)와, 상기 부트스트랩 트랜지스터(N11)에 인가되는 전위레벨을 감지하는 고전위 레벨 감지기(21)와, 상기 고전위 레벨감지기(21)의 전위 레벨 감지상태에 따라 상기 전하 펌핑회로(22)의 구동을 제어하기 위하여 펄스신호를 발생하는 발진기(23)로 구성한다.

이와 같이 구비된 본 발명의 동작을 이하에 설명한다.

먼저 고전위 레벨감지기(21)는 제1피모스형 트랜지스터(MP211)는 Vppxg 레벨에 따라 전류의 양이 달라진다. 즉 Vppxg가 높아지면 제1피모스형 트랜지스터(MP211)를 흐르는 전류가 커지고, 따라서, 제2엔모스형 트랜지스터(MN212)를 흐르는 전류도 커지고 그에 따라 제3엔모스형 트랜지스터(MN213)이 미러쌍을 이루고 있으므로 같은 전류를 흘리고 출력노드(ENb)는 레벨이 낮아지므로 출력신호(ENb)가 하이상태로 전이한다.

전원전위(Vcc)로부터 생성된 고전위(Vppxg)의 레벨을 항상 감지한다. 즉, Vppxg와 고전위 레벨감지기(21)의 제1피모스형 트랜지스터(MP211)의 게이트에 인가되는 전원전위(Vcc)를 비교한 결과 Vppxg가 전원전위(Vcc)보다 높은 경우 제1피모스형 트랜지스터(MP211)는 턴온되고 제1엔모스형 트랜지스터(MN211)는 턴 오프된다.

그에 따라 하이레벨의 전위가 제3엔모스형 트랜지스터(MN213)에 인가되어 제3엔모스형 트랜지스터(MN213)는 턴 온된다.

그 후 항상 턴 온되어 있는 제2피모스형 트랜지스터(MP211)를 통하여 전원전위(Vcc)가 인버터(211)와, 상기 턴 온된 제3엔모스형 트랜지스터(MN213)를 통하여 접지전원(Vss)으로 분배된다.

즉, 로우레벨의 전위가 인버터(211)에 인가되어 하이레벨로 출력된다.

한편, 상기 비교결과 Vppxg가 제1피모스형 트랜지스터(MP211)의 게이트전위(Vcc)보다 낮은 경우 제1피모스형 트랜지스터(MP211)는 턴오프되고 8제1엔모스형 트랜지스터(MN211)는 턴 온된다.

그에 따라 로우레벨의 전위가 제3엔모스형 트랜지스터(MN213)의 게이트에 인가되어 제3엔모스형 트랜지스터(MP211)는 턴 오프된다.

그 후 항상 턴 온되어 있는 제2피모스형 트랜지스터(MP212)를 통하여 하이레벨 신호가 인버터(211)로 인가된다.

즉, 하이레벨의 전위가 인버터(211)를 통하여 로우레벨로 링 발진기(23)로 출력된다.

이어서 상기 Vppxg 레벨 감지기(21)의 출력 로우 신호가 링 발진기(23)의 제1노어게이트(231)의 제2입력단자에 인가되면, 로우레벨의 파워업바신호가 제1노어게이트(231)의 제1입력단자에 인가된다.

그 후 상기 Vppxg 레벨 감지기(21)의 로우신호와 파워업바 로우신호는 제1노어게이트(231)를 통하여 하이레벨로 논리 조합되어 제1낸드 게이트(232)의 제2입력단자로 출력된다.

이 때, 링 발진기(23)는 상기 제1낸드게이트와 직렬 접속된 4개의 인버터(233)를 이용하여 신호를 지연시킨 다음, 이를 버퍼링부(234)의 인버터들을 통하여 출력하는 동시에 다시 초기 입력단인 낸드게이트(232)의 제1입력단자로 출력 노드(N23)의 신호를 피드백시켜 이전 신호와 논리 상태가 반대인 신호를 다시 출력노드(N23)로 출력하는 동작을 반복함으로써 출력노드(N23)에 일정한 주기를 갖는 펄스신호(OSC)를 출력하게 된다.

즉, 상기 링 발진기(23)의 출력신호(OSC)가 하이에서 로우레벨로 전이되면 제1 및 제2인버터(2341,2342)를 통하여 소정시간 지연 후 로우레벨의 제1신호(S1)가 전하 펌핑회로(22)의 제1인버터(221)와 제1노어게이트(222)에 인가되고, 제3 및 제4인버터(2343,2344)를 통하여 소정시간 지연 후 로우레벨의 제2신호(S2)가 제2노어게이트(223)의 제1입력단자에 인가된다.

그 후 상기 링 발진기(23)에서 제5 및 제6인버터(2345,2346)를 통하여 소정시간 지연 후, 로우레벨의 제3신호(S3)가 제1낸드게이트(224)의 제1입력단자에 인가되고, 제7 및 제8인버터(2347,2348)를 통하여 소정시간 지연 후, 로우레벨의 제4신호(S4)가 제1낸드게이트(224)의 제2입력단자에 인가되고, 제9 및 제10인버터(2349,2350)를 통하여 소정시간 지연 후, 로우레벨의 제5신호(S5)가 제2노어게이트(223)의 제2입력단자에 인가된다.

그에 따라 제1노드(N221)는 하이, 제1인버터(221)의 출력은 하이이므로 제3노어게이트(225)의 출력은 로우레벨이 된다.

그리고 제2노드(N222)는 로우, 제1신호(S1)도 로우, 즉 제1노어게이트(222)의 제1입력단자도 로우이므로 제1노어게이트(222)의 출력은 하이가 된다.

그 후, 제1전하 펌핑용 트랜지스터(226)는 턴 온되고, 제4노드(N224)에 전하를 펌핑하여 제4노드(N224)는 하이레벨의 2Vcc-Vt전위가 유지되고 제1엔모스트렌지스터(MN221)는 턴 온되어 제6노드(N226)에는 하이레벨의 Vcc-Vt 전위가 전달되어 제1피모스형 트랜지스터(MP221)는 턴 오프된다.

한편, 제2전하 펌핑용 트랜지스터(227)는 턴 오프되고 제2노드(N223)는 로우레벨의 Vcc-Vt 전위로 유지되고 제2엔모스트랜지터(MN222)는 턴 오프되어 제5노드(N225)는 로우레벨이 전달되어 제2피모스형 트랜지스터(MP222)는 턴 온된다.

그에 따라 제6노드(N226)의 Vcc-Vt 전위가 턴 온된 제2피모스형 트랜지스터(MP232)를 통하여 Vppxg 노드(N20)에 전달된다.

한편 제4도에 도시된 바와 같이 상기 링 발진기(23)의 출력신호(OSC)가 로우에서 하이레벨로 전이되면 상기 하이에서 로우레벨로 전이되는 경우와는 반대로 제5노드(N225)의 Vcc-Vt 전위가 턴 온된 제1피모스형 트랜지스터(MP221)를 통하여 Vppxg 노드(N20)에 전달된다.

이와 같이 링 발진기의 출력 신호의 레벨 상태에 무관하게 전하 펌핑이 이루어진다.

Vxg 드라이버(24)에서 제1엔모스형 트랜지스터(MN241)와 제2피모스형 트랜지스터(MP242)는 일종의 다이오드로서 제2노드(N242)가 Vxg 노드(N244)와 동일 전위를 가지며 그 전위는 대강 Vcc+0.5V 정도이다.

그러므로 제1노드(N241)의 전위는 Vxg+Vtn이고, 제3노드(N243)의 전위는 Vxg+Vtp로서 Vxg 레벨이 낮으면 풀-업 트랜지스터(MN243)가 구동하여 Vxg 노드(N244)로 전위를 보충하고, Vxg 레벨이 높으면 풀-다운 트랜지스터(MP243)가 구동하여 Vxg 노드(N244)의 전위를 방전하여 Vxg 레벨을 조절한다.

Vxg 전원은 디램 칩의 모든 부트스트랩 엔모스형 트랜지스터에 인가되는 역할 이외에 다른 용도도 없다. 즉 분압기 자체에서 소모되는 전류 이외에는 소모되는 어떤 다른 요인이 없다. 따라서, 분압기의 구동 능력은 펌핑 테스트를 통과할 정도면 충분하고, 전하 펌핑회로(22)의 펌핑 능력도 Vpp 대기 펌프 정도의 능력이면 족하다.

부트스트랩 전위 구동기(24)는 상기 전하 펌핑회로(22)로부터의 전위를 입력받아 안정된 전위로 제어하여 워드라인 구동기(N12)로 출력하는 것으로 흔히 사용되는 분압기 형태를 취한다.

상기한 바와 같이 본 발명은 제1고전위와 제2고전위의 레벨조건이 상이하므로 서로 조건에 간섭받지 않고 독립적인 레벨을 결정할 수 있으므로 설계시간이 단축되는 것으로, 워드라인 구동용 고전압과 부트스트랩 발생용 고전압을 공통으로 사용할 경우 두 조건을 모두 만족하는 레벨을 결정하는데 소요되는 시간을 단축될 수 있다. 또한 서로 단락된 두 워드라인을 마치 컬럼 테스트 할 경우 상대 워드라인에 따라 제1고전위는 그라운드로 누설되므로, 취약해진 제1고전위는 다음 로오 어드레스에서 컬럼 테스트 정상 어드레스를 페일 처리할 수 있다.

그러나 이 과정에서 부트스트랩 전위는 독립 전원이기 때문에 그 효과에서 제외된다. 즉 부트스트랩 전원은 침해받지 않는다.

Claims

워드라인을 구동하기 위하여 워드라인 구동기에 부트스트랩 전위를 공급하기 위한 부트스트랩 트랜지스터와, 상기 부트스트랩 트랜지스터의 게이트에 전하를 펌핑하기 위한 전하 펌핑회로와, 상기 부트스트랩 트랜지스터에 인가되는 전위레벨을 감지하는 고전위 레벨 감지기와, 상기 고전위 레벨감지기의 전위 레벨 감지상태에 따라 상기 전하 펌핑회로의 구동을 제어하기 위하여 펄스신호를 발생하는 링 발진기로 구성되는 것을 특징으로 하는 워드라인 구동기용 부트스트랩회로.
제1항에 있어서, 상기 전하 펌핑회로의 출력 전위를 이용하여 일정한 워드라인 구동용 부트스트랩 전위를 발생하는 부트스트랩 전위 드라이버를 더 구비하는 것을 특징으로 하는 워드라인 구동기용 부트스트랩회로.