KR100588081B1 - 이산화실리콘 막의 생성방법 - Google Patents
이산화실리콘 막의 생성방법 Download PDFInfo
- Publication number
- KR100588081B1 KR100588081B1 KR1020037010507A KR20037010507A KR100588081B1 KR 100588081 B1 KR100588081 B1 KR 100588081B1 KR 1020037010507 A KR1020037010507 A KR 1020037010507A KR 20037010507 A KR20037010507 A KR 20037010507A KR 100588081 B1 KR100588081 B1 KR 100588081B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- film
- silicon dioxide
- dioxide film
- deposition
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/005—Oxydation
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Optical Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Recrystallisation Techniques (AREA)
- Silicon Compounds (AREA)
- Chemical Vapour Deposition (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
실리콘기판 상에 실리콘층을 퇴적하고 이것을 이산화실리콘 막을 생성하는 공정을 반복함으로써 소정 두께의 이산화실리콘 막을 생성하고, 생성되는 이산화실리콘 막의 표면거칠기, 퇴적하는 실리콘막의 성장속도 등을 적절하게 선택할 수 있게 한 이산화실리콘막의 생성방법을 제공한다.
제공되는 이산화실리콘 막의 생성방법에서는 실리콘 기판 상에, 또는 열산화처리에 의해 이 실리콘기판 상에 형성된 이산화실리콘막 위에, 폴리실리콘, 에피택셜실리콘 혹은 아모르포스실리콘 중 어느 것인가를 퇴적하여 실리콘막을 형성하는 퇴적공정과, 그 막을 열산화처리하여 이산화실리콘막으로 하는 열산화공정을 여러번 되풀이한다.
실리콘기판, 폴리실리콘, 이산화실리콘, 에피택셜실리콘, 퇴적공정, 열산화공정
Description
본 발명은 실리콘기판 상에 이산화실리콘의 후막(厚膜)을 생성하는 방법에 관한 것이다.
광 정보통신·처리기술을 주된 대상으로 하는 소프트 포토닉스, 인간이나 환경에 의해 사용하기 쉬운 광 표시·출력 등으로의 광의 이용을 목표로 하는 아메니티 포토닉스, 새로운 광원의 극한성 실현이나 선단적(先端的)인 광 계측 이용기술의 개발을 행하는 하드 포토닉스 등의 분야에 사용되는 디바이스에는 실리콘 기판 상에 후막(厚膜)의 이산화실리콘 막을 형성한 재료가 사용된다.
예를 들면, 광집적(光集積) 디바이스에서의 광도파로(光導波路)는 실리콘기판 상의 이산화실리콘 막 중에 광도파로(光導波路) 회로 패턴을 구비한 코어층이 매립되어 형성된다. 이 경우 이산화실리콘 막의 두께는 코어충의 두께를 예를 들면 접속되는 광 화이버와 거의 같은 치수로 하면, 적어도 10 수 마이크로미터(㎛) 이상이 필요하다.
이산화실리콘 막을 실리콘기판 상에 생성하는 전형적인 방법으로는 주지의 직접 열산화법이 있다. 직접 열산화법은 실리콘기판의 표면을 직접 열산화하여 이산화실리콘 막을 생성하는 것으로, 생성되는 막두께는 박막(薄膜)의 경우에는 산화 시간에 비례하지만, 이 산화반응은 생성된 산화막을 통하여 행해지므로, 후막(厚膜)의 경우 후막은 산화시간의 1/2제곱에 비례하여 생성에 시간이 걸린다. 따라서, 10수 ㎛ 이상되는 후막의 형성이 어렵다. 그래서 산화속도를 높이기 위해 10 수 ∼ 25 기압의 산화분위기에 의한 고압산화법이 실시되지만, 고압에 관한 법규제나 고액의 설비비 등의 장해도 있다. 따라서 10 수㎛ ∼ 100㎛ 매우 두꺼운 막인 이산화실리콘층을 형성하는 것은 실질상 곤란한다.
본 출원인은 상술한 문제를 해결하기 위해, 폴리실리콘 퇴적에 의한 이산화시리콘 막의 생성방법을 개발하였다 (일본특허출원 2000-342893 '이산화실리콘 막 생성방법 및 광도파로 생성방법'). 이 방법은 실리콘기판 상에 폴리실리콘을 퇴적하고, 이것을 열산화처리하여 이산화실리콘 막을 생성하고, 이를 되풀이하여 원하는 후막의 이산화실리콘층을 형성하는 것이다.
그러나, 상술한 폴리실리콘 퇴적에 의한 이산화실리콘 막의 생성에는 다음과 같은 개선할 과제가 있다.
(1) 이산화실리콘 막의 표면거칠기
폴리실리콘 퇴적에 의해 생성되는 이산화실리콘 막의 생성은, 대량의 표면거칠기는 비교적 거칠어진다. 예를 들면, 이 표면에 광도파로 코어층용 이산화실리콘막을 퇴적생성한 경우, 경계면에 거칠은 면이 존재하여 광의 산란요인이 되어 광손실이 크게될 가능성이 있다. 그러므로 필요한 경우에는 표면거칠기를 개선하기 위해 코어층 생성전에 이산화실리콘 막의 표면의 평면가공이 행해진다.
(2) 생산성
폴리 실리콘 퇴적에 의한 후막의 생성은 대량의 웨이퍼에 이산화실리콘 막을 형성하는데 적합하다. 그러나, 예를 들면, 10 수 ㎛의 막을 형성하는데, 직접열산화에 의한 방법보다는 빠르지만, 그래도 수일의 날짜를 필요로 한다. 그래서, 전형적인 실리콘막 퇴적방법인 감압기상퇴적법을 채용하는 경우, 감압정도가 큰 생산설비가 필요하게 된다. 따라서, 고객으로부터 이산화실리콘막 형성에 대한 여러 가지 요구, 납기, 생산량의 대소 등에 적의(適宜) 대응할 수 있는 생산체제의 준비가 요망되고 있다.
본 발명은 상기 실시에 비추어 비추어 이루어진 것으로, 그 기술적 문제는 실리콘기판 상에 실리콘층을 퇴적하고 이것을 열산화처리하여 이산화실리콘 막을 생성하는 공정을 반복함으로써 소정 두께의 이산화실리콘 막을 생성하고, 생성되는 이산화실리콘 막의 표면거칠기, 퇴적하는 실리콘막의 성장속도 등을 적절하게 선택할 수 있는 이산화실리콘막의 생성방법을 제공하는 것이다.
상기 기술적 과제를 해결하는 이산화실리콘 막의 생성방법으로서, 본 발명에 의하면, 실리콘 기판 상에 폴리실리콘, 에피택셜실리콘(epitaxial silicon), 혹은 아모르포스실리콘(amorphous silicon) 중 어느 것인가를 퇴적하여 실리콘막을 형성하는 퇴적공정과, 그 실리콘막을 열산화처리하여 이산화실리콘막으로 하는 열산화공정을 포함하고, 그 퇴적공정과 열산화공정을 여러번 되풀이하여 수행하는 것을 특징으로 하는 이산화실리콘막의 생성공정이 제공된다.
그래서, 실리콘 막의 퇴적방법을 폴리실리콘 퇴적, 에피택셜실리콘 퇴적, 또 는 아모르포스실리콘 퇴적 중 어느 것인가를 선택하거나, 또는 조합하여 생성되는 이산화실리콘막의 표면거칠기, 성장속도 등을 적절히 변경할 수 있도록 한다.
바람직하게는, 그 퇴적공정 1회당 실리콘막의 두께는 5 ㎛이하 이다.
도 1은 본 발명에 관한 이산화실리콘 막의 생성방법의 공정을 나타낸 설명도.
도 2는 실험결과의 일례를 나타내는 표이다.
이하, 본 발명에 관한 이산화실리콘막의 생성방법에 대하여 막두께 15㎛인 이산화실리콘막의 생성을 예로 들어 더욱 상세하게 설명한다.
(1) 실리콘기판의 열산화 :
도 1 (a)에 나타낸 실리콘기판(2)을 전기로에서 열산화하고, 도 1 (b)에 나타낸 것과 같이 실리콘기판(2)의 표면에 이산화실리콘막(4)을 생성한다. 이 열산화에는 예를 들면 수증기에 의한 습식산화방법이 이용되고 있다. 습식산화는 실리콘기판(2)의 융점 1410℃보다도 충분히 낮은 온도인 1080℃의 온도에서, 그리고 고압의 처리를 필요로 하지 않고 행할 수 있다. 이 열산화공정에서, 예를 들면 2㎛의 막두께인 이산화실리콘 막을 형성한다.
(2) 퇴적공정 :
상술한 이산화실리콘막(4) 위에 도 1 (c)에 나타낸 것과 같이, 폴리실리콘, 에피택셜 실리콘, 또는 아모르포스 실리콘을 주지의 화학적기상퇴적법(CVD)에 의해 퇴적시키고, 실리콘막(6)을 생성한다. 화학적기상퇴적법으로는 전형적인 감압기상퇴적법이 이용된다. 이 폴리실리콘, 에피택셜 실리콘 또는 아모르포스 실리콘의 선택, 그리고 감압기상퇴적법에 대해서는 뒤에 설명한다. 이 공정에서는, 예를 들면 1㎛의 막두께의 실리콘 퇴적막을 생성한다. 이 막두께는 다음의 열산화공정에서 산화속도를 크게 하는 것이 가능하도록 5㎛ 이하가 바람직하다.
(3) 열산화공정 :
상술한 "(1) 실리콘기판의 열산화"와 동일하게, 전기로에서 실리콘막(6)을 열산화처리하고, 도 1 (d)에 나타낸 것처럼 최초의 이산화실리콘막(4)의 위에 동질의 이산화실리콘막(8)을 생성한다. 상술한 1㎛의 실리콘막(6)은 열산화에 의한 체적팽창에 의해 3㎛의 막두께의 이산화실리콘막(8)을 형성한다.
(4) 퇴적공정 및 열산화공정의 반복:
도 1 (e) 및 (f)에 나타낸 것처럼, 상술한 "퇴적공정"과 "열산화공정"을 소정의 이산화실리콘막의 두께(T) 15㎛가 형성되기까지 반복한다. 15㎛의 막두께(T)는 퇴적공정과 열산화공정을 5회 반복하여 수행함으로써 형성된다. 즉,
기판의 열산화 2㎛ + (3㎛×4회) + (1㎛×1회) = 15㎛
최후의 1㎛의 막두께는 0.3㎛의 실리콘막을 열산화하는 것에 의해 생성된다.
(5) 감압기상퇴적법에 의한 실리콘퇴적 :
갑입기상퇴적법에 의한 폴리실리콘, 에피택셜 실리콘, 아모르포스 실리콘의 퇴적에 대하여 본 발명자에 의한 실험결과의 일례를 나타내는 도 2를 참조하여 설명한다.
(5-1) 폴리실리콘퇴적 :
폴리실리콘퇴적에 의하면, 다결정의 실리콘막을 다음과 같이 생성할 수 있다.
모노실란가스(SiH4) 100%, 80cc/min, 570℃, 100 Pa(0.75Torr)의 조건에서, 막성장속도 0.0020㎛/min이 얻어지고, 열산화처리후의 표면거칠기 RMS는 20.5nm였다.
(5-2) 에피택셜실리콘퇴적 :
에피택셜실리콘퇴적에 의하면, 실리콘에피택셜 성장에 의한 실리콘단결정의 막을 다음과 같이 생성할 수 있다.
모노실란가스(SiH4) 20%, 1200cc/min, 1000℃, 5320Pa(40Torr)의 조건에서, 막성장속도 1.06㎛/min이 얻어지고, 열산화처리후의 표면거칠기 RMS는 0.15nm였다.
(5-3) 아모르포스실리콘퇴적 :
아모르포스실리콘퇴적에 의하면, 아모르포스(비정질)화에 의한 막을 다음과 같이 생성할 수 있다.
모노실란가스(SiH4) 100%, 80cc/min, 520℃, 100 Pa(0.75Torr)의 조건에서, 막성장속도 0.0013㎛/min이 얻어지고, 열산화처리후의 표면거칠기 RMS는 0.4-0.7nm였다. 그리고, 비교적 큰 면적의 형성이 가능하다.
따라서, 소정 두께(15 ㎛)의 이산화실리콘막을 생성하는 도중에 이산화실리콘막의 표면 조도(粗度)를 양호하게 하는 것이 필요한 경우에는 실리콘막의 퇴적에 에피택셜 실리콘 또는 아모르포스 실리콘을 선택하면 된다. 실리콘막의 성장속도를 빠르게 하는데는 에피택셜 실리콘의 경우는 감압의 정도가 작은 장치는 비교적 간편하다. 그래서 아모르포스 실리콘의 경우는 비교적 큰 면적의 실리콘퇴적이 가능하다.
상술한 바와 같이 이산화실리콘막의 생성방법의 작용에 대해 설명한다.
(1) 이산화실리콘막의 표면거칠기, 막성장속도 :
에피택셜 실리콘 퇴적, 또는 아모르포스 실리콘퇴적에 의하면 폴리실리콘퇴적에서의 문제였던 이산화실리콘막의 표면거칠기를 개선할 수 있다. 즉, 표면거칠기(RMS)는 폴리실리콘의 경우 20.5nm에 대하여 에피택셜 실리콘의 경우는 0.15nm, 아모르포스 실리콘의 경우는 0.4-0.7nm으로 대폭으로 개선된다. 실리콘막 성장속도는 에피택셜 실리콘의 경우의 1.06 ㎛/min와, 폴리실리콘의 경우의 0.0020 ㎛/min으로 대폭으로 개선된다. 따라서, 에피택셜 실리콘 퇴적에 의하면, 막성장시간을 빠르게 할 수 있다.
(2) 생산성 :
다량생산, 소량생산, 이용가능한 설비, 요구납기, 요구되는 표면품질, 형성하는 면의 크기 등에 따라 실리콘퇴적에 폴리실리콘, 에피택셜실리콘, 또는 아모르포스 실리콘의 어느 것인가를 적절히 선택하여 실리콘기판 상에 막두께의 이산화실리콘막을 형성할 수 있다.
(3) 실리콘퇴적의 조합 :
또, 막두께의 이산화실리콘막의 형성 도중에 필요에 따라 실리콘퇴적에, 폴 리실리콘, 에피택셜 실리콘, 또는 아모르포스실리콘을 조합하여 사용할 수도 있다.
본 발명에 따라 구성된 이산화실리콘막의 생성방법에 의하면, 실리콘기판 상에 실리콘층을 퇴적하고 이것을 열산화처리하여 이산화실리콘막을 생성하는 공정을 반복하는 것에 의해 소정 두께의 이산화실리콘막을 생성하고, 생성되는 이산화실리콘막의 표면거칠기, 퇴적하는 실리콘막의 성장속도 등을 적절히 선택할 수 있다.
Claims (2)
- 실리콘 기판의 표면 전체에 소정 두께의 이산화실리콘 막을 생성하는 방법에 있어서, 상기 실리콘 기판 상에 에피택셜실리콘(epitaxial silicon)을 퇴적하는 퇴적공정과, 상기 에피택셜실리콘(epitaxial silicon)을 전기로내에서 열산화처리하여 이산화실리콘막으로 형성하는 열산화공정을 여러번 반복하여 수행하는 것을 특징으로 하는 이산화실리콘막의 생성공정.
- 삭제
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001372474A JP4398126B2 (ja) | 2001-12-06 | 2001-12-06 | 二酸化シリコン膜の生成方法 |
JPJP-P-2001-00372474 | 2001-12-06 | ||
PCT/JP2002/012272 WO2003048041A1 (fr) | 2001-12-06 | 2002-11-25 | Procede permettant de former une couche de dioxyde de silicium |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040023589A KR20040023589A (ko) | 2004-03-18 |
KR100588081B1 true KR100588081B1 (ko) | 2006-06-08 |
Family
ID=19181362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020037010507A KR100588081B1 (ko) | 2001-12-06 | 2002-11-25 | 이산화실리콘 막의 생성방법 |
Country Status (10)
Country | Link |
---|---|
US (2) | US20040058080A1 (ko) |
EP (1) | EP1437328B1 (ko) |
JP (1) | JP4398126B2 (ko) |
KR (1) | KR100588081B1 (ko) |
AU (1) | AU2002365849A1 (ko) |
CA (1) | CA2436001C (ko) |
DE (1) | DE60217701T2 (ko) |
DK (1) | DK1437328T3 (ko) |
TW (1) | TWI282116B (ko) |
WO (1) | WO2003048041A1 (ko) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7754550B2 (en) * | 2003-07-10 | 2010-07-13 | International Rectifier Corporation | Process for forming thick oxides on Si or SiC for semiconductor devices |
JP5435395B2 (ja) * | 2008-02-06 | 2014-03-05 | 日本電気硝子株式会社 | ガラス物品の製造方法 |
JP2010141221A (ja) * | 2008-12-15 | 2010-06-24 | Shin-Etsu Chemical Co Ltd | 酸化膜付きシリコン基板の製造方法 |
JP2013048218A (ja) * | 2011-07-22 | 2013-03-07 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
US8734903B2 (en) | 2011-09-19 | 2014-05-27 | Pilkington Group Limited | Process for forming a silica coating on a glass substrate |
US8455289B1 (en) * | 2011-12-02 | 2013-06-04 | Texas Instruments Incorporated | Low frequency CMUT with thick oxide |
CN104008995B (zh) * | 2013-02-22 | 2017-09-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法 |
RU2660622C1 (ru) * | 2017-09-19 | 2018-07-06 | Акционерное общество "Центральный научно-исследовательский институт "Электрон" | Пленка двуокиси кремния на кремнии и способ ее получения |
CN112331556A (zh) * | 2020-11-02 | 2021-02-05 | 上海华虹宏力半导体制造有限公司 | 非晶硅薄膜成膜方法 |
CN113363138A (zh) * | 2021-06-01 | 2021-09-07 | 上海晶盟硅材料有限公司 | 外延生长方法和设备 |
CN114724928A (zh) * | 2022-06-08 | 2022-07-08 | 济南晶正电子科技有限公司 | 一种具有高厚度隔离层的复合衬底及其制备方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3158505A (en) * | 1962-07-23 | 1964-11-24 | Fairchild Camera Instr Co | Method of placing thick oxide coatings on silicon and article |
US3807039A (en) * | 1971-04-05 | 1974-04-30 | Rca Corp | Method for making a radio frequency transistor structure |
JPS5019363A (ko) * | 1973-06-21 | 1975-02-28 | ||
JPS6066443A (ja) * | 1983-09-21 | 1985-04-16 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS6136936A (ja) * | 1984-07-30 | 1986-02-21 | Matsushita Electronics Corp | 半導体装置の製造方法 |
US4698316A (en) * | 1985-01-23 | 1987-10-06 | Rca Corporation | Method of depositing uniformly thick selective epitaxial silicon |
US4604304A (en) * | 1985-07-03 | 1986-08-05 | Rca Corporation | Process of producing thick layers of silicon dioxide |
CA1326976C (en) * | 1987-05-26 | 1994-02-15 | Satoshi Takano | Superconducting member |
US4902086A (en) * | 1988-03-03 | 1990-02-20 | At&T Bell Laboratories | Device including a substrate-supported optical waveguide, and method of manufacture |
JPH02246226A (ja) * | 1989-03-20 | 1990-10-02 | Matsushita Electron Corp | Mosトランジスタの製造方法 |
US5088003A (en) * | 1989-08-24 | 1992-02-11 | Tosoh Corporation | Laminated silicon oxide film capacitors and method for their production |
JPH05210022A (ja) * | 1992-01-31 | 1993-08-20 | Sumitomo Electric Ind Ltd | 導波路作製方法 |
JPH05232683A (ja) | 1992-02-20 | 1993-09-10 | Toppan Printing Co Ltd | 位相推移フォトマスクの位相推移体の形成方法 |
US5444302A (en) * | 1992-12-25 | 1995-08-22 | Hitachi, Ltd. | Semiconductor device including multi-layer conductive thin film of polycrystalline material |
JPH06275689A (ja) * | 1993-03-22 | 1994-09-30 | Sanyo Electric Co Ltd | 半導体装置の評価方法および評価装置 |
JPH0729897A (ja) * | 1993-06-25 | 1995-01-31 | Nec Corp | 半導体装置の製造方法 |
JP3800788B2 (ja) * | 1998-01-29 | 2006-07-26 | ソニー株式会社 | シリコン酸化膜の形成方法 |
JPH11354516A (ja) * | 1998-06-08 | 1999-12-24 | Sony Corp | シリコン酸化膜形成装置及びシリコン酸化膜形成方法 |
US20010001384A1 (en) * | 1998-07-29 | 2001-05-24 | Takeshi Arai | Silicon epitaxial wafer and production method therefor |
JP3697155B2 (ja) * | 2000-11-10 | 2005-09-21 | ケイ・エス・ティ・ワ−ルド株式会社 | 二酸化シリコン膜生成方法及び光導波路生成方法 |
-
2001
- 2001-12-06 JP JP2001372474A patent/JP4398126B2/ja not_active Expired - Fee Related
-
2002
- 2002-11-25 DE DE60217701T patent/DE60217701T2/de not_active Expired - Lifetime
- 2002-11-25 KR KR1020037010507A patent/KR100588081B1/ko active IP Right Grant
- 2002-11-25 EP EP02804354A patent/EP1437328B1/en not_active Expired - Lifetime
- 2002-11-25 US US10/470,060 patent/US20040058080A1/en not_active Abandoned
- 2002-11-25 AU AU2002365849A patent/AU2002365849A1/en not_active Abandoned
- 2002-11-25 CA CA002436001A patent/CA2436001C/en not_active Expired - Lifetime
- 2002-11-25 DK DK02804354T patent/DK1437328T3/da active
- 2002-11-25 WO PCT/JP2002/012272 patent/WO2003048041A1/ja active IP Right Grant
- 2002-11-29 TW TW091134826A patent/TWI282116B/zh not_active IP Right Cessation
-
2007
- 2007-07-26 US US11/878,717 patent/US7754286B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
AU2002365849A1 (en) | 2003-06-17 |
US7754286B2 (en) | 2010-07-13 |
TWI282116B (en) | 2007-06-01 |
JP4398126B2 (ja) | 2010-01-13 |
JP2003192328A (ja) | 2003-07-09 |
EP1437328A1 (en) | 2004-07-14 |
DK1437328T3 (da) | 2007-03-05 |
DE60217701D1 (de) | 2007-03-08 |
EP1437328A4 (en) | 2006-04-05 |
EP1437328B1 (en) | 2007-01-17 |
US20070266934A1 (en) | 2007-11-22 |
CA2436001C (en) | 2009-10-27 |
CA2436001A1 (en) | 2003-06-12 |
DE60217701T2 (de) | 2007-10-25 |
TW200300964A (en) | 2003-06-16 |
US20040058080A1 (en) | 2004-03-25 |
WO2003048041A1 (fr) | 2003-06-12 |
KR20040023589A (ko) | 2004-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7754286B2 (en) | Method of forming a silicon dioxide film | |
US6905939B2 (en) | Process for forming silicon oxide material | |
ATE439028T1 (de) | Verfahren zur herstellung fluorinierter silikon- oxid-schichten unter verwendung von plasma-cvd | |
US4079506A (en) | Method of preparing a dielectric-isolated substrate for semiconductor integrated circuitries | |
US7008551B2 (en) | Low loss optical waveguide device | |
EP1229145B1 (en) | Method of depositing a thick dielectric film | |
JPH09266214A (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
JP3697155B2 (ja) | 二酸化シリコン膜生成方法及び光導波路生成方法 | |
EP1273677A2 (en) | Method of depositing optical films | |
JP3245347B2 (ja) | 光導波路装置の製造方法 | |
JPS617622A (ja) | 半導体装置の製造方法 | |
TW579443B (en) | Oxide structure useable for optical waveguide and method of forming the oxide structure | |
US20020118942A1 (en) | Method for producing an optical waveguide substrate and an optical waveguide substrate | |
JP2623308B2 (ja) | ガラス光導波膜の作製方法 | |
JPH11194221A (ja) | 光導波路の形成方法および光導波路素子 | |
US6402973B1 (en) | Preparation of silicon substrate | |
KR960036155A (ko) | 피.엘.티. 박막 제조방법 | |
KR100277362B1 (ko) | 더미층을 구비한 광도파로 형성방법 및 그 방법에 의한 광도파로 | |
JPH10104451A (ja) | 光導波路用基板及びその作製方法 | |
JPS58115405A (ja) | 厚膜導波路の製造方法 | |
JPH06100320A (ja) | 光デバイスの製造方法 | |
JPH0282614A (ja) | 半導体層選択形成法 | |
JPH01270313A (ja) | 半導体薄膜の製造方法 | |
JP2005084115A (ja) | 半導体装置及びその製造方法 | |
JPH05210022A (ja) | 導波路作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130228 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140408 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160331 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180328 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20200310 Year of fee payment: 15 |