JPS6066443A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6066443A JPS6066443A JP17548183A JP17548183A JPS6066443A JP S6066443 A JPS6066443 A JP S6066443A JP 17548183 A JP17548183 A JP 17548183A JP 17548183 A JP17548183 A JP 17548183A JP S6066443 A JPS6066443 A JP S6066443A
- Authority
- JP
- Japan
- Prior art keywords
- film
- films
- silicon
- sio2
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明は半導体装置の製造方法のうら、特にＳＯｒ （
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｏｎ Ｉｎ５ｕｌａＬｏ
ｒ）技術にががる半導体領域の形成方法に関する。
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｏｎ Ｉｎ５ｕｌａＬｏ
ｒ）技術にががる半導体領域の形成方法に関する。
（ｂｌ 従来技術と問題点 □
絶縁基板上に多結晶半導体膜を被着し、これをレーザア
ニールして結晶膜にする技術が既に開発され、三次元Ｉ
Ｃの形成などに広く応用されている。
ニールして結晶膜にする技術が既に開発され、三次元Ｉ
Ｃの形成などに広く応用されている。
しかしながら、レーザ照射装置の出力に限界があり、膜
厚が十分厚い結晶膜を形成することは大変難しい問題で
ある。例えば、シリコン結晶膜を形成する場合、シリコ
ンの吸収効率の良い可視光レーザが用いられ、通常はア
ルゴンレーザが使用されている。このアルゴンレーザは
レーザ照射装置の中で特に大きな出力が得られ易いもの
であるが、それでもアルゴンレーザによる連続照射装置
の最大出力は精々１８ワット位である。従って、現在で
は膜厚約数１０００人の多結晶シリコン膜を被着し、こ
れをアルゴンレーザによってスキャンニングして結晶化
させている程度で、それより厚い膜厚の半導体膜を形成
することはｆｆ１ｌｆＬい。
厚が十分厚い結晶膜を形成することは大変難しい問題で
ある。例えば、シリコン結晶膜を形成する場合、シリコ
ンの吸収効率の良い可視光レーザが用いられ、通常はア
ルゴンレーザが使用されている。このアルゴンレーザは
レーザ照射装置の中で特に大きな出力が得られ易いもの
であるが、それでもアルゴンレーザによる連続照射装置
の最大出力は精々１８ワット位である。従って、現在で
は膜厚約数１０００人の多結晶シリコン膜を被着し、こ
れをアルゴンレーザによってスキャンニングして結晶化
させている程度で、それより厚い膜厚の半導体膜を形成
することはｆｆ１ｌｆＬい。
一方、膜厚数１０００人程度０蒲く穀摩の半導体結晶膜
ではＭＯ３型半導体素子を形成することはできるが、結
晶膜内にコレクタ、ヘ−ス、エミッタを順次に拡散する
所謂バイポーラ型半導体素子を設りることは困難である
。その際には、数μＩｎの膜厚をもった半導体結晶膜が
必要になる。
ではＭＯ３型半導体素子を形成することはできるが、結
晶膜内にコレクタ、ヘ−ス、エミッタを順次に拡散する
所謂バイポーラ型半導体素子を設りることは困難である
。その際には、数μＩｎの膜厚をもった半導体結晶膜が
必要になる。
また、ＩＣを形成する場合に、絶縁体で完全に分離され
た領域に半導体素子を作成する方式が好ましく、それは
寄生容量を小さくして動作を高速化する利点があるから
である。
た領域に半導体素子を作成する方式が好ましく、それは
寄生容量を小さくして動作を高速化する利点があるから
である。
（Ｃ１発明の目的
本発明は、このような問題点にかんがみ、絶縁膜で分離
され且つ厚い膜厚を有する半導体領域をＳｏｌ技術を応
用して形成する方法を提案するものである。
され且つ厚い膜厚を有する半導体領域をＳｏｌ技術を応
用して形成する方法を提案するものである。
（ｄ） 発明の構成
その目的は、絶縁膜領域を選択的に形成した結晶基板面
に半導体膜をエピタキシャル成長し、更に該半導体膜を
レーザアニールして全面を結晶化する第１の工程、次い
で該半導体結晶膜を選択的に酸化して絶縁膜領域を形成
する第２の工程、かくして第１の工程と第２の工程とを
繰り換えし−で、絶縁膜に包囲された半導体結晶領域を
形成する半導体装置の装造方法によって達成される。
に半導体膜をエピタキシャル成長し、更に該半導体膜を
レーザアニールして全面を結晶化する第１の工程、次い
で該半導体結晶膜を選択的に酸化して絶縁膜領域を形成
する第２の工程、かくして第１の工程と第２の工程とを
繰り換えし−で、絶縁膜に包囲された半導体結晶領域を
形成する半導体装置の装造方法によって達成される。
（Ｑｌ 発明の実施例
以下１図面を参照して実施例によって！ｌ’ｌ’ ｒｉ
ｌｌ ＆こ説明する。
ｌｌ ＆こ説明する。
第１図ないし第６図は本発明にかかる一実施例の形成工
程順断面図である。まず、第１図に示すように結晶面（
１００）をもったシリコン結晶基板１上にリソグラフィ
技術を用いて選択的に島状の二酸化シリコン（ＳｉＣｈ
）股領域２を形成し、その上面に気相成長法によって膜
厚数１０００人のシリコン膜３をエピタキシャル成長す
る。この時、シリコン結晶基板に直接に接して成長した
シリコン膜は結晶面（ｌ ＯＯ）を有する結晶膜になる
が、５ｉ０２膜領域２の上面に被着したシリコン膜は多
結晶膜となる。
程順断面図である。まず、第１図に示すように結晶面（
１００）をもったシリコン結晶基板１上にリソグラフィ
技術を用いて選択的に島状の二酸化シリコン（ＳｉＣｈ
）股領域２を形成し、その上面に気相成長法によって膜
厚数１０００人のシリコン膜３をエピタキシャル成長す
る。この時、シリコン結晶基板に直接に接して成長した
シリコン膜は結晶面（ｌ ＯＯ）を有する結晶膜になる
が、５ｉ０２膜領域２の上面に被着したシリコン膜は多
結晶膜となる。
次いで、第２図に示すように出力１０数ワ・ノドのアル
ゴンレーザを照射しスキャンニングすると、５ｉ０２膜
領域２上の多結晶シリコン膜も結晶化して、シリコン膜
３は全面が結晶面（１００）を有するシリコン結晶膜に
なる。ここに、ＳｉＯ２膜領域２の島状面積は、例えば
２０ ｘ ４０μＩｎ２程度であり、シリコン基板１と
接する面偵も同程度である。
ゴンレーザを照射しスキャンニングすると、５ｉ０２膜
領域２上の多結晶シリコン膜も結晶化して、シリコン膜
３は全面が結晶面（１００）を有するシリコン結晶膜に
なる。ここに、ＳｉＯ２膜領域２の島状面積は、例えば
２０ ｘ ４０μＩｎ２程度であり、シリコン基板１と
接する面偵も同程度である。
ト記が第１の工程である。
次いで、第３図に示ずように５ｉ０２膜領域２−にのシ
リコン結晶膜３を酸化防止膜４で被覆し、高ＩＡ酸化す
るとシリコン基板１と接したシリコン結晶膜は５ｉ０２
膜５に変成する。これが第２の工程である。この酸化防
止膜４としては、例えばりソグラフイ技術を用いてパタ
ーンニングした膜厚１０００人の窒化シリコン膜を用い
る。
リコン結晶膜３を酸化防止膜４で被覆し、高ＩＡ酸化す
るとシリコン基板１と接したシリコン結晶膜は５ｉ０２
膜５に変成する。これが第２の工程である。この酸化防
止膜４としては、例えばりソグラフイ技術を用いてパタ
ーンニングした膜厚１０００人の窒化シリコン膜を用い
る。
次いで、第４図に示すように酸化防止膜４をエツチング
除去した後、その上面に再び気相成長法によって膜ｊ７
数１０００人のシリコンＮｆＡ６をエピタキシャル成長
する。そうすると、シリコン結晶膜３に直接に接して成
長したシリコン膜は結晶面〈１００〉を有する結晶膜に
なるが、５ｉ０２膜領域５の上面に被着したシリコン膜
は多結晶膜である。
除去した後、その上面に再び気相成長法によって膜ｊ７
数１０００人のシリコンＮｆＡ６をエピタキシャル成長
する。そうすると、シリコン結晶膜３に直接に接して成
長したシリコン膜は結晶面〈１００〉を有する結晶膜に
なるが、５ｉ０２膜領域５の上面に被着したシリコン膜
は多結晶膜である。
従って、第５図に示すように再び、アルゴンレーザを照
射しスキャンニングして、５ｉ０２１５３領域５上の多
結晶シリコン膜を結晶化して、シリコン膜６を全面結晶
膜にする。これは第１の工程の繰り換えしである。
射しスキャンニングして、５ｉ０２１５３領域５上の多
結晶シリコン膜を結晶化して、シリコン膜６を全面結晶
膜にする。これは第１の工程の繰り換えしである。
次いで、第６図に示すようにシリコン結晶膜３上に成長
したシリコン結晶膜６を酸化防止膜（図示せず）で被覆
し、高温酸化して５ｉ０２膜５上のシリコン結晶膜６を
５ｉＯ２１欠７に変成する。この工程は第３図で説明し
た第２の］二線の繰り返しである。
したシリコン結晶膜６を酸化防止膜（図示せず）で被覆
し、高温酸化して５ｉ０２膜５上のシリコン結晶膜６を
５ｉＯ２１欠７に変成する。この工程は第３図で説明し
た第２の］二線の繰り返しである。
このようにすれば、膜厚１μｍ程度のシリコン結晶膜３
，６が形成され、周囲は完全に絶縁膜（Ｓｉ０２膜）で
包囲された領域となる。また、さらに膜厚を厚くしよう
とする場合は、」二記の第４図ないし第６図に説明した
第１および第２の工程を再度、繰り返えせばよい。この
ようにして形成したシリコン結晶膜領域に半導体素子を
形成する。
，６が形成され、周囲は完全に絶縁膜（Ｓｉ０２膜）で
包囲された領域となる。また、さらに膜厚を厚くしよう
とする場合は、」二記の第４図ないし第６図に説明した
第１および第２の工程を再度、繰り返えせばよい。この
ようにして形成したシリコン結晶膜領域に半導体素子を
形成する。
そうすれば、厚い膜厚の領域が必要なバイポーラ型半導
体素子を組み込んで、三次元ＩＣを形成することが可能
になる。
体素子を組み込んで、三次元ＩＣを形成することが可能
になる。
（ｆｌ 発明の効果
以上の説明から明らかなように、本発明によれば三次元
ＩＣを構成する半導体素子の型式の制限が除去され、総
てのタイプの半導体素子で立体的なＩＣを形成すること
ができる。従って、ＩＣの高性能化に顕著に寄与するも
のである。
ＩＣを構成する半導体素子の型式の制限が除去され、総
てのタイプの半導体素子で立体的なＩＣを形成すること
ができる。従って、ＩＣの高性能化に顕著に寄与するも
のである。
第１図〜第６図は本発明にかかる形成工程順断面図であ
る。 図中、１はシリコン結晶基板、２は島状の５ｉ０２膜（
絶縁膜）、３．６はエピタキシャル成長したシリコン膜
、４は酸化防止膜、５．７はシリコン膜から変成した５
ｉ０２膜を示している。 第 １ｍ 第４図 第 ５ＷＪ １Ｂ ６図
る。 図中、１はシリコン結晶基板、２は島状の５ｉ０２膜（
絶縁膜）、３．６はエピタキシャル成長したシリコン膜
、４は酸化防止膜、５．７はシリコン膜から変成した５
ｉ０２膜を示している。 第 １ｍ 第４図 第 ５ＷＪ １Ｂ ６図
Claims (1)
- 絶縁膜領域を選択的に形成した結晶基板面に半導体膜を
エピタキシャル成長し、更に該半導体膜をレーザアニー
ルして全面を結晶化する第１の工程、次いで該半導体結
晶膜を選択的に酸化して絶縁膜領域を形成する第２の工
程、かくし°ｃ第１の工程と第２の工程とを繰り換えし
て、絶縁膜に包囲された半導体結晶領域を形成してなる
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17548183A JPS6066443A (ja) | 1983-09-21 | 1983-09-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17548183A JPS6066443A (ja) | 1983-09-21 | 1983-09-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6066443A true JPS6066443A (ja) | 1985-04-16 |
Family
ID=15996790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17548183A Pending JPS6066443A (ja) | 1983-09-21 | 1983-09-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6066443A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003048041A1 (fr) * | 2001-12-06 | 2003-06-12 | Kst World Corp. | Procede permettant de former une couche de dioxyde de silicium |
-
1983
- 1983-09-21 JP JP17548183A patent/JPS6066443A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003048041A1 (fr) * | 2001-12-06 | 2003-06-12 | Kst World Corp. | Procede permettant de former une couche de dioxyde de silicium |
| US7754286B2 (en) | 2001-12-06 | 2010-07-13 | Kst World Corp. | Method of forming a silicon dioxide film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4277884A (en) | Method for forming an improved gate member utilizing special masking and oxidation to eliminate projecting points on silicon islands | |
| JPS6066443A (ja) | 半導体装置の製造方法 | |
| JP2793460B2 (ja) | Ｓｏｉ構造の製造方法 | |
| JPH0669430A (ja) | 半導体装置の製造方法 | |
| JPH05152427A (ja) | 半導体装置の製造方法 | |
| JPS62262431A (ja) | 半導体装置の製造方法 | |
| JP2674039B2 (ja) | 半導体装置の製造方法 | |
| JPH03233938A (ja) | 薄膜トランジスタの製造方法 | |
| JPS60117708A (ja) | 半導体装置の製造方法 | |
| JPS61114514A (ja) | 半導体装置の製造方法 | |
| JPS61230368A (ja) | 半導体装置の製造方法 | |
| JPH01120058A (ja) | Ｓｏｉ構造の素子分離方法 | |
| JPS61179522A (ja) | 半導体装置の製造方法 | |
| JPS62217660A (ja) | 半導体装置の製造方法 | |
| JPS6229178A (ja) | 半導体装置の製造方法 | |
| JPS63198372A (ja) | 半導体装置 | |
| JPS58158928A (ja) | 絶縁基板上半導体装置の製造方法 | |
| JPH0758128A (ja) | 半導体デバイスの製造方法 | |
| JPH01186659A (ja) | 半導体装置の製造方法 | |
| JPH05347457A (ja) | 半導体装置の製法 | |
| JPH01251659A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS6260233A (ja) | 半導体装置の製造方法 | |
| JPS62196873A (ja) | 半導体素子の製造方法 | |
| JPH0399421A (ja) | Ｓｏｉ構造の形成方法 | |
| JPH01212466A (ja) | 薄膜半導体装置の製造方法 |