KR100769833B1 - 반도체 소자 제조 방법 - Google Patents

반도체 소자 제조 방법 Download PDF

Info

Publication number
KR100769833B1
KR100769833B1 KR1020060076588A KR20060076588A KR100769833B1 KR 100769833 B1 KR100769833 B1 KR 100769833B1 KR 1020060076588 A KR1020060076588 A KR 1020060076588A KR 20060076588 A KR20060076588 A KR 20060076588A KR 100769833 B1 KR100769833 B1 KR 100769833B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
substrate
process chamber
ions
plasma
Prior art date
Application number
KR1020060076588A
Other languages
English (en)
Inventor
김상철
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060076588A priority Critical patent/KR100769833B1/ko
Priority to US11/838,816 priority patent/US20080035061A1/en
Application granted granted Critical
Publication of KR100769833B1 publication Critical patent/KR100769833B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 기판을 포함하는 공정 챔버 내에 유입되는 제 1 플라즈마 가스에 의하여 상기 반도체 기판이 비정질화되는 단계와, 상기 공정 챔버에 불활성 가스를 유입하여 상기 공정 챔버를 퍼징하는 단계, 및 상기 공정 챔버에 유입되는 제 2 플라즈마 가스에 의하여 상기 반도체 기판상에 형성된 불순물을 제거하는 단계를 포함하는 반도체 소자 제조 방법을 개시한다. PAI공정과 클리닝 공정을 하나의 공정에서 진행하므로 공정 효율이 증가하고, 수소 이온에 의한 클리닝 공정은 반도체 기판 표면의 손상을 감소시킨다.
실리사이드, PAI(pre amorphorus implant)공정, 플라즈마

Description

반도체 소자 제조 방법{a method of fabricating semiconductor device}
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 반도체 소자 제조 방법을 나타내는 반도체 기판의 단면도.
도 2는 본 발명의 일 실시예에 따른 방법으로 반도체 소자를 제조하는 장치의 블록도.
도 3은 본 발명의 일 실시예에서 공정 가스를 부분적으로 이온화시키는 RF방식의 원격 플라즈마 발생기의 작동 원리를 나타내는 개략도.
<도면의 주요 부분의 부호에 대한 설명>
100: 반도체 기판 110: 게이트
200: 공정 챔버 210: 원격 플라즈마 발생기
220: 가속기
본 발명은 반도체 소자 제조 방법에 관한 것으로, 보다 상세하게는 PAI(pre amorphouriziaion implantation) 공정을 포함하는 반도체 소자 제조 방법에 관한 것이다.
일반적으로, 반도체 소자 제조 공정에서는, 특히 로직(logic)소자 제조공정에서는 소자의 동작속도가 매우 중요한 요소로 작용하기 때문에 저항 감소를 위하여 실리사이드(silicide)공정이 적용되고 있다. 실리사이드 공정은 금속을 증착한 후 열공정을 실시하여 금속 실리사이드층이 기판에 형성된다.
머신 비전(machine vision)으로 광학영상을 전기신호로 변환시키는 소자인 CMOS(complementary metal oxide silicate) 이미지 센서도 반도체 기판상에 빛을 조사받는 화소 영역을 제외한 주변부 영역에 대하여 상기 실리사이드 공정이 진행된다.
게이트 전극이 적층된 기판에 상기 실리사이드 공정이 진행되기 전 PAI(pre amorphouriziaion implantation)공정과 클리닝 공정이 진행된다.
PAI 공정은 게르마늄이나 질소이온을 기판에 임플란트시킴으로써 응집된 Si 를 비정질화(amorphous)시키는 공정이다.
클리닝 공정은 상기 PAI공정 후 기판상에 잔류하는 산화막 등과 같은 불순물을 제거하는 공정으로 습식 또는 건식 방식으로 진행된다.
습식 공정은 공정 후 기판의 표면에 수분이 흡착되는 문제가 있으므로 아르곤 이온을 이용하여 불순물을 제거하는 건식 방식이 널리 사용된다.
하지만, 상기 건식 방식에 의한 클리닝 공정도 가속되는 아르곤 이온에 의한 기판 표면의 손상이 발생하고, 상기 PAI공정과 상기 클리닝 공정을 별도로 진행을 하여야 하므로, 긴 공정 시간이 요구된다.
따라서 상기 문제를 해결하기 위한 본 발명의 기술적 과제는 기판 표면의 손상이 발생하지 않으며 하나의 챔버에서 PAI공정과 클리닝 공정을 진행하는 반도체 소자 제조 방법을 제공하는 데 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예를 따른 반도체 소자 제조 방법은 반도체 기판을 포함하는 공정 챔버 내에 유입되는 제 1 플라즈마 가스에 의하여 상기 반도체 기판이 비정질화되는 단계와, 상기 공정 챔버에 불활성 가스를 유입하여 상기 공정 챔버를 퍼징하는 단계, 및 상기 공정 챔버에 유입되는 제 2 플라즈마 가스에 의하여 상기 반도체 기판상에 형성된 불순물을 제거하는 단계를 포함한다.
상기 공정들은 하나의 챔버에서 진행이 되므로 PAI를 진행하는 챔버로부터 클리닝 공정을 진행하는 다른 챔버로 웨이퍼를 운송할 필요가 없으므로, 공정 시간의 단축과 같은 효과를 발생시킬 수 있다.
이하 도면을 이용하여 본 발명의 일 실시예를 따른 반도체 소자 제조 방법을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자 제조 방법을 나타내는 반도체 기판의 단면도이다.
도 1a를 참조하면, 반도체 기판(100) 및 상기 기판(100)상에 형성된 게이트 전극(110) 과 상기 게이트 전극(110)의 측벽에 형성된 스페이서(120)가 개시된다.
상기 반도체 기판(100)에 PAI 공정이 진행되는데, 먼저 반도체 기판(100)이 공정 챔버 내부에 제공되고, 제 1 플라즈마 이온이 유입된다. 본 발명의 바람직한 일 실시예에서 상기 제 1 플라즈마 이온은 게르마늄 이온(Ge+)을 사용하였다. 하지만 공정의 필요에 따라 상기 제 1 플라즈마 이온으로 질소 이온등과 같은 다른 종류의 이온이 사용될 수 있으며, 본 발명의 범위가 상기 게르마늄 이온(Ge+)에 한정되지 않는다.
상기 게르마늄 이온(Ge+)은 하기 설명되는 이온 주입 장치의 가속기에 의하여 가속되어 상기 공정 챔버에 유입되기 때문에 상기 반도체 기판(100)과 충돌하게 된다.
상기 게르마늄 이온의 충돌에 의하여 기판의 응축된 Si 구조는 비정질화(amorphous)의 구조를 갖게 되고, 실리사이드 형성시 저항을 낮출 수 있다.
도 1b를 참조하면, 상기 PAI 공정 후 상기 공정챔버에 아르곤(Ar) 가스가 유입되어 상기 공정 챔버를 퍼징(purging)한다. 이로써 상기 공정 챔버내에 잔류하는 불순물등이 제거되어 상기 공정 챔버는 하기의 새로운 공정을 진행할 준비를 마치게 된다.
도 1c를 참조하면, 상기 공정 챔버에 제 2 플라즈마 이온이 유입된다. 본 발명의 일 실시예에서 상기 제 2 플라즈마 이온으로 수소이온(H+), 상기 제 2 플라즈 마 이온을 유입시키는 캐리어 가스로는 아르곤(Ar)가스가 사용되었다.
상기 제 2 플라즈마 이온인 수소 이온은 반도체 기판(200)과 반응하여 상기 기판상에 형성된 불순물인 산화막 등과 반응하게 된다.
상기 산화막과 반응한 수소 이온은 상기 산화막을 수분(H2O)형태로 바꾸어 기판으로부터 제거한다. 이로써 기판상의 산화막을 제거하는 클리닝 공정이 완료된다.
상기 기판과 충돌하여 반응하는 수소 이온은 종래의 아르곤 이온에 비하여 질량이 상대적으로 적으므로 가속하는 에너지에 의하여 반도체 기판(200)의 표면이 손상하는 정도가 종래의 아르곤 이온보다 상대적으로 적다. 또한 산화막의 산소와 결합하여 수분(H2O)의 형태로 상기 산화막을 기판으로부터 제거한다.
본 발명의 일 실시예에서 제공되는 플라즈마 이온은 공정이 진행되는 공정 챔버와 분리된 별도의 원격 플라즈마 발생기(Remote plasma generator) 및 발생한 플라즈마 이온을 가속시키는 가속기(accelerator)를 포함하는 데 이하 도면을 이용하여 상세히 설명한다.
도 2는 본 발명의 바람직한 일 실시예에 따른 방법으로 반도체를 제조하는 장치의 블록도이다.
도 2를 참조하면, 유입되는 가스를 내부에서 플라즈마화 시키는 원격 플라즈마 발생기(Remote plasma generator, 210)와, 상기 플라즈마 발생기(210)와 연결되어 상기 플라즈마화된 가스를 가속시키는 가속기(accellerator, 220) 및 상기 가속 기(220)로부터 플라즈마 가스를 제공받는 공정 챔버(200)가 개시된다.
상기 플라즈마 발생기(210)는 PAI 공정 및 클리닝 공정에 필요한 가스가 유입되는 유입부(230)를 포함하고, 상기 유입부(230)를 통하여 유입되는 가스를 RF방식으로 플라즈마화 시킨다.
본 발명의 일 실시예를 따르면, PAI 공정 단계에서 게르마늄 이온을 상기 플라즈마 발생기(210)에서 발생시키고, 클리닝 공정 단계에서 실란 가스(SiH4)나 암모니아 가스(NH3)를 반응가스로 하여 수소 이온(H+)을 발생시킨다.
상기 플라즈마 발생기(210)에서 발생한 플라즈마 이온들은 가속기(220)를 거치면서 상기 가속기(220)에 인가되는 전기장에 의하여 일정한 속도를 갖게 된다. 일정한 속도 에너지를 갖는 플라즈마 이온들은 이후 공정 챔버(200)로 유입되어 상술한 PAI공정과 클리닝 공정을 진행한다.
상기 PAI 공정의 경우 1,000 전자볼트 내지 40,000 전자볼트의 범위로 가속시킨다. 만약 상기 범위보다 적은 경우 이온이 기판에 충분한 속도로 충돌하지 못하므로 기판의 비정질화 효과가 충분하지 못하게 되고, 상기 범위보다 큰 경우 기판의 손상이 발생한다.
또한 클리닝 공정의 경우 100 전자볼트 내지 1,000 전자볼트의 범위에서 가속을 시킨다. 만약 상기 범위보다 낮은 경우 기판에 존재하는 불순물을 효율적으로 제거하지 못하고 상기 범위보다 큰 경우 기판의 손상이 발생한다.
본 발명의 일 실시예에서 유입되는 가스를 이온화시키는 원격 플라즈마 발생 기(Remote plasma generator)를 이하 도면을 이용하여 상세히 설명한다.
도 3은 본 발명의 일 실시예에서 공정 가스를 부분적으로 이온화시키는 RF방식의 원격 플라즈마 발생기의 작동 원리를 나타내는 개략도이다.
도 3을 참조하면, RF(rapid frequency)의 교류 전원(310)이 상기 원격 플라즈마 발생기(300) 내의 애노드(anode) 및 캐소드(cathode)로 구성된 전극(320)에 인가된다. 인가되는 교류 전압에 의하여 질량이 전자보다 상대적으로 더 커서 유동이 더 어려운 가스의 양이온으로부터 유동이 상대적으로 쉬운 전자가 떨어져 나간다. 이로써 공정 가스는 양이온과 음이온으로 분리된 플라즈마 상태가 된다.
이후 전기장을 갖는 가속기를 거치면서 상기 양이온은 일정한 속도를 갖게 되고 공정 챔버로 유입되어 반도체 기판과 반응한다.
본 발명의 일 실시예에 따른 반도체 소자 제조 방법은 하나의 챔버에서 두개의 공정을 진행하므로 공정의 효율 및 제조 수율이 향상된다. 또한 수소 이온을 클리닝 공정에 사용하므로 종래의 아르곤 이온에 의한 클리닝 공정보다 더 안정적인 반도체 소자를 형성할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예들에서 구체적으로 기술되었으나, 상기한 실시예들은 본 발명을 예시하기 위한 것으로 본 발명을 한정하지 않는다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가지는 자들이 본 발명의 기술적 사상의 범위 내에서 본 발명의 변형 또는 변경이 가능하다.
본 발명의 일 실시예에 따른 반도체 소자 제조 방법에 의하여 별도의 PAI공 정과 클리닝 공정을 하나의 공정단계에서 진행하여 공정시간이 단축된다. 또한 수소 이온을 이용하는 클리닝 공정은 기판 표면의 손상을 감소시킨다. 이로써 향상된 동작 특성을 갖는 반도체 소자의 제조가 가능하다.

Claims (5)

  1. 반도체 기판을 포함하는 공정 챔버 내에 유입되는 제 1 플라즈마 가스에 의하여 상기 반도체 기판이 비정질화되는 단계;
    상기 공정 챔버에 불활성 가스를 유입하여 상기 공정 챔버를 퍼징하는 단계; 및
    상기 공정 챔버에 제 2 플라즈마 가스를 유입하는 단계; 및
    상기 제 2 플라즈마 가스를 100 전자볼트 내지 1000 전자볼트의 에너지로 가속시켜 반도체 기판 상에 형성된 불순물을 제거하는 단계를 포함하는 반도체 소자 제조 방법.
  2. 제 1항에 있어서, 상기 제 1 플라즈마 가스는 게르마늄 이온을 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  3. 제 1항에 있어서, 제 2 플라즈마 가스는 수소 이온을 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  4. 제 1항에 있어서, 상기 반도체 기판을 비정질화 하는 단계는 상기 제 1 플라즈마 가스를 1000 전자볼트 내지 4000 전자볼트의 에너지로 상기 반도체 기판에 이 온 주입하여 상기 반도체 기판을 비정질화 하는 것을 특징으로 하는 반도체 소자 제조 방법.
  5. 삭제
KR1020060076588A 2006-08-14 2006-08-14 반도체 소자 제조 방법 KR100769833B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060076588A KR100769833B1 (ko) 2006-08-14 2006-08-14 반도체 소자 제조 방법
US11/838,816 US20080035061A1 (en) 2006-08-14 2007-08-14 Fabricating A Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060076588A KR100769833B1 (ko) 2006-08-14 2006-08-14 반도체 소자 제조 방법

Publications (1)

Publication Number Publication Date
KR100769833B1 true KR100769833B1 (ko) 2007-10-23

Family

ID=38815712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060076588A KR100769833B1 (ko) 2006-08-14 2006-08-14 반도체 소자 제조 방법

Country Status (2)

Country Link
US (1) US20080035061A1 (ko)
KR (1) KR100769833B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022020496A1 (en) * 2020-07-21 2022-01-27 Applied Materials, Inc. Ion implantation for reduced hydrogen incorporation in amorphous silicon

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050113423A (ko) * 2004-05-28 2005-12-02 삼성전자주식회사 원자층 적층 방식의 박막 형성방법 및 이를 이용한 반도체소자의 커패시터 형성방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0752718B2 (ja) * 1984-11-26 1995-06-05 株式会社半導体エネルギー研究所 薄膜形成方法
DE69229590T2 (de) * 1991-11-08 2000-03-30 Canon Kk Schichtförmiger Festkörperbildsensor und Verfahren zu seiner Herstellung
DE4200235C1 (ko) * 1992-01-08 1993-05-06 Hoffmeister, Helmut, Dr., 4400 Muenster, De
JP3609131B2 (ja) * 1994-12-06 2005-01-12 株式会社半導体エネルギー研究所 イオンドーピング装置のクリーニング方法
US6228751B1 (en) * 1995-09-08 2001-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6255731B1 (en) * 1997-07-30 2001-07-03 Canon Kabushiki Kaisha SOI bonding structure
US6750149B2 (en) * 1998-06-12 2004-06-15 Matsushita Electric Industrial Co., Ltd. Method of manufacturing electronic device
JP3658257B2 (ja) * 1998-12-24 2005-06-08 キヤノン株式会社 洗浄方法及び洗浄装置及び電子写真感光体及び電子写真感光体の製造方法
JP3088721B1 (ja) * 1999-08-11 2000-09-18 キヤノン販売株式会社 不純物処理装置及び不純物処理装置のクリーニング方法
JP2001147424A (ja) * 1999-11-19 2001-05-29 Hitachi Ltd 導電性薄膜形成用の絶縁基板およびこの絶縁基板を用いた液晶表示素子
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
JP2002246310A (ja) * 2001-02-14 2002-08-30 Sony Corp 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
US7084070B1 (en) * 2001-03-30 2006-08-01 Lam Research Corporation Treatment for corrosion in substrate processing
JP2004158487A (ja) * 2002-11-01 2004-06-03 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP5072184B2 (ja) * 2002-12-12 2012-11-14 株式会社半導体エネルギー研究所 成膜方法
EP1596427A4 (en) * 2003-02-19 2009-06-10 Panasonic Corp PROCESS FOR INTRODUCING CONTAMINATION
WO2005020306A1 (ja) * 2003-08-25 2005-03-03 Matsushita Electric Industrial Co., Ltd. 不純物導入層の形成方法及び被処理物の洗浄方法並びに不純物導入装置及びデバイスの製造方法
EP1667214B1 (en) * 2003-09-10 2012-03-21 Shin-Etsu Handotai Co., Ltd. Method for cleaning a multilayer substrate and method for bonding substrates and method for producing bonded wafer
JP5042517B2 (ja) * 2006-04-10 2012-10-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20080289650A1 (en) * 2007-05-24 2008-11-27 Asm America, Inc. Low-temperature cleaning of native oxide

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050113423A (ko) * 2004-05-28 2005-12-02 삼성전자주식회사 원자층 적층 방식의 박막 형성방법 및 이를 이용한 반도체소자의 커패시터 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022020496A1 (en) * 2020-07-21 2022-01-27 Applied Materials, Inc. Ion implantation for reduced hydrogen incorporation in amorphous silicon

Also Published As

Publication number Publication date
US20080035061A1 (en) 2008-02-14

Similar Documents

Publication Publication Date Title
JP2919254B2 (ja) 半導体装置の製造方法および形成装置
CN101023201B (zh) 用于最优化等离子体处理***中的大气等离子体的装置
CN101490810B (zh) 光刻胶剥除室和在基片上蚀刻光刻胶的方法
US9553174B2 (en) Conversion process utilized for manufacturing advanced 3D features for semiconductor device applications
JP5116357B2 (ja) シリコン層へのドーパント元素の導入方法、ポリシリコン太陽電池の製造方法、ポリシリコン型薄膜トランジスタの製造方法
JPH07153769A (ja) 半導体集積回路装置の製造方法および製造装置
JP2005322780A (ja) 太陽電池
KR20210024658A (ko) 나노와이어들을 위한 선택적인 에칭
KR100769833B1 (ko) 반도체 소자 제조 방법
CN102073227A (zh) 光刻胶的去除方法
CN101894799B (zh) 提高nmos晶体管电子迁移率的方法
JP5681354B2 (ja) Ｓｏｉ基板の作製方法
CN105702575A (zh) 半导体器件制造方法
CN101593669B (zh) 等离子体处理腔室中原位紫外线处理方法及应力氮化硅膜的形成方法
CN101197324A (zh) Cmos器件应力膜的形成方法和cmos器件
JP5642427B2 (ja) プラズマ処理方法
CN105895649A (zh) 一种通过改变sab膜质降低cis器件噪声的方法
JP2010010578A (ja) 半導体装置及びその製造方法
JP2013026265A (ja) プラズマ処理方法、プラズマ処理装置、及び、半導体装置の製造方法
WO2006025164A1 (ja) 半導体装置の製造方法
CN103794503A (zh) Mos晶体管的制作方法
JP3290186B2 (ja) 太陽電池装置の製造方法
JP2002134511A (ja) 半導体基板の製造方法および固体撮像装置の製造方法
CN116845027B (zh) 一种fd-soi衬底的制备方法及soi器件
JP7264012B2 (ja) エピタキシャルシリコンウェーハのパッシベーション効果評価方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee