KR100572824B1 - Method for fabricating a substrate for LCD - Google Patents

Method for fabricating a substrate for LCD Download PDF

Info

Publication number
KR100572824B1
KR100572824B1 KR1020010071161A KR20010071161A KR100572824B1 KR 100572824 B1 KR100572824 B1 KR 100572824B1 KR 1020010071161 A KR1020010071161 A KR 1020010071161A KR 20010071161 A KR20010071161 A KR 20010071161A KR 100572824 B1 KR100572824 B1 KR 100572824B1
Authority
KR
South Korea
Prior art keywords
layer
metal layer
substrate
gate
liquid crystal
Prior art date
Application number
KR1020010071161A
Other languages
Korean (ko)
Other versions
KR20030040740A (en
Inventor
김현배
김성희
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010071161A priority Critical patent/KR100572824B1/en
Publication of KR20030040740A publication Critical patent/KR20030040740A/en
Application granted granted Critical
Publication of KR100572824B1 publication Critical patent/KR100572824B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명은 액정표시장치에 관한 것으로, 특히 액정표시장치용 어레이기판의 제조방법에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a method of manufacturing an array substrate for a liquid crystal display device.

어레이기판에 데이터배선과 소스 및 드레인전극을 형성하는 공정 중, 몰리브덴(Mo)으로 형성한 금속층 상부에 알루미늄 합금(AlNd)을 미소(약 200∼300Å)하게 증착한다.During the process of forming the data wiring and the source and drain electrodes on the array substrate, aluminum alloy (AlNd) is minutely deposited on the metal layer formed of molybdenum (Mo) (about 200 to 300 kV).

이와 같이 하면, 상기 금속층 상부에 포토레지스트를 도포하기 위한 대기시간 동안, 상기 몰리브덴의 표면이 산화하여 포토레지스트 코팅불량이 발생하는 것을 방지할 수 있다.In this manner, during the waiting time for applying the photoresist on the metal layer, the surface of the molybdenum may be oxidized to prevent the photoresist coating defect from occurring.

따라서, 포토레지스트 코팅불량에 의한 구성요소의 패턴불량을 방지 할 수 있다.
Therefore, it is possible to prevent the pattern defect of the component due to the poor photoresist coating.

Description

액정표시장치용 어레이기판 제조방법{Method for fabricating a substrate for LCD} Manufacturing method of array substrate for liquid crystal display device {Method for fabricating a substrate for LCD}             

도 1은 일반적인 액정표시장치를 개략적으로 도시한 도면이고,1 is a view schematically showing a general liquid crystal display device,

도 2는 액정표시장치용 어레이기판의 한 화소에 해당하는 부분을 도시한 개략적인 평면도이고,2 is a schematic plan view showing a portion corresponding to one pixel of an array substrate for a liquid crystal display device;

도 3a 내지 도 3e는 도 2의 Ⅲ-Ⅲ을 따라 절단하여 종래의 공정순서에 따라 도시한 공정 단면도이고,3A to 3E are sectional views taken along the line III-III of FIG. 2 and shown in a conventional process sequence.

도 4a 내지 도 4b는 도 2의 Ⅲ-Ⅲ을 따라 절단하여 종래의 일부 공정순서를 도시한 도면이고,4A to 4B are views showing a conventional process sequence by cutting along III-III of FIG. 2,

도 5a 내지 도 5g는 도 2의 Ⅲ-Ⅲ을 따라 절단하여 본 발명의 공정순서에 따라 도시한 공정 단면도이다.
5A through 5G are cross-sectional views taken along the line III-III of FIG. 2 and shown in the process sequence of the present invention.

<도면의 주요부분에 대한 간단한 설명><Brief description of the main parts of the drawing>

100 : 기판 102 : 게이트배선100: substrate 102: gate wiring

104 : 게이트전극 106 : 게이트 절연막104: gate electrode 106: gate insulating film

108 : 액티브층 110 : 오믹 콘택층 108: active layer 110: ohmic contact layer                 

112 : 제 1 금속층 114 : 제 2 금속층112: first metal layer 114: second metal layer

116 : 포토레지스트층
116 photoresist layer

본 발명은 액정표시장치(LCD)에 관한 것으로 특히, 액정표시장치용 어레이기판의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display (LCD), and more particularly, to a method of manufacturing an array substrate for a liquid crystal display.

일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.In general, the driving principle of the liquid crystal display device uses the optical anisotropy and polarization of the liquid crystal. Since the liquid crystal is thin and long in structure, the liquid crystal has directivity in the arrangement of molecules, and the direction of the molecular arrangement can be controlled by artificially applying an electric field to the liquid crystal.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상을 표시한다.Therefore, if the molecular arrangement direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light is refracted in the molecular arrangement direction of the liquid crystal by optical anisotropy to display an image.

상기 액정표시장치는 공통전극이 형성된 컬러필터 기판(상부기판)과 화소전극이 형성된 어레이기판(하부기판)과, 상부 및 하부기판 사이에 충진된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로 투과율과 개구율 등의 특성이 우수하다.The liquid crystal display includes a color filter substrate (upper substrate) on which a common electrode is formed, an array substrate (lower substrate) on which a pixel electrode is formed, and a liquid crystal filled between upper and lower substrates. It is excellent in the characteristics such as transmittance and aperture ratio in such a way that the liquid crystal is driven by an electric field applied up and down the pixel electrode.

도 1은 액정표시장치를 개략적으로 도시한 도면이다.1 is a view schematically showing a liquid crystal display device.

도시한 바와 같이, 액정표시장치는 블랙매트릭스(6)와 서브컬러필터(적, 녹, 청)(8)를 포함한 컬러필터(7)와, 컬러필터 상에 투명한 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(17)과 스위칭소자(T)를 포함한 어레이배선이 형성된 하부기판(22)으로 구성되며, 상기 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진 되어있다.As shown, the liquid crystal display includes a color filter 7 including a black matrix 6 and a sub-color filter (red, green, blue) 8 and an upper portion on which a transparent common electrode 18 is formed on the color filter. And a lower substrate 22 having an array wiring including a substrate 5, a pixel region P and a pixel electrode 17 formed on the pixel region, and a switching element T. The upper substrate 5 and The liquid crystal 14 is filled between the lower substrates 22.

상기 하부기판(22)은 어레이기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.The lower substrate 22 is also referred to as an array substrate, and the thin film transistor T, which is a switching element, is positioned in a matrix type, and the gate wiring 13 and the data wiring 15 passing through the plurality of thin film transistors cross each other. Is formed.

상기 화소영역(P)은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이다. 상기 화소영역(P)상에 형성되는 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다. The pixel area P is an area defined by the gate line 13 and the data line 15 intersecting each other. The pixel electrode 17 formed on the pixel region P uses a transparent conductive metal having relatively high light transmittance, such as indium-tin-oxide (ITO).

이하, 도 2는 일반적인 액정표시장치용 어레이기판의 일부를 도시한 도면이다.2 is a view showing a part of a general array substrate for a liquid crystal display device.

도시한 바와 같이, 액정표시장치용 어레이기판(22)은 서로 이격하여 가로방향으로 연장 형성된 게이트배선(13)과 상기 게이트배선(13)의 임의의 영역에서 돌출 형성된 게이트 전극(31)이 형성된다.As shown in the drawing, the array substrate 22 for the liquid crystal display device has a gate line 13 formed to be spaced apart from each other and a gate electrode 31 protruding from an arbitrary region of the gate line 13. .

또한, 상기 게이트 배선(13)과 교차하여 화소영역(P)을 정의하는 다수의 데이터배선(15)이 형성된다.In addition, a plurality of data lines 15 are formed to intersect the gate line 13 to define the pixel area P.

상기 각 배선의 교차지점에는 게이트전극(31)과 액티브층(34)과 소스전극 및 드레인전극(38,40)을 포함한 박막트랜지스터(T)가 구성된다. The thin film transistor T including the gate electrode 31, the active layer 34, the source electrode, and the drain electrodes 38 and 40 is formed at the intersections of the wirings.                         

상기 화소영역(P)에는 상기 드레인전극(40)과 접촉하는 동시에 상기 게이트 배선(13)의 일부 상부에 연장 형성된 화소전극(17)이 형성된다.In the pixel region P, a pixel electrode 17 is formed to be in contact with the drain electrode 40 and to extend over a portion of the gate line 13.

이하, 도 3a 내지 도 3e를 참조하여 종래의 액정표시장치용 어레이기판의 제조방법을 설명한다.Hereinafter, a method of manufacturing a conventional array substrate for a liquid crystal display device will be described with reference to FIGS. 3A to 3E.

도 3a 내지 도 3e는 도 2의 Ⅲ-Ⅲ을 따라 절단하여 공정 순서에 따라 도시한 공정 단면도이다.3A to 3E are cross-sectional views illustrating a process sequence by cutting along line III-III of FIG. 2.

먼저, 도 3a에 도시한 바와 같이, 투명한 절연기판(22)상에 알루미늄(Al), 알루미늄 합금을 포함하는 저 저항 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 게이트 배선(13)과 게이트 전극(31)을 형성한다.First, as shown in FIG. 3A, one selected from a group of low resistance conductive metals including aluminum (Al) and an aluminum alloy is deposited and patterned on the transparent insulating substrate 22 to form the gate wiring 13 and the gate electrode. (31) is formed.

다음으로, 상기 게이트배선(13)과 게이트 전극(31)이 형성된 기판(22)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함한 무기절연 물질 그룹 중 선택된 하나를 증착하여 제 1 절연막인 게이트 절연막(32)을 형성한다.Next, one selected from the group of inorganic insulating materials including silicon nitride (SiN X ) and silicon oxide (SiO 2 ) is deposited on the entire surface of the substrate 22 on which the gate wiring 13 and the gate electrode 31 are formed. The gate insulating film 32 which is one insulating film is formed.

다음으로, 도 3b에 도시한 바와 같이, 상기 게이트 전극(31) 상부의 게이트 절연막(32)상에 아일랜드(island)형상으로 적층된 액티브층(34)과 오믹 콘택층(36)을 형성한다.Next, as shown in FIG. 3B, an active layer 34 and an ohmic contact layer 36 stacked in an island shape are formed on the gate insulating layer 32 on the gate electrode 31.

상기 액티브층(34)은 일반적으로 수소를 포함하는 비정질 실리콘(a-Si:H)으로 형성하며, 상기 오믹 콘택층(36)은 n+ 또는 p+의 불순물을 포함하는 불순물 비정질 실리콘으로 형성한다. The active layer 34 is generally formed of amorphous silicon (a-Si: H) including hydrogen, and the ohmic contact layer 36 is formed of impurity amorphous silicon including impurities of n + or p +.

다음으로, 도 3c에 도시한 바와 같이, 상기 액티브층(34)과 오믹 콘택층(36) 이 형성된 기판(22)의 전면에 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti)등을 포함하는 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 오믹콘택층(36)과 접촉하는 소스전극 및 드레인전극(38,40)을 형성하는 동시에, 상기 소스전극(38)과 연결되는 데이터배선(15)을 형성한다.Next, as shown in FIG. 3C, chromium (Cr), tungsten (W), molybdenum (Mo), and titanium () are formed on the entire surface of the substrate 22 on which the active layer 34 and the ohmic contact layer 36 are formed. And depositing and patterning a selected one of the conductive metal groups including Ti) to form source and drain electrodes 38 and 40 in contact with the ohmic contact layer 36, and at the same time, The data line 15 to be connected is formed.

동시에, 상기 게이트 배선(13)의 일부 상부에 아일랜드 형상의 소스/드레인 금속층(42)을 형성한다. 상기 소스/드레인 금속층(42)은 하부의 게이트배선(13)의 일부와 함께 스토리지 캐패시터(storage capacitor)를 구성한다.At the same time, an island-shaped source / drain metal layer 42 is formed on a portion of the gate line 13. The source / drain metal layer 42 forms a storage capacitor along with a portion of the lower gate wiring 13.

전술한 구성에서, 상기 소스전극(38)과 드레인전극(40)은 소정간격 이격되며, 상기 이격된 공간사이로 노출된 오믹콘택층(36)은 식각되어 하부의 액티브층(34)이 노출된다. 이때 상기 더미패턴의 오믹콘택층(36) 또한 제거된다.In the above configuration, the source electrode 38 and the drain electrode 40 are spaced apart from each other by a predetermined interval, and the ohmic contact layer 36 exposed between the spaced spaces is etched to expose the lower active layer 34. At this time, the ohmic contact layer 36 of the dummy pattern is also removed.

상기 액티브층(34)은 상기 소스 및 드레인전극(38,40)사이에 캐리어(carrier)가 전송되는 액티브채널(active channel)의 기능을 하게 된다.  The active layer 34 functions as an active channel through which carriers are transmitted between the source and drain electrodes 38 and 40.

다음으로, 도 3d에 도시한 바와 같이, 상기 데이터 배선(15)등이 형성된 기판(22)의 전면에 벤조사이클로부텐(BCB)과 아크릴(Acryl)계 수지(resin)를 포함한 투명한 유기절연 물질그룹 중 선택된 하나를 도포하거나, 경우에 따라서는 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함한 무기절연물질 그룹 중 선택된 하나를 증착하여 보호막(46)을 형성한다.Next, as shown in FIG. 3D, a transparent organic insulating material group including benzocyclobutene (BCB) and an acrylic resin (resin) on the entire surface of the substrate 22 on which the data line 15 and the like are formed. The protective film 46 is formed by coating one selected from among, or optionally, depositing one selected from the group of inorganic insulating materials including silicon nitride (SiN X ) and silicon oxide (SiO 2 ).

상기 보호막(46)을 패턴하여 상기 드레인전극(40)의 일부를 노출하는 드레인 콘택홀(48)과, 상기 소스/드레인 금속층(42)의 일부를 노출하는 스토리지 콘택홀(50)을 형성한다. The protective layer 46 is patterned to form a drain contact hole 48 exposing a portion of the drain electrode 40 and a storage contact hole 50 exposing a portion of the source / drain metal layer 42.

다음으로, 도 3e에 도시한 바와 같이, 상기 보호막(46)이 형성된 기판(22)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 노출된 드레인전극(40)과 상기 소스/드레인 금속층(42)과 동시에 접촉하면서 상기 화소영역(P)에 구성되는 투명한 화소전극(17)을 형성한다.Next, as illustrated in FIG. 3E, a transparent conductive metal group including indium tin oxide (ITO) and indium zinc oxide (IZO) on the entire surface of the substrate 22 on which the passivation layer 46 is formed. The selected one is deposited and patterned to form a transparent pixel electrode 17 formed in the pixel region P while simultaneously contacting the exposed drain electrode 40 and the source / drain metal layer 42.

상기 화소전극(17)이 상기 소스/드레인 금속층(42)과 연결됨으로서, 비로소 상기 게이트 배선(13)의 일부를 제 1 스토리지 전극으로, 상기 소스/드레인 금속층(42)을 제 2 스토리지 전극으로 하는 스토리지 캐패터(C)가 구성된다.Since the pixel electrode 17 is connected to the source / drain metal layer 42, a portion of the gate wiring 13 is used as the first storage electrode and the source / drain metal layer 42 is used as the second storage electrode. The storage capacitor C is configured.

상기 스토리지 캐패시터(C)는 상기 화소전극(17)에 회로적으로 병렬연결되며, 상기 화소영역(P)에 충전된 전압이 방전되면 이를 보충해주는 역할을 한다.The storage capacitor C is connected in parallel with the pixel electrode 17, and serves to compensate when the voltage charged in the pixel area P is discharged.

상기 스토리지 캐패시터의 구성 방법은 다양하게 변형가능하다.The construction method of the storage capacitor may be variously modified.

전술한 바와 같은 공정을 통해 종래의 액정표시장치용 어레이기판을 제작할 수 있다.
Through the above process, a conventional array substrate for a liquid crystal display device can be manufactured.

그러나, 전술한 공정 중 상기 소스 및 드레인전극과 데이터 배선을 형성하는 공정 중, 공정 불량이 발생하는 경우가 있다.However, a process defect may occur during the process of forming the said source and drain electrode and a data wiring among the process mentioned above.

이러한 경우는 상기 소스 및 드레인전극과 데이터배선을 형성하는 물질을 몰리브덴(Mo)으로 사용할 때 발생하게 되는데, 일반적으로 몰리브덴(Mo)을 증착하고 포토리소그라피(photo-lithography)공정을 진행하기까지는 4~6시간 정도 공기 중에서 대기하게 된다. 이때, 산화된 몰리브덴(MoOx)에 의해서 상기 몰리브덴(Mo)을 패턴하기 위한 포토리소그라피(photo-lithography)공정 중 포토레지스트(photo-resist)의 증착불량에 의한 패턴 불량이 발생한다.In this case, when the material forming the source and drain electrodes and the data wiring is used as molybdenum (Mo), generally, 4 ~ until the deposition of molybdenum (Mo) and the photo-lithography process are performed. It will wait for six hours in the air. At this time, pattern defects due to poor deposition of photo-resist during the photo-lithography process for patterning the molybdenum (Mo) by the oxidized molybdenum (MoOx).

일반적으로 장비의 배치를 최적화하여 공기중의 대기 시간을 줄인다하더라도 이러한 공기중의 대기 시간은 피할 수 없고, 표면에 존재하는 산화 몰리브덴(MoOx)에 의한 포토레지스트(photo-resist)의 증착불량은 피할 수 없다. 본 발명은 상기의 문제점을 해결하고자하는 것이다.In general, even if the layout of the equipment is optimized to reduce the waiting time in the air, the waiting time in the air cannot be avoided, and the deposition failure of the photo-resist by the molybdenum oxide (MoOx) present on the surface is unavoidable. Can't. The present invention seeks to solve the above problems.

이하, 도 4a 내지 도 4b를 참조하여 설명한다.A description with reference to FIGS. 4A to 4B is as follows.

도 4a 내지 도 4b는 도 2의 Ⅲ-Ⅲ을 절단하여 도시한 공정 단면도로서, 특히 소스 및 드레인전극과 데이터 배선을 패턴하는 공정만을 도시한 도면이다.4A to 4B are cross-sectional views illustrating the process of cutting III-III of FIG. 2, and in particular, only the process of patterning the source and drain electrodes and the data wiring.

도 4a에 도시한 바와 같이, 상기 액티브층(34)과 오믹콘택층(36)을 형성한 기판(22)의 전면에 몰리브덴(Mo)을 증착하여 제 1 도전성 금속층(37)을 형성한다.As shown in FIG. 4A, the first conductive metal layer 37 is formed by depositing molybdenum (Mo) on the entire surface of the substrate 22 on which the active layer 34 and the ohmic contact layer 36 are formed.

다음으로, 도 4b에 도시한 바와 같이, 상기 제 1 도전성 금속층(37)의 상부에 포토레지스트(photo resist : 이하 "PR"이라 칭함)를 도포하여 PR층(41)을 형성한다.Next, as shown in FIG. 4B, a photoresist (hereinafter referred to as “PR”) is coated on the first conductive metal layer 37 to form a PR layer 41.

이때, 도 4b의 E와 같은 코팅불량이 발생한다.At this time, coating defects such as E of FIG. 4B occur.

그 이유는 상기 몰리브덴(41)의 표면의 산화되어 형성된 산화막(39)에 의해 PR층의 접착불량이 발생했기 때문이다.This is because poor adhesion of the PR layer occurs due to the oxide film 39 formed by oxidizing the surface of the molybdenum 41.

이에 대해 상세히 설명하면, 상기 포토레지스트층(43)을 코팅하기전 상기 기 판(22)은 제 1 도전성 금속층(37)을 형성한 후, 대개 몇 시간을 대기 상태로 있게 되는데, 이때 상기 기판(22)은 대기 중에 노출된 상태이기 때문에 상기 제 1 도전성 금속층(37)의 표면에 산화막(39)이 발생하게 된다.In detail, the substrate 22 before the coating of the photoresist layer 43 forms a first conductive metal layer 37, and then, usually, is left in the standby state for several hours. Since 22 is exposed to the atmosphere, an oxide film 39 is generated on the surface of the first conductive metal layer 37.

왜냐하면, 몰리브덴(Mo)은 대기 중에 몇 시간만 방치해도 쉽게 산화되는 특성이 있기 때문이다.(MoOx)This is because molybdenum (Mo) is easily oxidized after being left in the air for a few hours (MoO x ).

전술한 바와 같은 PR코팅 불량을 방지하기 위해 대기시간을 4시간 이내로 단축해야 하지만, 공정상 4시간 이내로 단축하기 어렵고 대기시간이 지나면 상기 제 1 금속층의 표면을 다시 세정해야 하기 때문에 상당한 손실이 발생한다.In order to prevent the PR coating defect as described above, the waiting time should be shortened to within 4 hours, but it is difficult to shorten within 4 hours in the process and a considerable loss occurs because the surface of the first metal layer needs to be cleaned again after the waiting time passes. .

따라서, 이러한 문제를 해결하기 위한 본 발명은 상기 몰리브덴(Mo) 상부에 알루미늄(Al) 또는 알루미늄합금을 미소하게 증착한 후, 이를 패턴하는 공정을 진행하는 것이다.Therefore, in order to solve this problem, the present invention is to minutely deposit aluminum (Al) or an aluminum alloy on the molybdenum (Mo), and then proceed with the process of patterning it.

이와 같이 하면, 종래와는 달리 포토레지스트 코팅불량이 발생하지 않기 때문에 수율(yield)을 개선할 수 있는 효과가 있다.
In this way, unlike the conventional method, since the photoresist coating defect does not occur, the yield may be improved.

전술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이기판 제조방법은 기판 상에 게이트배선과 게이트 전극을 형성하는 단계와; 상기 게이트배선과 게이트 전극이 형성된 기판의 전면에 제 1 절연막인 게이트 절연막을 형성하는 단계와; 상기 게이트 전극 상부의 게이트 절연막 상에 액티층과 오믹콘택층을 형성하는 단계와; 상기 액티브층과 오믹콘택층이 형성된 기판의 전면에 몰리브덴(Mo)과 알루미늄(Al) 또는 알루미늄 합금(AlNd)을 연속하여 증착하여, 제 1 금속층과 제 2 금속층을 형성하는 단계와; 상기 제 1 금속층과 제 2 금속층을 포토리소그라피 공정으로 패턴하여, 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과, 상기 데이터 배선에서 돌출 연장된 소스전극과 이와는 소정간격 이격된 드레인전극을 형성하는 단계와; 상기 소스 및 드레인전극과 데이터배선이 형성된 기판의 전면에 제 2 절연막인 보호막을 형성한 후 패턴하여, 상기 드레인전극의 일부를 노출하는 드레인 콘택홀을 형성하는 단계와; 상기 노출된 드레인전극과 접촉하면서 상기 화소영역 상에 투명한 화소전극을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing an array substrate for a liquid crystal display device, the method including: forming a gate wiring and a gate electrode on the substrate; Forming a gate insulating film as a first insulating film on an entire surface of the substrate on which the gate wiring and the gate electrode are formed; Forming an acti layer and an ohmic contact layer on the gate insulating layer on the gate electrode; Continuously depositing molybdenum (Mo) and aluminum (Al) or aluminum alloy (AlNd) on the entire surface of the substrate on which the active layer and the ohmic contact layer are formed, to form a first metal layer and a second metal layer; The first metal layer and the second metal layer are patterned by a photolithography process to form data lines defining pixel regions intersecting the gate lines, source electrodes protruding from the data lines, and drain electrodes spaced a predetermined distance apart from each other. Making a step; Forming a protective contact, which is a second insulating film, on the front surface of the substrate on which the source and drain electrodes and the data wiring are formed, and then patterning to form a drain contact hole exposing a part of the drain electrode; Forming a transparent pixel electrode on the pixel region while contacting the exposed drain electrode.

상기 제 2 금속층은 포토리소그라피 공정 중 포토레지스트를 현상하는 현상액에 제거되거나, 상기 몰리브덴층인 제 1 금속층을 식각하는 식각용액에 의해 제거된다.The second metal layer is removed by a developer for developing a photoresist during the photolithography process, or by an etching solution for etching the first metal layer, which is the molybdenum layer.

상기 소스 및 드레인전극 사이로 노출된 오믹콘택층을 제거하는 단계를 더욱 포함한다.The method may further include removing the ohmic contact layer exposed between the source and drain electrodes.

이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

-- 실시예 --Example

본 발명의 특징은 기판에 소스 및 드레인전극과 데이터배선을 형성하기 위해, 몰리브덴(Mo)으로 형성한 금속층 상부에 미소하게 알루미늄(Al)또는 알루미늄합금을 증착하여 포토리소그라피(photo-lithography) 공정을 진행하는 것이다. A feature of the present invention is to form a photo-lithography process by depositing a fine aluminum (Al) or aluminum alloy on the metal layer formed of molybdenum (Mo) to form the source and drain electrodes and data wiring on the substrate. To proceed.                     

이하, 도 5a 내지 도 5g를 참조하여 본 발명에 따른 액정표시장치용 어레이기판의 제조공정을 설명한다.Hereinafter, a manufacturing process of an array substrate for a liquid crystal display device according to the present invention will be described with reference to FIGS. 5A to 5G.

도 5a 내지 도 5g는 도 2의 Ⅲ-Ⅲ을 따라 절단하여 본 발명의 공정 순서에 따라 도시한 공정 단면도이다.(평면적인 구성이 동일하기 때문에 도 2의 도면만을 참조함.)5A to 5G are cross sectional views taken along the line III-III of FIG. 2 according to the process sequence of the present invention. (Since the planar configuration is the same, only the drawings of FIG. 2 are referred.)

먼저, 도 5a에 도시한 바와 같이, 투명한 절연기판(100)상에 알루미늄(Al), 알루미늄 합금을 포함하는 저 저항 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 게이트 배선(102)과 상기 게이트 배선(102)에서 돌출 형성된 게이트 전극(104)을 형성한다.First, as illustrated in FIG. 5A, one selected from a group of low resistance conductive metals including aluminum (Al) and an aluminum alloy is deposited and patterned on the transparent insulating substrate 100 to form a gate wiring 102 and the gate. A gate electrode 104 protruding from the wiring 102 is formed.

다음으로, 상기 게이트배선(102)과 게이트 전극(104)이 형성된 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함한 무기절연 물질 그룹 중 선택된 하나를 증착하여 제 1 절연막인 게이트 절연막(106)을 형성한다.Next, one selected from the group of inorganic insulating materials including silicon nitride (SiN X ) and silicon oxide (SiO 2 ) is deposited on the entire surface of the substrate 100 on which the gate wiring 102 and the gate electrode 104 are formed. The gate insulating film 106 which is one insulating film is formed.

다음으로, 도 5b에 도시한 바와 같이, 상기 게이트 절연막(106) 상부의 게이트전극(104)상에 아일랜드(island)형상으로 적층된 액티브층(108)과 오믹콘택층(110)을 형성한다.Next, as shown in FIG. 5B, an active layer 108 and an ohmic contact layer 110 stacked in an island shape are formed on the gate electrode 104 on the gate insulating layer 106.

상기 액티브층(108)은 순수 비정질 실리콘(a-Si:H)(108)으로 형성하고, 상기 오믹 콘택층(110)은 불순물 비정질 실리콘(n+ 또는 p+ a-Si:H)으로 형성한다.The active layer 108 is formed of pure amorphous silicon (a-Si: H) 108, and the ohmic contact layer 110 is formed of impurity amorphous silicon (n + or p + a-Si: H).

다음으로, 도 5c에 도시한 바와 같이, 상기 액티브층(108)과 오믹 콘택층(110)이 형성된 기판(100)의 전면에 몰리브덴(Mo)을 증착하여 제 1 금속층(112)을 형성하고 연속하여, 알루미늄합금(또는 알루미늄)을 증착하여 제 2 금속층(114)을 형성한다.Next, as shown in FIG. 5C, molybdenum (Mo) is deposited on the entire surface of the substrate 100 on which the active layer 108 and the ohmic contact layer 110 are formed to form the first metal layer 112, and then continuously. As a result, an aluminum alloy (or aluminum) is deposited to form the second metal layer 114.

이때, 상기 몰리브덴 층(제 1 금속층)(112)을 약 1500~3000Å의 두께로 증착하는 반면 상기 알루미늄합금층(제 2 금속층)(114)은 500Å이하의 두께로 증착한다.At this time, the molybdenum layer (first metal layer) 112 is deposited to a thickness of about 1500 ~ 3000Å while the aluminum alloy layer (second metal layer) 114 is deposited to a thickness of 500Å or less.

다음으로, 도 5d에 도시한 바와 같이, 상기 제 1 금속층(112)과 제 2 금속층(114)이 적층된 기판(100)의 전면에 포토레지스트(이하 "PR"이라 칭함)를 도포하여 PR층(116)을 형성한다.Next, as shown in FIG. 5D, a photoresist (hereinafter referred to as “PR”) is coated on the entire surface of the substrate 100 on which the first metal layer 112 and the second metal layer 114 are stacked to form a PR layer. 116 is formed.

다음으로, 상기 PR층(116)이 형성된 기판(100)의 상부에 투과부(E)와 차단부(F)로 구성된 마스크(118)를 위치시킨 후 빛을 조사한다.Next, the mask 118 including the transmission part E and the blocking part F is positioned on the substrate 100 on which the PR layer 116 is formed, and then irradiated with light.

다음으로 도 5e에 도시한바와 같이, 상기 빛이 조사된 PR층를 현상한 후 노출된 하부의 이중 금속층을 식각하여, 데이터배선(120)과 데이터 배선에서 돌출 연장된 소스전극(122)과 이와는 소정간격 이격된 드레인전극(124)을 형성한다.Next, as shown in FIG. 5E, after developing the PR layer irradiated with light, the exposed double metal layer is etched to etch the source electrode 122 protruding from the data line 120 and the data line and a predetermined amount thereof. Drain electrodes 124 spaced apart from each other are formed.

동시에, 상기 게이트 배선(102)의 일부 상부에 아일랜드 형상의 소스/드레인 금속층(126)을 형성한다.At the same time, an island-shaped source / drain metal layer 126 is formed on a portion of the gate wiring 102.

상기 PR층을 현상하는 공정에서 노출된 부분의 제 2 금속층은 상기 PR층을 제거하는 현상액에 제거되지만, 상기 제 1 금속층인 몰리브덴층을 식각하는 식각용액에도 동시에 식각 가능하다.In the process of developing the PR layer, the second metal layer of the exposed portion is removed by the developer for removing the PR layer, but may be simultaneously etched in the etching solution for etching the molybdenum layer as the first metal layer.

상기 현상액에 제거되는 제 2 금속층인 알루미늄 금속층의 두께는 제한이 있으며, 일반적으로 500Å이하의 두께이다. The thickness of the aluminum metal layer, which is the second metal layer to be removed from the developer, is limited, and is generally 500 kPa or less.                     

따라서, 바람직하게는 200~300Å의 두께가 되도록 증착한다.Therefore, it is preferable to deposit so that it may become thickness of 200-300 GPa.

다음으로, 상기 각 구성요소의 상부에 남아 있는 잔류 PR층(117)을 제거하는 공정을 연속하여 진행한다.Next, the process of removing the remaining PR layer 117 remaining on top of each component is continuously performed.

그러면, 도 5f에 도시한 바와 같이, 상기 소스 및 드레인전극(122,124)과 데이터배선(120)이 형성되며 이때, 상기 소스 및 드레인전극(122,124)과 데이터 배선(120)은 이중층으로 형성된다.Then, as illustrated in FIG. 5F, the source and drain electrodes 122 and 124 and the data wiring 120 are formed, and the source and drain electrodes 122 and 124 and the data wiring 120 are formed in a double layer.

상기 이중금속층 중 알루미늄층은 상기 포토레지스트 제거제에 의해 제거될 수 도 있다.The aluminum layer of the double metal layer may be removed by the photoresist remover.

다음으로, 상기 소스 및 드레인전극(122,124)등이 형성된 기판(100)의 전면에 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함한 투명 유기절연물질그룹 중 선택된 하나를 도포하여 보호막(132)을 형성한 후 패턴하여, 상기 드레인전극(124)의 일부를 노출하는 드레인 콘택홀(134)을 형성하고, 동시에 상기 소스/드레인 금속층(126)의 일부를 노출하는 스토리지 콘택홀(136)을 형성한다.Next, one selected from the group of transparent organic insulating materials including benzocyclobutene (BCB) and acrylic resin (resin) is applied to the entire surface of the substrate 100 on which the source and drain electrodes 122 and 124 are formed. After forming the passivation layer 132, a pattern is formed to form a drain contact hole 134 exposing a portion of the drain electrode 124, and a storage contact hole exposing a portion of the source / drain metal layer 126. 136).

상기 보호막(132)은 경우에 따라서는 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함한 무기절연물질 그룹 중 선택된 하나를 증착하여 형성할 수 있다.In some cases, the passivation layer 132 may be formed by depositing one selected from a group of inorganic insulating materials including silicon nitride (SiN X ) and silicon oxide (SiO 2 ).

다음으로, 도 5g에 도시한 바와 같이, 상기 보호막(132)이 형성된 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함한 투명한 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 일 측이 드레인전극(124)과 접촉하고 동시에 상기 화소영역(P)을 거쳐 타측이 상기 게이트 배선(102)의 일부 상부 까지 연장 형성된 화소전극(138)을 형성한다.Next, as shown in FIG. 5G, a transparent conductive metal group including indium tin oxide (ITO) and indium zinc oxide (IZO) on the entire surface of the substrate 100 on which the passivation layer 132 is formed is selected. One is deposited and patterned to form a pixel electrode 138 having one side contacting the drain electrode 124 and at the same time extending through the pixel region P to the other side of the gate line 102.

전술한 바와 같은 공정으로 본 발명에 따른 액정표시장치용 어레이기판을 제작할 수 있다.
According to the above-described process, an array substrate for a liquid crystal display device according to the present invention can be manufactured.

본 발명에 따라 어레이기판을 제작하게 되면, 몰리브덴(Mo)으로 형성되는 소스 및 드레인전극과 데이터배선을 형성하는 공정 중 포토레지스트의 증착불량으로 인한 손실을 방지 할 수 있다.When manufacturing the array substrate according to the present invention, it is possible to prevent the loss due to poor deposition of the photoresist during the process of forming the data wiring and the source and drain electrodes formed of molybdenum (Mo).

따라서, 제품의 수율을 개선할 수 있는 효과가 있다.



Therefore, there is an effect that can improve the yield of the product.



Claims (8)

기판 상에 게이트배선과 게이트 전극을 형성하는 단계와;Forming a gate wiring and a gate electrode on the substrate; 상기 게이트배선과 게이트 전극이 형성된 기판의 전면에 제 1 절연막인 게이트 절연막을 형성하는 단계와;Forming a gate insulating film as a first insulating film on an entire surface of the substrate on which the gate wiring and the gate electrode are formed; 상기 게이트 전극 상부의 게이트 절연막 상에 액티층과 오믹콘택층을 형성하는 단계와;Forming an acti layer and an ohmic contact layer on the gate insulating layer on the gate electrode; 상기 액티브층과 오믹콘택층이 형성된 기판의 전면에 몰리브덴(Mo)과 10Å~500Å의 두께로 알루미늄(Al) 또는 알루미늄 합금(AlNd)을 연속하여 증착하여, 제 1 금속층과 제 2 금속층을 형성하는 단계와;Molybdenum (Mo) and aluminum (Al) or aluminum alloy (AlNd) are continuously deposited on the entire surface of the substrate on which the active layer and the ohmic contact layer are formed to form a first metal layer and a second metal layer. Steps; 상기 제 1 금속층과 제 2 금속층을 포토리소그라피 공정으로 패턴하여, 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과, 상기 데이터 배선에서 돌출 연장된 소스전극과 이와는 소정간격 이격된 드레인전극을 형성하는 단계와;The first metal layer and the second metal layer are patterned by a photolithography process to form data lines defining pixel regions intersecting the gate lines, source electrodes protruding from the data lines, and drain electrodes spaced a predetermined distance apart from each other. Making a step; 상기 소스 및 드레인전극과 데이터배선이 형성된 기판의 전면에 제 2 절연막인 보호막을 형성한 후 패턴하여, 상기 드레인전극의 일부를 노출하는 드레인 콘택홀을 형성하는 단계와;Forming a protective contact, which is a second insulating film, on the front surface of the substrate on which the source and drain electrodes and the data wiring are formed, and then patterning to form a drain contact hole exposing a part of the drain electrode; 상기 노출된 드레인전극과 접촉하면서 상기 화소영역 상에 투명한 화소전극을 형성하는 단계Forming a transparent pixel electrode on the pixel region while contacting the exposed drain electrode 를 포함한 액정표시장치용 어레이기판 제조방법.Array substrate manufacturing method for a liquid crystal display device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 제 2 금속층은 포토리소그라피 공정 중 포토레지스트를 현상하는 현상액에 제거되는 액정표시장치용 어레이기판 제조방법.And the second metal layer is removed in a developer for developing a photoresist during the photolithography process. 제 1 항에 있어서,The method of claim 1, 상기 제 2 금속층은 상기 몰리브덴층인 제 1 금속층을 식각하는 식각용액에 의해 제거되는 액정표시장치용 어레이기판 제조방법.And the second metal layer is removed by an etching solution for etching the first metal layer, which is the molybdenum layer. 제 1 항에 있어서,The method of claim 1, 상기 소스 및 드레인전극 사이로 노출된 오믹콘택층을 제거하는 단계를 더욱 포함하는 액정표시장치용 어레기판 제조방법.And removing the ohmic contact layer exposed between the source and drain electrodes. 제 1 항에 있어서,The method of claim 1, 상기 제 1 절연막은 질화 실리콘(SiNX) 또는 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나로 형성하는 액정표시장치용 어레이기판 제조방 법.And the first insulating layer is one selected from the group of inorganic insulating materials including silicon nitride (SiN X ) or silicon oxide (SiO 2 ). 제 1 항에 있어서,The method of claim 1, 상기 제 2 절연막은 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지를 포함한 투명한 유기절연물질 또는 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함한 무기절연물질 그룹 중 선택된 하나를 도포 또는 증착하여 형성한 액정표시장치용 어레이기판 제조방법.The second insulating film may be coated with one selected from a transparent organic insulating material including benzocyclobutene (BCB) and an acrylic resin, or an inorganic insulating material group including silicon nitride (SiN X ) and silicon oxide (SiO 2 ). A method of manufacturing an array substrate for a liquid crystal display device formed by evaporation. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 제 2 금속층의 두께는 바람직한 예로 200Å이상 300Å이하가 되도록 증착하는 액정표시장치용 어레이기판 제조방법.A method of manufacturing an array substrate for a liquid crystal display device, in which the thickness of the second metal layer is deposited to be 200 mW or more and 300 mW or less as a preferable example.
KR1020010071161A 2001-11-15 2001-11-15 Method for fabricating a substrate for LCD KR100572824B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010071161A KR100572824B1 (en) 2001-11-15 2001-11-15 Method for fabricating a substrate for LCD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010071161A KR100572824B1 (en) 2001-11-15 2001-11-15 Method for fabricating a substrate for LCD

Publications (2)

Publication Number Publication Date
KR20030040740A KR20030040740A (en) 2003-05-23
KR100572824B1 true KR100572824B1 (en) 2006-04-25

Family

ID=29569664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010071161A KR100572824B1 (en) 2001-11-15 2001-11-15 Method for fabricating a substrate for LCD

Country Status (1)

Country Link
KR (1) KR100572824B1 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11258625A (en) * 1998-03-12 1999-09-24 Toshiba Corp Array substrate for display device and its manufacture
JP2000077669A (en) * 1998-09-02 2000-03-14 Furontekku:Kk Thin-film transistor substrate and liquid crystal display using the same
JP2000199917A (en) * 1998-10-26 2000-07-18 Sharp Corp Production of liquid crystal display device and the liquid crystal display device
KR20000062816A (en) * 1999-03-10 2000-10-25 마찌다 가쯔히꼬 Method of manufacturing liquid crystal display
KR20010001362A (en) * 1999-06-03 2001-01-05 윤종용 a manufacturing method of a thin film transistor panel for liquid crystal displays
KR20010010117A (en) * 1999-07-16 2001-02-05 윤종용 Manufacturing method of a thin film transistor array panel for liquid crystal display
KR20010078076A (en) * 2000-01-26 2001-08-20 마찌다 가쯔히꼬 Liquid crystal display device, wiring substrate, and methods for fabricating the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11258625A (en) * 1998-03-12 1999-09-24 Toshiba Corp Array substrate for display device and its manufacture
JP2000077669A (en) * 1998-09-02 2000-03-14 Furontekku:Kk Thin-film transistor substrate and liquid crystal display using the same
JP2000199917A (en) * 1998-10-26 2000-07-18 Sharp Corp Production of liquid crystal display device and the liquid crystal display device
KR20000062816A (en) * 1999-03-10 2000-10-25 마찌다 가쯔히꼬 Method of manufacturing liquid crystal display
KR20010001362A (en) * 1999-06-03 2001-01-05 윤종용 a manufacturing method of a thin film transistor panel for liquid crystal displays
KR20010010117A (en) * 1999-07-16 2001-02-05 윤종용 Manufacturing method of a thin film transistor array panel for liquid crystal display
KR20010078076A (en) * 2000-01-26 2001-08-20 마찌다 가쯔히꼬 Liquid crystal display device, wiring substrate, and methods for fabricating the same

Also Published As

Publication number Publication date
KR20030040740A (en) 2003-05-23

Similar Documents

Publication Publication Date Title
KR100726132B1 (en) A method for fabricating array substrate for liquid crystal display device and the same
US7763483B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
KR100904270B1 (en) Thin film transistor array substrate and manufacturing method of the same
US6765270B2 (en) Thin film transistor array gate electrode for liquid crystal display device
KR100456151B1 (en) Thin film transistor array substrate and method of manufacturing the same
KR100480333B1 (en) Array substrate for a liquid crystal display device and Method for fabricating of the same
US7550327B2 (en) Method for fabricating thin film transistor substrate
KR100869740B1 (en) Liquid Crystal Display Device and Fabricating Method Thereof
KR100870522B1 (en) Liquid Crystal Display Device and Method of Fabricating The same
US7439088B2 (en) Liquid crystal display device and fabricating method thereof
KR100499376B1 (en) Thin film transistor array substrate and manufacturing method of the same
US7456910B2 (en) Liquid crystal display device and fabricating method thereof
US7787098B2 (en) Manufacturing method of a liquid crystal display device comprising a first photosensitive layer of a positive type and a second photosensitive layer of a negative type
KR101228538B1 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR20040064466A (en) Thin film transistor array substrate and manufacturing method of the same
KR100572824B1 (en) Method for fabricating a substrate for LCD
KR100443538B1 (en) A array substrate for Liquid crystal display and method for fabricating the same
KR101097675B1 (en) Thin film transistor and fabricating method thereof
KR100619624B1 (en) Thin film transistor array substrate and manufacturing method of the same
KR101888035B1 (en) Method for fabricating array substratefor fringe field switching mode liquid crystal display device
KR100631372B1 (en) method for fabricating array substrate for liquid crystal display
KR20020027731A (en) A method for fabricating array substrate for liquid crystal display device and the same
KR100603834B1 (en) LCD with color-filter on TFT and method of fabricating of the same
KR100854591B1 (en) manufacturing method of an array panel of liquid crystal display
KR101338713B1 (en) liquid crystal display device and method fo fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20040614

Effective date: 20060329

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee