KR100572824B1 - 액정표시장치용 어레이기판 제조방법 - Google Patents

액정표시장치용 어레이기판 제조방법 Download PDF

Info

Publication number
KR100572824B1
KR100572824B1 KR1020010071161A KR20010071161A KR100572824B1 KR 100572824 B1 KR100572824 B1 KR 100572824B1 KR 1020010071161 A KR1020010071161 A KR 1020010071161A KR 20010071161 A KR20010071161 A KR 20010071161A KR 100572824 B1 KR100572824 B1 KR 100572824B1
Authority
KR
South Korea
Prior art keywords
layer
metal layer
substrate
gate
liquid crystal
Prior art date
Application number
KR1020010071161A
Other languages
English (en)
Other versions
KR20030040740A (ko
Inventor
김현배
김성희
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010071161A priority Critical patent/KR100572824B1/ko
Publication of KR20030040740A publication Critical patent/KR20030040740A/ko
Application granted granted Critical
Publication of KR100572824B1 publication Critical patent/KR100572824B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 특히 액정표시장치용 어레이기판의 제조방법에 관한 것이다.
어레이기판에 데이터배선과 소스 및 드레인전극을 형성하는 공정 중, 몰리브덴(Mo)으로 형성한 금속층 상부에 알루미늄 합금(AlNd)을 미소(약 200∼300Å)하게 증착한다.
이와 같이 하면, 상기 금속층 상부에 포토레지스트를 도포하기 위한 대기시간 동안, 상기 몰리브덴의 표면이 산화하여 포토레지스트 코팅불량이 발생하는 것을 방지할 수 있다.
따라서, 포토레지스트 코팅불량에 의한 구성요소의 패턴불량을 방지 할 수 있다.

Description

액정표시장치용 어레이기판 제조방법{Method for fabricating a substrate for LCD}
도 1은 일반적인 액정표시장치를 개략적으로 도시한 도면이고,
도 2는 액정표시장치용 어레이기판의 한 화소에 해당하는 부분을 도시한 개략적인 평면도이고,
도 3a 내지 도 3e는 도 2의 Ⅲ-Ⅲ을 따라 절단하여 종래의 공정순서에 따라 도시한 공정 단면도이고,
도 4a 내지 도 4b는 도 2의 Ⅲ-Ⅲ을 따라 절단하여 종래의 일부 공정순서를 도시한 도면이고,
도 5a 내지 도 5g는 도 2의 Ⅲ-Ⅲ을 따라 절단하여 본 발명의 공정순서에 따라 도시한 공정 단면도이다.
<도면의 주요부분에 대한 간단한 설명>
100 : 기판 102 : 게이트배선
104 : 게이트전극 106 : 게이트 절연막
108 : 액티브층 110 : 오믹 콘택층
112 : 제 1 금속층 114 : 제 2 금속층
116 : 포토레지스트층
본 발명은 액정표시장치(LCD)에 관한 것으로 특히, 액정표시장치용 어레이기판의 제조방법에 관한 것이다.
일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상을 표시한다.
상기 액정표시장치는 공통전극이 형성된 컬러필터 기판(상부기판)과 화소전극이 형성된 어레이기판(하부기판)과, 상부 및 하부기판 사이에 충진된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로 투과율과 개구율 등의 특성이 우수하다.
도 1은 액정표시장치를 개략적으로 도시한 도면이다.
도시한 바와 같이, 액정표시장치는 블랙매트릭스(6)와 서브컬러필터(적, 녹, 청)(8)를 포함한 컬러필터(7)와, 컬러필터 상에 투명한 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(17)과 스위칭소자(T)를 포함한 어레이배선이 형성된 하부기판(22)으로 구성되며, 상기 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진 되어있다.
상기 하부기판(22)은 어레이기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.
상기 화소영역(P)은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이다. 상기 화소영역(P)상에 형성되는 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다.
이하, 도 2는 일반적인 액정표시장치용 어레이기판의 일부를 도시한 도면이다.
도시한 바와 같이, 액정표시장치용 어레이기판(22)은 서로 이격하여 가로방향으로 연장 형성된 게이트배선(13)과 상기 게이트배선(13)의 임의의 영역에서 돌출 형성된 게이트 전극(31)이 형성된다.
또한, 상기 게이트 배선(13)과 교차하여 화소영역(P)을 정의하는 다수의 데이터배선(15)이 형성된다.
상기 각 배선의 교차지점에는 게이트전극(31)과 액티브층(34)과 소스전극 및 드레인전극(38,40)을 포함한 박막트랜지스터(T)가 구성된다.
상기 화소영역(P)에는 상기 드레인전극(40)과 접촉하는 동시에 상기 게이트 배선(13)의 일부 상부에 연장 형성된 화소전극(17)이 형성된다.
이하, 도 3a 내지 도 3e를 참조하여 종래의 액정표시장치용 어레이기판의 제조방법을 설명한다.
도 3a 내지 도 3e는 도 2의 Ⅲ-Ⅲ을 따라 절단하여 공정 순서에 따라 도시한 공정 단면도이다.
먼저, 도 3a에 도시한 바와 같이, 투명한 절연기판(22)상에 알루미늄(Al), 알루미늄 합금을 포함하는 저 저항 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 게이트 배선(13)과 게이트 전극(31)을 형성한다.
다음으로, 상기 게이트배선(13)과 게이트 전극(31)이 형성된 기판(22)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함한 무기절연 물질 그룹 중 선택된 하나를 증착하여 제 1 절연막인 게이트 절연막(32)을 형성한다.
다음으로, 도 3b에 도시한 바와 같이, 상기 게이트 전극(31) 상부의 게이트 절연막(32)상에 아일랜드(island)형상으로 적층된 액티브층(34)과 오믹 콘택층(36)을 형성한다.
상기 액티브층(34)은 일반적으로 수소를 포함하는 비정질 실리콘(a-Si:H)으로 형성하며, 상기 오믹 콘택층(36)은 n+ 또는 p+의 불순물을 포함하는 불순물 비정질 실리콘으로 형성한다.
다음으로, 도 3c에 도시한 바와 같이, 상기 액티브층(34)과 오믹 콘택층(36) 이 형성된 기판(22)의 전면에 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti)등을 포함하는 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 오믹콘택층(36)과 접촉하는 소스전극 및 드레인전극(38,40)을 형성하는 동시에, 상기 소스전극(38)과 연결되는 데이터배선(15)을 형성한다.
동시에, 상기 게이트 배선(13)의 일부 상부에 아일랜드 형상의 소스/드레인 금속층(42)을 형성한다. 상기 소스/드레인 금속층(42)은 하부의 게이트배선(13)의 일부와 함께 스토리지 캐패시터(storage capacitor)를 구성한다.
전술한 구성에서, 상기 소스전극(38)과 드레인전극(40)은 소정간격 이격되며, 상기 이격된 공간사이로 노출된 오믹콘택층(36)은 식각되어 하부의 액티브층(34)이 노출된다. 이때 상기 더미패턴의 오믹콘택층(36) 또한 제거된다.
상기 액티브층(34)은 상기 소스 및 드레인전극(38,40)사이에 캐리어(carrier)가 전송되는 액티브채널(active channel)의 기능을 하게 된다.
다음으로, 도 3d에 도시한 바와 같이, 상기 데이터 배선(15)등이 형성된 기판(22)의 전면에 벤조사이클로부텐(BCB)과 아크릴(Acryl)계 수지(resin)를 포함한 투명한 유기절연 물질그룹 중 선택된 하나를 도포하거나, 경우에 따라서는 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함한 무기절연물질 그룹 중 선택된 하나를 증착하여 보호막(46)을 형성한다.
상기 보호막(46)을 패턴하여 상기 드레인전극(40)의 일부를 노출하는 드레인 콘택홀(48)과, 상기 소스/드레인 금속층(42)의 일부를 노출하는 스토리지 콘택홀(50)을 형성한다.
다음으로, 도 3e에 도시한 바와 같이, 상기 보호막(46)이 형성된 기판(22)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 노출된 드레인전극(40)과 상기 소스/드레인 금속층(42)과 동시에 접촉하면서 상기 화소영역(P)에 구성되는 투명한 화소전극(17)을 형성한다.
상기 화소전극(17)이 상기 소스/드레인 금속층(42)과 연결됨으로서, 비로소 상기 게이트 배선(13)의 일부를 제 1 스토리지 전극으로, 상기 소스/드레인 금속층(42)을 제 2 스토리지 전극으로 하는 스토리지 캐패터(C)가 구성된다.
상기 스토리지 캐패시터(C)는 상기 화소전극(17)에 회로적으로 병렬연결되며, 상기 화소영역(P)에 충전된 전압이 방전되면 이를 보충해주는 역할을 한다.
상기 스토리지 캐패시터의 구성 방법은 다양하게 변형가능하다.
전술한 바와 같은 공정을 통해 종래의 액정표시장치용 어레이기판을 제작할 수 있다.
그러나, 전술한 공정 중 상기 소스 및 드레인전극과 데이터 배선을 형성하는 공정 중, 공정 불량이 발생하는 경우가 있다.
이러한 경우는 상기 소스 및 드레인전극과 데이터배선을 형성하는 물질을 몰리브덴(Mo)으로 사용할 때 발생하게 되는데, 일반적으로 몰리브덴(Mo)을 증착하고 포토리소그라피(photo-lithography)공정을 진행하기까지는 4~6시간 정도 공기 중에서 대기하게 된다. 이때, 산화된 몰리브덴(MoOx)에 의해서 상기 몰리브덴(Mo)을 패턴하기 위한 포토리소그라피(photo-lithography)공정 중 포토레지스트(photo-resist)의 증착불량에 의한 패턴 불량이 발생한다.
일반적으로 장비의 배치를 최적화하여 공기중의 대기 시간을 줄인다하더라도 이러한 공기중의 대기 시간은 피할 수 없고, 표면에 존재하는 산화 몰리브덴(MoOx)에 의한 포토레지스트(photo-resist)의 증착불량은 피할 수 없다. 본 발명은 상기의 문제점을 해결하고자하는 것이다.
이하, 도 4a 내지 도 4b를 참조하여 설명한다.
도 4a 내지 도 4b는 도 2의 Ⅲ-Ⅲ을 절단하여 도시한 공정 단면도로서, 특히 소스 및 드레인전극과 데이터 배선을 패턴하는 공정만을 도시한 도면이다.
도 4a에 도시한 바와 같이, 상기 액티브층(34)과 오믹콘택층(36)을 형성한 기판(22)의 전면에 몰리브덴(Mo)을 증착하여 제 1 도전성 금속층(37)을 형성한다.
다음으로, 도 4b에 도시한 바와 같이, 상기 제 1 도전성 금속층(37)의 상부에 포토레지스트(photo resist : 이하 "PR"이라 칭함)를 도포하여 PR층(41)을 형성한다.
이때, 도 4b의 E와 같은 코팅불량이 발생한다.
그 이유는 상기 몰리브덴(41)의 표면의 산화되어 형성된 산화막(39)에 의해 PR층의 접착불량이 발생했기 때문이다.
이에 대해 상세히 설명하면, 상기 포토레지스트층(43)을 코팅하기전 상기 기 판(22)은 제 1 도전성 금속층(37)을 형성한 후, 대개 몇 시간을 대기 상태로 있게 되는데, 이때 상기 기판(22)은 대기 중에 노출된 상태이기 때문에 상기 제 1 도전성 금속층(37)의 표면에 산화막(39)이 발생하게 된다.
왜냐하면, 몰리브덴(Mo)은 대기 중에 몇 시간만 방치해도 쉽게 산화되는 특성이 있기 때문이다.(MoOx)
전술한 바와 같은 PR코팅 불량을 방지하기 위해 대기시간을 4시간 이내로 단축해야 하지만, 공정상 4시간 이내로 단축하기 어렵고 대기시간이 지나면 상기 제 1 금속층의 표면을 다시 세정해야 하기 때문에 상당한 손실이 발생한다.
따라서, 이러한 문제를 해결하기 위한 본 발명은 상기 몰리브덴(Mo) 상부에 알루미늄(Al) 또는 알루미늄합금을 미소하게 증착한 후, 이를 패턴하는 공정을 진행하는 것이다.
이와 같이 하면, 종래와는 달리 포토레지스트 코팅불량이 발생하지 않기 때문에 수율(yield)을 개선할 수 있는 효과가 있다.
전술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이기판 제조방법은 기판 상에 게이트배선과 게이트 전극을 형성하는 단계와; 상기 게이트배선과 게이트 전극이 형성된 기판의 전면에 제 1 절연막인 게이트 절연막을 형성하는 단계와; 상기 게이트 전극 상부의 게이트 절연막 상에 액티층과 오믹콘택층을 형성하는 단계와; 상기 액티브층과 오믹콘택층이 형성된 기판의 전면에 몰리브덴(Mo)과 알루미늄(Al) 또는 알루미늄 합금(AlNd)을 연속하여 증착하여, 제 1 금속층과 제 2 금속층을 형성하는 단계와; 상기 제 1 금속층과 제 2 금속층을 포토리소그라피 공정으로 패턴하여, 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과, 상기 데이터 배선에서 돌출 연장된 소스전극과 이와는 소정간격 이격된 드레인전극을 형성하는 단계와; 상기 소스 및 드레인전극과 데이터배선이 형성된 기판의 전면에 제 2 절연막인 보호막을 형성한 후 패턴하여, 상기 드레인전극의 일부를 노출하는 드레인 콘택홀을 형성하는 단계와; 상기 노출된 드레인전극과 접촉하면서 상기 화소영역 상에 투명한 화소전극을 형성하는 단계를 포함한다.
상기 제 2 금속층은 포토리소그라피 공정 중 포토레지스트를 현상하는 현상액에 제거되거나, 상기 몰리브덴층인 제 1 금속층을 식각하는 식각용액에 의해 제거된다.
상기 소스 및 드레인전극 사이로 노출된 오믹콘택층을 제거하는 단계를 더욱 포함한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
-- 실시예 --
본 발명의 특징은 기판에 소스 및 드레인전극과 데이터배선을 형성하기 위해, 몰리브덴(Mo)으로 형성한 금속층 상부에 미소하게 알루미늄(Al)또는 알루미늄합금을 증착하여 포토리소그라피(photo-lithography) 공정을 진행하는 것이다.
이하, 도 5a 내지 도 5g를 참조하여 본 발명에 따른 액정표시장치용 어레이기판의 제조공정을 설명한다.
도 5a 내지 도 5g는 도 2의 Ⅲ-Ⅲ을 따라 절단하여 본 발명의 공정 순서에 따라 도시한 공정 단면도이다.(평면적인 구성이 동일하기 때문에 도 2의 도면만을 참조함.)
먼저, 도 5a에 도시한 바와 같이, 투명한 절연기판(100)상에 알루미늄(Al), 알루미늄 합금을 포함하는 저 저항 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 게이트 배선(102)과 상기 게이트 배선(102)에서 돌출 형성된 게이트 전극(104)을 형성한다.
다음으로, 상기 게이트배선(102)과 게이트 전극(104)이 형성된 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함한 무기절연 물질 그룹 중 선택된 하나를 증착하여 제 1 절연막인 게이트 절연막(106)을 형성한다.
다음으로, 도 5b에 도시한 바와 같이, 상기 게이트 절연막(106) 상부의 게이트전극(104)상에 아일랜드(island)형상으로 적층된 액티브층(108)과 오믹콘택층(110)을 형성한다.
상기 액티브층(108)은 순수 비정질 실리콘(a-Si:H)(108)으로 형성하고, 상기 오믹 콘택층(110)은 불순물 비정질 실리콘(n+ 또는 p+ a-Si:H)으로 형성한다.
다음으로, 도 5c에 도시한 바와 같이, 상기 액티브층(108)과 오믹 콘택층(110)이 형성된 기판(100)의 전면에 몰리브덴(Mo)을 증착하여 제 1 금속층(112)을 형성하고 연속하여, 알루미늄합금(또는 알루미늄)을 증착하여 제 2 금속층(114)을 형성한다.
이때, 상기 몰리브덴 층(제 1 금속층)(112)을 약 1500~3000Å의 두께로 증착하는 반면 상기 알루미늄합금층(제 2 금속층)(114)은 500Å이하의 두께로 증착한다.
다음으로, 도 5d에 도시한 바와 같이, 상기 제 1 금속층(112)과 제 2 금속층(114)이 적층된 기판(100)의 전면에 포토레지스트(이하 "PR"이라 칭함)를 도포하여 PR층(116)을 형성한다.
다음으로, 상기 PR층(116)이 형성된 기판(100)의 상부에 투과부(E)와 차단부(F)로 구성된 마스크(118)를 위치시킨 후 빛을 조사한다.
다음으로 도 5e에 도시한바와 같이, 상기 빛이 조사된 PR층를 현상한 후 노출된 하부의 이중 금속층을 식각하여, 데이터배선(120)과 데이터 배선에서 돌출 연장된 소스전극(122)과 이와는 소정간격 이격된 드레인전극(124)을 형성한다.
동시에, 상기 게이트 배선(102)의 일부 상부에 아일랜드 형상의 소스/드레인 금속층(126)을 형성한다.
상기 PR층을 현상하는 공정에서 노출된 부분의 제 2 금속층은 상기 PR층을 제거하는 현상액에 제거되지만, 상기 제 1 금속층인 몰리브덴층을 식각하는 식각용액에도 동시에 식각 가능하다.
상기 현상액에 제거되는 제 2 금속층인 알루미늄 금속층의 두께는 제한이 있으며, 일반적으로 500Å이하의 두께이다.
따라서, 바람직하게는 200~300Å의 두께가 되도록 증착한다.
다음으로, 상기 각 구성요소의 상부에 남아 있는 잔류 PR층(117)을 제거하는 공정을 연속하여 진행한다.
그러면, 도 5f에 도시한 바와 같이, 상기 소스 및 드레인전극(122,124)과 데이터배선(120)이 형성되며 이때, 상기 소스 및 드레인전극(122,124)과 데이터 배선(120)은 이중층으로 형성된다.
상기 이중금속층 중 알루미늄층은 상기 포토레지스트 제거제에 의해 제거될 수 도 있다.
다음으로, 상기 소스 및 드레인전극(122,124)등이 형성된 기판(100)의 전면에 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함한 투명 유기절연물질그룹 중 선택된 하나를 도포하여 보호막(132)을 형성한 후 패턴하여, 상기 드레인전극(124)의 일부를 노출하는 드레인 콘택홀(134)을 형성하고, 동시에 상기 소스/드레인 금속층(126)의 일부를 노출하는 스토리지 콘택홀(136)을 형성한다.
상기 보호막(132)은 경우에 따라서는 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함한 무기절연물질 그룹 중 선택된 하나를 증착하여 형성할 수 있다.
다음으로, 도 5g에 도시한 바와 같이, 상기 보호막(132)이 형성된 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함한 투명한 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 일 측이 드레인전극(124)과 접촉하고 동시에 상기 화소영역(P)을 거쳐 타측이 상기 게이트 배선(102)의 일부 상부 까지 연장 형성된 화소전극(138)을 형성한다.
전술한 바와 같은 공정으로 본 발명에 따른 액정표시장치용 어레이기판을 제작할 수 있다.
본 발명에 따라 어레이기판을 제작하게 되면, 몰리브덴(Mo)으로 형성되는 소스 및 드레인전극과 데이터배선을 형성하는 공정 중 포토레지스트의 증착불량으로 인한 손실을 방지 할 수 있다.
따라서, 제품의 수율을 개선할 수 있는 효과가 있다.

Claims (8)

  1. 기판 상에 게이트배선과 게이트 전극을 형성하는 단계와;
    상기 게이트배선과 게이트 전극이 형성된 기판의 전면에 제 1 절연막인 게이트 절연막을 형성하는 단계와;
    상기 게이트 전극 상부의 게이트 절연막 상에 액티층과 오믹콘택층을 형성하는 단계와;
    상기 액티브층과 오믹콘택층이 형성된 기판의 전면에 몰리브덴(Mo)과 10Å~500Å의 두께로 알루미늄(Al) 또는 알루미늄 합금(AlNd)을 연속하여 증착하여, 제 1 금속층과 제 2 금속층을 형성하는 단계와;
    상기 제 1 금속층과 제 2 금속층을 포토리소그라피 공정으로 패턴하여, 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과, 상기 데이터 배선에서 돌출 연장된 소스전극과 이와는 소정간격 이격된 드레인전극을 형성하는 단계와;
    상기 소스 및 드레인전극과 데이터배선이 형성된 기판의 전면에 제 2 절연막인 보호막을 형성한 후 패턴하여, 상기 드레인전극의 일부를 노출하는 드레인 콘택홀을 형성하는 단계와;
    상기 노출된 드레인전극과 접촉하면서 상기 화소영역 상에 투명한 화소전극을 형성하는 단계
    를 포함한 액정표시장치용 어레이기판 제조방법.
  2. 제 1 항에 있어서,
    상기 제 2 금속층은 포토리소그라피 공정 중 포토레지스트를 현상하는 현상액에 제거되는 액정표시장치용 어레이기판 제조방법.
  3. 제 1 항에 있어서,
    상기 제 2 금속층은 상기 몰리브덴층인 제 1 금속층을 식각하는 식각용액에 의해 제거되는 액정표시장치용 어레이기판 제조방법.
  4. 제 1 항에 있어서,
    상기 소스 및 드레인전극 사이로 노출된 오믹콘택층을 제거하는 단계를 더욱 포함하는 액정표시장치용 어레기판 제조방법.
  5. 제 1 항에 있어서,
    상기 제 1 절연막은 질화 실리콘(SiNX) 또는 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나로 형성하는 액정표시장치용 어레이기판 제조방 법.
  6. 제 1 항에 있어서,
    상기 제 2 절연막은 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지를 포함한 투명한 유기절연물질 또는 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함한 무기절연물질 그룹 중 선택된 하나를 도포 또는 증착하여 형성한 액정표시장치용 어레이기판 제조방법.
  7. 삭제
  8. 제 1 항에 있어서,
    상기 제 2 금속층의 두께는 바람직한 예로 200Å이상 300Å이하가 되도록 증착하는 액정표시장치용 어레이기판 제조방법.
KR1020010071161A 2001-11-15 2001-11-15 액정표시장치용 어레이기판 제조방법 KR100572824B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010071161A KR100572824B1 (ko) 2001-11-15 2001-11-15 액정표시장치용 어레이기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010071161A KR100572824B1 (ko) 2001-11-15 2001-11-15 액정표시장치용 어레이기판 제조방법

Publications (2)

Publication Number Publication Date
KR20030040740A KR20030040740A (ko) 2003-05-23
KR100572824B1 true KR100572824B1 (ko) 2006-04-25

Family

ID=29569664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010071161A KR100572824B1 (ko) 2001-11-15 2001-11-15 액정표시장치용 어레이기판 제조방법

Country Status (1)

Country Link
KR (1) KR100572824B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11258625A (ja) * 1998-03-12 1999-09-24 Toshiba Corp 表示装置用アレイ基板及びその製造方法
JP2000077669A (ja) * 1998-09-02 2000-03-14 Furontekku:Kk 薄膜トランジスタ基板およびこれを用いた液晶表示装置
JP2000199917A (ja) * 1998-10-26 2000-07-18 Sharp Corp 液晶表示装置の製造方法および液晶表示装置
KR20000062816A (ko) * 1999-03-10 2000-10-25 마찌다 가쯔히꼬 액정 표시 장치의 제조 방법
KR20010001362A (ko) * 1999-06-03 2001-01-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20010010117A (ko) * 1999-07-16 2001-02-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20010078076A (ko) * 2000-01-26 2001-08-20 마찌다 가쯔히꼬 액정표시장치, 배선기판 및 이들의 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11258625A (ja) * 1998-03-12 1999-09-24 Toshiba Corp 表示装置用アレイ基板及びその製造方法
JP2000077669A (ja) * 1998-09-02 2000-03-14 Furontekku:Kk 薄膜トランジスタ基板およびこれを用いた液晶表示装置
JP2000199917A (ja) * 1998-10-26 2000-07-18 Sharp Corp 液晶表示装置の製造方法および液晶表示装置
KR20000062816A (ko) * 1999-03-10 2000-10-25 마찌다 가쯔히꼬 액정 표시 장치의 제조 방법
KR20010001362A (ko) * 1999-06-03 2001-01-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20010010117A (ko) * 1999-07-16 2001-02-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20010078076A (ko) * 2000-01-26 2001-08-20 마찌다 가쯔히꼬 액정표시장치, 배선기판 및 이들의 제조방법

Also Published As

Publication number Publication date
KR20030040740A (ko) 2003-05-23

Similar Documents

Publication Publication Date Title
KR100726132B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
US7763483B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
KR100904270B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US6765270B2 (en) Thin film transistor array gate electrode for liquid crystal display device
KR100456151B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100480333B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
US7550327B2 (en) Method for fabricating thin film transistor substrate
KR100869740B1 (ko) 액정표시소자 및 그 제조방법
KR100870522B1 (ko) 액정표시소자 및 그 제조방법
US7439088B2 (en) Liquid crystal display device and fabricating method thereof
KR100499376B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7456910B2 (en) Liquid crystal display device and fabricating method thereof
US7787098B2 (en) Manufacturing method of a liquid crystal display device comprising a first photosensitive layer of a positive type and a second photosensitive layer of a negative type
KR101228538B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20040064466A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100572824B1 (ko) 액정표시장치용 어레이기판 제조방법
KR100443538B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101097675B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR100619624B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101888035B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조방법
KR100631372B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20020027731A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100603834B1 (ko) 씨오티 구조 액정표시장치 및 그 제조방법
KR100854591B1 (ko) 액정 표시 장치용 어레이 기판의 제조 방법
KR101338713B1 (ko) 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20040614

Effective date: 20060329

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee