KR100548683B1 - 회로 기판 유닛의 제조 방법 및 액정 장치의 제조 방법 - Google Patents

회로 기판 유닛의 제조 방법 및 액정 장치의 제조 방법 Download PDF

Info

Publication number
KR100548683B1
KR100548683B1 KR1019980030095A KR19980030095A KR100548683B1 KR 100548683 B1 KR100548683 B1 KR 100548683B1 KR 1019980030095 A KR1019980030095 A KR 1019980030095A KR 19980030095 A KR19980030095 A KR 19980030095A KR 100548683 B1 KR100548683 B1 KR 100548683B1
Authority
KR
South Korea
Prior art keywords
circuit board
alignment mark
liquid crystal
chip
mark
Prior art date
Application number
KR1019980030095A
Other languages
English (en)
Other versions
KR19990014200A (ko
Inventor
시게토시 야마다
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR19990014200A publication Critical patent/KR19990014200A/ko
Application granted granted Critical
Publication of KR100548683B1 publication Critical patent/KR100548683B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/08—Monitoring manufacture of assemblages
    • H05K13/081—Integration of optical monitoring devices in assembly lines; Processes using optical monitoring devices specially adapted for controlling devices or machines in assembly lines
    • H05K13/0812—Integration of optical monitoring devices in assembly lines; Processes using optical monitoring devices specially adapted for controlling devices or machines in assembly lines the monitoring devices being integrated in the mounting machine, e.g. for monitoring components, leads, component placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Operations Research (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

불투명한 회로 기판상에 IC 칩을 장착하는 작업을 간단하고도 신속하게 수행할 수 있도록 한다.
불투명한 회로 기판(1)에 관통 구멍에 의해서 얼라인먼트 마크(4K)를 형성한다. CCD 카메라(9)에 의해서 얼라인먼트 마크 구멍(4K) 너머로 IC 칩(3)의 얼라인먼트 마크(4I)를 촬영하며, IC측 얼라인먼트 마크(4I)가 기판측 얼라인먼트 마크 구멍(4K)에 대하여 소정의 위치 관계가 되도록 IC 칩(3)의 위치를 조절한다. 그리고 그 후, IC 칩(3)을 ACF(2) 등의 접합제를 사용하여 회로 기판(1)으로 접착한다. 카메라(9)에 의한 1회의 촬영만으로 양 얼라인먼트 마크(4I 및 4K)를 동시에 촬영할 수 있고, 또한 연속적으로 위치맞춤을 수행할 수 있다.

Description

회로 기판 유닛의 제조 방법 및 액정 장치의 제조 방법{Method for manufacturing circuit structure unit and liquid crystal device}
본 발명은 에폭시 수지제의 회로 기판과 같은 불투명한 회로 기판에 IC 칩을 장착하기 위한 IC 실장 구조에 관한 것이며, 더욱 상세하게는 IC 칩의 전극과 그것에 대응하여 회로 기판상에 배열 형성되는 단자를 서로 위치맞춤하는, 즉 얼라인먼트하는 것에 관하여 적절하게 사용되는 IC 실장 구조에 관한 것이다. 또한, 본 발명은 그 IC 실장 구조를 포함하여 구성된 액정 장치에 관한 것이다. 또한, 본 발명은 그 액정 장치를 포함하여 구성된 전자 기기에 관한 것이다.
최근, 휴대 전자 단말, 전자수첩, 그 밖의 전자 기기의 가시 상(可視傷) 표시부로서 액정 장치가 널리 이용되고 있다. 액정 장치는 일반적으로, 각각이 투명 전극을 구비한 한 쌍의 투명 기판을 간극을 형성하도록 서로 접합시키고, 그 간극 내에 액정을 봉입함으로써 형성된다. 투명 기판의 외측 표면에는 필요에 따라 편광판이 더 장착되고, 또한, 한쪽 투명 기판의 안쪽 표면에는 필요에 따라 컬러 필터가 설치되어 있다. 액정을 사이에 두고 서로 대향하는 투명 전극간에 소정의 전압을 인가하는 경우와, 인가하지 않는 경우에서 액정의 배향을 제어하면, 그 액정에 공급되는 광을 변조할 수 있고, 이것에 의해, 문자, 숫자 등과 같은 가시 정보가 표시된다.
대향하는 투명 전극간에 소정 전압을 인가하는 것을 제어하기 위해서, 통상의 액정 장치에서는 투명 기판상에 형성된 전극 단자와 액정 구동용 IC 칩의 전극, 예를 들면 범프 전극을 서로 위치맞춤한 후에, 즉 얼라인먼트한 후에, 그것을 서로 도전 접속하며, 그 IC 칩으로부터의 지시에 따라서 투명 전극간에 소정 전압을 인가한다. 액정 구동용 IC 칩을 투명 기판에 접속하기 위한 방법은, 종래부터, 여러 가지가 알려져 있다. 예를 들면, 소위 COG(Chip On Glass) 방식의 액정 장치에 나타나는 바와 같이, 액정 패널을 구성하는 투명 기판 위에 IC 칩을 직접 장착하는 방식의 IC 실장 구조가 알려져 있다.
이 IC 실장 구조에 의하면, IC 칩을 장착하는 기판이 투명하기 때문에, 카메라를 사용하여 기판 너머로 IC 칩을 관찰할 수 있으며, 따라서, 기판과 IC 칩의 위치맞춤을 간단한 작업에 의해 수행할 수 있는 이점이 있다. 그러나, 투명 기판에 IC 칩을 직접 장착하는 경우에는, IC 칩에 부수하는 회로 구성을 ITO(Indium Tin Oxide: 인듐 주석 산화물) 등에 의해서 그 투명 기판상에 형성할 필요가 생기지만, 이 경우, 투명 기판상에는 복잡한 회로 구성은 형성할 수 없다.
이것에 대하여, 유리 에폭시 수지와 같은 불투명한 재료를 사용하여 회로 기판을 형성하는 경우에는, 예를 들면, 그 회로 기판의 표리(表裏) 양면에 회로를 형성한 후에 그 회로를 관통 구멍으로 연결하는 것과 같은 복잡한 회로를 구성할 수 있다. 이러한 불투명한 회로 기판을 사용하여 그 위에 IC 칩을 장착하는 경우에는, 예를 들면 도 8에 도시된 바와 같이, 불투명한 회로 기판(51)상에 ACF(Anisotropic Conductive film: 이방성 도전막, 52)와 같은 접착제를 사용하여 액정 구동용 IC 칩(53)을 접착한다. 그리고, 이렇게 하여 형성된 회로 기판 유닛을 액정 장치의 액정 패널에 장착할 때는, 불투명한 회로 기판(51)의 저면을 액정 패널의 투명 기판상에 접착한다.
도 8에 도시된 바와 같이, 불투명한 회로 기판(51)에 IC 칩(53)을 장착할 때, 종래는 회로 기판(51)의 소정 위치에 얼라인먼트 마크(54K)를 형성하고, 한편, IC 칩(53)의 능동면(53a)의 소정 위치에 얼라인먼트 마크(54I)를 형성하며, 양쪽의 얼라인먼트 마크(54K 및 54I)를 위치적으로 일치시킨 상태에서 IC 칩(53)을 회로 기판(51)에 접착시키고 있었다.
IC 칩(53)의 능동면(53a)에는 전극, 예를 들면 범프 전극(55)이 형성된다. 또한, 회로 기판(51)의 표면에는 전극 단자(65)가 형성된다. 각 범프 전극(55)의 사이 및 각 전극 단자(65)의 사이에는 필요에 따라 배선이 형성되지만, 도면에서는 그것을 생략하고 있다. 상기 얼라인먼트 마크(54K 및 54I)는 그 전극(55)과 그 전극 단자(65)를 서로 위치맞춤하기 위해, 즉 얼라인먼트하기 위해서 사용되는 것이다.
양쪽의 얼라인먼트 마크(54K 및 54I)를 위치적으로 일치시키기 위해서, 종래는 다음과 같은 처리를 하고 있었다. 즉, 카메라에 광을 유도하기 위한 프리즘(56) 또는 카메라 그 자체(도시하지 않음)를 회로 기판(51)과 IC 칩(53)의 사이에 삽입하고, 그 프리즘(56) 등을 사용하여 IC측 얼라인먼트 마크(54I) 및 기판측 얼라인먼트 마크(54K)의 각각을 순차 촬영하고, 프리즘(56)을 회로 기판(51)과 IC 칩(53)의 사이로부터 인출하고, 카메라에 의한 촬영 상(撮影傷)에 근거하여 회로 기판(51) 및 IC 칩(53)의 위치를 조절한 후, 회로 기판(51)과 IC 칩(53)을 접합시킨다.
그러나, 상기 종래의 IC 실장 구조에 있어서 회로 기판(51)과 IC 칩(53)의 위치맞춤을 위해서, 프리즘(56), 경우에 따라서는 카메라 그 자체(도시하지 않음)를 회로 기판(51)과 IC 칩(53)의 사이에 출입시키지 않으면 안되고, 또한, 삽입한 프리즘(56) 또는 카메라의 촬영 시야를 회로 기판(51)측과 IC 칩(53)측의 사이에서 회전시켜서 전환하지 않으면 안되며, 그 결과, 회로 기판(51)과 IC 칩(53) 사이의 위치맞츰을 위해 매우 긴 시간이 필요해져 생산성이 나빠지는 문제가 있었다.
본 발명은 종래의 IC 실장 구조에 있어서의 상기의 문제점을 감안하여 이루어진 것으로, 불투명한 회로 기판상에 IC 칩을 장착하는 작업을 매우 간단하고도 신속하게 수행할 수 있도록 하는 것을 목적으로 한다.
(1) 상기 목적을 달성하기 위해서, 본 발명에 따른 IC 실장 구조는, 불투명한 회로 기판에 IC 칩을 장착하기 위한 IC 실장 구조에 있어서, 상기 회로 기판에 형성되는 기판측 얼라인먼트 마크와, IC 칩에 형성되는 동시에 상기 기판측 얼라인먼트 마크에 위치맞춤되는 IC측 얼라인먼트 마크를 가지며, 상기 기판측 얼라인먼트 마크는 광투과성 마크인 것을 특징으로 한다.
이 IC 실장 구조에 의하면, 불투명한 회로 기판측의 얼라인먼트 마크를 광투과성 마크에 의해서 형성하였기 때문에, 회로 기판을 사이에 두고 IC 칩의 반대측에 카메라를 설치한 상태에서, 회로 기판의 얼라인먼트 마크 너머로 IC 칩을 카메라에 의해서 촬영할 수 있다. 결국, 카메라에 의한 1회의 촬영 처리에 의해서 회로 기판측 얼라인먼트 마크 및 IC측 얼라인먼트 마크 양쪽을 동시에 촬영할 수 있고, 그것에 근거하여 양자를 위치맞춤할 수 있다. 이 결과, 불투명한 회로 기판상에 IC 칩을 장착하는 작업을 매우 간단하고도 신속하게 수행할 수 있다.
상기 구성에 있어서, 「불투명한 회로 기판」은, 예를 들면, 유리섬유와 에폭시 수지와의 복합 소재인 유리 에폭시 수지, 세라믹, 폴리이미드 필름, 금속 등에 의해 형성할 수 있다. 또한, 그것을 대신하여, ① 아라미드 섬유 또는 ② 유리 섬유와 아라미드 섬유의 혼합 소재 등으로 이루어지는 제 1 소재와, ③ 폴리이미드계 수지 또는 ④ BT(비스말레이드·트리아진) 수지 등으로 이루어지는 제 2 소재의 복합 소재를 사용할 수 있다. 또한, 에폭시계 수지, 폴리이미드계 수지, BT 수지 등의 단독 소재 또는 그 혼합 또는 화합 소재로 이루어지는 기판 재료를 사용하여 회로 기판을 형성할 수도 있다. 이러한 회로 기판은 유리 등의 투명 기판상에 ITO에 의해서 회로를 형성하는 경우와 비교하여, 보다 복잡한 회로를 형성할 수 있다.
상기 구성에 있어서, 「광투과성 마크」라는 것은, 광을 투과할 수 있도록 구성된 모든 종류의 마크라는 의미이며, 예를 들어, 회로 기판을 관통하는 구멍에 의해서 마크를 형성하거나, 마크에 상당하는 부분을 광투과성 재료에 의해서 형성하는 것 등을 포함하는 것이다.
(2) 기판측 얼라인먼트 마크 및 IC측 얼라인먼트 마크의 형상은 특정한 형상에 한정되는 것은 아니다. 그러나, 양쪽의 마크를 신속하고도 정확하게 위치결정할 수 있도록 하기 위해서는 기판측 얼라인먼트 마크로서 작용하는 광투과성 마크를 IC측 얼라인먼트 마크의 윤곽 형상보다도 약간 크고 그것과 상사(相似) 형상을 갖는 마크로서 형성하는 것이 바람직하다.
(3) 상기 구성에 있어서, 회로 기판에 설치되는 광투과성 마크는 그 회로 기판을 관통하는 구멍으로 할 수 있다. 이렇게 하면, 광투과성 마크를 간단하고 또한 원하는 위치에 정확하게 형성할 수 있다. 예를 들면, IC측 얼라인먼트 마크가 원형 마크인 경우에는, 광투과성의 기판측 얼라인먼트 마크를 그 원형 마크보다도 약간 큰 지름을 갖는 원형 구멍에 의해서 형성할 수 있다.
(4) 다음에, 본 발명에 따른 액정 장치는, 간극을 사이에 두고 서로 대향하는 한 쌍의 투명 기판과, 그 간극 내에 봉입된 액정을 갖는 액정 장치에 있어서, 상기 IC 실장 구조를 포함하는 회로 기판을 상기 한 쌍의 투명 기판의 적어도 어느 한 쪽에 장착한 것을 특징으로 한다.
이 액정 장치에 있어서, IC 칩이 장착된 불투명한 회로 기판을 액정 패널의 투명 기판상에 장착할 때는, 다음과 같은 작업을 한다. 즉, 회로 기판의 적소에 얼라인먼트 마크를 형성하며, 투명 기판의 적소에도 얼라인먼트 마크를 형성하고, 위치 확인용의 카메라에 의해서 투명 기판 넘어서 회로 기판의 얼라인먼트 마크를 촬영하며, 그 촬영 상에 투영되는 양쪽의 얼라인먼트 마크에 근거하여 회로 기판과 투명 기판 사이의 상대적인 위치 관계를 조절한 후에 회로 기판과 투명 기판의 양자를 접착한다.
(5) 다음에, 본 발명에 따른 전자 기기는 상기 구조의 액정 장치와, 그 액정 장치의 동작을 제어하는 제어부를 포함하여 구성된다. 이러한 전자 기기로서, 예를 들면, 휴대형 전자 단말, 전자수첩, 휴대형 전화기, 그 외 다양한 기기가 구체예로서 생각된다.
(제 1 실시예)
도 5는 본 발명에 따른 전자 기기의 일실시예인 휴대 전자 단말을 도시하고 있다. 이 휴대 전자 단말(31)은 복수의 키(32)를 구비한 키보드부(33)와, 그 키보드부(33)에 대하여 화살표 A와 같이 개폐 회전 동작하는 덮개부(34)와, 그 덮개부(34)에 매설된 액정 장치(10)를 포함하여 구성된다. 키보드부(33)의 내부에는, 휴대 전자 단말로서의 기능을 다하기 위한 각종 연산을 실행하기 위한 CPU(중앙 연산 처리 장치)가 격납된다. 이 CPU의 연산 처리 중에는, 액정 장치(10)에 소정의 영상을 표시하기 위한 영상 처리가 포함된다.
액정 장치(10)는, 예를 들면 도 4에 도시된 바와 같이, 한 쌍의 투명 기판(11a 및 11b)을 포함하는 액정 패널(12)과, 그 액정 패널(12)에 장착되는 복수(본 실시예에서는 3개)의 IC 유닛(13)과, 그리고 각 IC 유닛(13)과 외부 기기의 사이를 접속하는 FPC(Flexible Printed Circuit, 14)를 갖는다. FPC(14)에는 적절한 배선 패턴이 형성되지만, 도면에서는 그것을 생략한다. 한 쌍의 투명 기판(11a 및 11b)의 사이에는 소정의 간극이 형성되고, 그 간극 내에 액정이 봉입되어 있다. 또한, 각 투명 기판(11a 및 11b)의 안쪽 표면에는 ITO에 의해서 스트라이프 형상의 투명 전극(16a 및 16b)이 형성되며, 그 투명 전극이 직교하는 위치에 화소 도트가 형성된다. 또한, 각 투명 기판(11a 및 11b)의 외측 표면에는 편광판(도시하지 않음)이 점착되고, 또한, 필요에 따라서, 어느 한 쪽의 투명 기판의 안쪽 표면에 컬러 필터가 설치된다.
IC 유닛(13)은 유리 에폭시 수지에 의해서 형성된 불투명한 회로 기판(1)과, ACF(2)를 사용하여 그 회로 기판(1)에 접착된 액정 구동용 IC 칩(3)을 포함하여 구성된다. 또한, IC 유닛(13)의 전체는 회로 기판(1)의 저면을 ACF(7)를 사용하여 투명 기판(11b)에 접착함으로써, 액정 패널(12)에 장착된다.
도 3에 도시된 바와 같이, 회로 기판(1)의 저면의 소정 위치에는, 회로 기판측의 얼라인먼트 마크(8K)가 형성된다. 다른 쪽, 액정 패널(12)의 투명 기판(11b)의 적소에는, 액정 패널측의 얼라인먼트 마크(8P)가 형성된다. 이들 얼라인먼트 마크는 필요에 따라 여러 형상으로 형성되지만, 본 실시예에서는 원형의 마크로 형성되어 있다.
IC 유닛(13)을 액정 패널(12)에 장착할 때는 위치 확인용의 CCD 카메라(9)를 투명 기판(11b)의 뒤쪽에 설치하고, 그 투명 기판(11b) 너머로 IC 유닛(13)의 회로 기판(1)을 촬영한다. 이 촬영에 의해, 투명 기판(11b)의 얼라인먼트 마크(8P)와 IC 유닛(13)의 얼라인먼트 마크(8K)의 양쪽을 동시에 관찰할 수 있고, 그 얼라인먼트 마크(8P 및 8K)가 서로 위치적으로 일치하도록 액정 패널(12) 및 IC 유닛(13)의 위치를 조절하며, 그 후, ACF(7)에 의해서 IC 유닛(13)의 회로 기판(1)의 저면을 투명 기판(11b)에 접착한다. 이것에 의해, IC 유닛(13)의 회로 기판(1)의 전극 단자(도시하지 않음)와 투명 기판(11b)의 전극 단자(도시하지 않음)를 정확하게 도전 접속한다.
본 실시예에서는, IC 유닛(13)에 관해서 다음과 같은 실장 구조를 채용한다. 즉, 도 1에 있어서, IC 칩(3)의 능동면(3a)의 적소에 IC측 얼라인먼트 마크(4I)를 형성하며, 다른 쪽, 불투명한 회로 기판(1)의 소정 위치에 기판측 얼라인먼트 마크(4K)를 형성한다. 본 실시예에서는, IC측 얼라인먼트 마크(4I)를 원형으로 형성하며, 기판측 얼라인먼트 마크(4K)를 회로 기판(1)을 관통하는 원형 구멍에 의해서 형성한다. 또한, 기판측 얼라인먼트 마크(4K)의 직경은 IC측 얼라인먼트 마크(4I)의 직경보다도 약간 크게 형성한다.
IC 칩(3)의 능동면(3a)에는 전극, 예를 들면 범프 전극(5)이 형성된다. 예를 들면, 세로폭 40㎛×가로폭 40㎛×높이 18㎛의 크기로 개개의 범프 전극(5)이 형성된다. 또한, 회로 기판(1)의 표면에는, IC 칩(3)측의 범프 전극(5)에 대응하는 위치에 전극 단자(15)가 형성된다. 각 범프 전극(5)의 사이 및 각 전극 단자(15)의 사이에는 필요에 따라 배선이 형성되지만, 도면에서는 그것을 생략한다.
IC 유닛(13)을 형성할 때는, 회로 기판(1)의 뒷쪽에 CCD 카메라(9)를 설치하여 회로 기판(1)의 얼라인먼트 마크(4K)의 부근을 그 카메라에 의해서 촬영한다. 그리고, 도 2에 도시된 바와 같이, 회로 기판(1)을 저면으로부터 보았을 때 기판측 얼라인먼트 마크(4K)의 중심과 IC측 얼라인먼트 마크(4I)의 중심이 일치하도록 IC 칩(3)의 위치를 조절하며, 그 상태에서 IC 칩(3)을 회로 기판(1)에 접착한다. 이것에 의해, 범프 전극(5)과 전극 단자(15)가 정확히 위치맞춤된다.
도 8에 도시된 종래의 IC 실장 구조에서는, 프리즘(56)이나 카메라 자체를 IC 칩(53)과 회로 기판(51) 사이에 출입시키거나, 프리즘(56) 등의 시야를 IC 칩(53)측과 회로 기판(51)측의 사이에서 전환시키지 않으면 안되지만, 도 1에 도시되는 본 실시예에서는 카메라(9)에 의한 1회의 촬영에 의해서 기판측 얼라인먼트 마크(4K) 및 IC측 얼라인먼트 마크(4I)의 양쪽을 동시에 촬영할 수 있고, 또한, 각각의 위치맞춤을 연속적으로 수행할 수 있다. 그 결과, IC 칩의 실장 작업을 매우 간단하고 신속하게 수행할 수 있게 되었다.
(제 2 실시예)
도 6은 본 발명에 따른 액정 장치의 다른 실시예를 나타내고 있다. 여기에 나타내는 액정 장치(20)는 한 쌍의 투명 기판(11a 및 11b)을 포함하는 액정 패널(12)과, 그 액정 패널(12)에 장착되는 복수(본 실시예에서는 2개)의 IC 유닛(23)을 포함하여 구성된다. 액정 패널(12)의 구조는 도 4에 도시된 앞의 실시예에서 사용한 액정 패널(12)과 동일한 것이므로, 그것에 대한 설명은 생략한다.
본 실시예의 IC 유닛(23)은 가요성을 갖는 재료, 예를 들면 폴리이미드에 의해서 형성된 불투명한 회로 기판(21)과, ACF(2)를 사용하여 그 회로 기판(21)에 접착된 액정 구동용 IC 칩(3)을 포함하여 구성된다. 회로 기판(21)에는 적절한 배선 패턴이 형성되지만 도면에서는 그것을 생략하고 있다. IC 유닛(23)의 전체는, 회로 기판(21)의 저면을 ACF(7)를 사용하여 투명 기판(11b)에 접착함으로써, 액정 패널(12)에 장착된다. IC 유닛(23)의 액정 패널(12)에의 장착 방법은, 도 3에서 회로 기판(1)을 액정 패널(12)에 장착할 때의 장착 방법과 동일하다.
도 1에 도시된 실시예의 경우와 마찬가지로, 도 6에 있어서, IC 칩(3)의 능동면(도면의 아래면)의 적소에 IC측 얼라인먼트 마크(4I)를 형성하고, 다른 쪽, 불투명한 가요성 회로 기판(21)의 소정 위치에 기판측 얼라인먼트 마크(4K)를 형성한다. IC 유닛(23)을 제작할 때는 도 1의 경우와 마찬가지로, 회로 기판(21)의 뒤쪽(즉, 도면의 아래쪽)에 CCD 카메라(도시하지 않음)를 설치하여 회로 기판(21)의 얼라인먼트 마크(4K) 부근을 그 카메라에 의해서 촬영한다. 그리고, 기판측 얼라인먼트 마크(4K)의 중심과 IC측 얼라인먼트 마크(42)의 중심이 일치하도록 IC 칩(3)의 위치를 조절하며, 그 상태에서 IC 칩(3)을 회로 기판(21)에 접착한다. 이것에 의해, IC 칩(3)측의 범프 전극(도시하지 않음)과 회로 기판(21)측의 전극 단자(도시하지 않음)가 정확히 위치맞춤된다.
IC 유닛(23)이 제작되고, 또한 그 IC 유닛(23)이 투명 기판(11b)에 접속되면, 그 IC 유닛(23)은 화살표 B로 나타낸 바와 같이 액정 패널(20)의 뒤쪽으로 접혀 들어가고, 그 결과, 도 7에 도시된 바와 같이, 가요성 회로 기판(21)의 대부분의 부분이 액정 패널(20)의 뒤쪽으로 접혀 들어간다. 그 후, 다른 한쪽의 IC 유닛(23)도 화살표 C와 같이 액정 패널(20)의 뒤쪽으로 접혀 들어간다.
이와 같이 본 실시예에 의하면, 액정 구동용 IC(3)가 액정 패널(20)의 이면에 배치되기 때문에, 액정 패널(20)의 주변 부분에 IC 실장용 공간을 확보할 필요가 없어지므로, 액정 패널(20)의 주변 부분의 면적을 좁게 할 수 있으며, 결과적으로, 액정 패널(20)의 유효 표시 영역을 확대할 수 있다.
본 실시예에 있어서도, CCD 카메라 등에 의한 1회의 촬영에 의해서 기판측 얼라인먼트 마크(4K) 및 IC측 얼라인먼트 마크(4I)의 양쪽을 동시에 촬영할 수 있고, 또한, 그 위치맞춤을 연속적으로 수행할 수 잇기 때문에, IC 칩의 실장 작업을 매우 간단하고 신속하게 수행할 수 있다.
(그 밖의 실시예)
이상, 바람직한 실시예를 들어 본 발명을 설명했지만, 본 발명은 그 실시예에 한정되는 것이 아니라, 청구범위에 기재한 발명의 범위 내에서 종종 바뀔 수 있다.
예를 들면, 본 발명에 따른 IC 실장 구조는 액정 장치 이외의 다른 임의의 전자 요소를 위해 사용할 수 있으며, 또한, 휴대 전자 단말 이외의 다른 임의의 전자 기기를 위해 사용할 수 있다. 또한, 도 1의 실시예에서는, 관통구멍에 의해서 광투과성 마크를 형성했지만, 구멍을 설치하지 않고서 광투과성의 재료에 의해서 그 마크를 형성할 수 있다. 또한, 기판측 얼라인먼트 마크 및 IC측 얼라인먼트 마크의 형상은 원형 이외의 임의의 형상으로 할 수 있다.
본 발명에 따른 IC 실장 구조에 의하면, 불투명한 회로 기판의 뒤쪽에 배치한 카메라를 사용하여 기판측 얼라인먼트 마크 너머로 IC 칩을 관찰할 수 있기 때문에, 1회의 카메라 촬영에 의해서, 기판측 얼라인먼트 마크 및 IC측 얼라인먼트 마크의 양쪽을 동시에 촬영하여 그 위치를 비교 관찰할 수 있다. 그 결과, 불투명한 회로 기판상에 IC 칩을 장착하는 작업을 매우 간단하고 신속하게 수행할 수 있다.
또한, 액정 패널을 구성하는 투명 유리 기판상에 ACF 등과 같은 접합재를 사용하여 액정 구동용 IC를 직접 설치하는 구조의, 소위 COG 방식의 액정 장치의 제조 라인에서는, 액정 구동용 IC의 적소에 설치된 IC측 얼라인먼트 마크를 CCD 카메라 등에 의해서 투명 유리 기판 너머로 관찰함으로써, 그 IC 칩과 투명 유리 기판 사이의 위치맞춤을 행하는 것이 통상이다.
이것과는 달리, 유리 에폭시 수지 등과 같은 불투명한 재료에 의해서 형성된 회로 기판상에 액정 구동용 IC를 설치하는 경우를 생각하면, 종래는, 회로 기판이 불투명하기 때문에 상기 COG 방식의 얼라인먼트 장치를 이 불투명 회로 기판에 대한 IC 실장 공정에 적용할 수 없었다.
이것에 대하여, 본 발명과 같이, 불투명한 회로 기판측의 얼라인먼트 마크를 광투과성 마크에 의해서 형성하면, 회로 기판을 사이에 두고 IC 칩의 반대측에 카메라를 설치한 상태에서, 회로 기판의 얼라인먼트 마크 너머의 IC 칩을 카메라에 의해서 촬영할 수 있기 때문에, COG 방식의 얼라인먼트 장치를 불투명한 회로 기판에 대한 IC 실장 공정에 대하여 공통으로 사용할 수 있다. 이것은 하나의 제조 라인으로 다양한 종류의 액정 장치를 제조할 때에 매우 적합하다.
또한, 불투명한 회로 기판상에 IC 칩을 설치하는 구조의 종래의 IC 실장 구조에 있어서는, 회로 기판이 불투명하기 때문에 그 실장이 완료된 후에, 회로 기판에 대한 IC 칩의 위치 어긋남을 검사할 수 없으며, 또한, 회로 기판과 IC 칩을 접착하고 있는 접착제의 상태, 예를 들면, 접착제의 경화 상태나 접착제 중에 있어서의 기포의 발생 상태 등을 검사할 수 없었다.
이것에 대하여, 본 발명에 따른 IC 실장 구조에 의하면, 불투명한 회로 기판에 설치된 광투과성의 얼라인먼트 마크를 통해서 회로 기판과 IC 칩의 사이를 관찰할 수 있기 때문에, 실장 완료 후에 IC 칩의 위치 어긋남이나 접착제의 상태를 검사할 수 있다.
본 발명에 따른 액정 장치 및 본 발명에 따른 전자 기기에 의하면, IC 칩에 부수하는 회로를 유리 에폭시 수지 등과 같은 불투명 재료에 형성하므로, 유리 등과 같은 투명한 기판상에 ITO 등에 의해서 회로를 형성하는 경우와 비교하여, 복잡한 회로를 간단하면서 정확하게 형성할 수 있다.
도 1은 본 발명에 따른 집적 회로(IC) 실장 구조의 일실시예를 나타내는 사시도.
도 2는 도 1의 화살표 Z에 따라서 회로 기판을 저면 방향으로부터 본 경우의 평면도.
도 3은 본 발명에 따른 액정 장치를 제조할 때의 한 과정을 나타내는 사시도.
도 4는 본 발명에 따른 액정 장치의 일실시예를 일부 분해하여 나타내는 사시도.
도 5는 본 발명에 따른 전자 기기의 일실시예를 나타내는 사시도.
도 6은 본 발명에 따른 액정 장치의 다른 일실시예를 일부 분해하여 나타내는 사시도.
도 7은 도 6에 도시하는 액정 장치에 있어서 회로 기판에 변형을 가한 상태를 나타내는 사시도.
도 8은 종래의 IC 실장 구조의 일례를 나타내는 사시도.
*도면의 주요부분에 대한 부호의 설명*
1, 21: 회로 기판 2: ACF
3: IC 칩 3a: IC 칩의 능동면
4I: IC측 얼라인먼트 마크 4K: 기판측 얼라인먼트 마크
7: ACF 8K, 8P: 얼라인먼트 마크
9: CCD 카메라 10, 20: 액정 장치
11a, 11b: 투명기판 12: 액정 패널
13, 23: IC 유닛 14: FPC
16a, 16b: 투명 전극 31: 휴대 전자 단말(전자 기기)

Claims (5)

  1. 불투명한 회로 기판상에 이방성 도전막을 사용하여 IC를 접합하는 회로 기판 유닛의 제조 방법으로서,
    상기 회로 기판은 상기 IC에 설치된 IC측 얼라인먼트 마크와 위치맞춤하기 위한 광투과성 얼라인먼트 마크를 구비하고,
    촬영용 카메라를 상기 회로 기판을 사이에 두고 상기 IC의 반대측에 설치하며,
    상기 촬영용 카메라로 상기 광투과성 얼라인먼트 마크와 상기 IC측 얼라인먼트 마크를 동시에 촬영하고,
    상기 회로 기판과 상기 IC를 위치맞춤하며,
    상기 이방성 도전막을 사용하여 상기 회로 기판과 상기 IC를 접합하고,
    상기 회로 기판과 상기 IC를 접합하고 있는 상기 이방성 도전막의 상태를 상기 광투과성 얼라인먼트 마크를 통하여 검사하는 것을 특징으로 하는 회로 기판 유닛의 제조 방법.
  2. 제 1 항에 있어서,
    상기 광투과성 마크는 IC측 얼라이먼트 마크의 윤곽 형상보다도 약간 크고 그것과 상사(相似) 형상을 갖는 것을 특징으로 하는 회로 기판 유닛의 제조 방법.
  3. 제 1 항에 있어서,
    상기 광투과성 마크는 상기 회로 기판을 관통하는 구멍인 것을 특징으로 하는 회로 기판 유닛의 제조 방법.
  4. 제 1 항에 있어서,
    상기 회로 기판은 가요성 회로 기판인 것을 특징으로 하는 회로 기판 유닛의 제조 방법.
  5. 제 1 항 내지 제 9 항 중 어느 한 항에 기재된 회로 기판 유닛의 제조 방법을 이용한 액정 장치의 제조 방법.
KR1019980030095A 1997-07-30 1998-07-27 회로 기판 유닛의 제조 방법 및 액정 장치의 제조 방법 KR100548683B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP20469497 1997-07-30
JP97-204694 1997-07-30
JP98-138904 1998-05-20
JP10138904A JPH11102932A (ja) 1997-07-30 1998-05-20 Ｉｃ実装構造、液晶装置及び電子機器

Publications (2)

Publication Number Publication Date
KR19990014200A KR19990014200A (ko) 1999-02-25
KR100548683B1 true KR100548683B1 (ko) 2006-04-21

Family

ID=26471844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980030095A KR100548683B1 (ko) 1997-07-30 1998-07-27 회로 기판 유닛의 제조 방법 및 액정 장치의 제조 방법

Country Status (5)

Country Link
US (1) US6211935B1 (ko)
JP (1) JPH11102932A (ko)
KR (1) KR100548683B1 (ko)
CN (1) CN1169201C (ko)
TW (1) TW386273B (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004038203A (ja) * 1997-07-30 2004-02-05 Seiko Epson Corp 回路基板ユニットの製造方法及び液晶装置の製造方法
JP3919972B2 (ja) * 1998-07-31 2007-05-30 セイコーエプソン株式会社 半導体装置の製造方法
JP3117010B2 (ja) * 1998-11-05 2000-12-11 日本電気株式会社 液晶表示パネル
EP1221065A2 (en) * 1999-07-22 2002-07-10 Koninklijke Philips Electronics N.V. Display device substrate with alignment markers
SE516936C2 (sv) * 1999-12-10 2002-03-26 Ericsson Telefon Ab L M Flytande-kristalldisplay, LCD
JP2001282454A (ja) * 2000-03-31 2001-10-12 Nissha Printing Co Ltd 周縁部に遮光性を有するタッチパネル
US6614499B1 (en) * 2000-08-16 2003-09-02 Eastman Kodak Company Electrically addressable display system with alignment reference features and process for forming same
JP4884586B2 (ja) * 2000-12-18 2012-02-29 株式会社 日立ディスプレイズ 液晶表示装置
TWI225175B (en) * 2000-12-26 2004-12-11 Hannstar Display Corp Inspection method for a liquid crystal display and its pin connection
TW556016B (en) * 2000-12-26 2003-10-01 Hannstar Display Corp Liquid crystal display and a method for detecting two connected pins thereof
US6885427B2 (en) * 2002-03-15 2005-04-26 Lg.Philips Lcd Co., Ltd. Substrate bonding apparatus for liquid crystal display device having alignment system with one end provided inside vacuum chamber
US7141450B2 (en) * 2002-04-08 2006-11-28 Lucent Technologies Inc. Flip-chip alignment method
JP4177814B2 (ja) * 2002-09-03 2008-11-05 ピーシービー プラス インコーポレーテッド Ｐｃｂパネルの不良ｐｃｂ単品の交換装置
WO2004028816A1 (ja) 2002-09-30 2004-04-08 Sony Corporation 電子部品位置合わせ方法及びその装置
JP4065805B2 (ja) * 2003-04-10 2008-03-26 富士機械製造株式会社 撮像装置
KR100700819B1 (ko) * 2005-05-11 2007-03-27 삼성에스디아이 주식회사 발광표시장치 및 발광표시장치의 연결방법
US7371663B2 (en) * 2005-07-06 2008-05-13 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional IC device and alignment methods of IC device substrates
JP4687340B2 (ja) * 2005-09-02 2011-05-25 ソニー株式会社 半導体装置
CN100437236C (zh) * 2005-10-28 2008-11-26 友达光电股份有限公司 液晶显示面板与其上的线路布局
TW200720740A (en) * 2005-11-18 2007-06-01 Innolux Display Corp Liquid crystal display device
CN102856239B (zh) * 2006-07-31 2018-03-30 温泰克工业有限公司 将预定元件置于目标平台的装置和方法
KR100809704B1 (ko) 2006-09-22 2008-03-06 삼성전자주식회사 조립 정확도가 개선된 반도체 패키지
US20080156780A1 (en) * 2006-12-29 2008-07-03 Sergei Voronov Substrate markings
KR101304901B1 (ko) * 2007-01-26 2013-09-05 삼성디스플레이 주식회사 표시 장치
KR100808419B1 (ko) 2007-07-27 2008-03-06 실리콘 디스플레이 (주) 탭 본딩 방법
CN100451741C (zh) * 2007-10-16 2009-01-14 华映视讯（吴江）有限公司 Ic芯片安装方法、ic芯片安装架构以及液晶显示器
CN101419954B (zh) * 2007-10-22 2011-01-05 南茂科技股份有限公司 用于芯片封装构造的对位装置
KR100926652B1 (ko) * 2007-11-08 2009-11-16 세크론 주식회사 웨이퍼 정렬 방법 및 플립칩 제조 방법
DE102008014742A1 (de) * 2008-03-18 2009-09-24 Qimonda Ag Anordnung in Flip-Chip-Montagebauweise, Überprüfungsanordnung zum Überprüfen der Positionierung eines integrierten Schaltkreises relativ zu einem Träger einer Anordnung in Flip-Chip-Montagebauweise und Verfahren zum Überprüfen der Positionierung eines integrierten Schaltkreises relativ zu einem Träger einer Anordnung in Flip-Chip-Montagebauweise
CN101730461B (zh) * 2008-10-17 2013-03-27 华南师范大学 一种用于bga芯片焊接的对位方法
JP2012043953A (ja) * 2010-08-18 2012-03-01 Renesas Electronics Corp 電子部品および電子部品の製造方法
JP2012182358A (ja) * 2011-03-02 2012-09-20 Hitachi High-Technologies Corp Ｆｐｄモジュールの組立装置及び組立方法
TWI543328B (zh) * 2012-08-01 2016-07-21 天鈺科技股份有限公司 具有對準標記的半導體器件以及顯示裝置
CN103631042B (zh) * 2013-12-03 2016-04-13 合肥京东方光电科技有限公司 基板、显示屏以及检测基板上透明玻璃的方法
CN104778910B (zh) * 2015-03-31 2018-09-04 深超光电（深圳）有限公司 显示面板的检测装置及检测方法
US10242891B2 (en) 2017-08-24 2019-03-26 Cerebras Systems Inc. Apparatus and method for securing components of an integrated circuit
CN108513425B (zh) * 2018-03-29 2020-11-24 青岛海信宽带多媒体技术有限公司 一种光模块
US10971401B2 (en) 2018-10-16 2021-04-06 Cerebras Systems Inc. Systems and methods for precision fabrication of an orifice within an integrated circuit
US11145530B2 (en) * 2019-11-08 2021-10-12 Cerebras Systems Inc. System and method for alignment of an integrated circuit
WO2023144972A1 (ja) * 2022-01-27 2023-08-03 東京エレクトロン株式会社 基板処理装置、及び基板処理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04167600A (ja) * 1990-10-31 1992-06-15 Taiyo Yuden Co Ltd 位置補正装置及び位置補正方法
JPH06310569A (ja) * 1993-04-27 1994-11-04 Seikosha Co Ltd 半導体素子のフェースダウンボンディング法
JPH0875417A (ja) * 1994-09-08 1996-03-22 Fujitsu Ltd アライメント装置
JPH0961118A (ja) * 1995-08-28 1997-03-07 Hitachi Electron Eng Co Ltd 液晶セル用ドライバチップの位置合せ光学系

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62108206A (ja) * 1985-11-06 1987-05-19 Canon Inc カラ−フィルタ−の製造方法
US5231471A (en) * 1986-03-25 1993-07-27 Canon Kabushiki Kaisha Alignment and exposure apparatus
JP2754609B2 (ja) * 1988-06-08 1998-05-20 日本電気株式会社 半導体装置の製造方法
DE69531854T2 (de) * 1994-08-02 2004-08-19 Koninklijke Philips Electronics N.V. Verfahren zur wiederholten abbildung eines maskenmusters auf einem substrat
JP3256391B2 (ja) * 1994-11-28 2002-02-12 キヤノン株式会社 回路基板構造
JP3405087B2 (ja) * 1995-11-06 2003-05-12 ソニー株式会社 液晶表示装置およびその製造方法
TW543787U (en) * 1996-03-29 2003-07-21 Toshiba Corp Liquid crystal display apparatus
JPH1064796A (ja) * 1996-08-23 1998-03-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5936311A (en) * 1996-12-31 1999-08-10 Intel Corporation Integrated circuit alignment marks distributed throughout a surface metal line
US5783490A (en) * 1997-04-21 1998-07-21 Vanguard International Semiconductor Corporation Photolithography alignment mark and manufacturing method
US5923996A (en) * 1997-06-02 1999-07-13 Taiwan Semiconductor Manufacturing Company, Ltd Method to protect alignment mark in CMP process
US5972793A (en) * 1997-06-09 1999-10-26 Vanguard International Semiconductor Corporation Photolithography alignment mark manufacturing process in tungsten CMP metallization
US5876884A (en) * 1997-10-02 1999-03-02 Fujitsu Limited Method of fabricating a flat-panel display device and an apparatus therefore

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04167600A (ja) * 1990-10-31 1992-06-15 Taiyo Yuden Co Ltd 位置補正装置及び位置補正方法
JPH06310569A (ja) * 1993-04-27 1994-11-04 Seikosha Co Ltd 半導体素子のフェースダウンボンディング法
JPH0875417A (ja) * 1994-09-08 1996-03-22 Fujitsu Ltd アライメント装置
JPH0961118A (ja) * 1995-08-28 1997-03-07 Hitachi Electron Eng Co Ltd 液晶セル用ドライバチップの位置合せ光学系

Also Published As

Publication number Publication date
TW386273B (en) 2000-04-01
JPH11102932A (ja) 1999-04-13
CN1169201C (zh) 2004-09-29
US6211935B1 (en) 2001-04-03
KR19990014200A (ko) 1999-02-25
CN1208955A (zh) 1999-02-24

Similar Documents

Publication Publication Date Title
KR100548683B1 (ko) 회로 기판 유닛의 제조 방법 및 액정 장치의 제조 방법
CN100349044C (zh) 显示装置及其制造方法
US7419380B2 (en) Wiring board, mount structure, and method for manufacturing the same
US8134676B2 (en) Display apparatus having a main and sub FPC and a receiving container which receives the main and sub FPC
US6519021B1 (en) Wiring board for connection of electro-optical panel, electro-optical device and electronic apparatus
US20040246428A1 (en) Liquid crystal display and portable display using the same
KR20060041890A (ko) 실장 구조체, 전기 광학 장치, 전자 기기, 및 전기 광학 장치의 제조 방법
JP3482826B2 (ja) Ｉｃ実装方法、液晶表示装置および電子機器並びに液晶表示装置の製造装置
JP3642239B2 (ja) 電気光学装置、電気光学装置の製造方法および電子機器
JP2000250031A (ja) 電気光学装置
JPH10209202A (ja) 液晶表示装置
US6775149B1 (en) Multichip mounted structure, electro-optical apparatus, and electronic apparatus
JP3606013B2 (ja) 液晶表示装置、電子機器及び液晶表示装置の製造方法
KR100860196B1 (ko) 실장 구조체, 전기 광학 장치, 전자 기기, 및 실장구조체의 제조 방법
JP2004111810A (ja) 複合基板の製造方法、複合基板の構造、電気光学装置及び電子機器
JP3985634B2 (ja) 電子部品の実装基板、電気光学装置、電気光学装置の製造方法及び電子機器
JP2002268040A (ja) 液晶装置及び電子機器
JP2002040466A (ja) 液晶装置およびその接続方法並びに電子機器
JP2003303852A (ja) 半導体チップの実装構造、配線基板、電気光学装置及び電子機器
JP2004038203A (ja) 回路基板ユニットの製造方法及び液晶装置の製造方法
WO2010113533A1 (ja) 液晶パネル
JP2003179091A (ja) Ｉｃチップ、ｉｃチップの実装構造、液晶パネル、液晶装置及びインクジェット装置
JP2004077386A (ja) 半導体実装構造の検査方法、半導体装置の実装構造、電気光学装置及び電子機器
JP2005277160A (ja) 実装構造体の製造方法、実装構造体、電気光学装置、および電子機器
JP3482881B2 (ja) 半導体実装構造、液晶装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140107

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 13

EXPY Expiration of term