KR100544222B1 - 웨이퍼의 결함을 검출하는 방법 및 장치 - Google Patents

웨이퍼의 결함을 검출하는 방법 및 장치 Download PDF

Info

Publication number
KR100544222B1
KR100544222B1 KR1019980000739A KR19980000739A KR100544222B1 KR 100544222 B1 KR100544222 B1 KR 100544222B1 KR 1019980000739 A KR1019980000739 A KR 1019980000739A KR 19980000739 A KR19980000739 A KR 19980000739A KR 100544222 B1 KR100544222 B1 KR 100544222B1
Authority
KR
South Korea
Prior art keywords
wafer
voltage
die
voltage contrast
defects
Prior art date
Application number
KR1019980000739A
Other languages
English (en)
Other versions
KR19980070482A (ko
Inventor
크리스토퍼 그래함 탈보트
치웨이 웨인 로
루이스 카밀로 오주엘라
리 왕
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR19980070482A publication Critical patent/KR19980070482A/ko
Application granted granted Critical
Publication of KR100544222B1 publication Critical patent/KR100544222B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/305—Contactless testing using electron beams
    • G01R31/307—Contactless testing using electron beams of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Abstract

a) 전기 절연된 구조가 전기 접지된 구조에 대하여 전압 상승되도록 웨이퍼에 전하를 인가하는 단계 ; b)전자 빔을 사용하여 상기 구조를 포함하는 웨이퍼의 적어도 일부에 대한 전압 콘트라스트 데이터를 얻는 단계 ; 및 c) 상기 구조에 대한 기준전압과 다른 전압을갖는 구조를 검출하도록 전압 콘트라스트 데이터를 분석하는 단계를 포함하는, 반도체 웨이퍼의 전기적 결함을 검출하는 방법이 제공된다. 전압 콘트라스트 데이터는 많은 형태 중 하나를 취할 수 있다. 간단한 형태에서, 전자 빔의 라인 스캔상의 많은 위치에 대한 데이터는 일련의 전압 레벨 및 스캔 위치로서 얻어지고 표시되거나 저장될 수 있다. 변형적으로, 일련의 스캔으로부터의 데이터는 전압 콘트라스트 이미지로서 표시될 수 있다. 분석은 한 세트의 전압 콘트라스트 데이터, 예컨대 웨이퍼상의 한 다이로부터 전압 콘트라스트 데이터를 하나 이상의 다른 세트, 예컨대 하나 이상의 선행 다이스상의 해당하는 구조에 대한 전압 콘트라스트 데이터와 비교하여 이들의 차를 결정함으로써 성취될 수 있다.

Description

웨이퍼의 결함을 검출하는 방법 및 장치
본 발명은 반도체 집적 회로의 제조에서 사용되는 웨이퍼상에 형성된 다이의 결함을 검출하는데 사용되는 방법 및 장치에 관한 것이다. 구체적으로는, 본 발명은 다이내의 결함을 검출하기 위해 제조 공정중에 전자 빔 디바이스를 사용하여 이와같은 웨이퍼를 검사할 수 있도록하는 수단을 제공하는데, 상기 결함은 종래의 검사 절차에서 가시화되지 않을 수도 있으며 이러한 다이로 부터 제조된 집적 회로 디바이스의 성능에 영향을 미친다.
반도체의 생산 공정은 직경이 전형적으로 8”인 원형 실리콘 웨이퍼의 처리 단계를 포함한다. 이 처리 단계는 반복적인 일련의 단계들을 포함한다 : 산화 및 데포지션 ; 리소그래피 ; 에칭 ; 및 도핑 (주입 및 확산 ). 사용되는 제조 공정의 발달에 따라, 웨이퍼는 입자/제조 결함, 마스크 정렬 및 처리 단계간의 중대한 치수 도량형학 ( metrology )에 대하여 검사될 수 있다. 검사 회수는 공정의 전개 단계에서 매 웨이퍼 만큼, 또는 향상된 공정에서는 두 제조 로트 ( lot ) 에 한번의 웨이퍼 만큼 빈번할 수 있다.
입자 ( 제조 결함 )검출은 제조 공정에서 도입된 오염 입자의 존재 또는 처리 단계의 결함으로 디바이스의 구조에서 불필요한 특징을 낳는 영역 중 어느 하나를 검출한다. Tencor Instruments 또는 KLA Instruments 에 의해 제공되는 것과 같은 입자 검출의 현행 방법들은, 미국 특허 제 4,347,001 ; 4,378,159 ; 4,755,874 ; 4,766,324 ; 4,845,558 ; 4,898,471 ; 5,030,008 ; 5,131,755 ; 5,264,912 ; 5,276,498 ; 5,355,212 ; 5,416,594, 5,438,413 호에 기술된 광학 기술, 또는 KLA SEMSpec 시스템과 같은 도량형학적 이미지 스캐닝 전자 마이크로스코프 기술이나 JP 61 88294호에 설명된 기술들을 사용하여 웨이퍼의 표면으로 부터 도량학적 정보를 얻는 단계를 포함한다.
이러한 현행 기술들은 " 킬러 ( killer ) " 결함으로 알려진, 완전한 집적 회로 ( IC )의 동작에 영향을 미치는 결함 (입자 )과, " 장애 " 결함으로 알려진, 유해한 효과가 없는 결함을 동일하게 다룬다. 장애 결함이 검출된 결함의 90 % 을 차지할 수 있기 때문에, 연산 IC 의 만족한 수율을 낳을 수도 있는 웨이퍼가 거부되지 않도록 일부의 검토가 요구된다. 이러한 검사는 현재 수동식이다. 결함은 검사 시스템에 의해 식별되는 결함을 포함하는 웨이퍼 이미지의 검사에 의해 분류된다. 검토는 광학 또는 스캐닝 전자 마이크로스코프 ( scanning electron microscope ; SEM ) 검토 스테이션 상에서 이행되는 것이 전형적이다. 오퍼레이터는 사전의 경험과 결함 위치에 기초하여 결함을 분류 및 도표화한다. 비교적 낮고 수동적인 결함 분류는 웨이퍼 수율에 영향을 미치는 장애 결함의 수를 감소시키는 유일한 현행 방법이다. 그러나 이러한 공정은 결함이 완전한 디바이스의 성능에 영향을 미치는지의 여부에 대하여 직접적인 정보를 제공하지 않는다.
이러한 방법들은 표면에서 볼 수 없는 장애 또는 킬러 결함을 검출할 수 없는 문제를 또한 겪는다. 비가시적 킬러 결함은 개방 비어 ( via ), 불완전한 비어 정공 및 게이트 산화물의 본질성 문제와 같은 문제들을 포함한다. 이 모두는 부동 디바이스를 초래할 수 있지만 존재하는 인라인 ( in - line ) 결함 검출 시스템으로 검출할 수 없다. 더욱이, 반도체의 구조가 보다 더 작아지기 때문에, 광학 기술은 분해능의 광 회절 한계에 의해 제한되는 정확도로 인해 덜 유용해 진다. 0.25 μm 의 기하적 집적 회로에 대해, 반도체 제조 공정에서 공통적으로 부딪히는 50 % 미만의 킬러 결함이 광학 기술을 사용하여 관찰될 수 있으며, 이 경우에도 단파장의 UV 범위에서 수행하는 것으로 여겨진다. 광학 기술은 평면 형성으로 인해 화학 기계적 폴리싱 단계 이후에 덜 성공적으로 또한 수행되는데, 이는 결함이 몇몇의 광학적 결함 검출 방법에서의 주 요인인 광을 덜 산란시키는 것을 의미한다.
SEM 체계 검사 시스템은 다이 -다이 비교 방법을 사용하여 제시되어 왔다. 이와같은 시스템은 도량학적 정보를 얻는데 가장 적합하다. 공지된 기술들은 적은 픽셀 사이즈 ( 0.1 μm ) 를 갖고 결과적으로 완성된 웨이퍼에 대해 10 내지 80 시간 정도의 매우 긴 검사 시간이 걸린다. 이는 장애 결함 검출의 높은 빈도수와 더불어 이와같은 기술들을 생산 용도에 바람직하지 않게 한다. 또한 도량형학적 데이터는 숨은 결함을 찾지 못하여 광학 방법의 단점을 겪는다. 웨이퍼의 전압 콘트라스트 이미지를 얻기 위해 전자 빔 프로버를 사용하는 것이 앞서 제시되어 왔다. 그렇지만, 이러한 기술들은 양호한 이미지를 얻을 수 있기 전에 전자 빔이 여러차례 웨이퍼 상에 스캐닝될 필요가 있기 때문에 느리다.
SEM, 및 집적 회로내의 구조를 기능적으로 검사하는 공지된 SEM의 변형인 전자 빔 프로버는 디바이스의 전압 콘트라스트 이미지를 얻는데 또한 종종 사용된다. 전압 콘트라스트 이미지에서, 이미징되는 구조의 전압은 이미지내에서 구조의 밝기를 결정한다. 이는 전압 콘트라스트를 향상시키기 위해 에너지에 좌우되는 2차 전자의 검출을 제어하는데 필터 전자 그리드를 사용함으로써 성취된다. 이와같은 방법은 제조 공정의 신뢰성의 인디케이터로서 웨이퍼내에 형성된 테스트 구조를 이미징하는데 사용되어 왔다.
SEM은 부분 완성된 멀티칩 모듈 기판 ( multi - chip module substrate ; MCMs ) 내의 보이지 않는 결점을 검출하는데 사용되어 왔으며 이러한 기술들의 실례는 미국 특허 제 4,415,851, 4,417,203, 및 4,443,278 호에 기재되어 있다. 상기 특허들은 2 keV의 전자 플루드건이 MCM 기판의 도전성 네트에 전하를 인가하는데 사용되는 기술을 설명하는데, 상기 기판의 노드는 노드에 존재하는 전압을 측정하고 네트를 방전시키도록 노드로부터 노드까지 벡터화되는 전자 빔 프로브를 사용하여 검사된다. 전압 측정치는 네트내의 결점의 존재를 나타내는데 사용된다. 이 기술로 검사되는 MCMs 는 완성된 많은 IC디바이스를 배치 및 연결시키도록 의도된다. 도체를 예비 충전하는데 고·저 에너지의 플루드 건을 사용하는 유사한 기술들이 MCMs에 적용되어 왔다.
본 발명의 목적은, 위에서 개략 설명된 공지된 광학 시스템의 결함을 갖지 않고, 감춰진 결함을 밝혀낼 수 있는 반도체 웨이퍼를 검사하는데 적당한 시스템을 제공하는 것이다.
본 발명의 한 실시태양에 따라, 반도체 웨이퍼내의 전기적 결함을 검출하는 방법이 제공되는데, a)전기 절연된 구조가 전기 접지된 구조에 대하여 전압 상승되도록 웨이퍼에 전하를 인가하는 단계 ; b) 전자 빔을 사용하여 상기 구조를 포함하는 웨이퍼의 적어도 일부에 대한 전압 콘트라스트 데이터를 얻는 단계 ; 및 c) 상기 구조에 대한 소정의 전압과 다른 전압에 있는 구조를 검출하도록 전압 콘트라스트 데이터를 분석하는 단계를 포함한다.
전하의 인가는 비교적 낮은 에너지 ( ∼1 keV ) 전자로 웨이퍼를 플루딩시켜 성취되는 것이 전형적이다. 부동하는 웨이퍼내의 도전 구조는 이러한 전하를 유지시키고 웨이퍼내의 접지 구조와 비교하여 상승된 전압으로 유지시킨다. 전압 콘트라스트 이미지는 이와같은 구조간에 분화된다. 전자 빔 또는 SEM 디바이스로부터 전압 콘트라스트 이미지를 얻는 것은 쉽게 성취된다. 전자 빔은 웨이퍼 상으로 스캐닝되고 웨이퍼로부터 분사된 2 차 전자는 검출된다. 웨이퍼 상에서 주어진 위치에 대해 검출된 전자의 개수는 상기 지점에서 구조의 전압을 나타낸다. 비교적 높은 접지 전압 구조 사이의 콘트라스트의 최적화는 플루딩 전자의 에너지를 적당히 선택함으로써 그리고 검출기에서 소정 에너지의 전자 검출을 향상시키도록 필터 그리드 전압을 설정함으로써 성취된다. 여기서 용어 "플루딩 ( flooding ) "은 검사에 사용되는 것과 같은 높은 분해능 보다는 오히려 비교적 확산적인 빔으로 전자(또는 기타 하전 입자 ) 가 웨이퍼에 인가되는 것을 나타내는데 사용된다. 플루딩 스폿 크기 및 빔 전류는 전압 콘트라스트 데이터를 얻는데 사용되는 스폿 크기 보다 더 큰 크기일 수 있다. 플루딩은 프로빙 소스에 부가하여 하나 이상의 플루딩 소스를 사용하여 성취될 수 있다. 변형적으로, 동일한 소스는 어느 기능이 이행되는지에 따라 빔 스폿 크기 및 빔 전류의 조절에 사용될 수 있다.
전압 콘트라스트 데이터는 많은 형태 중 하나를 취할 수 있다. 간단한 형태에서, 전자 빔의 라인 스캔상의 많은 위치에 대한 데이터는 일련의 전압 레벨 및 스캔 위치로서 얻어지고 표시되거나 저장될 수 있다. 또 다른 실시태양에서, 본 발명은 반도체 웨이퍼상의 디바이스 내에 전기적 결함을 검출하는 방법을 제공하는데, 상기 디바이스는 접지 전압에서 몇몇의 구조를 그리고 접지에 대하여 플로팅 전압에서 기타 구조를 지니며, 상기 방법은 a) 일련의 이격된 스캔 라인에서 디바이스 표면을 가로질러 전자 빔을 스캐닝하는 단계 ; b)일련의 스캔 라인 각각에 대한 전압 콘트라스트 데이터를 입수하는 단계 ; 및 c) 구조에 대한 소정의 전압과 다른 전압에 있는 구조의 존재를 결정하도록 스캔 라인으로부터 전압 콘트라스트 데이터를 분석하는 단계를 포함한다.
전자 빔이 웨이퍼 상으로 스캐닝되는 방법은 매 부분의 웨이퍼 표면을 스캐닝하지 않고서 전압 레벨을 신뢰성 있게 결정하도록 충분한 데이터를 입수하는데 최적화될 수 있다. 이와같은 최적화는, 킬러 결함으로 인한 모든 기능적 고장을 검출하는 동안 이를 실행하는데 요구되는 스캔 라인의 개수를 감소시키고 결과적으로 다이를 검사하는 시간을 감소시키도록 구조들이 충분히 상세하게 검사되는 것을 보장하도록 한다. 가장 간단한 형태에서 이 최적화는 규칙적인 간격으로 다이를 가로질러 스캐닝 라인을 포함할 수 있다. 그렇지만 이는 모든 구조가 검사되는 것을 보장하지 않는다. 기타 다른 방법들은 다이 내의 도전성 트레이스 각각의 단부를 가로질러 스캐닝하는 단계를 포함하는데, 상기 단부의 위치는 설계 데이터 또는 기준 다이로부터 결정된다. 빔의 일부 편향이 스캐닝하는 동안 가능하기 때문에, 이 단부들이 빔의 규모 ( 0.2 μm ) 로 절대 선형 배열된 필요가 없지만 1 μm 등의 보다 폭 넓은 창에 놓일 수 있는 것이 가능하다. 구조가 전형적으로 서로 직각으로 놓여있는 동안 빔이 한 방향으로 수직으로만 스캐닝되기 때문에, 필수적인 전압 콘트라스트 데이터를 얻기 위해 우선 한 방향으로 그리고 다시 90。회전시킨 후 웨이퍼를 스캐닝하는 것이 필수적일 수 있다. 또 다른 기술은 웨이퍼상의 구조축 또는 웨이퍼를 전달하는 스테이지의 축에 직각인 방향으로 빔을 스캐닝하는 것이다. 이 스캔 라인의 개수 및 동작은 설계 데이터의 분석에 의해 결정될 수 있다.
변형적인 방법은 전압 콘트라스트 데이터를 전압 콘트라스트 이미지로 표시하는 것이다. 전압 콘트라스트 이미지 또는 라인 스캔 데이터는 기대되는 것 보다 더 높거나 낮은 전압 상태인 구조, 예컨대 결함으로 인해 절연 또는 접지된 구조를 식별하는데 분석될 수 있다. 분석은 한 세트의 전압 콘트라스트 데이터, 예컨대 웨이퍼상의 한 다이로부터 전압 콘트라스트 데이터를 하나 이상의 다른 세트, 예컨대 하나 이상의 선행 다이스상의 해당하는 구조에 대한 전압 콘트라스트 데이터와 비교하여 이들의 차를 결정함으로써 성취될 수 있다. 이와같은 비교는 광학 이미지내에서 입자의 존재를 검출하는 광학 기술에 마찬가지로 사용된다. 또 다른 기술은 설계 데이터로 부터 유도된 구조의 예기된 전기적 성능과 전압 콘트라스트 데이터를 비교하는 것이다.
이러한 방식으로 플로팅 및 접지 도체를 검출하는 것은 킬러 결함을 발견하는 신뢰성있는 비접점 수단을 제공한다. 구조상의 단지 한 위치에서 측정하는 것은 상기 구조가 알려진 정확한 웨이퍼로 부터 예기되는 것과 다른 전압 상태인지를 식별하는데 충분하다는 것이 가능하다. 반도체 제조 공정 ( 전형적으로 1 - 3 폴리실리론 레벨 및 2 - 6 금속 층 ) 에서 도체 형성 단계 동안, 몇몇 도체들은 기판으로 부터 전기 절연 ( 부동 ) 되고 몇몇은 기판에 전기 접속 ( 접지 ) 된다. 예를들어, 웨이퍼를 충전하고 전자 빔으로 스캐닝하는 동안, 부동 도체는 적은 양의 전압으로 충전되며, ( 도량형학 또는 금속 콘트라스트 보다는 오히려 ) 전압 콘트라스트 이미지를 생산하는데 최적화된 검출 장치로 2차 전자를 검출하는 경우 이들은 어두워 보이는 반면에, 기판을 통해 접지된 도체는 충전되지 않고 동일한 이미지 내에서 밝게 나타나며 절연체는 어두운 배경으로 나타난다.
이제 도 1 에 있어서, 본 발명에 따른 시스템은 전자 빔 디바이스(12)를 하우징하는 진공실 (10), 스테이지 (14), 및 웨이퍼 처리 로봇 (16) 을 포함한다. 전자 빔 디바이스는 스캐닝 전자 마이크로스코프 칼럼 (20) 을 포함하는데, 이는 캘리포니아 주 산 조세시의 Schlumberger Technologies, Inc. Automatic Test Equipment 로 부터 입수가능한 IDS 10000 과 같은 IC e - 빔 프로빙 디바이스에 사용된다. 칼럼 (20)은 반도체 IC 제조 웨이퍼 (22) 를 지탱할 수 있는 스테이지 (14) 상에 위치하며 두 방향 ( X - Y 스테이지 ) 으로의 이동을 허용한다. 스테이지 (14) 는 웨이퍼 (22) 의 임의 부분이 칼럼 (20) 의 시야(a field of view)내에 올 수 있도록 배치된다. 낮은 에너지 ( ∼1keV ) 전자 소스 (24) 는 칼럼의 측면으로 부터 삽입되고 칼럼 (20) 의 시야 내에 웨이퍼 (22) 를 전자로 플루딩하도록 배치된다. 2 차 전자 검출기 (26) 는 웨이퍼 (22) 의 표면으로부터 방출된 2 차 전자를 검출하도록 제공되며, 이 경우에 전자 빔은 상기 표면 상으로 스캐닝된다. 검출기 (26) 가 웨이퍼내의 부동 및 접지 구조간에 전압 콘트라스트를 검출하는 능력을 최적화하기 위해, 바이어스된 필터 메시 ( filter mesh , 28 ) 는 웨이퍼 (22)와 검출기 (26) 사이에 제공되며, 메시 (28) 는 바이어스 전압으로 유지되어 소정의 에너지 보다 높은 전자만이 검출기 (26) 로 통과하고 검출된다. 검출기의 응답은 광멀티플라이어 튜브 (30) 에 의해 향상된다.
웨이퍼 (22) 는 도시된 챔버 (10) 내에 또는 적당히 챔버의 외부에 배치될 수 있는 처리기 로봇 (16) 에 의해 스테이지 (14) 상에 위치한다. 이와같은 로봇은 반도체 제조 공정에서 일반적이다. 로봇 (16) 에 접근할 수 있도록, 웨이퍼 (32) 의 카세트는 밀봉되고 챔버 (10) 의 압력으로 낮아질 수 있는 로드 록 ( load lock ; 34 ) 내로 로딩된다. 이는 웨이퍼의 새로운 카세트가 삽입될 때 마다 챔버를 대기압으로 상승시킬 필요성을 감소 시킨다. CAD 설계 데이터 및 최적화된 라인 스캔 방법의 데이터 베이스 (44) 를 포함하는 컴퓨터 (42) 로 부터 제어하에 자체적으로 작동되는 제어 시스템 (40) 은 이 시스템의 동작을 제어한다. 제어 시스템은 칼럼 제어 전자기기 ( CCE ), 이미지/라인 스캔 프로세서 ( I/LSP ), 필터 메시 드라이브 ( FMD ), 스테이지 제어 전자기기 ( SCE ), 웨이퍼 처리기 제어 전자기기 ( WHCE ), 진공 펌프 및 로드 록 제어기 ( VP/LLC ), 및 플루드 건 제어기 ( FGC ) 를 포함한다.
칼럼 (20)의 목적 단부에서 플루드 건 (24)및 검출기 (26)를 배치한 보다 상세한 도면이 도 2 에 도시되어 있다. 이 경우에, Kimball Physics ELG5 와 같은 적당한 플루드건 (124) 은 칼럼 (120) 의 한 측면에 위치하고 대물 렌즈 (142) 위의 빔 ( P ) 에 위치한 편향기 (140) 를 통해 칼럼의 1 차 빔 ( P )내로 플루딩 빔 ( F ) 투영하도록 배치된다. 편향기 (140) 는 한쌍의 평행 플레이트 ( 144, 146 ) 를 포함한다. 플루드 건 (126) 에 가장 인접한 플레이트 (144) 는 플루딩 빔 ( F ) 이 통과할 수 있는 개구 (148) 를 지니며 접지 전위로 유지된다. 다른 플레이트 (146) 는 충분히 높은 전압으로 유지되어 1 차 빔 ( P ) 의 경로를 따라 그리고 웨이퍼 상으로 플루딩 빔 ( F ) 을 편향시킨다. 2 차 전자 검출기 (126) 는 칼럼의 한 측면에 배치되고 대부분의 전자 플루딩 위치에서 수십 볼트 ( 예컨대 50 - 100 V ) 로 유지되는 전극 구조 (150) 에 의해 보호된다. 플루딩 빔의 인가는 플루드 건 (124) 의 단부에 인접한 유사 전극 구조 (152) 의 사용에 의해 또는 전자 소스 ( 도시되지 않음 ) 근처의 내부 전극의 사용에 의해 턴온 및 턴 오프될 수 있다. 플루드 건은 비교적 낮은 에너지 전자의 빔을 제공하도록 작동된다. 에너지 범위의 상한치는 약 1.5 keV 인 것으로 보통 여겨진다 (이 에너지의 이상에서 디바이스는 알루미늄으로 부터의 Bremstrahlung 방사 또는 비규칙적인 음의 충전에 의해 손상될 가능성이 있다 ). 2 차 전자의 수율이 1 보다 큰 에너지 범위 ( 에너지는 두 개의 " 크로스오버 ( cross - over ) " 사이에 있다) 내에서 작용하는 것이 상당히 바람직하다. 반도체 웨이퍼내의 대부분의 재료에 대해 600eV내지 1.5 keV의 범위내에 있는 것으로 보통 여겨지며, 정확한 범위는 기판 재료 및 웨이퍼의 제조 스테이지에 좌우된다. 웨이퍼에서 플루드 거의 스폿 크기는 50 μm 내지 500 μm 의 범위내에서 조절가능한 것이 전형적이다. 빔 전류는 1nA 내지 30 μA 의 범위내에서 조절가능하다. 스폿 크기 및 빔 전류 모두는 웨어퍼의 대상 영역에서 측정가능한 전압 콘트라스트 (수 볼트, 전형적으로는 1V 미만 ) 를 얻기 위해 소기의 전류 밀도를 제공하도록 조절된다.
도 3(a) - 3(d) 에는 부동 ( 어두움 ) 하는 또는 접지 ( 밝음 ) 된 구조를 지니는 IC 웨이퍼의 단면에 대한 전압 콘트라스트 도면이 개략적으로 도시되어 있다. 도 3(a) 는 정확한 배열을 보여준다. 도 3 (b) 는 전압 콘트라스트(VC; voltage contrast) 이미지가 위치 ( X ) 에서 불량한 비어로 나타나는 방법을 보여준다. 광학 이미지로 볼 수 없는 이 결함은 접지에 대하여 부동하는 구조 (A )를 초래한다. 도 3(C) 는 구조 (A) 에서 끊어진 라인의 효과를 보여준다. 구조 (A) 가 다른 접지 구조에 정확히 전기 접속되는 동안, 라인내의 절점은 위치 (Y)를 넘은 부분이 접지에 대하여 부동하도록 한다. 도 3(d) 는 의도된 부동 구조를 접지 구조에 전기 접속하는 위치 (Z) 에서 전기적 단락의 효과를 보여준다. 도 4(a) 및 도 4(b) 는 동일한 것으로 의도되는 메모리 디바이스의 해당하는 부분의 SEM 유도 전압 콘트라스트 이미지를 보여준다. 디바이스 중 하나내의 결함은 구조 (Q) 가 도 4(a) 에서 접지되고 도 4(b) 에서 부동하는 것으로 나타나는 것을 의미한다. 기타 임의 정보가 없는 경우, 어느 이미지에 오차가 있는지를 결정하는 것이 불가능하다는 것을 주목해야 한다. 이는 이미지를 알려진 결함없는 디바이스의 해당하는 이미지와 비교하여 결정될 수 있거나, 또는 다른 디바이스로부터의 한 이상의 해당하는 이미지의 입수 및 광학적 결함 검출에 사용되는 것과 유사한 결함 검출 알고리즘의 사용은 요구되는 정보를 제공할 수 있다. 변형적으로, 이 구조에 대한 CAD 데이터의 분석은 구조 (Q)가 이 제조 스테이지에서 부동하거나 또는 접지되는 지를 알려줄 수 있다.
본 발명의 또 다른 바람직한 실시예에서, 결함의 존재는 전압 콘트라스트 이미지 보다는 오히려 라인-스캔 데이터의 분석에 의해 또한 찾아낼 수 있다. 이는 도 5 에 도시되어 있다. 도 3(a) - 3 (d) 의 라니 ( SS 또는 TT ) 을 따라 전자 빔을 스캐닝하는 것은 스캔 라인 상의 위치에 대한 도 5 에 도시된 전압 콘트라스트 데이터 (접지 전압 Vg 또는 부동 전압 Vf ) 를 만들어 낸다. 알려지지 않은 디바이스 ( b, c 또는 d )로부터의 신호와 알려진 디바이스 (a)로부터의 신호간의 차를 얻어낸 후, 임의의 잔류 신호 ( Dab, Bac, Dad )는 오차를 나타낸다. 도 3 (c) 에서의 스캔 라인은 감산 후 보여주는 잔류 신호 ( Dac ) 는 없고, 결함은 보통 검출되지 않는 다는 것을 주목해야 한다. 그렇지만, 스캔 라인 ( SS ) 은 결함을 나타내는 잔류 신호 ( Dac ) 를 초래한다. 이 사실로 부터, 본 발명이 결함을 검출하도록 완전한 이미지를 얻는 것이 필수적인 것은 아닌데, 그 이유는 방법이 앞선 광학적 방법의 경우에서와 같이 외형 보다는 오히려 디바이스의 전기적 행동에 의존하기 때문이라는 것을 이해할 것이다. 설계 데이터의 사용은 어느 스캔 라인이 동일한 구조와 교차하는 지를 결정하여 연속성을 결정하는데 비교될 수 있다.
라인 스캐닝 방법에서, 전자 빔은 한 방향 ( Y 방향) 으로 다이를 가로질러 반복적으로 스캐닝되는 동안 웨이퍼는 스테이지상에서 수직 (X) 방향으로 이동한다. 따라서 다이는 이미지를 얻는데 사용되는 주파수의 1/10 로 스캐닝되는 것이 전형적인데, 예컨대 스캔 라인은 이미징 라인 보다 10 배 더 이격된다. 이는 다이당 스캔의 수가 10 의 비율 만큼 감소되어 해당 비율 만큼 처리량 시간을 감소시키는 것을 의미한다. 스테이지 이동의 방향이 반대되는 동안 한 방향으로 정렬된 모든 다이스가 스캐닝될때 까지 한 방향으로 웨이퍼를 이동시키고 나서 다이스의 다음 열을 가로질러 한 다이 위치를 이동시키는 것이 일반적으로 더 편리하다. 대부분의 경우에서, 각각의 다이는 빔의 다중 시야를 사용하여 스캐닝되는데, 예컨대 다이의 일부("시아")는 어느 한 시간에 예비 충전되고 나서 스캐닝되며, 그리고 나서 또 다른 부분은 다이가 완성될 때까지 예비 충전 및 스캐닝된다. 이 기술은 다이의 스캐닝이 완성되기 전에 전하 손실에 대한 문제를 해결하는데 사용될 수 있다.
임의의 한 시야를 스캐닝하는데 요구되는 총 시간은 예비 충전 시간 및 스캐닝 시간에 종속된다는 것을 이해할 것이다. 여기서 설명된 예비 충전 방법이 다이상에 전하를 증착하는데 보다 더 효율적이기 때문에, 그리고 스캐닝 라인이 이격되어 있기 때문에, 전압 콘트라스트 데이터를 얻는데 필요한 시간은 전하를 인가하는데 스캐닝 빔을 사용하고 나서 분석용 이미지를 얻는 선행 기술의 방법들 보다 훨씬 더 짧을 수 있다. 위에서 기술된 실시예에 대하여, 100 의 비율 만큼의 처리량의 향상은 일부 선행 기술의 시스템 이상으로 기대될 수 있다.
본 발명에 따라 웨이퍼 결함을 검출하는 적당한 순서는 다음과 같다 :
셋업
1. 로드록을 통해 칼럼 하부의 스테이지 상으로 로딩하고 스테이지상에 정렬하기 ;
2. 전자 빔을 셋업하기 : 촛점 마추기, 비점 수차의 편차를 결정하기, 초점 맵을 준비하기, 1 차 빔과 플루드 빔에 의해 발생된 SEM 이미지를 비교하여 두 빔을 정렬하기 ;
3. 웨이퍼에 대하여 전자 빔을 정렬/기록하기 ;
4. 웨이퍼에 대한 최적화된 스캔 라인 패턴의 컴퓨터 파일을 데이터베이스로 부터 검색하기.
동작
1. 스테이지 이동 ( X 방향 ) 을 개시하기 ;
2. 플루드 건을 사용하여 ∼1 ms 에 대한 제 1 다이내의 제 1 시야를 예비 충전하기 ;
3. 전자 빔으로 제 1 시야에 응답신호 요청하기 ;
4. 제 1 시야에 대한 전압 콘트라스트 데이터를 저장하기 ;
5. X 방향으로 다음 시야를 예비 충전하기 ;
6. 전자 빔으로 다음 시야에 응답신호 요청하기 ;
7. 다음 시야에 대한 전압 콘트라스트 데이터를 저장하기 ;
8. 제 1 다이가 완성되고 전압 콘트라스트 데이터가 저장될 때 까지 단계 5 내지 7 을 반복하기 ;
9. X 방향으로 다음 다이에 대해 단계 2 내지 8 을 반복하기 ;
10. 다음 다이에 대한 전압 콘트라스트 데이터를 정렬하고 이를 앞선 다이 또는 다이스로부터의 데이터와 비교하여 차를 결정하기 ;
11. 웨이퍼 결함 맵 파일내에 차의 위치를 기록하기 ;
12. 정렬 및 빔 초점을 감독하기 ;
13. 마지막 다이가 웨이퍼상에 도달되었을 때 까지 단계 2 내지 12를 반복하기 ;
14. 기록된 결함의 개수가 상기 웨이퍼에 대해 소정의 최대 개수를 초과하는 경우 플래킹 하기 ;
15. 보다 높은 크기의 전압 콘트라스트 이미지에서 결함이 있는 네트 각각을 검토하고 기준 이미지와 비교하여 오퍼레이터의 검토를 위해 저장하기 ;
16. 다음 웨이퍼.
위에서 설명된 배열에 대한 여러 변형들은 본 발명의 범위내에서 유지되면서 이루어질 수 있다. 예를들면, 다이 도체는 전압 콘트라스트 데이터를 얻는데 사용되는 전자 빔으로 예비 충전될 수 있는데, 예컨대 동일한 전자빔은 예비 충전 및 검사에 사용된다. 그렇지만, 이 방법은 라인 스캐닝 방법에 의해 유용할 수도 있는 향상된 처리량이 유용하지 않다는 단점이 있는데, 그 이유은 전자 빔이 도체를 충전하는데 최적화되지 않고 이를 행하는데 위에서 설명된 플루드 건 보다 더 길게 걸릴 것이다. 또 다른 변형은 하나 이상의 플루드 건을 사용하는 것이다.
위에서 개략 설명된 작동 순서는 다이에 대한 완전한 스캐닝 조작에 앞서 전체 다이를 예비 충전하는 단계를 포함하도록 변경될 수 있다. 선택된 특정 순서는 다이로부터의 전하 손실 및 전압 콘트라스트 데이터의 연속적 저하와 같은 요인들을 고려하면서 전체적으로 시스템의 처리량을 향상시키는데 최적화될 수 있다.
또 다른 변형은 일단 모든 데이터가 또 다른 컴퓨터를 사용하여 특정 웨이퍼에 대해 수집된 경우에 모든 전압 콘트라스트 데이터를 데이베이스내에 저장하고 비교 및/또는 분석을 이행하는 것이다.
도 6 은 본 발명에 따라 웨이퍼 결합을 검출하는 시스템 (600) 의 부가적인 개략도를 보여준다. 다이어그램은 시스템의 주요 요소들을 보여주는데 단순화되어 있다 ; 제어 시스템 및 블랭커 ( 도시되지 않음 ) 를 지니는 1 차 전자 건 (605), 전자 칼럼 (610), 제어 시스템 및 블랭커 (620)를 지니는 플루트 건 (615), 빔 굴곡 렌즈 (622), 래스터 스캔 코일 ( 또는 정전 편향기 ) (625), 제어 시스템 ( 도시되지 않음 ) 을 지니는 2 차 전자 블라인드 ( 전자 플루딩 동안 편향기를 보호하는 도 2 의 전극 구조 (150) 와 같음 ), 스캐닝 제어 시스템 (645), 충전 제어 전극 (650), 검사될 웨이퍼 (660) 에 대한 소기의 전압으로 충전 제어 전극 (650) 을 유지하는 전압 소스 (655), 및 빔 굴곡 렌즈를 제어하는 1차/플루드 스위칭 제어기 (665).
빔 굴곡 렌즈 (622)는 빔 칼럼 (610) 의 대물 렌즈 ( 도 6 에 도시되지 않음 ) 의 광학 축에 1 차 빔 또는 플루드 빔 중 어느 하나를 선택적으로 정렬하는데 사용된다. 1 차 건 블랭커는 필요하지 않은 경우 1 차 빔을 블랭킹 ( 턴오프 ) 하고 필요한 경우 1 차 빔을 언블랭킹 ( 턴온 ) 하는데 사용된다. 플루드 건 블랭커 (620) 는 필요하지 않은 경우 플루드 빔을 블랭킹 ( 턴오프 ) 하고 필요한 경우 플루드 빔을 언블랭킹 ( 턴온 ) 하는데 사용된다. 전압은 2 차 전자 블라인드 (640) 에 인가되어 2 차 전자들을 반발시키고 이들이 플루딩하는 동안 검출기 (630) 로 들어가는 것을 방지한다. 1차 빔 (670)의 래스터 편향에 보통 사용되는 스캔 코일은 충분한 플루드 면적을 덮을 수 있도록 플루드 빔 (675) 을 편향시키는데 또한 사용될 수 있다. 아래의 실시예 중 하나에서 보다 상세히 설명되는 바와같이, 플루드 건 광학기기의 크로스 오버 지점의 위치에 따라, 플루드 빔 사이즈는 적은 플루딩에 의해 도포될 면적보다 더 작은 경우, 플루드 빔은 소기의 면적을 도포하도록 스캔 코일 (625) 을 사용하여 래스터링된다. 플루드 빔을 래스터링하는 또 다른 이유는 넓은 면적상에 플루드 균일성을 위한 것으로, 균일성은 빔 프로파일에 무관하다.
도 7 은 인칼럼 ( in - column ) 플루드 건을 포함하는 도 6 의 시스템의 작동 순서를 보여주는 시스템 제어 타이밍선도이다. 타이밍 순서는 ( 도 1 에 도시된 바와 같이, 컴퓨터(42)의 제어를 받는 제어 시스템 (40) 과 같은 ) 제어 시스템에서 프로그램된 제어 논리에 의해 제어되어 웨이퍼상의 전하를 제어하는 플루드 빔으로 이미징 ( 또는 부분 이미징 ) 하는 1 차 빔을 동기화한다. 즉, 라인 (705)으로 도시된 제어 논리 순서는 1 차 빔이 이미징하도록 스캐닝되는 이미징 간격과 플루드 빔이 웨이퍼 표면의 충전을 제어하도록 활성되는 충전 제어 간격 사이에서 교번한다. 라인 (700) 은 1 차 빔과 플루드 빔 사이에서 교번하는 빔 스위칭 제어 신호를 보여준다. 이미징 간격 동안, 플루드 빔 블랭커는 스위칭 온 ( 라인 (715) 을 참조 ) 되고 1 차 빔 건 (605)의 블랭커 및 플루드 빔 굴곡 렌즈 (622) 및 2 차 전자 블라인드 (640) 는 스위칭 오프 ( 라인 ( 720, 730 ) 을 참조 ) 됨으로써, 1 차 빔 (670) 은 웨이퍼 (660)로 향하고 2 차 전자는 검출기 (630) 에 도달할 수 있다. 또한 이미징 간격 동안, 래스터 스캐닝 코일 (625) 및 충전 제어 전극 (650) 은 이미징 ( 라인 ( 725, 730 ) 을 참조 ) 하도록 소기의 프로그램 값으로 설정된다.
충전 제어 간격 동안, 플루드 빔 굴곡 렌즈 (622) 및 1 차 빔 건(605) 의 블랭커는 스위칭 온 ( 라인 (720) 을 참조 ) 되고 플루드 빔 블랭커는 스위칭 오프 ( 라인 (715) 을 참조 ) 됨으로써 플루드 빔은 동작하도록 선택된다. 또한 충전 제어 간격동안, 2 차 전자 블라인드 (64) 는 스위칭 온 ( 라인 (735) 을 참조 ) 되어 2 차 전자가 검출기 (630) 을 압도하는 것을 방지하며, 래스터 스캐닝 코일 (625) 및 충전 제어 전극 (650) 은 플루딩 ( 라인 ( 725, 730 ) 을 참조 ) 하도록 소기의 프로그램된 값으로 설정된다. 도 6 및 도 7 의 실시예에서, 동일한 래스터 스캐닝 코일들이 1 차 빔 및 플루딩 빔에 의해 공유되지만 개별 코일들이 원하는데로 제공될 수도 있다고 가정된다. 1 차 빔 (670) 과 플루트 빔 ( 라인 (710) 을 참조 ) 의 듀티 사이클은 빔들이 매우 다른 전류와 대상을 갖기 때문에 반드시 동일할 필요는 없다는 것이 또한 가정된다. 래스터 스캐닝 진폭은 플루딩 보다 이미징하는 동안 다른 면적 범위에 유동성을 제공하도록 이미징과 플루딩 간격사이에 차이가 있을 수 있다.
도 8 은 본 발명에 따라 칼럼내에 플루드 건을 지니는 시스템을 보여주는 개략적인 단면도이다. ( 도 6 의 칼럼 ( 610) 과 도 1의 칼럼(20) 과 같은 ) 전자 칼럼은 대물 렌즈 (805) 를 포함하며 이를 통해 1 차 빔과 플루드 빔은 위에서 설명한 바와 같이 교번적으로 향하게 된다. 칼럼내의 플루드 건 설계는 많은 단점들이 있다. 이들 중에는 1 차 빔이 짧은 작용 거리 (810) 에서 동작하고 공통적인 "시야 " 를 플루드 빔과 공유할 수 있는 능력이 포함된다.
도 9 및 도 10 은 칼럼내에 플루드 건을 지니지 않은 시스템의 개략적인 단면도이다. 기타 사용하기 위한 선행기술의 장치들은 나란하게 그리고 칼럼의 외부에 플루드 건을 지닌다. 이 장치에서, 플루드 건 빔은 칼럼의 빔 광학기기를 공유하거나 또는 광학축의 세그먼트를 1 차 빔과 공유한다. 칼럼에 인접한 플루드 건을 지니는 장치에 있어서, 칼럼은 큰 작용 간격 (910) ( 도 9 를 참조 ) 에서 웨이퍼로부터 이격되어야 하거나, 또는 스테이지는 플루드 빔이 웨이퍼에 도달할 수 있는 제 1 위치 ( 도 10 의 좌측을 참조 ) 와 이미지 빔이 웨이퍼에 도달할 수 있는 제 2 위치 ( 도 10 의 우측을 참조 ) 사이에서 칼럼을 이동시켜야 한다. 작용 간격이 도 9 에서와 같이 큰 경우, 이미지 해상도는 감소된다. 스테이지가 도 10 에서와 같이 이동해야 하는 경우, 웨이퍼의 플루딩과 연관된 시간 오버헤드는 높다 ; 스테이지 이동은 전형적인 이미징 시간보다 더 큰 크기의 600ms와 2sec사이에 있는 것이 전형적이다.
도 11 은 본 발명에 따라 칼럼내의 프루드 건 및 플루드 빔 굴곡 렌즈를 지니는 시스템의 개략적인 단면도이다. 도 11 은 플루드 빔의 광학 요소들이 도시된 플루드 빔 궤도 평면에 관한 도면이다. 바람직한 실시예에서, 플루드 빔 굴곡 렌즈는 플루드 빔 (675) 을 굴곡 및 스위칭하는데 이용되는 한쌍의 동심 부분 구형 전극 ( 1105, 1110 ) 을 포함한다. 도 12 는 플루드 빔 궤도 평면내의 전극 ( 1105, 1110 ) 의 개략도이다 ; 도 13 은 도 12 의 라인 ( A-A ) 을 따라 취해진 도면이다. 동작하도록 플루드 빔을 선택하기 위해, 전위가 전극 ( 1105, 1110 ) 양단에 인가된다. 1차 빔 (670)을 선택하기 위해, 전극 ( 1105, 1110 )은1 차 빔 (670) 이 전극 (1105) 내의 개구부 (1115) 를 통해 영향받지 않는 상태로 이동할 수 있도록 접지된다. 도 11 에 도시된 바와 같이, 플루드 건 (615)으로 부터의 플루드 빔 (6750 은 정렬 편향기 (1120), 선택적인 성형 개구 (1125), Einzel 렌즈 (1130), 및 옥타폴 ( octapole , 1135 ) 을 통해 굴곡 렌즈 (622) 로 통과한다. 적당한 전압이 굴곡 렌즈 (622) 의 전극 ( 1105, 1110 ) 양단에 인가되는 경우, 플루드 빔 (675) 은 칼럼 축으로 굴곡되고 정렬 편향기 (1140), Wien 필터 (1145) 및 대물 렌즈(805) 를 통과하여 웨이퍼 (660) 의 표면상의 영역을 플루딩한다.
굴곡 렌즈 (622) 는 플루드 빔 (675) 을 동시에 편향 및 집속시킨다. 렌즈의 굴곡각은 전극 ( 1105, 1110 ) 의 각도 ( 도 12 에서 세타 ) 에 의해 결정된다. 플루드 빔 (6750 을 칼럼 축으로 굴곡시키기 위해, 인가된 전압은 플루드 빔의 전자의 에너지 레벨에 대해 조절된다. 인가된 전압은 수백내지 수천 볼트인 것으로 추정된다.
도 15 및 도 16 에는 집속 작용이 예시되어 있다. 도 15 는 웨이퍼에서의 작은 플루드 빔 스폿 및 저배율의 상태를 도시한 것이다. 도 16 은 웨이퍼에서의 큰 플루드 빔 스폿 및 고배율의 상태를 도시한 것이다. 굴곡 렌즈의 이미지 (도 15 및 도 16 에서 위치 ( P3 ) 에서의 교차 ) 가 형성되는 부분을 결정하기 위하여, 굴곡 렌즈의 대상물 (플루드 건 (615) 에 의해 형성된 위치 ( P1 )에서의 교차 ) 이 도 15 에서와 같이 전극 ( 1105, 1110 )으로부터 이격되게 또는 도 16 에서와 같이 전극 ( 1105, 1110 ) 을 향해 이동된다. 플루드 건 (615) 에 대한 대상물 교차의 위치는 플루드 건 (615) 의 집속 작용에 의해 결정되고, 이는 다시 플루드 건 (615) 에 내재하는 집속 전극 (예시되지 않음 ) 에 인가된 전위에 의해 제어된다. 플루드 건 교차 (위치 ( P1 ) 는 굴곡 렌즈 (622) 에 의해 집속되어 위치 ( P3 ) 로 " 경로 선택 " 된다. 굴곡 렌즈 (622) 의 배율은 대상물 거리 ( P1 에서 P2 까지의 거리 ) 에 대한 이미지 거리 ( P2 에서 P3 까지의 거리 ) 의 비에 의해 평가될 수 있다.
도 16 에서와 같이 플루드 건의 집속 작용을 미약하게 함으로써, 결과적으로는 굴곡 렌즈 (622) 에 의한 배율이 더 높아지는데, 그 이유는 P1 및 P2 사이의 거리가 짧아지고 P2 및 P3 사이의 거리가 길어지기 때문이다. 마찬가지로, 플루드 건의 집속작용을 또한 미약하게 함으로써, 결과적으로는 대상 렌즈 비율이 더 높아지는 데, 그 이유는 P3 및 P4 사이의 거리가 짧아지고 P4 및 P5 사이의 거리가 거의 변화되지 않는 상태로 된다.
따라서, 웨이퍼에서의 플루드 빔 스폿은 플루드 건의 집속 작용을 조절함으로써 제어될 수 있다. 플루드 건의 집속 작용을 미약하게 함으로써, 결과적으로는 총체적인 배율이 더 높아지고, 따라서 플루드 빔 스폿이 더 커진다. 미세한 플루드 빔 에지 한정이 필요하다면, 선태적인 성형 개구 (1125) 은 플루드 건의 교차에서 삽입될 수 있다. 도 17 은 빔 폭을 가로 지른 전자의 분포로서 성형 개구 (1125) 을 통과하기전의 플루드 빔의 형상 (1700)을 도시한 것이다. 도 18 은 또한 빔 폭을 가로지른 전자의 분포로서 성형 개구 (1125) 을 통과한 후의 플루드 빔의 형상 (1800) 을 도시한 것이다. 도 11 에 도시된 어떤 구성요소는 기계가공 및 조립의 결함을 보상하도록 채용되어 있다. 정렬 편향기 (1120) 는 선택적인 성형 개구 (1125) 나 굴곡 렌즈 (622) 에 대해 플루드 빔을 정렬시키는 데 사용될 수 있다. 8 개의 극 (1135) 은 비점수차를 보정하는 데 제공되며 또한 굴곡 렌즈 (622)에 대한 빔 정렬용으로도 사용될 수 있다. 정렬 편향기 (1140)는 대상 렌즈 (805 )에 대해 플루드 빔을 정렬시키는 데 제공된다.
플루드 빔 굴곡 렌즈(622)의 전극에 대한 다른 구성도 또한 가능하다. 예를 들면, 전극쌍은 전술한 동심원의부분적 구형이라기 보다는 오히려 동심원의 부분적 원통형일 수 있다. 플루드 빔 궤도면에서의 원통 설계의 단면은 구형 전극 설계에 대한 단면과 동일하므로 도 12 의 예시와 동일하다. 광학기기는 또한 2가지 설계에 대하여 플루드 빔 궤도면에서 동일하다. 도 14 는 플루드 빔 궤도판에 직각인면에서의 원통형 전극 플루드 빔 굴곡 렌즈를 보여주는 도 12 의 라인 A-A 를 따라 취해진 도면이다. 플루드 빔 궤도면과 직교인 면에서, 플루드 빔이 편향되어 구형 전극에 의해 접속되지만, 단지 원통형 전극에 의해서만 편향된다. 그 결과로서, 원통형 전극 설계가 사용되는 경우 기다란 단면의 플루드 빔이 발생된다. 이러한 경우에, 플루드 빔은 웨이퍼 표면에서 균일한 플루드 적용 범위를 이루도록 래스터 스캐닝될 수 있다.
상기에 기술한 플루드 건 스폿 사이즈 및 빔 전류 파라미터는 웨이퍼의 검사에서 직면하는 여러 상황에 의해 적합하다. 그러나, 다른 용도는 고전류 플루드 작용으로부터 유리할 수 있다. 따라서, 플루드 건 설계에 대한 한 실시예는 수밸 마이크로 암페어의 범위에서 플루드 전류를 발생시키도록 극히 높은 전류 건을 채택하는 것이다. 2.5mm 스폿로써 ∼ 400 마이크로 암페어를 공급할 수 있는 FRA - 2 × 1 - 2 또는 Kimball Physics EFG-8 과 같은 고빔 전류 플루드 건은 이러한 용도에 이상적이다. 집속렌즈 ( 예컨대, Einzel 렌즈 (1130) ) 는 빔이 렌즈 (622) 의 빔 굴곡 전극에 들어가기 전에 1 밀리미터 이하의 교차 스폿을 발생시키도록 상기 건으로 부터 스폿을 축소하는데 사용될 수 있다.
이러한 고전류 설계는, 다른 방법으로는 금속 스트링어 또는 오염물질 브릿징(bridging)에 기인한 저저항 단락 ( 10 킬로오옴만큼 작은 저항 )과 같이 검출하기에 곤란한 결함의 검출을 용이하게 한다. 도 19 는 도체로부터 기판까지의 저항 단락을 지니는 웨이퍼의 일부에 대한 일례를 단면도로 도시한 것이다. 이러한 면밀하고 미세한 결함의 검출은 상기 결함이 진보된 디바이스 제조 ( 0.35 마이크론 기술 및 그 이상의 기술 ) 에서는 점진적으로 보편화되어지고 있기 때문에 중요하다. 그러한 결함은 광학 현미경으로 검출될 수 없을 정도로 적다. 그것은 대전입자 현미경하에서는 보일지모르지만 격리되기에는 극히 곤란한데, 그 이유는 고비율에서 운영될때 상기 현미경이 극히 작은 시야를 지니기 때문이다. 그 반면에, 전압 대비 대전 입자 빔 시스템은 이러한 단점에 직면하지 않는데, 그 이유는 그것이 나노범위의 결함자체보다는 오히려 결함의 결과를 스폿하도록 설계되어 있기 때문이다. 그러므로, 나노범위의 결함에 기인한 현미경 회로상의 전압 대비 전하는 이러한 경우에 용이하게 검출될 수 있다. 전압 대비 시스템이 이러한 결함을 검출하기 위하여, 상기 시스템은 부동 및 접지 도체사이의 전압 대비를 확립하도록 도체를 충전시킬 수 있어야 한다. 수백 마이크로 암페어를 공급할 수 있는 플루드 건을 사용하는 것은 수십킬로오옴만큼 작은 저항 단락의 검출을 허용한다.
그러한 고전류 플루드 건을 사용하는 또 다른 이유는 SRAM 메모리 네트워크와 같은 대형 부동 도체 네트워크상에서의 단락을 검출하는 것이다. 도 20 은 전기 누설이 있는 대형 도체 네트워크를 지니는 웨이퍼의 일부에 대한 단면도이다. 이러한 경우에, 각각의 셀로부터의 누설이 적으면, 결과적으로는 네트워크로부터의 누설이 누적되는 데, 이는 고전류 플루드 건이 네트워크를 충전시키는 데 필요할 정도로 매우 크다.
고전류 플루드 건 설계는 또한 도 21 의 네트워크 ( 2105, 2110 ) 과 같은 2 개의 대형 부동 도체 네트워크 사이의 브릿징과 같은 아마도 가장 최근에 도전하는 결함의 검출을 가능하게 한다. 이러한 유형의 결함을 검출하기 위하여, 도면 부호 ( 2120, 2125 )로 도시된 바와 같은 도체 패드는 디버깅을 위해 각각의 네트워크내에 설계될 수 있다. 도체패드가 정방형인 경우 도체 패드는 각각의 변마다 수 마이크론내지 수십마이크론일 수 있다. 회로는 테스트하기 위해, 우선 네트워크 중 하나는 이 네트워크용 디버그 패드를 플루드함으로써 충전된다.
그 후, 시스템은 나머지 네트워크 (2110) 의 전압 대비를 알아보는데 주빔을 사용한다. 제 2 네트워크 (2120) 이 충전되어 있는 경우 2 개의 네트워크사이에는 단락이 존재한다. 변형적으로는, 기계적인 프로브나 프로브 카드를 디버그 패드에 떨어뜨려서 플루드 건으로 충전하는 대신에 외부 공급 전압으로 도체 전압을 상승시키는 기술이 있다. 그러나 이들 기술은 기계적인 위치선정 및 정렬에 기인하는 적은 처리 능력 및 기계적인 접촉에 기인하는 입자 오염의 결점을 지닌다.
본 발명은 전자 플루드 건 및 전자 빔 프로버를 사용하는 것으로서 위에서 설명되었다. 기타 하전 입자기술들은 전자 빔 기술을 대신하여 사용될 수 있는데, 예컨대 집속 이온 빔 기술, 또는 기계 광학적 또는 원자력 프로브가 또한 유용할 수도 있다. 전하를 인가하는 기타 수단은 직접적인 전기 접촉 또는 전계 수단을 포함할 수 있다.
본 발명은 공지된 광학 시스템의 결함이 없고 감춰진 결함을 밝혀낼 수 있는 반도체 웨이퍼를 검사하는데 적당한 시스템을 제공한다. 전압 콘트라스트 데이터는 많은 형태 중 하나를 취할 수 있다. 간단한 형태에서, 전자 빔의 라인 스캔상의 많은 위치에 대한 데이터는 일련의 전압 레벨 및 스캔 위치로서 얻어지고 표시되거나 저장될 수 있다. 변형적으로, 일련의 스캔으로부터의 데이터는 전압 콘트라스트 이미지로서 표시될 수 있다. 분석은 한 세트의 전압 콘트라스트 데이터, 예컨대 웨이퍼상의 한 다이로부터 전압 콘트라스트 데이터를 하나 이상의 다른 세트, 예컨대 하나 이상의 선행 다이스상의 해당하는 구조에 대한 전압 콘트라스트 데이터와 비교하여 이들의 차를 결정함으로써 성취될수 있다.
도 1 은 본 발명에 따라 웨이퍼 결함을 검출하는 시스템의 개략도,
도 2 는 도 1 의 장치에서 사용하기에 적당한 플루드 건 ( flood gun ), 2차 검출기 및 전자 빔 칼럼의 목적 단부의 세부도,
도 3 (a) - 도 3 (d) 는 서로 다른 결함을 지니는 IC의 단면의 개략적인 전압 콘트라스트 ( contrast ) 이미지,
도 4 (a) 및 (b) 는 결함이 있고 없는 IC 의 단면의 SEM 마이크로그래프,
도 5 는 도 3 (a) - (d) 에서의 구조로 구조로부터 얻어지는 라인 스캔 데이터,
도 6 은 본 발명에 따라 웨이퍼 결함을 검출하는 시스템의 부가적인 개략도,
도 7 은 도 6 의 시스템의 작동 순서를 보여주는 시스템 제어 타이밍선도,
도 8 은 본 발명에 따라 칼럼내에 플루드 건을 지니는 시스템의 개략적인 단면도,
도 9 및 도 10 은 칼럼내에 플루드 건을 지니지 않는 시스템의 개략적인 단면도,
도 11 은 본 발명에 따라 칼럼내에 플루드 건 및 플루드 빔 굴곡 렌즈를 지니는 시스템의 개략적인 단면도,
도 12 는 본 발명에 따라 플루드 빔 굴곡 렌즈의 단면도,
도 13 은 본 발명에 따라 구형 전극의 플루드 빔 굴곡 렌즈를 보여주는 도 12의 라인 (A-A) 을 따라 취해진 도면,
도 14 는 본 발명에 따라 원통형 전극의 플루드 빔 굴곡 렌즈를 보여주는 도 13의 라인 (A-A) 을 따라 취해진 도면,
도 15 는 작은 플루드 스폿을 만들도록 낮은 배율로 설정된 플루드 광학기기를 지니는 도 11의 시스템의 개략적인 단면도,
도 16 은 커다란 플루드 스폿을 만들도록 높은 배율로 설정된 플루드 광학기기를 지니는 도 11의 시스템의 개략적인 단면도,
도 17 은 본 발명에 따라 개구를 통과하기 전의 플루드 빔의 모양,
도 18 은 본 발명에 따라 개구를 통과한 후의 플루드 빔의 모양,
도 19 는 도체로부터 기판까지의 저항 단락을 지니는 웨이퍼의 일부의 단면도,
도 20 은 전기적으로 누설되는 대형도체 네트워크를 지니는 웨이퍼의 일부의 단면도,
도 21 은 다중 부동 도체 네트워크사이에 단락을 지니는 웨이퍼의 일부의 단면도이다.

Claims (42)

  1. 반도체 웨이퍼 상의 다이 내 전기적 결함을 검출하는 방법에 있어서,
    a) 프로브의 시야(a field of view)에 대응하는 상기 웨이퍼의 소정의 영역에 전하를 인가하여,상기 소정의 영역 내의 전기 절연된 구조가 전기 접지된 구조에 대하여 전압 상승되도록 하는 단계 ;
    b) 상기 소정의 영역의 일부분을 프로빙하여,상기 소정의 영역의 일부분내 구조에 대한 전압 콘트라스트 데이터를 얻는 단계 ; 및
    c) 상기 전압 콘트라스 데이터를 분석하여 기준 전압과 다른 전압들에 있는 구조들을 검출하되, 상기 기준 전압은 그러한 구조에 대해서 예견되고 만일 그러한 전하가 인가되면 그 구조가 결함이 없어 그에 따라 결함이 있는 구조들을 식별할 수 있게 되는 단계를 포함하며,
    상기 전하 인가 단계는 상기 소정의 영역이 프로빙되는 분해능 보다 훨씬 더 낮은 분해능으로 전하를 상기 소정의 영역에 인가하여 수행되는 반도체 웨이퍼 상의 다이 내 전기적 결함을 검출하는 방법.
  2. 제 1 항에 있어서, 단계 a) 는 비교적 낮은 에너지 전자로 상기 소정의 영역을 플루딩하는 단계를 포함하는 반도체 웨이퍼 상의 다이 내 전기적 결함을 검출하는 방법.
  3. 제 2 항에 있어서, 상기 플루딩 단계는 단일 단계에서 상기 소정의 영역의 적어도 주요 부분에 전자를 인가하는 반도체 웨이퍼 상의 다이 내 전기적 결함을 검출하는 방법.
  4. 제 1 항에 있어서 단계 b) 는 상기 구조와 교차하는 일련의 스캔 라인내의 상기 소정의 영역을 가로질러 하전 입자 빔을 스캐닝하는 단계를 포함하는 반도체 웨이퍼 상의 다이 내 전기적 결함을 검출하는 방법.
  5. 제 4 항에 있어서, 상기 하전 입자 빔은 상기 소정의 영역의 전체 면적보다 실제 적게 스캐닝되는 반도체 웨이퍼 상의 다이 내 전기적 결함을 검출하는 방법.
  6. 제 1 항에 있어서, 단계 b) 는 상기 영역의 일부분의 전압 콘트라스트 이미지를 얻는 단계를 포함하는 반도체 웨이퍼 상의 다이 내 전기적 결함을 검출하는 방법.
  7. 제 6 항에 있어서, 단계 c) 는 상기 전압 콘트라스트 이미지를 상기 기준 전압들에 있는 해당하는 구조의 이미지와 비교하는 단계를 포함하는 반도체 웨이퍼 상의 다이 내 전기적 결함을 검출하는 방법.
  8. 제 6 항에 있어서, 단계 c) 는 상기 전압 콘트라스트 이미지를 웨이퍼 상의 다른 곳의 해당하는 구조의 이미지와 비교하여 이미지간의 차를 결정하는 단계를 포함하는 반도체 웨이퍼 상의 다이 내 전기적 결함을 검출하는 방법.
  9. 제 1 항에 있어서, 상기 기준 전압들은 상기 다이의 설계 데이터로부터 추출되고, 상기 단계 c)는 상기 전압 콘트라스트 데이터를 상기 기준 전압들과 비교하는 단계를 포함하는 반도체 웨이퍼 상의 다이 내 전기적 결함을 검출하는 방법.
  10. 제 1 항에 있어서, 단계 c) 는 단락, 게이트 단락, 개방 비어, 단절된 도체 라인, 연결된 도체들 및 손실 확산으로 구성된 그룹으로부터 선택된 결함의 존재를 결정하기 위해, 상기 전압 콘트라스트 데이터를 분석하는 것을 포함하는 반도체 웨이퍼 상의 다이 내 전기적 결함을 검출하는 방법.
  11. 제 1 항에 있어서, 결함에 대해 웨이퍼를 광학적으로 검사하여 상기 검사에 의해 검출된 결함을 전압 콘트라스트 데이터의 분석에 의해 검출된 결함과 비교하는 단계를 더 포함하는 반도체 웨이퍼 상의 다이 내 전기적 결함을 검출하는 방법.
  12. 제 11 항에 있어서, 상기 전압 콘트라스트 데이터와의 비교에 의해, 광학 검사에 검출된 어떤 결함이 구조상에 전기적 영향이 없는지를 결정하는 단계를 더 포함하는 반도체 웨이퍼 상의 다이 내 전기적 결함을 검출하는 방법.
  13. 제 1 항에 있어서,상기 웨이퍼에 적용되는 제조 공정 단계에 의해 분리된 단계 a) - c)를 반복하는 단계를 포함하는 반도체 웨이퍼 상의 다이 내 전기적 결함을 검출하는 방법.
  14. 반도체 웨이퍼상의 다이 내 전기적 결함을 검출하는 장치에 있어서,
    a) 소정의 영역 내의 전기 절연된 구조가 전기 접지된 구조에 대하여 전압 상승되도록 프로브의 시야에 대응하는 상기 웨이퍼의 소정의 영역에 전하를 인가하는 수단;
    b) 상기 구조를 포함하는 상기 소정의 영역의 일부분에 대한 전압 콘트라스트 데이터를 얻기 위해 상기 전하를 전하를 인가하는 수단 보다 훨씬 더 높은 분해능을 지니는 상기 프로브 ;
    c) 상기 구조에 대해 그것들이 하전되는지 그리고 그것들이 결함이 없는지에 대한 기준 전압을 결정하는 수단;
    d) 상기 구조들에 대해 상기 기준 전압과 다른 전압들에 있는 구조들을 검출하여 그에 따라 구조들이 결함이 있는 지 여부를 결정하기 위해 상기 전압 콘트라스트 데이터를 분석하는 수단;
    을 포함하는 반도체 웨이퍼상의 다이 내 전기적 결함을 검출하는 장치.
  15. 제 14 항에 있어서, 상기 전하를 웨이퍼에 인가하는 수단은 하전 입자 플루드 건을 포함하는 반도체 웨이퍼상의 다이 내 전기적 결함을 검출하는 장치.
  16. 제 15 항에 있어서, 상기 하전 입자 플루드 건은 비교적 낮은 에너지 전자를 상기 웨이퍼에 인가하는 반도체 웨이퍼상의 다이 내 전기적 결함을 검출하는 장치.
  17. 제 14 항에 있어서, 상기 프로브는 상기 다이를 가로질러 전자 빔을 스캐닝하는 전자 빔 프로브 기기를 포함하는 반도체 웨이퍼상의 다이 내 전기적 결함을 검출하는 장치.
  18. 제 17 항에 있어서, 상기 전자 빔 프로브는 상기 전자 빔이 상기 다이를 가로질러 스캐닝되는 동안 상기 다이로 부터 방출된 2차 전자에 대한 검출기를 또한 포함하는 반도체 웨이퍼상의 다이 내 전기적 결함을 검출하는 장치.
  19. 제 17 항에 있어서, 상기 전자 빔 프로브는 상기 소정의 영역의 전체면적 보다 실제 더 작은 면적을 가로질러 빔을 스캐닝하는 반도체 웨이퍼상의 다이 내 전기적 결함을 검출하는 장치.
  20. 제 14 항에 있어서,상기 전압 콘트라스트 데이터를 분석하는 수단은 상기 소정의 영역의 부분으로부터 얻어지는 상기 전압 콘트라스트 데이터를 다른 디바이스의 해당 영역으로부터 얻어지는 전압 콘트라스트 데이터와 비교하는 반도체 웨이퍼상의 다이 내 전기적 결함을 검출하는 장치.
  21. 제 14 항에 있어서, 상기 전압 콘트라스 데이터를 분석하는 수단은 상기 전압 콘트라스트 데이터를 상기 다이의 디자인 데이터로부터 추출된 예견된 전압 콘트라스트 데이터와 비교하는 수단을 더 포함하는 반도체 웨이퍼상의 다이 내 전기적 결함을 검출하는 장치.
  22. 반도체 웨이퍼상의 디바이스의 전기적 결함을 검출하는 방법으로서,
    a) 프로브의 시야에 대응하는 상기 웨이퍼의 소정의 영역에 전하를 인가하여 상기 소정의 영역 내의 어떤 구조들을 전기 접지에 대해 부동 전압으로 올리고 상기 시야의 다른 구조들은 접지 전압에 남아있도록 하고, 그리고 상기 구조와 교차하도록 일련의 이격된 스캔 라인에서 상기 디바이스의 상기 소정 영역의 표면을 가로질러 하전 입자 빔을 스캐닝하는 단계 ;
    b) 상기 일련의 스캔 라인 각각에 대한 전압 콘트라스트 데이터를 얻는 단계 ; 및
    c) 상기 전압 콘트라스 데이터를 분석하여 기준 전압과 다른 전압들에 있는 구조들을 검출하되, 상기 기준 전압은 그러한 구조에 대해서 예견되고 만일 그러한 구조가 그렇게 하전되면 결함이 없어 그에 따라 결함이 있는 구조들을 식별할 수 있게 되는 단계;
    를 포함하는 반도체 웨이퍼상의 디바이스의 전기적 결함을 검출하는 방법.
  23. 제 22 항에 있어서, 상기 하전 입자 빔은 스캔 라인의 간격과 비교되는 스캔 라인을 따라 실제 더 큰 분해능으로 스캐닝되는 전자 빔을 포함하는 반도체 웨이퍼상의 디바이스의 전기적 결함을 검출하는 방법.
  24. 제 23 항에 있어서, 상기 전자 빔은 소정의 영역 중 50% 미만을 덮도록 스캐닝되는 반도체 웨이퍼상의 디바이스의 전기적 결함을 검출하는 방법.
  25. 제 23 항에 있어서, 상기 스캔 라인의 간격은 실제 모든 구조가 스캔 라인에 의해 교차되도록 선택되는 반도체 웨이퍼상의 디바이스의 전기적 결함을 검출하는 방법.
  26. 제 22 항에 있어서, 스캔 라인에 대한 전압 콘트라스트 데이터를 상기 웨이퍼상의 또 다른 디바이스 상의 해당하는 라인에 대해 얻어지는 것과 비교하는 단계를 포함하는 반도체 웨이퍼상의 디바이스의 전기적 결함을 검출하는 방법.
  27. 반도체 웨이퍼상의 디바이스내 전기적 결함을 검출하는 장치에 있어서,
    a) 상기 웨이퍼의 하전 입자 빔 프로브의 시야에 대응하는 소정의 영역 내의 어떤 구조들을 전기 접지에 대해 부동 전압으로 올리고 상기 시야의 다른 구조들은 접지 전압에 남아있도록 상기 웨이퍼의 프로브의 시야에 대응하는 소정의 영역에 전하를 인가하기 위한 수단으로서, 상기 디바이스 내 구조와 교차하도록 일련의 이격된 스캔 라인에서 상기 디바이스 표면의 상기 소정의 영역을 가로질러 하전 입자 빔을 스캐닝하는 상기 하전 입자 빔 프로브,
    b) 상기 스캔 라인에 대한 전압 콘트라스트 데이터를 얻기 위한 2 차 입자 검출기 ; 및
    c) 상기 구조가 그렇게 하전되면 결함이 없어 그에 따라 결함이 있는 구조들을 식별할 수 있게 되는 상기 구조에 대한 기준 전압과 다른 전압들에 있는 구조의 존재를 결정하기 위해, 상기 전압 콘트라스트 데이터를 분석하는 수단;
    을 포함하는 반도체 웨이퍼상의 디바이스내 전기적 결함을 검출하는 장치.
  28. 제 27 항에 있어서, 상기 하전 입자 빔 프로브는 스캔 라인의 간격과 비교되는 스캔 라인을 따라 실제 더 큰 분해능으로 스캐닝되는 전자 빔을 포함하는 반도체 웨이퍼상의 디바이스내 전기적 결함을 검출하는 장치.
  29. 제 28 항에 있어서, 상기 프로브는 소정의 영역중 50% 미만상으로 전자 빔을 스캐닝하는 반도체 웨이퍼상의 디바이스내 전기적 결함을 검출하는 장치.
  30. 제 27 항에 있어서,상기 전압 콘트라스트 데이터를 분석하는 수단은 상기 데이터를 또 다른 디바이스로부터 얻어진 해당하는 데이터와 비교하여 이들간의 차를 결정하는 수단을 포함하는 반도체 웨이퍼상의 디바이스 내 전기적 결함을 검출하는 반도체 웨이퍼상의 디바이스내 전기적 결함을 검출하는 장치.
  31. 제 27 항에 있어서, 전자 빔 프로브에 대하여 웨이퍼를 이동시킬 수 있는 웨이퍼용 스테이지를 더 포함하는 반도체 웨이퍼상의 디바이스내 전기적 결함을 검출하는 장치.
  32. 제 15 항에 있어서, 상기 프로브는 칼럼 축 및 대물 렌즈를 갖는 하전 입자 빔 칼럼을 포함하고, 상기 하전 입자플루드 건은상기 칼럼 내에 위치함으로써 플루드 빔이 상기 대물 렌즈를 벗어나는 경우 상기 플루드 빔이 상기 칼럼 축에 평행하게 되는 반도체 웨이퍼상의 다이 내 전기적 결함을 검출하는 장치.
  33. 제 32 항에 있어서, 상기 프로브는 1 차 빔 소스를 더 포함하고, 상기 장치는 상기 웨이퍼에 대한상기 칼럼의 작용 거리를 변경시키지 않고 상기 소스로부터의 1 차 빔과 상기 플루드 건으로부터의 플루드 빔을 웨이퍼에 교번적으로 인가하는 빔 스위칭 요소를 더 포함하는 반도체 웨이퍼상의 다이 내 전기적 결함을 검출하는 장치.
  34. 제 33 항에 있어서, 상기 1 차 빔 또는 플루트 빔 중 어느 것이 상기 웨이퍼에 인가되는 지를 선택하는 제어가능한 편향기를 더 포함하는 반도체 웨이퍼상의 다이 내 전기적 결함을 검출하는 장치.
  35. 제 34 항에 있어서, 상기 편향기는 한쌍의 실제 동심인 부분 구형전극을 포함하는 반도체 웨이퍼상의 다이 내 전기적 결함을 검출하는 장치.
  36. 제 32 항에 있어서, 상기 칼럼은 상기플루드 빔 스폿 보다 훨씬 더 큰 상기 웨이퍼의 영역 상에 상기 플루드 빔을 스캐닝하는 래스터 스캐닝 코일을 포함하는 반도체 웨이퍼상의 다이 내 전기적 결함을 검출하는 장치.
  37. 제 32 항에 있어서, 상기 칼럼은 상기 플루드 빔 스폿 보다 훨씬 더 큰 상기 웨이퍼의 영역 상에 상기 플루드 빔을 스캐닝하는 정전 편향기 (electrostatic deflector)를 포함하는 반도체 웨이퍼상의 다이 내 전기적 결함을 검출하는 장치.
  38. 제 33 항에 있어서, 상기 칼럼은 상기 플루드 빔 스폿 보다 훨씬 더 큰 상기 웨이퍼의 영역 상에 상기 플루드 빔을 스캐닝하고 상기 1 차 빔 스폿 보다 더 큰 상기 웨이퍼의 영역 상에 상기 1차 빔을 스캐닝하는 한 세트의 래스터 스캐닝 코일을 포함하는 반도체 웨이퍼상의 다이 내 전기적 결함을 검출하는 장치.
  39. 제 32 항에 있어서, 상기 플루드 건은 수백 마이크로 암페어의 빔 전류를 지니는 플루드 빔을 전달할 수 있는 반도체 웨이퍼상의 다이 내 전기적 결함을 검출하는 장치.
  40. 제 1 항에 있어서, 전하가 인가되는 상기 소정의 영역은 상기 다이의 다른 부분으로의 불필요한 저항성 단락을 갖는 도체를 포함하며, 상기 인가된 전하량은 부동과 접지 도체 사이에 전압 콘트라스트를 설정하도록 상기 도체를 충전시키는데 충분한 반도체 웨이퍼 상의 다이 내 전기적 결함을 검출하는 방법.
  41. 제 1 항에 있어서, 전하가 인가되는 상기소정의 영역은 커다란 부동도체 네트워크를 포함하며, 상기 인가된 전하량은 상기 네트워크와 상기 다이의 주변 구조 사이에 전압 콘트라스트를 설정하도록 상기 네트워크를 충전시키는데 충분한 반도체 웨이퍼 상의 다이 내 전기적 결함을 검출하는 방법.
  42. 제 1 항에 있어서, 상기 다이는 복수개의 커다란 네트워크를 포함하고, 전하가 인가되는 상기 소정의 영역은 상기 네트워크 중 제 1 네트워크의 일부를 포함하며, 상기 전압 콘트라스트 데이터를 분석하는 단계는 전하가 네트워크 중 제 2 네트워크 상에서 검출가능한지를 결정하는 단계를 포함하는 반도체 웨이퍼 상의 다이 내 전기적 결함을 검출하는 방법.
KR1019980000739A 1997-01-13 1998-01-13 웨이퍼의 결함을 검출하는 방법 및 장치 KR100544222B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US78274097A 1997-01-13 1997-01-13
US8/782,740 1997-01-13
US08/782,740 1997-01-13

Publications (2)

Publication Number Publication Date
KR19980070482A KR19980070482A (ko) 1998-10-26
KR100544222B1 true KR100544222B1 (ko) 2006-04-28

Family

ID=25127029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980000739A KR100544222B1 (ko) 1997-01-13 1998-01-13 웨이퍼의 결함을 검출하는 방법 및 장치

Country Status (5)

Country Link
US (1) US6091249A (ko)
EP (1) EP0853243A3 (ko)
JP (1) JP4657394B2 (ko)
KR (1) KR100544222B1 (ko)
TW (1) TW461008B (ko)

Families Citing this family (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172363B1 (en) * 1996-03-05 2001-01-09 Hitachi, Ltd. Method and apparatus for inspecting integrated circuit pattern
US6504393B1 (en) * 1997-07-15 2003-01-07 Applied Materials, Inc. Methods and apparatus for testing semiconductor and integrated circuit structures
US6740889B1 (en) * 1998-09-28 2004-05-25 Applied Materials, Inc. Charged particle beam microscope with minicolumn
US6324481B1 (en) * 1998-10-21 2001-11-27 Texas Instruments Incorporated Method for the calculation of wafer probe yield limits from in-line defect monitor data
FR2786011B1 (fr) 1998-11-13 2001-01-19 Centre Nat Etd Spatiales Procede de comparaison d'images enregistrees formees de pixels representant des equipotentielles d'au moins une puce de circuit integre
US6897440B1 (en) * 1998-11-30 2005-05-24 Fab Solutions, Inc. Contact hole standard test device
US6232787B1 (en) * 1999-01-08 2001-05-15 Schlumberger Technologies, Inc. Microstructure defect detection
US6344750B1 (en) * 1999-01-08 2002-02-05 Schlumberger Technologies, Inc. Voltage contrast method for semiconductor inspection using low voltage particle beam
US6539106B1 (en) * 1999-01-08 2003-03-25 Applied Materials, Inc. Feature-based defect detection
US6252412B1 (en) 1999-01-08 2001-06-26 Schlumberger Technologies, Inc. Method of detecting defects in patterned substrates
DE19903988B4 (de) * 1999-02-02 2008-05-08 Bundesdruckerei Gmbh Vorrichtung zur Validierung von Echtheitsmerkmalen auf Wert- und Sicherheitsdokumenten
US6181143B1 (en) * 1999-05-10 2001-01-30 International Business Machines Corporation Method for performing a high-temperature burn-in test on integrated circuits
US6586733B1 (en) 1999-05-25 2003-07-01 Kla-Tencor Apparatus and methods for secondary electron emission microscope with dual beam
KR100327337B1 (ko) * 1999-08-17 2002-03-06 윤종용 반도체 장치 제조에서 사용되는 플라즈마에 의해서 유기되는전하 대전 정도를 판별하는 방법 및 이에 이용되는 판별장치
JP2001156134A (ja) * 1999-11-26 2001-06-08 Mitsubishi Electric Corp 半導体装置の検査方法及び検査装置
US6524873B1 (en) 1999-12-14 2003-02-25 Kla-Tencor Continuous movement scans of test structures on semiconductor integrated circuits
US6771806B1 (en) 1999-12-14 2004-08-03 Kla-Tencor Multi-pixel methods and apparatus for analysis of defect information from test structures on semiconductor devices
US6566885B1 (en) 1999-12-14 2003-05-20 Kla-Tencor Multiple directional scans of test structures on semiconductor integrated circuits
US6445199B1 (en) 1999-12-14 2002-09-03 Kla-Tencor Corporation Methods and apparatus for generating spatially resolved voltage contrast maps of semiconductor test structures
US6636064B1 (en) 1999-12-14 2003-10-21 Kla-Tencor Dual probe test structures for semiconductor integrated circuits
US6633174B1 (en) 1999-12-14 2003-10-14 Kla-Tencor Stepper type test structures and methods for inspection of semiconductor integrated circuits
US6528818B1 (en) 1999-12-14 2003-03-04 Kla-Tencor Test structures and methods for inspection of semiconductor integrated circuits
US6433561B1 (en) 1999-12-14 2002-08-13 Kla-Tencor Corporation Methods and apparatus for optimizing semiconductor inspection tools
US7179661B1 (en) 1999-12-14 2007-02-20 Kla-Tencor Chemical mechanical polishing test structures and methods for inspecting the same
US6734687B1 (en) 2000-02-25 2004-05-11 Hitachi, Ltd. Apparatus for detecting defect in device and method of detecting defect
US6847038B2 (en) 2002-07-15 2005-01-25 Hitachi, Ltd. Scanning electron microscope
DE60042758D1 (de) 2000-03-31 2009-09-24 Hitachi Ltd Abtast-elektronenmikroskop
US7655482B2 (en) 2000-04-18 2010-02-02 Kla-Tencor Chemical mechanical polishing test structures and methods for inspecting the same
US6526366B1 (en) * 2000-05-18 2003-02-25 Intel Corporation Imaging sensor defect map storage
US7235800B1 (en) * 2000-05-31 2007-06-26 Advanced Micro Devices, Inc. Electrical probing of SOI circuits
US7067335B2 (en) 2000-08-25 2006-06-27 Kla-Tencor Technologies Corporation Apparatus and methods for semiconductor IC failure detection
US6995393B2 (en) 2000-08-25 2006-02-07 Kla-Tencor Technologies Corporation Apparatus and methods for semiconductor IC failure detection
US6635405B1 (en) 2000-09-22 2003-10-21 Bookham Technology, Plc Print quality test structure for lithographic device manufacturing
US6589860B1 (en) * 2001-03-16 2003-07-08 Advanced Micro Devices, Inc. System and method for calibrating electron beam defect inspection tool
US6605478B2 (en) * 2001-03-30 2003-08-12 Appleid Materials, Inc, Kill index analysis for automatic defect classification in semiconductor wafers
JP4041742B2 (ja) 2001-05-01 2008-01-30 株式会社荏原製作所 電子線装置及び該電子線装置を用いたデバイス製造方法
US6855568B2 (en) 2001-06-29 2005-02-15 Kla-Tencor Corporation Apparatus and methods for monitoring self-aligned contact arrays using voltage contrast inspection
US6642726B2 (en) 2001-06-29 2003-11-04 Kla-Tencor Corporation Apparatus and methods for reliable and efficient detection of voltage contrast defects
US6732002B1 (en) 2001-08-23 2004-05-04 Kla-Tencor Corporation Apparatus and methods for predicting multiple product chip yields through critical area matching
US7280945B1 (en) 2001-10-17 2007-10-09 Kla-Tencor Technologies Corporation Apparatus and methods for detection of systematic defects
US6861666B1 (en) 2001-10-17 2005-03-01 Kla-Tencor Technologies Corporation Apparatus and methods for determining and localization of failures in test structures using voltage contrast
US6948141B1 (en) 2001-10-25 2005-09-20 Kla-Tencor Technologies Corporation Apparatus and methods for determining critical area of semiconductor design data
US6918101B1 (en) 2001-10-25 2005-07-12 Kla -Tencor Technologies Corporation Apparatus and methods for determining critical area of semiconductor design data
JP3996774B2 (ja) * 2002-01-09 2007-10-24 株式会社日立ハイテクノロジーズ パターン欠陥検査方法及びパターン欠陥検査装置
US6573736B1 (en) 2002-01-09 2003-06-03 Taiwan Semiconductor Manufacturing Company Primary ion or electron current adjustment to enhance voltage contrast effect
US6943569B1 (en) * 2002-04-12 2005-09-13 Advanced Micro Devices, Inc. Method, system and apparatus to detect defects in semiconductor devices
US6823496B2 (en) * 2002-04-23 2004-11-23 International Business Machines Corporation Physical design characterization system
US6774648B1 (en) 2002-05-23 2004-08-10 Kla-Tencor Technologies Corporation Apparatus and methods for optically detecting defects in voltage contrast test structures
DE10230929A1 (de) * 2002-07-09 2004-01-29 Leo Elektronenmikroskopie Gmbh Verfahren zum elektronenmikroskopischen Beobachten einer Halbleiteranordnung und Vorrichtung hierfür
US7528614B2 (en) 2004-12-22 2009-05-05 Applied Materials, Inc. Apparatus and method for voltage contrast analysis of a wafer using a tilted pre-charging beam
US7217579B2 (en) * 2002-12-19 2007-05-15 Applied Materials, Israel, Ltd. Voltage contrast test structure
KR100499160B1 (ko) * 2003-01-15 2005-07-01 삼성전자주식회사 웨이퍼의 검사 방법 및 웨이퍼의 검사 장치
US6812462B1 (en) 2003-02-21 2004-11-02 Kla-Tencor Technologies Corporation Dual electron beam instrument for multi-perspective
US6958248B1 (en) * 2003-02-28 2005-10-25 Credence Systems Corporation Method and apparatus for the improvement of material/voltage contrast
US6812050B1 (en) * 2003-06-13 2004-11-02 Texas Instruments Incorporated System and method of evaluating gate oxide integrity for semiconductor microchips
US6906538B2 (en) * 2003-09-30 2005-06-14 Agere Systems, Inc. Alternating pulse dual-beam apparatus, methods and systems for voltage contrast behavior assessment of microcircuits
US6952106B1 (en) * 2003-10-08 2005-10-04 National Semiconductor Corporation E-beam voltage potential circuit performance library
JP4253576B2 (ja) * 2003-12-24 2009-04-15 株式会社日立ハイテクノロジーズ パターン欠陥検査方法及び検査装置
US6980011B1 (en) * 2004-01-13 2005-12-27 Altera Corporation Method and apparatus for detecting electrical failures on a die through maximizing passive voltage contrast on its surface
US20050264585A1 (en) * 2004-05-26 2005-12-01 Trombley Michael G Visual display transformation
JP4519567B2 (ja) * 2004-08-11 2010-08-04 株式会社日立ハイテクノロジーズ 走査型電子顕微鏡およびこれを用いた試料観察方法
US7074628B2 (en) * 2004-09-22 2006-07-11 Agere Systems, Inc. Test structure and method for yield improvement of double poly bipolar device
EP1657736B1 (en) * 2004-11-15 2016-12-14 ICT Integrated Circuit Testing Gesellschaft für Halbleiterprüftechnik mbH High current density particle beam system
JP4895569B2 (ja) * 2005-01-26 2012-03-14 株式会社日立ハイテクノロジーズ 帯電制御装置及び帯電制御装置を備えた計測装置
JP4579712B2 (ja) * 2005-02-23 2010-11-10 株式会社日立ハイテクノロジーズ 走査電子顕微鏡
KR100725453B1 (ko) * 2005-11-29 2007-06-07 삼성전자주식회사 기판의 스캐닝 방법, 결정 특성 검사 방법 및 장치
WO2007079477A2 (en) * 2006-01-03 2007-07-12 Applied Materials Israel, Ltd Apparatus and method for test structure inspection
US7560939B1 (en) * 2006-02-17 2009-07-14 Kla-Tencor Technologies Corporation Electrical defect detection using pre-charge and sense scanning with prescribed delays
JP2007281136A (ja) * 2006-04-05 2007-10-25 Toshiba Corp 半導体基板および基板検査方法
US7521915B2 (en) * 2006-04-25 2009-04-21 Sokudo Co., Ltd. Wafer bevel particle detection
US7488938B1 (en) * 2006-08-23 2009-02-10 Kla-Tencor Technologies Corporation Charge-control method and apparatus for electron beam imaging
KR100827440B1 (ko) 2006-09-29 2008-05-06 삼성전자주식회사 반도체 집적 회로 장치의 불량 분석 방법 및 시스템
US7525325B1 (en) * 2006-12-18 2009-04-28 Sandia Corporation System and method for floating-substrate passive voltage contrast
US7994476B2 (en) * 2007-11-05 2011-08-09 Applied Materials Israel, Ltd. Apparatus and method for enhancing voltage contrast of a wafer
CN101520654B (zh) * 2008-02-25 2012-01-25 中芯国际集成电路制造(上海)有限公司 用于设限截断生产数据的统计过程控制的方法和计算机代码
US9768082B2 (en) 2009-02-13 2017-09-19 Hermes Microvision Inc. Method and machine for examining wafers
US20100211202A1 (en) * 2009-02-13 2010-08-19 Hermes Microvision, Inc. Method and machine for examining wafers
US8735030B2 (en) 2010-04-15 2014-05-27 Carl Zeiss Smt Gmbh Method and apparatus for modifying a substrate surface of a photolithographic mask
US8841933B2 (en) * 2010-09-09 2014-09-23 International Business Machines Corporation Inspection tool and methodology for three dimensional voltage contrast inspection
US9281164B2 (en) * 2010-12-13 2016-03-08 Kla-Tencor Corporation Method and apparatus for inspection of scattered hot spot areas on a manufactured substrate
JP5663412B2 (ja) * 2011-06-16 2015-02-04 株式会社日立ハイテクノロジーズ 荷電粒子線装置
US9070652B2 (en) * 2012-04-13 2015-06-30 United Microelectronics Corp. Test structure for semiconductor process and method for monitoring semiconductor process
TWI494537B (zh) * 2013-01-23 2015-08-01 Hitachi High Tech Corp A pattern measuring method, a device condition setting method of a charged particle beam device, and a charged particle beam device
US9831062B2 (en) 2013-01-23 2017-11-28 Hitachi High-Technologies Corporation Method for pattern measurement, method for setting device parameters of charged particle radiation device, and charged particle radiation device
JP6291981B2 (ja) 2013-04-08 2018-03-14 富士電機株式会社 半導体装置の製造方法
JP6239401B2 (ja) * 2014-02-12 2017-11-29 株式会社日立ハイテクサイエンス 荷電粒子ビーム装置
JP6300553B2 (ja) * 2014-02-12 2018-03-28 株式会社日立ハイテクサイエンス 荷電粒子ビーム装置
JP6702955B2 (ja) * 2014-06-12 2020-06-03 ピイディエフ・ソリューションズ・インコーポレーテッド フィラーセル、タップセル、デキャップセル、スクライブライン及び／又はダミーフィル並びにこれらを内包する製品ＩＣチップのために使用されるはずの領域への、ＩＣ試験構造体及び／又はｅビーム標的パッドの日和見的配置
US9165742B1 (en) * 2014-10-10 2015-10-20 Kla-Tencor Corporation Inspection site preparation
US9805994B1 (en) 2015-02-03 2017-10-31 Pdf Solutions, Inc. Mesh-style NCEM pads, and process for making semiconductor dies, chips, and wafers using in-line measurements from such pads
US9799575B2 (en) 2015-12-16 2017-10-24 Pdf Solutions, Inc. Integrated circuit containing DOEs of NCEM-enabled fill cells
US10199283B1 (en) 2015-02-03 2019-02-05 Pdf Solutions, Inc. Method for processing a semiconductor wager using non-contact electrical measurements indicative of a resistance through a stitch, where such measurements are obtained by scanning a pad comprised of at least three parallel conductive stripes using a moving stage with beam deflection to account for motion of the stage
US10593604B1 (en) 2015-12-16 2020-03-17 Pdf Solutions, Inc. Process for making semiconductor dies, chips, and wafers using in-line measurements obtained from DOEs of NCEM-enabled fill cells
US10978438B1 (en) 2015-12-16 2021-04-13 Pdf Solutions, Inc. IC with test structures and E-beam pads embedded within a contiguous standard cell area
US9929063B1 (en) 2016-04-04 2018-03-27 Pdf Solutions, Inc. Process for making an integrated circuit that includes NCEM-Enabled, tip-to-side gap-configured fill cells, with NCEM pads formed from at least three conductive stripes positioned between adjacent gates
US9627370B1 (en) 2016-04-04 2017-04-18 Pdf Solutions, Inc. Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, GATE-short-configured, GATECNT-short-configured, and TS-short-configured, NCEM-enabled fill cells
US9905553B1 (en) 2016-04-04 2018-02-27 Pdf Solutions, Inc. Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, AACNT-short-configured, GATECNT-short-configured, and metal-short-configured, NCEM-enabled fill cells
CN205863130U (zh) * 2016-06-08 2017-01-04 清华大学 一种透射型低能量电子显微***
US9748153B1 (en) 2017-03-29 2017-08-29 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second does of standard cell compatible, NCEM-enabled fill cells, with the first DOE including side-to-side short configured fill cells, and the second DOE including tip-to-side short configure
US9773774B1 (en) 2017-03-30 2017-09-26 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including chamfer short configured fill cells, and the second DOE including corner short configured fill cells
US9786649B1 (en) 2017-06-27 2017-10-10 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including via open configured fill cells, and the second DOE including stitch open configured fill cells
US9768083B1 (en) 2017-06-27 2017-09-19 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including snake open configured fill cells
US9865583B1 (en) 2017-06-28 2018-01-09 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including snake open configured fill cells, and the second DOE including stitch open configured fill cells
US10096530B1 (en) 2017-06-28 2018-10-09 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including stitch open configured fill cells
JP7231738B2 (ja) * 2018-12-31 2023-03-01 エーエスエムエル ネザーランズ ビー．ブイ． 複数ビームを用いたインレンズウェーハプリチャージ及び検査
WO2021073868A1 (en) * 2019-10-18 2021-04-22 Asml Netherlands B.V. Systems and methods for voltage contrast defect detection
EP3879557A1 (en) * 2020-03-09 2021-09-15 ASML Netherlands B.V. Aperture body, flood column and charged particle tool
TWI804745B (zh) * 2020-07-09 2023-06-11 鼎華智能系統股份有限公司 機台管理系統
EP4060714A1 (en) * 2021-03-18 2022-09-21 ASML Netherlands B.V. Flood column and charged particleapparatus
JP2023032604A (ja) * 2021-08-27 2023-03-09 株式会社ニューフレアテクノロジー 検査装置及び参照画像生成方法
WO2023193889A1 (en) * 2022-04-05 2023-10-12 Applied Materials, Inc. Methods and apparatuses for electron beam testing electrical connections of a substrate
CN116148642B (zh) * 2023-04-21 2023-07-04 上海聚跃检测技术有限公司 一种芯片失效分析方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0066070A1 (en) * 1981-05-26 1982-12-08 International Business Machines Corporation Method and apparatus for contactless electrical testing
EP0151720A1 (en) * 1984-01-30 1985-08-21 International Business Machines Corporation Electron-beam method for testing semiconductor structures

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4347001A (en) * 1978-04-03 1982-08-31 Kla Instruments Corporation Automatic photomask inspection system and apparatus
US4378159A (en) * 1981-03-30 1983-03-29 Tencor Instruments Scanning contaminant and defect detector
US4415851A (en) * 1981-05-26 1983-11-15 International Business Machines Corporation System for contactless testing of multi-layer ceramics
US4443278A (en) * 1981-05-26 1984-04-17 International Business Machines Corporation Inspection of multilayer ceramic circuit modules by electrical inspection of green specimens
US4755748A (en) * 1985-06-05 1988-07-05 Bell Communications Research, Inc. Method and apparatus for analyzing semiconductor devices using charge-sensitive electron-beam-injected-carrier microscopy
US4898471A (en) * 1987-06-18 1990-02-06 Tencor Instruments Particle detection on patterned wafers and the like
US4766324A (en) * 1987-08-07 1988-08-23 Tencor Instruments Particle detection method including comparison between sequential scans
US4755874A (en) * 1987-08-31 1988-07-05 Kla Instruments Corporation Emission microscopy system
US4845558A (en) * 1987-12-03 1989-07-04 Kla Instruments Corporation Method and apparatus for detecting defects in repeated microminiature patterns
US5131755A (en) * 1988-02-19 1992-07-21 Chadwick Curt H Automatic high speed optical inspection system
US5030008A (en) * 1988-10-11 1991-07-09 Kla Instruments, Corporation Method and apparatus for the automated analysis of three-dimensional objects
EP0417354A1 (en) * 1989-09-15 1991-03-20 Koninklijke Philips Electronics N.V. Electron beam apparatus with charge-up compensation
US5264912A (en) * 1992-02-07 1993-11-23 Tencor Instruments Speckle reduction track filter apparatus for optical inspection of patterned substrates
US5276498A (en) * 1992-05-12 1994-01-04 Tencor Instruments Adaptive spatial filter for surface inspection
JP3730263B2 (ja) * 1992-05-27 2005-12-21 ケーエルエー・インストルメンツ・コーポレーション 荷電粒子ビームを用いた自動基板検査の装置及び方法
US5438413A (en) * 1993-03-03 1995-08-01 Kla Instruments Corporation Process for measuring overlay misregistration during semiconductor wafer fabrication
CH685519A5 (de) * 1993-03-29 1995-07-31 Tencor Instruments Verfahren und Einrichtung zur zerstörungsfreien Oberflächen-Inspektion.
US5355212A (en) * 1993-07-19 1994-10-11 Tencor Instruments Process for inspecting patterned wafers
US5416594A (en) * 1993-07-20 1995-05-16 Tencor Instruments Surface scanner with thin film gauge
JP2605607B2 (ja) * 1993-12-08 1997-04-30 日本電気株式会社 半導体集積回路の故障解析装置
DE19526194C2 (de) * 1994-07-18 2002-11-07 Advantest Corp Verfahren zur Feststellung eines Fehlers eines ICs unter Verwendung eines Strahls geladener Teilchen
JP2861849B2 (ja) * 1994-08-31 1999-02-24 日本電気株式会社 半導体集積回路チップ上の配線試験方法及びその装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0066070A1 (en) * 1981-05-26 1982-12-08 International Business Machines Corporation Method and apparatus for contactless electrical testing
EP0151720A1 (en) * 1984-01-30 1985-08-21 International Business Machines Corporation Electron-beam method for testing semiconductor structures

Also Published As

Publication number Publication date
EP0853243A2 (en) 1998-07-15
US6091249A (en) 2000-07-18
TW461008B (en) 2001-10-21
JP4657394B2 (ja) 2011-03-23
EP0853243A3 (en) 1999-07-28
KR19980070482A (ko) 1998-10-26
JPH10313027A (ja) 1998-11-24

Similar Documents

Publication Publication Date Title
KR100544222B1 (ko) 웨이퍼의 결함을 검출하는 방법 및 장치
US9496119B1 (en) E-beam inspection apparatus and method of using the same on various integrated circuit chips
US6853204B2 (en) Wafer inspection method of charging wafer with a charged particle beam then measuring electric properties thereof, and inspection device based thereon
US6914441B2 (en) Detection of defects in patterned substrates
JP5539294B2 (ja) 低電圧粒子ビームを用いた半導体検査用の電圧コントラスト方法及び装置
US6844550B1 (en) Multi-beam multi-column electron beam inspection system
US6970004B2 (en) Apparatus for inspecting defects of devices and method of inspecting defects
US7351968B1 (en) Multi-pixel electron emission die-to-die inspection
US7602197B2 (en) High current electron beam inspection
TWI389232B (zh) 提高晶圓之電壓對比的設備與方法
US20070138390A1 (en) Inspection method and inspection system using charged particle beam
JP2003202217A (ja) パターン欠陥検査方法及びパターン欠陥検査装置
JP2002289128A (ja) 荷電粒子線を用いた基板検査装置および基板検査方法
JP4253576B2 (ja) パターン欠陥検査方法及び検査装置
CN113678225A (zh) 具有集成电流测量的孔径阵列
JP2007280614A (ja) 反射結像型電子顕微鏡、及びそれを用いた欠陥検査装置
JP2004014485A (ja) ウェハ欠陥検査方法及びウェハ欠陥検査装置
WO2005036464A2 (en) A measurement system and a method
US20220254600A1 (en) Method for voltage contrast imaging with a corpuscular multi-beam microscope, corpuscular multi-beam microscope for voltage contrast imaging and semiconductor structures for voltage contrast imaging with a corpuscular multi-beam microscope
Brunner et al. Electron-beam MCM testing and probing
JP2002353279A (ja) 回路パターン検査方法とその装置
US20060192141A1 (en) Method and devices for producing corpuscular radiation systems
KR102659870B1 (ko) 다극자 수차 보정기의 도통 검사 방법 및 다극자 수차 보정기의 도통 검사 장치
JP2003133379A (ja) 半導体装置の検査装置及び半導体装置の製造方法
KR20040088055A (ko) 하전입자 반응성 레지스트를 검사하는 시스템 및 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee