KR100538416B1

KR100538416B1 - 표시 장치 및 그 구동 방법

Info

Publication number: KR100538416B1
Application number: KR10-2003-0026250A
Authority: KR
Inventors: 스노하라마꼬또; 다지마아끼미쯔; 야마구찌마사유끼; 구메따마사유끼
Original assignee: 엔이씨 일렉트로닉스 가부시키가이샤
Priority date: 2002-04-26
Filing date: 2003-04-25
Publication date: 2005-12-22
Also published as: JP2003323147A; US7119782B2; TW200307229A; US20060208997A1; CN1255775C; KR20030084752A; US20030201965A1; JP4092132B2; CN1453760A; TW586097B

Abstract

표시 장치에는 표시 제어기, 소스 드라이버, 및 액정 패널이 제공되며, 표시 제어기와 소스 드라이버 사이에 2 쌍의 배선이 제공된다. 표시 제어기에는 화상 데이터용 V-I 변환 회로와 모드 레지스터가 제공되며, 소스 드라이버에는 화상 데이터용 I-V 변환 회로가 제공된다. 화상 데이터용 V-I 변환 회로는 화상 데이터에 기초하여 하나 또는 한쌍의 배선을 접지 전극에 접속시키며, 다른 하나를 부유 상태로 설정한다. 화상 데이터용 I-V 변환 회로는 외부로부터 한쌍의 배선 배선 중 접지 전극에 접속되는 배선으로 전류가 흐르도록 하며, 화상 데이터를 수신하도록 한쌍의 상보 회로 신호로 화상 데이터를 변환시킨다. 또한, 화상 데이터가 전송되지 않을 때, 화상 데이터용 I-V 변환 회로는 모드 레지스터로부터 제어신호에 의해 전류 신호를 정지시킨다.

Description

표시 장치 및 그 구동 방법 {DISPLAY DEVICE AND DRIVING METHOD OF THE SAME}

본 발명은 전송 신호로 전류를 사용하는 매트릭스형 표시 장치 및 그 구동 방법에 관한 것이다.

액정 표시 장치 및 플라즈마 표시 패널 (이하, PDP 라 한다) 과 같은 매트릭스형 표시 장치에는, 화상 데이터를 순차적으로 출력하는 표시 제어기, 표시 제어기로부터 출력된 화상 데이터에 기초하여 표시 패널을 구동하는 구동 신호를 발생시키는 소스 드라이버, 및 구동 신호에 의해 화상을 표시하는 표시 패널이 제공된다.

그러한 표시 장치에서, 종래에 표시 제어기와 소스 드라이버 사이에 신호는 전력 전위 및 접지 전위의 값으로 구성되는 전압 신호에 의해 전송되었다. 그러나, 전송 경로의 기생 (parasitic) 용량은 전압 신호를 고속화하는 경우 지연을 야기시키므로, 고속화 전압 신호의 레벨은 제한된다.

그 후, 출원인은 전류에 의한 전송 신호의 기술을 개발하여, 그것은 일본 특허 출원 공개 공보 제 2001-053598 호에 개시되어 있다. 이 기술은 전송 경로의 기생 용량의 영향을 억제하여, 고속 신호가 실현될 수 있다. 또한, 일본 특허 출원 공개 공보 제 2001-053598 호에는 전송부에 전원이 제공되지 않고 수신부에 전원이 제공되는 기술을 개시한다. 따라서, 수신부의 개수가 변화하더라도 전송부의 사양을 변화시킬 필요는 없고, 전송부의 설계가 용이하게 된다.

특히, 신호를 전송하는 한쌍의 배선이 전송부와 수신부 사이에 제공된다. 그 후, 전송부에서 전송하고자 하는 신호에 기초하여, 일방의 배선은 접지 전극에 접속되며 타방의 배선은 부유 상태 (고-임피던스 상태) 로 설정된다. 따라서, 전류는 수신부에 제공된 전원으로부터 접지 전극에 접속된 배선을 통해 접지 전극에 흐르며, 전류는 타방의 배선에는 흐르지 않는다. 그 결과, 한 쌍의 배선에 의해 상보적인 신호를 전송할 수 있다. 출원인은 이 전송 방법을 CMADS (Current Mode Advanced Differential Signaling) 라 칭하였다.

도 1 은 CMADS 가 적용되었던 종래의 액정 표시 장치를 나타낸 블록도이다. 도 1 에서 나타낸 바와 같이, 종래의 액정 표시 장치에는 표시 제어기 (101), 소스 드라이버 (102), 및 액정 패널 (103) 이 제공된다. 또한, 2 쌍의 배선 (104a 및 104b, 105a 및 105b) 이 표시 제어기 (101) 와 소스 드라이버 (102) 사이에 제공된다.

표시 제어기 (101) 에서는, 외부로부터 디지털 2 치 (two-valued) 전압 신호인 화상 데이터가 입력되어 1 라인분의 이 화상 데이터를 출력한다. 표시 제어기 (101) 에는 표시 데이터 메모리 (106), 타이밍 제어 회로 (107), 화상 데이터용 V-I 변환 회로 (108), 및 클록 신호용 V-I 변환 회로 (109) 가 제공된다. 표시 데이터 메모리 (106) 에서는, 외부로부터 화상 데이터가 입력되어 1 화면에 대한 그 화상 데이터를 유지한다. 타이밍 제어 회로 (107) 에서는 표시 데이터 메모리 (106) 로부터 1 라인분의 화상 데이터를 판독하여, 클록 신호용 V-I 변환 회로 (109) 에 클록 신호를 출력하며, 이 클록 신호에 동기하여 화상 데이터용 V-I 변환 회로 (108) 에 1 라인분의 화상 데이터를 순차적으로 출력한다. 화상 데이터용 V-I 변환 회로 (108) 는 한 쌍의 배선 (104a 및 104b) 의 일방 단에 접속되며, 화상 데이터에 기초하여 배선 (104a 및 104b) 중 일방은 접지 전극에 접속되며 타방은 부유 상태로 설정된다. 클록 신호용 V-I 변환 회로 (109) 는 배선 (105a 및 105b) 의 일방 단에 접속되며, 클록 신호에 기초하여 배선 (105a 및 105b) 중 일방은 접지 전극에 접속되며 타방은 부유 상태로 설정된다.

또한, 소스 드라이버 (102) 에는 화상 데이터용 I-V 변환 회로 (121), 클록 신호용 I-V 변환 회로 (122), 시프트 레지스터 (123), 데이터 래치 회로 (124), 계조 선택 회로 (125), 및 출력 회로 (126) 가 제공된다. 화상 데이터용 I-V 변환 회로는 한 쌍의 배선 (104a 및 104b) 의 타방 단에 접속된다. 그 후, 화상 데이터용 V-I 변환 회로 (108) 가 배선 (104a 및 104b) 중 어느 하나에 접지 전극을 접속할 때, 화상 데이터용 I-V 변환 회로 (121) 는 전류가 접지 전극에 접속된 배선에 흐르도록 하여, 한 쌍의 배선 (104a 및 104b) 에서 상보적인 전류 신호를 발생시킨다. 그 결과, 화상 데이터 I-V 변환 회로 (121) 는 화상 데이터용 V-I 변환 회로 (108) 로부터 전류 신호로서 화상 데이터를 수신한다. 그 후, 화상 데이터용 I-V 변환 회로 (121) 는 전류 신호에 기초하여 화상 데이터를 2 치 전압 신호로 재변환시키며, 신호를 데이터 래치 회로 (124) 에 출력시킨다. 클록 신호용 I-V 변환 회로는 한 쌍의 배선 (105a 및 105b) 의 타방 단에 접속된다. 그 후, 클록 신호용 I-V 변환 회로 (109) 가 배선 (105a 및 105b) 중 어느 하나에 접지 전극을 접속할 때, 클록 신호용 I-V 변환 회로 (122) 는 전류가 접지 전극에 접속된 배선에 흐르도록 하여, 한 쌍의 배선 (105a 및 105b) 에서 상보적인 전류 신호를 발생시킨다. 그 결과, 클록 신호용 I-V 변환 회로 (122) 는 클록 신호용 V-I 변환 회로 (109) 로부터 전류 신호로서 클록 신호를 수신한다. 그 후, 클록 신호용 I-V 변환 회로 (122) 는 전류 신호에 기초하여 클록 신호를 2 치 전압 신호로 재변환시키며, 신호를 시프트 레지스터 (123) 에 출력시킨다.

시프트 레지스터 (123) 에서는, 클록 신호가 입력되어 복수의 출력 단자로부터 데이터 래치 회로 (124) 로 펄스 신호를 출력한다. 데이터 래치 회로 (124) 는 펄스 신호와 동기하여 복수의 화상 데이터를 다운로드하여, 동시에 계조 선택 회로 (125) 에 복수의 화상 데이터를 출력한다. 계조 선택 회로 (125) 는 D/A 변환기이며, 그것은 데이터 래치 회로 (124) 로부터의 출력 신호를 디지털-아날로그 변환 (D/A 변환) 하여, 출력 회로 (126) 에 아날로그 전압 신호인 계조 신호를 출력한다. 계조 신호의 전압은 액정 패널 (103) 의 각각의 화소에 인가되는 전압이다. 출력 회로 (126) 는 계조 신호에 대해 전류 증폭하여 구동 신호를 발생시키며, 액정 패널 (103) 의 각각의 화소에 구동 신호를 출력한다.

또한, 액정 패널 (103) 에는 서로 대향하도록 배열된 2 개의 투명 기판 (미도시), 그 투명 기판들 사이에 협지된 액정층 (미도시), 및 2 개의 투명 기판 후방에 배열된 백라이트 (미도시) 가 제공된다. 또한, 화소 (미도시) 는 액정 패널 (103) 상에서 매트릭스 상태로 배열된다.

다음으로, 종래의 액정 표시 장치의 동작을 설명한다. 먼저, 2 치 전압 신호로서의 화상 데이터가 표시 데이터 메모리 (106) 에 입력되어, 1 화면분의 데이터가 유지된다. 그 후, 타이밍 제어 신호 (107) 는 표시 데이터 메모리 (106) 로부터 1 라인분의 화상 데이터를 판독한다. 그 후, 타이밍 제어 회로 (107) 는 클록 신호용 V-I 변환 회로 (109) 에 2 치 전압 신호인 클록 신호를 출력한다. 또한, 타이밍 제어 회로 (107) 는 클록 신호에 동기하여 화상 데이터용 V-I 변환 회로 (108) 에 화상 데이터를 순차적으로 출력한다.

다음으로, 화상 데이터용 V-I 변환 회로 (108) 가 화상 데이터에 기초하여 한 쌍의 배선 (104a 및 104b) 일방 단에 접지 전극을 접속하며 타방을 부유 상태로 설정한다. 예를 들어, 화상 데이터가 high 일 때 배선 (104a) 은 접지 전극에 접속되며 배선 (104b) 은 부유 상태로 설정되고, 화상 데이터가 low 일 때 배선 (104a) 은 부유 상태로 설정되며 배선 (104b) 은 접지 전극에 접속된다. 또한, 클록 신호용 V-I 변환 회로 (109) 는 클록 신호에 기초하여 한 쌍의 배선 (105a 및 105b) 에 접지 전극을 접속하며 타방 배선을 부유 상태로 설정한다.

따라서, 화상 데이터용 I-V 변환 회로 (121) 는 전류가 접지 전극에 접속되는 한 쌍의 배선 (105a 및 105b) 중 어느 하나에 흐르도록 한다. 전류는 화상 데이터용 I-V 변환 회로 (121) 로부터 배선 (104a 및 104b) 를 통해 접지 전극으로 흐른다. 반면, 전류는 부유 상태상에서 배선에 흐르지 않는다. 그 결과, 전압 신호인 화상 데이터는 한 쌍의 상보적인 전류 신호로 변환되며, 화상 데이터용 V-I 변환 회로 (108) 로부터 한 쌍의 배선 (104a 및 104b) 을 통해 화상 데이터용 I-V 변환 회로 (121) 로 전송된다. 그 후, 화상 데이터용 I-V 변환 회로 (121) 는 전류 신호를 2 치 전압 신호로 재변환하여 화상 데이터를 재발생시키며, 데이터 래치 회로 (124) 에 데이터를 출력한다.

유사하게, 클록 신호용 I-V 변환 회로 (122) 는 전류가 접지 전극에 접속된 한 쌍의 배선 (105a 및 105b) 중 어느 하나로 흐르게 한다. 반면, 전류는 부유 상태상에서 배선에 흐르지 않는다. 그 결과, 전압 신호인 클록 신호는 한 쌍의 상보적인 전류 신호로 변환되며, 클록 신호용 V-I 변환 회로 (109) 로부터 한 쌍의 배선 (105a 및 105b) 을 통해 클록 신호용 I-V 변환 회로 (122) 로 전송된다. 그 후, 클록 신호용 I-V 변환 회로는 전류 신호를 2 치 전압 신호로 재변환하여 클록 신호를 재발생시키며, 시프트 레지스터 (123) 에 신호를 출력한다.

시프트 레지스터 (123) 는 클록 신호용 I-V 변환 회로 (122) 로부터 클록 신호를 다운로드하며, 복수의 출력 단자로부터 데이터 래치 회로 (124) 로 펄스 신호를 순차적으로 출력한다. 데이터 래치 회로 (124) 는 펄스 신호와 동기하여 화상 데이터용 I-V 변환 회로 (121) 로부터 복수의 화상 데이터를 다운로드하며, 동시에 계조 선택 회로 (125) 에 복수의 화상 데이터를 출력한다. 다음으로, 계조 선택 회로 (125) 는 출력 신호에 대해 D/A 변환을 행하여 아날로그 전압 신호인 계조 신호를 발생시키며, 출력 회로 (126) 에 신호를 출력한다. 그 후, 출력 회로 (126) 는 계조 신호에 대해 전류 증폭을 행하여 구동 신호를 발생시키며, 액정 패널 (103) 의 각각의 화소에 구동 신호를 인가한다.

반면, 액정 패널 (103) 에서, 백라이트는 각각의 화소에 광을 조사한다. 그 후, 각각의 화소의 액정층은 인가된 구동 신호의 전압에 따라서 광의 전송율을 변화시키며, 액정 패널 (103) 전체로서 화상을 형성한다.

그러나, 상술한 종래 기술은 하기의 문제점을 갖는다. 최근에, 특히 셀룰러 전화와 같은 소형 표시 장치에는 통상적으로 화상 데이터 양을 절약하기 위해 감소 컬러 모드와 같은 동작이 탑재된다. 예를 들어, 이러한 동작은 26 만 컬러로부터 8 컬러로 화상 데이터의 컬러를 감소시키므로, 18 비트로부터 3 비트로 화상 데이터 양을 감소시킨다. 부가하여, 일반적으로 화상 데이터를 인코딩 및 압축하는 기술이 사용되어졌다.

화상 데이터 양을 감소하는 경우, 표시 제어기와 소드 드라이버 사이의 신호 전송에서, 화상을 표시하는데 필요한 데이터 이외에는 더미 (dummy) 전송을 행한다. 이러한 점에서, 종래에 행해진 바와 같이, 화상 데이터가 전압 신호에 의해 전송될 때, 소비 전력은 화상 데이터 양의 감소에 의해서 감소될 수 있다. 그러나, 화상 데이터가 전류 신호에 의해 감소될 때에는, 전류가 더미 전송 동안 표시 제어기와 소스 드라이버 사이의 배선에 연속적으로 흐르므로, 소비 전력이 감소되는 결과를 획득하지 못한다는 단점이 발생한다.

본 발명의 목적은 고속 신호 전송 및 소비 전력의 감소를 실현할 수 있는 표시 장치 및 그 구동 방법을 제공하는 것이다.

본 발명에 따른 표시 장치는, 한 쌍 또는 복수의 화상 데이터용 배선; 상기 화상 데이터용 배선의 일방 단에 접속되며, 화상 데이터에 기초하여 화상 데이터용 배선의 각 쌍의 어느 일방을 기준 전위 단자에 접속하고 타방을 부유 상태로 설정함으로써 화상 데이터를 출력하는 표시 제어기; 화상 데이터용 배선의 타방 단에 접속되며, 표시 제어기가 화상 데이터를 출력할 때 한 쌍 또는 복수 쌍의 배선 중 기준 전위 단자에 접속되는 배선으로 전류가 흐르도록 함으로써 화상 데이터에 기초하는 한 쌍 또는 복수 쌍의 상보적인 전류 신호를 발생하며 그 전류 신호에 기초하여 구동 신호를 발생하며, 표시 제어기가 화상 데이터를 출력하지 않을 때, 상기 화상 데이터용 배선 어디에도 전류가 흐르지 않도록 하는 소스 드라이버; 및 구동 신호에 기초하여 화상을 표시하는 표시 패널을 구비한다.

본 발명에서, 화상 데이터에 기초하는 상보적인 전류 신호를 발생시킴으로써, 전류 신호는 화상 데이터용 배선을 통해 전송한다. 따라서, 고속으로 화상 데이터를 전송하는 것이 가능하다. 또한, 표시 제어기가 화상 데이터에 기초하여 화상 데이터용 배선의 각 쌍 중 어느 것도 기준 전위 단자에 접속하지 않고 타방을 부유 상태로 설정하지 않을 때, 즉 화상 데이터의 출력이 정지된 경우, 화상 데이터용 배선 양자에 전류가 흐르지 않도록 함으로써 소비 전력은 감소될 수 있다.

또한, 표시 장치는 한 쌍의 클록 신호용 배선을 가지며, 표시 제어기는, 클록 신호용 배선의 일방 단에 접속되며, 클록 신호에 기초하여 한 쌍의 클록 신호용 배선 중 어느 일방을 기준 전위 단자에 접속하고 타방을 부유 상태로 설정함으로써 클록 신호를 출력하며, 소스 드라이버는, 클록 신호용 배선의 타방 단에 접속되며, 표시 제어기가 화상 데이터를 출력할 때 한 쌍의 배선 중 기준 전위 단자에 접속되는 배선으로 전류가 흐르도록 함으로써 클록 신호에 기초하는 한 쌍의 상보적인 전류 신호를 발생시키며, 표시 제어기가 클록 신호를 출력하지 않을 때, 클록 신호용 배선 어디에도 전류가 흐르지 않도록 한다.

따라서, 클록 신호에 기초하는 상보적인 전류 신호를 발생시킴으로써, 전류 신호는 클록 신호용 배선을 통해 전송한다. 따라서, 고속으로 클록 신호를 전송하는 것이 가능하다. 부가하여, 클록 신호의 출력이 정지된 때, 소비 전력은 클록 신호용 배선 어디에도 전류가 흐르지 않도록 함으로써 감소될 수 있다.

또한, 표시 제어기는, 표시 제어기가 화상 데이터를 출력 하는지 화상 데이터의 출력을 정지 하는지 나타내는 수신기 제어 신호를 출력하는 타이밍 제어 회로; 및 타이밍 제어 회로로부터 출력된 화상 데이터에 기초하여 각 쌍의 배선의 어느 일방을 기준 전위 단자에 접속하며 타방을 부유 상태로 설정하는 화상 데이터 스위칭 회로를 구비할 수도 있다. 소스 드라이버는, 표시 제어기가 화상 데이터를 출력중인 것으로 수신기 제어 신호가 나타낼 때, 한 쌍 또는 복수 쌍의 화상 데이터용 배선 중 기준 전위 단자에 접속되는 배선으로 전류를 흐르게 함으로써 화상 데이터에 기초하는 한 쌍 또는 복수 쌍의 상보적인 전류 신호를 발생시켜 그 전류 신호에 기초하여 화상 데이터를 재발생시키며, 표시 제어기가 화상 데이터의 출력을 정지하는 것으로 수신기 제어 신호가 나타낼 때, 기준 전위 단자에 접속되는 화상 데이터용 배선에 전류가 흐르는 것을 정지할 수도 있다.

선택적으로, 소스 드라이버는, 한 쌍의 클록 신호용 배선 중 기준 전위 단자에 접속되는 배선으로 전류를 흐르게 함으로써 클록 신호에 기초하는 한 쌍의 상보적인 전류 신호를 발생시켜 그 전류 신호에 기초하여 클록 신호를 재발생시키는 클록 신호 변환 회로; 및 클록 신호 변환 회로가 클록 신호에 기초하는 전류 신호를 발생하는지 여부를 검출하며, 검출 결과에 따라서 표시 제어기가 클록 신호를 출력 중인지 또는 클록 신호를 정지하는지 여부를 결정하는 클록 신호 정지용 검출 회로를 구비할 수도 있다.

선택적으로, 표시 제어기는, 소정량의 화상 데이터를 판독하여 그 화상 데이터를 순차적으로 출력하는 타이밍 제어 회로; 타이밍 제어 회로가 1 구동 타이밍 전에 판독했던 소정량의 화상 데이터와 현재 판독하는 소정량의 화상 데이터를 비교하여 그 결과를 상기 타이밍 제어 회로에 출력하는 데이터 비교 회로; 및 타이밍 제어 회로로부터 출력된 화상 데이터에 기초하여 상기 각 쌍의 배선의 어느 일방을 기준 전위 단자에 접속하며 타방을 부유 상태로 설정하는 화상 데이터 스위칭 회로를 구비할 수도 있다. 타이밍 제어 회로는, 표시 제어기가 상기 데이터 비교 회로의 비교 결과에 기초하여 화상 데이터를 출력하고 있는지 또는 화상 데이터의 출력을 정지하는지 여부를 나타내는 수신기 제어 신호를 출력하며, 소스 드라이버는, 표시 제어기가 화상 데이터를 출력중인 것으로 수신기 제어 신호가 나타낼 때, 한 쌍 또는 복수 쌍의 화상 데이터용 배선 중 기준 전위 단자에 접속되는 배선으로 전류를 흐르게 함으로써 화상 데이터에 기초하는 한 쌍 또는 복수 쌍의 상보적인 전류 신호를 발생시켜 그 전류 신호에 기초하여 화상 데이터를 재발생시키며, 표시 제어기가 화상 데이터의 출력을 정지하는 것으로 수신기 제어 신호가 나타낼 때, 기준 전위 단자에 접속되는 화상 데이터용 배선에 전류가 흐르는 것을 정지시킬 수도 있다.

본 발명에 따른 또 다른 표시 장치는, 화상 데이터용 배선; 화상 데이터용 배선 중 일방 단에 접속되는 표시 제어기; 화상 데이터용 배선 중 타방 단에 접속되어 화상 데이터용 배선에 송출되는 화상 데이터에 기초하는 구동 신호를 발생시키는 소스 드라이버; 및 구동 신호에 기초하는 화상을 표시하는 표시 패널을 구비하며, 표시 제어기는 화상의 표시 모드에 따라서 상기 화상 데이터의 주파수를 조정한다.

본 발명에서, 표시 모드에 따른 전류 신호의 주파수를 조정함으로써, 화상 데이터의 양이 작을 때, 전류 신호의 주파수를 낮추는 것이 가능하다. 따라서, 소비 전력을 감소시킬 수 있다.

또한, 표시 제어기는, 화상의 표시 모드에 따라서 제어 신호를 출력하는 모드 레지스터; 및 제어 신호에 기초하여 조정된 주파수에 의해 화상 데이터를 순차적으로 출력하며, 화상의 표시 모드를 나타내는 수신기 제어 신호를 출력하는 타이밍 제어 회로를 구비할 수도 있다. 소스 드라이버는 수신기 제어 신호가 나타내는 상기 화상의 표시 모드에 기초하는 구동 신호를 발생시킬 수도 있다. 또한, 한 쌍 또는 복수 쌍의 화상 데이터용 배선이 제공되며, 표시 제어기는, 화상 데이터에 기초하여 화상 데이터용 배선의 각 쌍의 어느 일방을 기준 전위 단자에 접속하고 타방을 부유 상태로 설정하는 화상 데이터 스위칭 제어 회로를 구비하며, 소스 드라이버는, 화상 데이터용 배선 중 기준 전위 단자에 접속되는 배선으로 전류가 흐르도록 함으로써 화상 데이터에 기초하는 한 쌍 또는 복수 쌍의 상보적인 전류 신호를 발생시켜 그 전류 신호에 기초하여 구동 신호를 발생시키며, 수신기 제어 신호가 나타내는 화상의 표시 모드에 따라서 화상 데이터용 배선에 흐르는 전류의 진폭을 제어할 수도 있다. 그 결과, 전류 신호를 전송하는데 필요한 전류값이 더 작은 화상 데이터를 갖는 감소 컬러 모드와 같은 디스플레이 모드에서 감소하므로, 전류값은 낮아질 수 있다. 그 결과, 소비 전력을 억제하는 것이 가능하다.

또한, 표시 패널은 액정 표시 패널, 플라즈마 표시 패널, 유기 EL (Electro Luminescence) 표시 패널일 수도 있다.

본 발명에 따른 표시 장치의 구동 방법은, 화상 데이터에 기초하여 화상 데이터용 배선의 한 쌍 또는 복수 쌍 각각의 어느 일방을 기준 전위 단자에 접속하여 전류가 흐르도록 하며 타방을 부유 상태로 설정하여, 화상 데이터에 기초하는 한 쌍 또는 복수 쌍의 상보적인 전류 신호를 발생시키거나, 화상 데이터용 배선 어디에도 전류가 흐르지 않도록 하는 단계; 전류 신호에 기초하는 구동 신호를 발생시키는 단계; 및 구동 신호에 기초하는 화상을 표시하는 단계를 포함한다.

본 발명에 따른 표시 장치의 또 다른 구동 방법은, 클록 신호에 기초하여 한 쌍의 클록 신호용 배선의 어느 일방을 기준 전위 단자에 접속하여 전류가 흐르도록 하며 타방을 부유 상태로 설정하여 클록 신호에 기초하는 한 쌍의 상보적인 전류 신호를 발생하며, 화상 데이터에 기초하여 화상 데이터용 배선의 한 쌍 또는 복수 쌍 각각의 어느 일방을 기준 전위 단자에 접속하여 전류가 흐르도록 하며, 타방을 부유 상태로 설정하여 화상 데이터에 기초하는 한 쌍 또는 복수 쌍의 상보적인 전류 신호를 발생시키거나, 클록 신호용 배선과 화상 데이터용 배선 어디에도 전류가 흐르지 않도록 하는 단계; 전류 신호에 기초하는 구동 신호를 발생시키는 단계; 및 구동 신호에 기초하는 화상을 표시하는 단계를 포함한다.

본 발명에 따라서, 상술한 바와 같이, 화상 데이터가 표시 장치에서 표시 제어기와 소스 드라이버 사이에서 전송될 때, 고속 신호 전송 및 소비 전력의 감소는 전류 신호에 의해 화상 데이터를 전송하며, 화상 데이터가 전송되지 않을 때, 전류를 정지시킴으로써 실현될 수 있다.

본 발명의 바람직한 실시형태는 첨부된 도면을 참조하여 상세하게 설명한다. 먼저, 본 발명의 제 1 실시형태를 설명한다. 도 2 은 본 실시형태에 따른 액정 표시 장치를 나타내는 블록도이며, 도 3 은 도 2 에 나타낸 액정 표시 장치의 화상 데이터용 V-I 변환 회로를 나타내는 회로도이며, 도 4 은 도 2 에 나타낸 액정 표시 장치의 화상 데이터용 I-V 변환 회로를 나타낸 회로도이다. 본 실시형태에 따른 액정 표시 장치는 CMADS 가 인가되는 액정 표시 장치이다.

도 2 에 나타낸 바와 같이, 본 실시형태에 따른 액정 표시 장치에는 표시 제어기 (1), 소스 드라이버 (2), 및 액정 패널 (3) 이 제공된다. 또한, 2 쌍의 배선 (4a 및 4b, 5a 및 5b) 은 표시 제어기 (1) 와 소스 드라이버 (2) 사이에 제공되며, 배선 (11) 도 제공된다. 소스 드라이버 (2) 의 개수는 액정 패널 (3) 의 크기와 소스 드라이버 (2) 의 성능에 의존한다. 예를 들어, 셀룰러 전화와 같은 소형 액정 패널을 포함하는 표시 장치에는 1 개의 소스 드라이버가 제공되며, 대형 표시 장치에는 약 10 개 내지 12 개의 소스 드라이버가 제공된다.

표시 제어기 (1) 에서는 외부로부터 디지털 2 치 전압 신호와 같은 화상 데이터가 입력되며 화상의 1 라인분씩 화상 데이터를 출력한다. 표시 제어기 (1) 에는 표시 데이터 메모리 (6), 타이밍 제어 회로 (7), 화상 데이터용 V-I 변환 회로 (8), 클록 신호용 V-I 변환 신호 (9), 및 모드 레지스터 (10) 가 제공된다. 예를 들어, 표시 데이터 메모리 (6) 에서는 외부로부터 화상 데이터가 입력되며 1 화면에 대한 화상 데이터인 일정량의 화상 데이터를 유지한다. 예를 들어, 모드 레지스터에는 감소 컬러 모드와 같은 화상의 표시 모드에 관한 데이터가 입력되어, 그 표시 모드에 응하여 표시 데이터 메모리 (6) 와 타이밍 제어 회로 (7) 에 제어 신호를 출력한다. 표시 데이터 메모리 (6) 과 모드 레지스터 (10) 에는 입력 단자가 제공된다.

타이밍 제어 회로 (7) 는 모드 레지스터 (10) 로부터 출력되는 제어 신호에 기초하여 표시 데이터 메모리 (6) 로부터 일정량의 화상 데이터, 즉 1 라인분의 화상 데이터를 판독하며, 클록 신호용 V-I 변환 회로 (9) 에 클록 신호를 출력하며, 클록 신호와 동기하여 제어 신호에 기초하는 화상 데이터용 V-I 변환 회로 (8) 에 1 라인분의 화상 데이터를 순차적으로 출력하며, 배선 (11) 을 통해 소스 드라이버 (2) 에 클록 신호와 화상 데이터가 출력되었는지 여부를 나타내는 수신기 제어 신호를 더 출력한다. 또한, 타이밍 제어 신호 (7) 는 소스 드라이버 (2) 를 기동시키는 신호 (STH) 를 출력한다. 신호 (STH) 는 배선 (미도시) 을 통해 소스 드라이버 (2) 에 전송된다.

도 3 에 나타낸 바와 같이, 화상 데이터용 V-I 변환 회로 (8) 에는 입력 단자 (T1), 2 개의 인버터 (INV1, INV2), 2 개의 N-채널형 MOS 트랜지스터 (Qn9, Qn10), 및 접지 전극 (GND1, GND2) 가 제공된다. 인버터 (INV1) 의 입력 단자는 입력 단자 (T1) 에 접속되며, 출력 단자는 인버터 (INV2) 의 입력 단자와 트랜지스터 (Qn9) 의 게이트에 접속된다. 인버터 (INV2) 의 출력 단자는 트랜지스터 (Qn10) 의 게이트에 접속된다. 또한, 트랜지스터 (Qn9) 의 드레인 및 소스는 배선 (4a) 및 접지 전극 (GND1) 각각에 접속되며, 트랜지스터 (Qn10) 의 드레인 및 소스는 배선 (4b) 및 접지 전극 (GND2) 각각에 접속된다. 화상 데이터용 V-I 변환 회로 (8) 는 화상 데이터 스위칭 회로이다.

클록 신호용 V-I 변환 회로의 구성은 화상 데이터용 V-I 변환 회로의 구성과 동일하며, 한 쌍의 배선 (5a 및 5b) 일방 단에 접속되며, 클록 신호에 기초하여 한 쌍의 배선 (5a 및 5b) 중 어느 일방은 접지 전극 (미도시) 에 접속되며, 타방은 부유 상태로 설정된다.

소스 드라이버 (2) 에는 화상 데이터용 I-V 변환 회로 (21), 클록 신호용 I-V 변환 회로 (22), 시프트 레지스터 (23), 데이터 래치 회로 (24), 계조 선택 회로 (25), 및 출력 회로 (26) 가 제공된다.

도 4 에 나타낸 바와 같이, 화상 데이터용 I-V 변환 회로 (21) 에는 바이어스 단자 (T2), 배선 (4a) 에 접속되는 입력 단자 (T3), 배선 (4b) 에 접속되는 입력 단자 (T4), 배선 (11) 에 접속되는 입력 단자 (T5), 및 출력 단자 (T6) 가 제공된다. 또한, 화상 데이터용 I-V 변환 회로 (21) 에는 P-채널용 MOS 트랜지스터 (Qp1 내지 Qp6), N-채널형 MOS 트랜지스터 (Qn1 내지 Qn8), 2 개의 출력 (NAND1, NAND2) 을 갖는 NAND 게이트, 및 인버터 (INV3) 가 제공된다. 트랜지스터 (Qp5) 는 전류 검출부 (27) 를 구성하며, 트랜지스터 (Qp6, Qp7, Qp8) 는 전위 제어부 (28) 를 구성하며, 트랜지스터 (Qp1, Qn1, Qp3, Qn3) 는 제 1 전류 공급부를 구성하며, 트랜지스터 (Qp2, Qn2, Qp4, Qn4) 는 제 2 전류 공급부를 구성한다. 트랜지스터 (Qp1 내지 Qp4) 각각은 정전류 소스를 구성하며, 트랜지스터 (Qn1 내지 Qn4) 각각은 스위칭 트랜지스터를 구성한다. 환언하면, 각각의 전류 공급부에 는 한 쌍의 정전류 소스 및 스위칭 트랜지스터가 제공된다. 또한, NAND 게이트 (NAND1, NAND2) 및 인버터 (INV3) 는 RS 래치 회로 (29) 를 구성한다.

트랜지스터 (Qp5) 의 소스 및 트랜지스터 (Qn7, Qn8) 의 게이트는 전원 전극 (VDD1) 에 접속된다. 트랜지스터 (Qp5, Qn5, Qn6) 의 게이트는 바이어스 단자 (T2) 에 접속된다. 트랜지스터 (Qp5) 의 드레인 및 트랜지스터 (Qp1 내지 Qp4, Qp6) 의 소스는 노드 (Nc) 에 접속된다.

트랜지스터 (Qn5, Qn6, Qn8) 의 소스 및 트랜지스터 (Qp6) 의 게이트는 스위치 (S1) 에 접속되며, 스위치 (S1) 는 접지 전극 (GND3) 또는 전원 전극 (VDD2) 에 접속된다. 특히, 스위치 (S1) 는, 배선 (11) 및 입력 단자 (T5) 를 통해 입력되는 수신기 제어 신호에 의해, 트랜지스터 (Qn8) 의 소스가 접지 전극 (GND3) 또는 전원 전극 (VDD2) 중 어디에 접속되는지를 선택하도록 설계된다. 트랜지스터 (Qn8) 의 소스를 접지 전극 (GND3) 에 접속함으로써, 제 1 전류 공급부 및 제 2 전류 공급부가 동작하여, 전류가 제 1 전류 공급부 또는 제 2 전류 공급부 중 어디에 흐르도록 한다. 트랜지스터 (Qn8) 의 소스를 전원 전극 (VDD2) 에 접속함으로써, 제 1 전류 공급부 및 제 2 전류 공급부의 동작이 정지하여, 전류가 제 1 전류 공급부 또는 제 2 전류 공급부 어디에도 흐르지 않도록 한다. 제 1 전류 공급부 및 제 2 전류 공급부를 정지시키는 또 다른 방법이 있다. 예를 들어, 노드 (Nd) 는 접지 전극에 접속될 수도 있거나, 바이어스 단자 (T2) 는 전원 전극에 접속될 수도 있다.

트랜지스터 (Qp1, Qn1) 의 드레인은 트랜지스터 (Qp1, Qp2) 의 게이트에 접속된다. 트랜지스터 (Qn1 내지 Qn4) 의 게이트 및 트랜지스터 (Qp6, Qp7) 의 드레인은 노드 (Nd) 에 접속된다. 트랜지스터 (Qn1, Qn3) 의 소스 및 트랜지스터 (Qn5) 의 드레인은 입력 단자 (T3) 에 접속된다. 트랜지스터 (Qn2, Qn4) 의 소스 및 트랜지스터 (Qn6) 의 드레인은 입력 단자 (T4) 에 접속된다. 트랜지스터 (Qp2, Qn2) 의 드레인 및 RS 래치 회로 (29) 의 리셋 입력인 NAND 게이트 (NAND1) 의 일방의 입력 단자는 노드 (Na) 에 접속된다.

트랜지스터 (Qp3, Qn3) 의 드레인 및 RS 래치 회로 (29) 의 세트 입력인 NAND 게이트 (NAND2) 의 일방의 입력 단자는 노드 (Nb) 에 접속된다. 트랜지스터 (Qp4, Qn4) 의 드레인은 트랜지스터 (Qp3, Qp4) 의 게이트에 접속된다. 트랜지스터 (Qn7) 의 소스는 트랜지스터 (Qp8) 의 드레인에 접속된다. NAND 게이트 (NAND1) 의 출력 단자는 NAND 게이트 (NAND2) 의 타방의 입력 단자 및 인버터 (INV3) 의 입력 단자에 접속되며, NAND 게이트 (NAND2) 의 출력 단자는 NAND 게이트 (NAND1) 의 타방의 입력 단자에 접속된다. RS 래치 회로 (29) 의 출력 단자인 인버터 (INV3) 의 출력 단자는 화상 데이터용 I-V 변환 회로 (21) 의 출력 단자 (T6) 이다. 노드 Na, Nb, Nc, 및 Nd 의 전위는 각각 전위 Va, Vb, Vc, 및 Vd 가 된다.

도 2 에 나타낸 클록 신호용 I-V 변환 회로 (22) 의 구성은 화상 데이터용 I-V 변환 회로 (21) 의 구성과 동일하며, 한 쌍의 배선 (5a, 5b) 및 배선 (11) 에 접속된다.

시프트 레지스터 (23) 에서는 클록 신호가 클록 신호용 I-V 변환 회로 (22) 로부터 입력되며 복수의 출력 단자 (미도시) 로부터 데이터 래치 회로 (24) 로 펄스 신호를 순차적으로 출력한다. 또한, 클록 신호를 다운로딩 시작하기 위해 신호 (STH) 가 시프트 레지스터 (23) 에 입력된다. 데이터 래치 회로 (24) 는 펄스 신호와 동기하여 화상 데이터용 I-V 변환 회로 (21) 로부터 복수의 화상 데이터를 다운로드하여, 동시에 계조 선택 회로 (25) 에 복수의 화상 데이터를 출력한다. 계조 선택 회로 (25) 는 D/A 변환기이며, 데이터 래치 회로 (24) 로부터의 출력 신호를 D/A 변환하여 아날로그 전압 신호인 계조 신호를 발생시키며, 출력 회로 (26) 에 신호를 출력한다. 계조 신호의 전압은 액정 패널 (3) 의 각각의 화소에 인가되는 전압이다. 출력 회로 (26) 는 계조 신호의 전류 증폭을 행하여 구동 신호를 발생시키며, 액정 패널 (3) 의 각각의 화소에 신호를 출력한다.

또한, 액정 패널 (3) 에는 서로 대향하도록 배열되는 2 개의 투명 기판 (미도시), 투명 기판들 사이에 협지된 액정층 (미도시), 및 2 개의 투명 기판 후방에배열된 백라이트 (미도시) 가 제공된다. 또한, 화소 (미도시) 는 액정 패널 (3) 상에서 매트릭스 상태로 배열된다. 하나의 화소는 RBG (적색, 청색, 녹색) 의 3 가지 셀에 의해 형성된다.

다음으로, 본 실시형태에 따른 액정 표시 장치의 구동 방법에 대해 설명한다. 도 5 은 본 실시형태에 따른 액정 표시 장치의 구동 방법을 나타내는 타이밍 챠트이며, 도 6 은 본 실시형태에 따른 액정 표시 장치의 화상 데이터용 V-I 변환 회로 (8) 및 화상 데이터용 I-V 변환 회로 (21) 의 동작을 나타내는 타이밍 챠트이다.

도 2 및 도 5 에 나타낸 바와 같이, 2 치 전압 신호인 화상 데이터는 표시 제어기 (1) 의 표시 데이터 메모리 (6) 에 입력되며, 표시 데이터 메모리 (6) 는 예를 들어 1 화면분의 화상 데이터를 유지한다. 또한, 화상의 표시 모드를 나타내는 신호는 모드 레지스터 (10) 에 입력되며, 모드 레지스터 (10) 는 표시 모드에 응하여 표시 데이터 메모리 (6) 및 타이밍 제어 회로 (7) 에 제어 신호를 출력한다. 예를 들어, 표시 모드는 26 만 컬러로 화상을 나타내는 통상 모드와 8 컬러로 화상을 나타내는 감소 컬러 모드를 갖는다.

다음으로, 타이밍 제어 회로 (7) 는 모드 레지스터 (10) 로부터 출력된 제어 신호에 기초하여 표시 데이터 메모리 (6) 로부터 1 라인분의 화상 데이터를 판독하며, 클록 신호용 V-I 변환 회로 (9) 에 2 치 전압 신호인 클록 신호를 출력한다. 또한, 타이밍 제어 회로 (7) 는 클록 신호와 동기하여 화상 데이터용 V-I 변환 회로 (8) 에 화상 데이터를 순차적으로 출력한다. 도 5 에 나타낸 바와 같이, 타이밍 제어 회로 (7) 는 표시 모드가 통상 모드에 있을 때 26 만 컬러분의 화상 데이터를 순차적으로 출력하며, 표시 모드가 8 색의 감소 컬러 모드에 있을 때 8 컬러분의 화상 데이터를 출력하며 잔존 시간 동안 클록 신호 및 화상 데이터의 출력을 정지한다. 그 후, 타이밍 제어 회로 (7) 는 클록 신호 및 화상 데이터가 소스 드라이버 (2) 에 출력되었는지 여부를 나타내는 수신기 제어 신호를 배선 (11) 을 통해 출력한다. 예를 들어, 수신기 제어 신호는, 클록 신호 및 화상 데이터가 출력되어 있을 때에는 low (L) 로 되어 있고, 출력되어 있지 않을 때에는 high (H) 로 되어 있는, 2 치 전압 신호이다.

다음으로, 도 3 및 도 6 에 나타낸 바와 같이, 화상 데이터용 V-I 변환 회로 (8) 는 타이밍 제어 회로 (7) 로부터 입력되는 화상 데이터에 기초하여 한 쌍의 배선 (4a, 4b) 중 일방을 접지 전극과 접속하며 타방을 부유 상태로 설정한다. 예를 들어, 입력 단자 (T1) 에 입력되는 화상 데이터가 high 에 있을 때, 인버터 (INV1) 의 출력 단자는 low 가 되며, 트랜지스터 (Qn9) 의 게이트는 low 가 되며, 트랜지스터 (Qn9) 의 소스-드레인 사이는 오프된다. 따라서, 배선 (4a) 은 부유 상태로 설정된다. 또한, 인버터 (INV2) 의 출력 단자는 high 가 되며, 트랜지스터 (Qn10) 의 게이트는 high 가 되며, 트랜지스터 (Qn10) 의 소스-드레인 사이는 온 (turn on) 이 된다. 따라서, 배선 (4b) 는 접지 전극 (GND2) 에 접속된다. 유사하게, 화상 데이터가 low 일 때, 배선 (4a) 은 접지 전극 (GND1) 에 접속되며, 배선 (4b) 은 부유 상태로 설정된다.

또한, 클록 신호용 V-I 변환 회로 (9) 는 클록 신호에 기초하여 한 쌍의 배선 (5a, 5b) 중 일방을 접지 전극에 접속하며, 타방을 부유 상태로 설정한다. 클록 신호용 V-I 변환 회로 (9) 의 동작은 화상 데이터용 V-I 변환 회로 (8) 의 동작과 동일하다.

도 4 및 도 6 에 나타낸 바와 같이, 화상 데이터용 I-V 변환 회로 (21) 에 있어서, 타이밍 제어 회로 (7) 가 클록 신호 및 화상 데이터를 출력할 때, 스위치 (S1) 는 접지 전극 (GND3) 에 접속된다. 그 후, 화상 데이터가 low 인 경우, 배선 (4a) 은 접지 전극 (GND1) 에 접속되어 접지 전위가 되며, 배선 (4b) 가 부유 상태로 설정되어 접지 전위가 되며, 트랜지스터 (Qn1, Qn3) 의 게이트-소스 전압이 Vd 가 되어 온상태로 되므로, 전압 (Vd) 에 기초하여 전류 구동 능력을 발휘한다. 그 결과, 트랜지스터 (Qp1, Qp3) 는, 전압 (Vc) 에 기초하여 정전류 동작에 의해 입력 단자 (T3) 및 배선 (4a) 를 통해 화상 데이터용 V-I 변환 회로의 접지 전극 (GND1) 으로 전류가 흐르도록 한다. 이 때, 전압 (Vb) 은 low 가 된다. 반면, 전류는 배선 (4b) 으로 흐르지 않는다. 특히, 제1 전류 공급부는 배선 (4a) 에 전류를 공급하며, 제 2 전류 공급부는 배선 (4b) 으로의 전류 공급을 정지한다. 이 때, 배선 (4a) 의 전위는 접지 전위가 되며, 배선 (4b) 의 전위는 접지 전위보다 약 100 내지 200㎷ 높은 부유 전위가 된다.

또한, 트랜지스터 (Qn2, Qn4) 의 게이트-소스 전압은 영으로 되어 오프 상태가 된다. 트랜지스터 (Qp2, Qp4) 의 전위 (Va) 는 정전류 동작에 의해 high 가 된다. RS 래치 회로 (29) 의 세트 입력 및 리셋 입력은 각각 high 및 low 가 된다.

소정의 값을 갖는 바이어스 전압 (Vs) 이 바이어스 단자 (T2) 에 인가된다. 따라서, 트랜지스터 (Qp5, Qn5, Qn6) 의 게이트-소스 전압은 Vs 으로 온 상태가 되므로, 전압 (Vs) 에 기초하여 전류 구동 능력을 발휘한다.

반면, 화상 데이터가 high 인 경우, 배선 (4a) 은 부유 상태로 되어 부유 전위가 되며, 배선 (4b) 이 접지 전극 (GND2) 에 접속되어 접지 전위가 되며, 트랜지스터 (Qn1, Qn3) 의 게이트-소스 전압은 영이 되어 오프 상태가 된다. 또한, 트랜지스터 (Qp1, Qp3) 의 전위 (Vb) 는 정전류 동작에 의해 high 가 된다. 부가하여, 트랜지스터 (Qp2, Qn4) 의 게이트-소스 전압은 Vd 로 온 상태가 되므로, 전압 (Vd) 에 기초하여 전류 구동 능력을 발휘한다. 그 결과, 트랜지스터 (Qp2, Qp4) 는, 전압 (Vc) 에 기초하여 정전류 동작에 의해 입력 단자 (T4) 및 배선 (4b) 를 통해 화상 데이터용 V-I 변환 회로 (8) 의 접지 전극 (GND2) 으로 전류가 흐르게 한다. 반면, 전류는 배선 (4a) 으로 흐르지 않는다. 특히, 제 1 전류 공급부는 배선 (4a) 로의 전류 공급을 정지하며, 제 2 전류 공급부는 배선 (4b) 에 전류를 공급한다. 이 때, 배선 (4b) 의 전위는 접지 전위가 되며, 배선 (4a) 의 전위는 약 100 내지 200㎷ 만큼 접지 전위보다 더 높은 부유 전위가 된다. 또한, 전압 (Va) 은 low 가 된다. 따라서, RS 래치 회로 (29) 의 세트 입력 및 리셋 입력은 각각 low 및 high 가 된다.

상술한 바와 같이, 화상 데이터에 기초하여 배선 (4a 또는 4b) 으로 전류가 흐르게 함으로써, 화상 데이터에 기초하는 상보적인 전류 신호는 한 쌍의 배선 (4a, 4b) 에서 발생된다. 그 결과, 화상 데이터용 V-I 변환 회로 (8) 에 입력되는 2 치 전압 신호인 화상 데이터는 상보적인 전류 신호로 변환되며, 전류 신호는 화상 데이터용 V-I 변환 회로 (8) 로부터 한 쌍의 배선 (4a, 4b) 을 통해 화상 데이터용 I-V 변환 회로 (21) 로 전송된다. 예를 들어, 화상 데이터가 high 일 때, 전류는 배선 (4a) 으로 흐르지 않으며, 배선 (4b) 로 흐른다. 또한, 화상 데이터가 low 일 때, 전류는 배선 (4a) 로 흐르며, 배선 (4b) 로 흐르지 않는다.

또한, RS 래치 회로 (29) 는 세트 입력 또는 리셋 입력이 high 레벨로부터 low 레벨로 변화할 때 유지될 값을 결정한다. 세트 입력이 low 로부터 high 로 변화할 때, 출력 단자 (T6) 의 값은 high 가 되며, 리셋 입력이 low 로부터 high 로 변화할 때, 출력 단자 (T6) 의 값은 low 가 된다. 그 결과, 화상 데이터용 I-V 변환 회로 (21) 는 한 쌍의 배선 (4a, 4b) 으로 흐르는 전류 신호는 2 치 전압 신호이므로, 화상 데이터를 재발생시킨다. 그 후, 회로 (21) 는 데이터 래치 회로 (24) 에 재발생된 화상 데이터를 출력한다.

타이밍 제어 회로 (7) 가 클록 신호와 화상 데이터를 출력하지 않을 때, 스위치 (S1) 는 전원 전극 (VDD2) 에 접속된다. 이것은 제 1 전류 공급부 및 제 2 공급부가 그들의 기능을 정지하도록 하며, 전류가 배선 (4a, 4b) 으로 흐르지 못하게 한다.

전송될 화상 데이터의 주파수가 결정될 때, 필요한 전류량이 결정된다. 전류 검출부 (27) 는 바이어스 터널 (T2) 를 통해 입력되는 바이어스 신호에 기초하여 전류량을 제어한다.

화상 데이터용 I-V 변환 회로 (21) 의 동작과 유사하게 동작함으로써, 클록 신호용 I-V 용 변환 회로 (22) 는 한 쌍의 배선 (5a, 5b) 로부터 접지 전극에 접속되는 배선으로 전류가 흐르도록 한다. 반면, 전류는 부유 상태의 배선으로 흐르지 않는다. 그 결과, 전압 신호인 클록 신호는 한 쌍의 상보적인 전류 신호로 변환되며, 클록 신호용 V-I 변환 회로 (9) 는 클록 신호용 I-V 변환 회로 (22) 에 전류 신호를 전송한다. 그 후, 클록 신호용 I-V 변환 회로 (22) 는 전류 신호를 2 치 전압 신호로 재변환하여 클록 신호를 재발생시키며, 시프트 레지스터 (23) 에 클록 신호를 출력한다. 타이밍 제어 회로 (7) 가 클록 신호 및 화상 데이터를 출력하지 않을 때, 클록 신호용 I-V 변환 회로 (22) 는 배선 (5a, 5b) 으로 전류가 흐르지 못하게 한다.

시프트 레지스터 (23) 는 클록 신호용 I-V 변환 회로 (22) 로부터 클록 신호를 다운로드하며, 복수의 출력 단자로부터 데이터 래치 회로 (24) 로 펄스 신호를 순차적으로 출력한다. 그 후, 데이터 래치 회로 (24) 는 펄스 신호와 동기하여 화상 데이터용 I-V 변환 회로로부터 복수의 화상 데이터를 다운로드하며, 동시에 계조 선택 회로 (25) 에 복수의 화상 데이터를 출력한다. 다음으로, 계조 선택 회로 (25) 는 출력 신호의 D/A 변환을 행하여 아날로그 전압 신호인 계조 신호를 발생시키며, 출력 회로 (26) 에 신호를 출력한다. 다음으로, 출력 회로 (26) 는 계조 신호의 전류 증폭을 행하여 구동 신호를 발생시키며, 구동 신호를 액정 패널 (3) 의 각각의 화소에 인가한다.

반면, 액정 패널 (3) 에서, 백라이트는 각각의 화소에 광을 조사한다. 따라서, 각각의 화소의 액정층은 구동 신호의 전압에 따른 광의 전송율을 변화시켜, 액정 패널 (3) 전체로서 화상을 형성한다.

본 실시형태에서, 표시 제어기 (1) 와 소스 드라이버 (2) 사이의 화상 데이터 및 클록 신호의 전송은 전류 신호에 의해 행해진다. 이것은 배선의 기생 용량의 영향을 억제하며, 신호의 고속 전송을 실현할 수 있다. 그 결과, 종래의 전송 방법은 18 비트의 화상 데이터를 전송하기 위해 18 개의 배선을 요구하며, 예를 들어, 클록 신호를 전송하는 1 개의 배선을 포함하여 총 19 의 배선을 요구하지만, 본 실시형태에 따라서 고속으로 화상 데이터 및 클록 신호의 전송을 행할 수 있다. 따라서, 화상 데이터를 전송하는 한 쌍의 배선과 클록 신호를 전송하는 한 쌍의 배선을 포함하는 총 4 개의 배선으로 화상 데이터 및 클록 신호를 전송하는 것이 가능하다. 그 결과, 배선의 개수는 감소될 수 있으며, 액정 표시 장치의 회로부는 소형으로 제조될 수 있다.

또한, 상술한 바와 같이, 전압의 진폭이 한 쌍의 배선 (4a, 4b) 에서 약 100 내지 200㎷ 로 작기 때문에, 신호 전송시의 잡음은 작다. 또한, 전류 전원을 전송기측, 즉 표시 제어기 (1) 에 제공하지 않고, 수신기측, 즉 소스 드라이버 (2) 가 제공하므로, 소스 드라이버 (2) 의 개수가 변화하더라도 표시 제어기의 사양을 변화할 필요가 없으므로, 표시 제어기의 설계가 용이하다.

또한, 본 실시형태에서, 표시 제어기 (1) 에는 모드 레지스터 (10) 가 제공되며, 타이밍 제어 회로 (7) 는 화상 데이터 및 클록 신호가 출력되었는지를 나타내는 수신기 제어 신호를 출력하여, 화상 데이터 및 클록 신호가 출력되지 않을 때, 화상 데이터용 I-V 변환 회로 (21) 및 클록 신호용 I-V 변환 회로 (22) 는 배선 (4a, 4b) 및 배선 (5a, 5b) 에 전류가 흐르는 것을 정지시킨다. 따라서, 감소 컬러 모드와 같은 작은 화상 데이터를 갖는 표시 모드를 채용하는 경우, 화상 데이터가 전송되지 않는 주기 동안 배선으로 전류가 흐르는 것을 정지할 수 있다. 그 결과, 소비 전력의 감소를 성취할 수 있다.

다음으로, 본 발명의 제 2 실시형태를 설명한다. 도 7 은 본 실시형태에 따른 액정 표시 장치를 나타내는 블록도이다. 도 7 에 나타낸 바와 같이, 본 실시형태에 따른 액정 표시 장치에서, 제 1 실시형태 (도 2 참조) 에 따른 상술한 액정 표시 장치와 비교하여, 표시 제어기 (1a) 에는 타이밍 제어 회로 (7) 대신에 타이밍 제어 회로 (7a) 가 제공되며, 소스 드라이버 (2a) 에는 CLK 정지 검출 회로 (30) 가 제공된다. 또한, 배선 (11) 은 제공되지 않는다. 상술한 이외의 실시형태의 액정 표시 장치의 구성은 상술한 제 1 실시형태의 액정 표시 장치의 구성과 동일하다.

타이밍 제어 신호 (7a) 가 제 1 실시형태의 타이밍 제어 신호 (7) 과 다른 것은 회로 (7a) 가 수신기 제어 신호를 출력하지 않는다는 것이다. 이점 이외의 구성 및 동작은 타이밍 제어 회로 (7) 와 동일하다. 또한, CLK 정지 검출 회로 (30) 는 클록 신호용 I-V 변환 회로 (22) 에 접속되며, 클록 신호에 기초하는 전류 신호가 클록 신호용 I-V 변환 회로 (22) 에 입력되었는지 여부를 검출하며, 수신기 제어 신호로서 그 결과를 화상 데이터용 I-V 변환 회로 (21) 와 클록 신호용 I-V 변환 회로 (22) 에 출력한다. 그 후, 클록 신호에 기초하는 전류 신호는 클록 신호용 I-V 변환 회로 (22) 에 입력되지 않을 때, 화상 데이터용 I-V 변환 회로 (21) 는 배선 (4a, 4b) 으로 전류가 흐르는 것을 정지시킨다.

다음으로, 본 실시형태에 따른 액정 표시 장치의 구동 방법에 대해 설명한다. 도 8 은 본 실시형태의 액정 표시 장치의 구동 방법을 나타내는 타이밍 챠트이다. 본 실시형태의 구동 방법에 있어서 상술한 제 1 실시형태의 구동 방법과 동일한 영역에 대한 상세한 설명은 생략한다.

먼저, 도 7 및 도 8 에 나타낸 바와 같이, 표시 데이터 메모리 (6) 는 상술한 제 1 실시형태에서와 동일한 방법으로 2 치 전압 신호인 화상 데이터를 유지한다. 또한, 모드 레지스터 (10) 는 표시 모드에 따라서 표시 데이터 메모리 (6) 및 타이밍 제어 회로 (7a) 에 제어 신호를 출력한다.

다음으로, 타이밍 제어 회로 (7a) 는 제어 신호에 기초하여 표시 데이터 메모리 (6) 으로부터 1 라인분의 화상 데이터를 판독하며, 클록 신호용 V-I 변환 회로 (9) 에 2 치 전압 신호인 클록 신호를 출력한다. 부가하여, 타이밍 제어 회로 (7a) 는 클록 신호와 동기하여 화상 데이터용 V-I 변환 회로 (8) 에 화상 데이터를 순차적으로 출력한다. 도 8 에 나타낸 바와 같이, 이 때, 표시 모드가 8 컬러의 감소 컬러 모드일 때, 회로 (7a) 는 8 컬러분의 화상 데이터를 출력하며, 잔존 시간 동안 클록 신호 및 화상 데이터의 출력을 정지한다. 타이밍 제어 회로 (7a) 는 제 1 실시형태의 타이밍 제어 회로 (7) 와 다른 수신기 제어 신호를 출력하지 않는다.

다음으로, 화상 데이터용 V-I 변환 회로 (8) 는 타이밍 제어 회로 (7a) 로부터 입력되는 화상 데이터에 기초하여 한 쌍의 배선 (4a, 4b) 중 일방을 접지 전극에 접속하며, 타방을 부유 상태로 설정한다. 유사하게, 클록 신호용 V-I 변환 회로 (9) 는 클록 신호에 기초하여 한 쌍의 배선 (5a, 5b) 중 일방을 접지 전극에 접속하며, 타방을 부유 상태로 설정한다.

화상 데이터용 I-V 변환 회로 (21) 에서, 타이밍 제어 회로 (7a) 가 클록 신호 및 화상 데이터를 출력할 때, 스위치 (S1) 는 접지 전극 (GND3) 에 접속된다. 그 후, 상술한 제 1 실시형태와 동일한 동작으로, 회로 (21) 는 배선 (4a, 4b) 중 접지 전극에 접속되는 배선으로 전류가 흐르도록 한다. 따라서, 회로 (21) 는 전압 신호인 화상 데이터를 한 쌍의 상보적인 전류 신호로 변환하며, 그들을 수신하고, 전류 신호를 전압 신호로 재변환하여 화상 데이터를 재발생시킨다. 유사하게, 클록 신호용 I-V 변환 회로 (22) 는 클록 신호를 수신 및 재발생시킨다.

이 때, CLK 검출 회로 (30) 는 클록 신호에 기초하여 전류 신호가 클록 신호용 I-V 변환 회로 (22) 에 입력되는지 여부를 검출하며, 화상 데이터용 I-V 변환 회로 (21) 의 스위치 (S1)(도 4 참조) 에 그 결과를 수신기 제어 신호로서 출력한다. 그 후, 전류 신호가 클록 신호용 I-V 변환 회로 (22) 에 입력되지 않을 때, 화상 데이터 (21) 의 I-V 변환 회로 (21) 의 스위치 (S1)(도 4 참조) 는 트랜지스터 (Qn8) 의 소스를 전원 전극 (VDD2) 에 접속하도록 스위칭된다. 따라서, 화상 데이터용 I-V 변환 회로 (21) 는 배선 (4a, 4b) 로 전류가 흐르는 것을 정지시킨다. 클록 신호에 기초하는 전류 신호가 클록 신호용 I-V 변환 회로에 입력되었는지 여부를 검출하기 위해, 클록 신호용 I-V 변환 회로 (22) 는 배선 (5a, 5b) 중 어느 하나에 일정하게 전류가 계속 흐르도록 한다.

후속 공정은 상술한 실시형태와 동일하다. 특히, 시프트 레지스터 (23) 는 클록 신호를 다운로드하며, 데이터 래치 회로 (24) 는 화상 데이터를 다운로드하며, 계조 선택 회로 (25) 에 화상 데이터를 출력한다. 다음으로, 계조 선택 회로 (25) 는 출력 신호의 D/A 변환을 행하여, 아날로그 전압 신호인 계조 신호를 발생하며, 계조 신호를 출력 회로 (26) 에 출력한다. 출력 회로 (26) 는 계조 신호의 전류 증폭을 행하여 구동 신호를 발생시키며, 그 구동 신호를 액정 패널 (3) 의 각각의 화소에 인가한다. 그 후, 액정 패널 (3) 은 화상을 표시한다.

본 실시형태에서, 수신기측, 즉 소스 드라이버 (2) 에는 CLK 정지 검출 회로 (30) 가 제공되며, CLK 정지 검출 회로 (30) 는 클록 신호가 정지하는지 여부를 결정한다. 따라서, 표시 제어기 (1a) 와 소스 드라이버 (2a) 사이에 수신기 제어 신호를 전송하는 것은 불필요하다. 그 결과, 본 실시형태에 있어서, 상술한 제 1 실시형태의 효과에 부가하여, 수신기 제어 신호를 전송하는 배선 (도 2 에 나타낸 배선 (11) 에 상당) 이 불필요하게 된다는 효과가 있다.

다음으로, 제 3 실시형태에 대해 설명한다. 도 9 은 본 실시형태에 따른 액정 표시 장치를 나타내는 블록도이다. 도 9 에 나타낸 바와 같이, 본 실시형태에 따른 액정 표시 장치에서, 제 1 실시형태 (도 2 참조) 에 따른 상술한 액정 표시 장치와 비교하여, 표시 제어기 (1b) 에는 타이밍 제어 회로 (7) 대신에 타이밍 제어 회로 (7b) 가 제공되며, 데이터 비교 회로 (12) 가 제공된다. 또한, 모드 레지스터는 제공되지 않는다. 상술한 것 이외의 본 실시형태의 액정 표시 장치의 구성은 상술한 제 1 실시형태의 액정 표시 장치의 구성과 동일하다.

데이터 비교 회로 (12) 는 표시 데이터 메모리 (6) 및 타이밍 제어 회로 (7b) 에 접속되며, 타이밍 제어 회로 (7b) 는 표시 데이터 메모리 (6) 로부터 판독된 화상 데이터를 유지하며, 데이터 비교 회로 (12) 는 그 화상 데이터와 타이밍 제어 회로 (7b) 가 표시 데이터 메모리 (6) 로부터 다음에 판독하는 화상 데이터를 비교하여, 그 결과를 타이밍 제어 회로 (7b) 에 출력한다. 또한, 타이밍 제어 회로 (7b) 가 제 1 실시형태의 타이밍 제어 회로 (7) 와 다른 것은 데이터 비교 회로 (12) 의 출력 신호가 타이밍 제어 회로에 입력되어 그 입력에 기초하여 화상 데이터와 클록 신호의 출력을 정지한다. 이점 이외의 구성 및 동작은 타이밍 제어 회로 (7) 의 구성과 및 동작과 동일하다.

다음으로, 본 실시형태에 따른 액정 표시 장치의 구동 방법에 대해 설명한다. 도 10 은 본 실시형태에 따른 액정 표시 장치의 구동 방법을 나타낸 타이밍 챠트이다. 본 실시형태의 구동 방법에 있어서 상술한 제 1 실시형태의 구동 방법과 동일한 영역에 대한 상세한 설명은 생략한다.

먼저, 도 9 및 도 10 에 나타낸 바와 같이, 표시 데이터 메모리 (6) 는 2 치 전압 신호인 화상 데이터를 유지한다. 다음으로, 타이밍 제어 회로 (7b) 는 표시 데이터 메모리 (6) 로부터 일정량의 화상 데이터를 판독한다. 이 때, 화상 데이터는 데이터 비교 회로 (12) 에 출력되며, 데이터 비교 회로 (12) 는 화상 데이터를 저장한다. 그 후, 타이밍 제어 회로 (7b) 는 표시 데이터 메모리 (6) 로부터 다음의 일정량의 화상 데이터를 판독하며, 데이터 비교 회로 (12) 는 그 화상 데이터와 회로 (12) 에 저장된 최근의 화상 데이터를 비교하여, 그 결과를 타이밍 제어 회로 (7b) 에 출력한다. 이 때, 데이터 비교 회로 (12) 는 1 화소분의 화상 데이터와 인접한 화소의 화상 데이터를 비교하여, 데이터가 서로 동일한지 여부를 결정한다.

후속하여, 데이터 비교 회로 (12) 가 인접한 화소의 화상 데이터가 서로 동일하지 않다고 결정할 때, 타이밍 제어 회로 (7b) 는 클록 신호용 V-I 변환 회로 (9) 에 클록 신호를 출력하며, 그 클록 신호와 동기하여 화상 데이터용 V-I 변환 회로 (8) 에 화상 데이터를 출력한다. 또한, 데이터 비교 회로 (12) 가 인접한 화소의 화상 데이터가 서로 동일하다고 결정할 때, 타이밍 제어 회로 (7b) 는 클록 신호와 화상 데이터의 출력을 정지한다. 또한, 타이밍 제어 회로 (7b) 는 배선 (11) 을 통해 화상 데이터가 소스 드라이버 (2) 에 출력되었는지 여부를 나타내는 수신기 제어 신호를 출력한다.

후속하는 공정은 상술한 제 1 실시형태와 동일하다. 특히, 화상 데이터용 V-I 변환 회로 (8) 는 화상 데이터에 기초하여 한 쌍의 배선 (4a, 4b) 중 일방을 접지 전극에 접속하며, 타방을 부유 상태로 설정한다. 유사하게, 클록 신호용 V-I 변환 회로 (9) 는 클록 신호에 기초하여 한 쌍의 배선 (5a, 5b) 중 일방을 접지 전극에 접속하며, 타방을 부유 상태로 설정한다.

그 후, 소스 드라이버 (2) 는 화상 데이터에 기초하는 한 쌍의 전류 신호와 클록 신호에 기초하는 한 쌍의 전류 신호를 발생시킨다. 이 때, 타이밍 제어 회로 (7b) 는 수신기 제어 신호에 기초하여 화상 데이터와 클록 신호를 출력하지 않을 때, 드라이버 (2) 는 전류 신호의 발생을 정지한다. 이 후, 드라이버 (2) 는 전류 신호에 기초하는 액정 패널 (3) 에 대한 구동 신호를 발생시키며 출력시킨다. 선택적으로, 전류 신호의 발생이 정지될 때, 드라이버 (2) 는 이전의 구동 신호와 동일한 구동 신호를 출력한다. 그 후, 액정 패널 (3) 은 구동 신호에 기초하여 화상을 표시한다. 예를 들어, 하나의 화소가 3 개의 RGB 표시 소자로 구성되며, 각각의 데이터 구동 표시 소자는 6 비트이고, 1 화소분의 데이터는 18 비트가 되면, 데이터 래치 회로 (24) 는 18 비트 데이터를 래치하며, 계조 선택 회로 (25) 는 각각의 RGB 의 6 비트 데이터로부터 3 개의 아날로그 신호를 발생하며, 출력 회로 (26) 는 3 개의 RGB 표시 소자를 구동한다.

상술한 바와 같이, 본 실시형태에서, 인접하는 화소들 사이의 화상 데이터가 동일한 경우, 화소 데이터를 압축하여 그 화상 데이터의 전송을 정지하는 것은 가능하다. 선택적으로, 화상 데이터가 전송되지 않을 때, 전류 신호의 발생이 정지된다. 따라서, 전백색 (all-white) 표시와 같은 균일한 화상을 표시하는 경우, 전송될 화상 데이터의 양이 감소되며, 화상 데이터가 전송되지 않을 때 전류가 정지되므로, 화상 데이터의 전송에 따르는 소비 전력은 억제될 수 있다.

본 실시형태는 서로 인접하는 화소들 사이의 화상 데이터를 비교하는 예를 나타내지만, 본 발명은 이것에 한정되지 않는다. 예를 들어, 복수의 화소들로 이루어지는 화소군의 화상 데이터와 동수의 화소로 이루어져 이 화소군에 인접하는 화상 데이터를 비교하거나, 1 라인분의 화상 데이터와 이 라인에 인접한 다음 라인의 화상 데이터를 비교할 수도 있다. 또한, 본 실시형태는, 타이밍 제어 회로 (7b) 가 인접한 화소들 사이의 화상 데이터가 동일할 때 화상 데이터와 클록 신호의 출력을 정지하는 예를 나타내지만, 본 발명은 이것에 한정되지 않는다. 예를 들어, 화소의 화상 데이터가 인접한 화소의 화상 데이터를 반전한 화상 데이터와 동일한 때, 타이밍 제어 회로 (7b) 는 화상 데이터와 클록 신호의 출력을 정지할 수도 있다. 따라서, 흑백 모드의 경우에, 화상 데이터 양을 감소시킬 수 있다. 선택적으로, 화상 데이터는 다른 방법에 의해 화상 데이터를 압축하도록 인코딩되며, 화상 데이터와 클록 신호의 출력은 잔존 시간 동안 정지될 수도 있다.

다음으로, 본 발명의 제 4 실시형태를 설명한다. 도 11 은 본 실시형태에 따른 액정 표시 장치를 나타내는 블록도이다. 도 11 에 나타낸 바와 같이, 본 실시형태에 따른 액정 표시 장치에서, 제 1 실시형태 (도 2 참조) 에 따른 상술한 액정 표시 장치와 비교하여, 표시 제어기 (1c) 에는 타이밍 제어 회로 (7) 대신에 타이밍 제어 회로 (7c) 가 제공된다. 또한, 타이밍 제어 회로 (7c) 로부터 출력된 수신기 제어 신호는 화상 데이터용 I-V 변환 회로 (21) 의 바이어스 단자 (T2)(도 4 참조) 와 클록 신호용 I-V 변환 회로 (22) 의 바이어스 단자에 입력되도록 설계된다. 상술한 것 이외에 본 실시형태의 액정 표시 장치의 구성은 제 1 실시형태의 액정 표시 장치의 구성과 동일하다.

타이밍 제어 회로 (7c) 는 모드 레지스터 (10) 로부터 출력된 제어 신호에 기초하여 표시 데이터 메모리 (6) 으로부터 화상 데이터의 일정량을 판독하며, 클록 신호용 V-I 변환 회로에 클록 신호를 출력하며, 그 클록 신호와 동기하여 제어 신호에 기초하는 소정의 화상 데이터 양을 화상 데이터용 V-I 변환 회로 (8) 에 출력한다. 이 때, 타이밍 제어 회로 (7c) 는 모드 레지스터 (10) 로부터 출력된 제어 신호에 기초하여 화상 데이터와 클록 신호의 주파수를 조정한다. 특히, 표시 모드가 감소 컬러 모드이며 통상 모드와 비교하여 더 작은 화상 데이터 양을 갖는 때, 회로 (7c) 는 화상 데이터와 클록 신호의 주파수를 감소시킨다. 또한, 타이밍 제어 회로 (7c) 는 화상 데이터와 클록 신호의 주파수를 나타내는 수신기 제어 신호를 배선 (11) 을 통해 소스 드라이버 (2) 에 출력한다. 또한, 화상 데이터용 I-V 변환 회로 (21) 와 클록 신호용 I-V 변환 회로 (22) 는 수신기 제어 신호에 기초하여 배선 (4a, 4b, 5a, 5b) 로 흐르는 전류의 양을 조정한다.

다음으로, 본 실시형태에 따른 액정 표시 장치의 구동 방법에 대해 설명한다. 도 12 은 본 실시형태에 따른 액정 표시 장치의 구동 방법을 나타내는 타이밍 챠트이며, 도 13 은 가로축에 전송될 전류 신호의 최대 주파수 (fmax) 를 설정하며 세로축에 최대 주파수의 전류 신호를 전송하는데 필요한 정전류값을 설정하여, 전류 신호의 최대 주파수와 필요한 전류 사이의 관계를 나타낸 도면이다. 본 실시형태의 구동 방법에 있어서 상술한 제 1 실시형태의 구동 방법과 동일한 영역에 대한 상세한 설명은 생략한다.

먼저, 도 11 및 도 12 에서 나타낸 바와 같이, 표시 데이터 메모리 (6) 은 상술한 제 1 실시형태와 동일한 방법으로 2 치 전압 신호인 화상 데이터를 유지한다. 또한, 모드 레지스터 (10) 는 표시 모드에 따라서 표시 데이터 메모리 (6) 와 타이밍 제어 회로 (7c) 에 제어 신호를 출력한다.

다음으로, 타이밍 제어 회로 (7c) 는 표시 데이터 메모리 (6) 로부터 제어 신호에 기초하는 소정의 화상 데이터 양을 판독하며, 클록 신호용 V-I 변환 회로 (9) 에 클록 신호를 출력한다. 또한, 타이밍 제어 회로 (7c) 는 클록 신호와 동기하여 화상 데이터용 V-I 변환 회로 (8) 에 화상 데이터를 순차적으로 출력한다. 이 때, 회로 (7c) 는 화상 데이터 양에 따라서 화상 데이터와 클록 신호의 주파수를 조정한다. 특히, 표시 모드가 8 컬러의 감소 컬러 모드일 때, 전송 기간을 최대한 사용하여, 즉 잉여 시간이 최소가 되도록 8 컬러분의 화상 데이터를 전송하기 위해, 회로 (7c) 는 주파수를 감소시킨다.

다음으로, 화상 데이터용 V-I 변환 회로 (8) 는 타이밍 제어 회로 (7c) 로부터 입력되는 화상 데이터에 기초하여 한 쌍의 배선 (4a, 4b) 중 일방을 접지 전극에 접속하며 타방을 부유상태로 설정한다. 유사하게, 클록 신호용 V-I 변환 회로 (9) 는 클록 신호에 기초하여 한 쌍의 배선 (5a, 5b) 중 일방을 접지 전극에 접속하며 타방을 부유 상태로 설정한다.

화상 데이터용 I-V 변환 회로 (21) 에서, 스위치 (S1) 는 트랜지스터 (Qn8) 가 접지 전극 (GND3) 에 항상 접속하도록 고정된다. 그 후, 상술한 제 1 실시형태와 동일한 동작으로, 회로 (21) 는 배선 (4a, 4b) 중에서 접지 전극에 접속되는 배선으로 전류가 흐르도록 한다. 따라서, 회로 (21) 는 전압 신호인 화상 데이터를 한 쌍의 상보적인 전류 신호로 변환하여 그들을 수신하며, 전류 신호를 전압 신호로 재변환하여 화상 데이터를 재발생한다. 유사하게, 클록 신호용 I-V 변환 회로 (22) 는 클록 신호를 수신 및 재발생한다.

이 때, 도 12 에 나타낸 바와 같이, 화상 데이터와 클록 신호의 주파수는 전송된 화상 데이터의 양에 기인하여 변동하며, 감소 컬러 모드 동안 감소한다. 도 13 에 나타낸 바와 같이, 전송될 전류 신호의 주파수가 low 이면, 전류 신호를 전송하는데 필요한 정전류값은 low 가 된다. 본 실시형태에서, 표시 모드가 감소 컬러 모드와 같이 작은 화상 데이터의 양을 갖는 모드이면, 화상 데이터용 I-V 변환 회로 (21) 와 클록 신호용 I-V 변환 회로 (22) 의 정전류값은 수신기 제어 신호에 의해 감소된다. 예를 들어, 화상 데이터용 I-V 변환 회로 (21) 에서, 수신기 제어 신호는 바이어스 단자 (T2) 를 통해 전류 검출부 (27) 로 입력된다. 따라서, 화상 데이터용 I-V 변환 회로 (21) 의 정전류값을 조정하는 것은 가능하다. 후속하는 공정은 상술한 제 1 실시형태의 공정과 동일하다.

본 실시형태에서, 타이밍 제어 회로 (7c) 는 화상 데이터 양에 따른 화상 데이터와 클록 신호의 주파수를 조정하며, 화상 데이터용 I-V 변환 회로 (21) 와 클록 신호용 I-V 변환 회로 (22) 는 그 주파수에 기초하는 정전류값을 조정하여, 작은 화상 데이터 양의 경우에 정전류값을 감소시킬 수 있다. 그 결과, 소비 전력은 감소될 수 있다.

본 실시형태에서, 화상 데이터의 양은 상술한 제 3 실시형태에서 나타낸 바와 같이 화상 데이터를 인코딩함으로써 감소될 수도 있다.

다음으로, 본 발명의 제 5 실시형태에 대해 설명한다. 도 14 은 본 실시형태에 따른 액정 표시 장치를 나타내는 블록도이다. 도 14 에서 나타낸 바와 같이, 하나의 액정 표시 장치에서 복수의 소스 드라이버 (2d) 가 제공되는 예를 나타낸다. 출원인은, 복수의 수신기들을 효율적으로 구동하는 기술로서, 수신기들 사이에 구동 신호를 순차적으로 전송하는 기술을 개발했고, 그것을 일본 특허 공개 공보 제 2002-026231 호에 개시하였다. 본 실시형태는 기술과 본 발명을 조합한 예이다. 본 실시형태에 따른 액정 표시 장치에는 하나의 표시 제어기 (1), 복수의 소스 드라이버 (2d), 및 하나의 액정 패널 (3) 이 제공된다. 배선 (4a, 4b, 5a, 5b, 11) 이 표시 제어기 (1) 와 소스 드라이버 (2d) 사이에 제공됨에도 불구하고, 도 14 에서는 단지 배선 (4a, 11) 만을 나타내며, 배선 (4b, 5a, 5b) 는 생략한다. 배선 (4b, 5a, 5b) 의 배치 위치는 배선 (4a) 의 배치 위치와 동일하다. 각각의 소스 드라이버 (2d) 는 액정 표시패널 (3) 의 일부의 열 (column) 의 화소를 구동하여 화상을 표시한다. 그 후, 표시 제어기 (1) 는 화상 데이터, 클록 신호, 및 수신기 제어 신호를 복수의 소스 드라이버 (2d) 에 병렬적으로 출력한다. 또한, 표시 제어기 (1) 는 시프트 레지스터 (23; 도 2 참조) 의 동작을 개시하는 신호 (STH) 를 표시 제어기 (1) 에 가장 근접하게 배열된 소스 드라이버 (2d) 에만 출력한다. 그 후, 신호 (STH) 가 입력되는 소스 드라이버 (2d) 는 소스 드라이버 (2d) 다음에 배열된 소스 드라이버 (2d) 에 신호 (STH) 를 출력하도록 설계된다. 이러한 방법으로, 신호 (STH) 는 모든 소스 드라이버 (2d) 에 순차적으로 입력된다. 상술한 것 이외에 본 실시형태의 액정 표시 장치의 구성은 제 1 실시형태의 액정 표시 장치의 구성과 동일하다.

다음으로, 본 실시형태에 따른 액정 표시 장치의 구동 방법에 대해 설명한다. 상술한 제 1 실시형태와 유사한 방법으로, 표시 제어기 (1) 는 화상 데이터에 기초하여 배선 (4a, 4b) 중 일방은 부유 상태로 설정하며, 타방의 배선을 접지 전극에 접속한다. 또한, 제어기 (1) 는 클록 신호에 기초하여 배선 (5a, 5b) 중 일방은 부유 상태로 설정하며, 타방의 배선을 접지 전극에 접속한다. 따라서, 표시 제어기 (1) 는 모든 소스 드라이버 (2d) 에 화상 데이터와 클록 신호를 동시에 출력한다.

또한, 표시 제어기 (1) 는 소스 드라이버 (2d) 에 신호 (STH) 를 출력한다. 그 후, 신호 (STH) 가 입력되는 소스 드라이버 (2d) 는 화상 데이터 입력에 기초하여 액정 패널 (3) 의 소정의 열상에 화상을 표시하도록 동작을 개시한다. 이 때, 다른 소스 드라이버 (2d) 는 정지 상태에 있고, 화상 데이터가 입력되더라도 액정 패널 (3) 을 구동하지 않는다.

모든 필요한 화상 데이터가 이 소스 드라이버 (2d) 에 입력될 때, 소스 드라이버 (2d) 는 신호 (STH) 를 소스 드라이버 (2d) 이웃에 배열된 또 다른 소스 드라이버 (2d) 에 출력하며, 동작을 정지한다. 그 결과, 신호 (STH) 가 새롭게 입력되는 소스 드라이버 (2d) 는 화상 데이터에 기초하여 액정 패널 (3) 을 구동한다. 또한, 소스 드라이버 (2d) 는 신호 (STH) 를 이웃한 소스 드라이버 (2d) 에 출력하며, 동작을 정지한다. 이러한 방법으로, 모든 소스 드라이버 (2d) 가 순차적으로 동작하여 액정 패널 (3) 을 구동시킨다. 그 결과, 화상은 전체로서 액정 패널 (3) 로서 표시된다. 상술한 것 이외에 실시형태의 동작은 상술한 제 1 실시형태의 동작과 동일하다.

본 실시형태에서, 복수의 소스 드라이버가 제공되며 동일한 화상 데이터가 복수의 소스 드라이버로 다운로드 되지 않더라도, 옳은 화상을 표시할 수 있다. 상술한 것 이외에 본 실시형태의 효과는 상술한 제 1 실시형태와 동일하다.

다음으로, 제 6 실시형태에 대해 설명한다. 도 15 은 본 실시형태에 따른 플라즈마 표시 패널 (PDP) 을 나타내는 블록도이다. 본 실시형태는 PDP 를 적용하는 발명에 대한 예를 나타낸다.

도 15 에 나타낸 바와 같이, 본 실시형태에 따른 PDP 에는 영상 신호 처리 회로 (51), 데이터 드라이버 (52), 및 패널 (53) 이 제공된다. 또한, 복수의 배선 (54a, 54b) 이 영상 신호 처리 회로 (51) 와 데이터 드라이버 (52) 사이에 제공된다. 영상 신호 처리 회로 (51) 에는 역감마 처리 블록 (32), 오차 확산 또는 디더 (dither) 블록 (33), 평균 휘도 레벨 계산 블록 (34), SF 코딩 블록 (35), 프레임 메모리 (36), 구동 제어 블록 (37), 및 V-I 변환 회로 (43) 가 제공된다. 또한, 데이터 드라이버 (52) 에는 I-V 변환 회로 (44) 와 내부 회로 (45) 가 제공된다. V-I 변환 회로 (43) 는 배선 (54a, 54b) 중 일방 단에 접속되며, I-V 변환 회로 (44) 는 배선 (54a, 54b) 의 타방 단에 접속된다. V-I 변환 회로 (43) 의 구성은 상술한 제 1 실시형태의 화상 데이터용 V-I 변환 회로 (8; 도 3 참조) 의 구성과 동일하며, I-V 변환 회로 (44) 의 구성은 상술한 제 1 실시형태의 화상 데이터용 I-V 변환 회로 (21; 도 4 참조) 의 구성과 동일하다. 또한, 구동 제어 블록 (37) 의 출력 신호는 패널 (53) 에 입력하도록 설계된다.

다음으로, 본 실시형태에 따른 PDP 의 구동 방법에 대해 설명한다. 먼저, 도 15 에 나타낸 바와 같이, TV 영상, PC 화면 등과 같은 영상 신호인 화상 데이터 (31) 역감마 처리 블록 (32) 에 입력된다. 역감마 처리 블록 (32) 은 영상 신호의 계조 해상도를 높인다. 예를 들어, 영상 신호는 각각의 적색, 녹색, 및 청색이 8-비트 계조를 갖는 신호로서 역감마 처리 블록 (32) 에 입력되어, 역감마 처리 블록 (32) 은 영상 신호에 대해 y = x^2.2 형의 비선형 변환을 행한다. 이 때, 입력 계조 정밀도와 출력 계조 정밀도는 동일하며, 계조값 0, 2, 및 5 와 같이 작은 계조값을 갖는 모든 입력 영상은 0 이 되어, 계조 차이를 표현할 수 없고, 계조 열화가 발생한다. 계조 열화를 방지하기 위해, 일반적으로 역감마 처리 블록 (32) 의 출력은 10 비트로 설정된다. 역감마 처리 블록 (32) 은 출력 신호 (10비트) 를 오차 확산 또는 디더 블록 (33) 에 출력한다. 오차 확산 또는 디더 블록 (33) 은 영상 신호 입력의 계조 해상도 10 비트중 최소한 2 비트를 확산하며, 그것을 8 비트 신호로 출력한다. 역감마 처리 블록과 오차 확산 또는 디더 처리가 행해진 영상 신호는 평균 휘도 레벨 계산 블록 (34) 에 입력되며, 평균 휘도 레벨 계산 블록 (34) 은 평균 휘도 레벨 (APL) 값 (38) 을 계산하며, 그 값을 구동 제어 블록 (37) 과 SF 코딩 클록 (35) 에 출력한다.

구동 제어 블록 (37) 은 APL 값 (38) 을 영상의 휘도를 결정하는 유지 펄스수로 변환하며, 유지 펄스 출력 (41) 을 패널 (53) 에 출력 한다. 또한, 패널 (53) 상에 계조 표현을 행하기 위해, 서브-필드 (SF) 코딩 블록 (35) 은 영상 신호를 SF 코딩 데이터로 변환하며, 그 데이터를 프레임 메모리 (36) 에 출력한다. 일반적으로, 8-비트 영상 신호는 12 개의 SF 데이터로 변환된다. 프레임 메모리 (36) 는 12 개의 SF 데이터를 영상 신호 출력 (42) 로 변환하여, 그것을 V-I 변환 회로 (43) 에 출력한다. V-I 변환 회로 (43) 는 2 치 전압 신호인 영상 신호 출력 (42) 에 기초하여 배선 (54a, 54b) 중 어느 일방을 접지 전극 (미도시) 에 접속하며, 타방을 부유 상태로 설정한다.

데이터 드라이버 (52) 의 I-V 변환 회로 (44) 는 한 쌍의 배선 (54a, 54b) 로부터 접지 전극이 접속되는 배선으로 전류가 흐르도록 한다. 따라서, I-V 변환 회로 (44) 는 영상 신호 출력 (42) 을 한 쌍의 상보적인 전류 신호로 변환하여 그들을 수신하며, 전류 신호를 전압 신호로 변환하여 영상 신호 출력 (42) 을 재발생시킨다. 영상 신호 출력 (42) 이 전송되지 않을 때, 회로 (44) 는 전류 신호를 정지한다. 그 후, I-V 변환 회로 (44) 는 재발생된 영상 신호 출력 (42) 을 내부 회로 (45) 에 출력한다.

후속하여, 내부 회로 (45) 는 영상 신호 출력 (42) 의 전송 타이밍과 전송 속도를 조정하며, 그것을 패널 (53) 의 데이터 드라이버 (미도시) 에 전송한다. 따라서, 패널 (53) 은 패널 (53) 각각의 표시 셀 (미도시) 의 기입 방전을 발생하여 벽 전하를 기입하므로, 각각의 표시셀의 발광/비발광을 결정한다. 반면, 유지 펄스 출력 (41) 이 패널 (53) 의 유지 드라이버 (미도시) 에 전송되며, 각각의 표시셀의 기입 방전 후의 유지 방전의 펄스 개수가 결정된다. 일반적으로, 펄스 간격이 일정하기 때문에, 각각의 SF (서브-필드) 의 펄스 개수는 각각의 SF 의 발광 시간에 대응한다. 따라서, 각각의 표시 셀의 휘도가 제어된다. 상술한 바와 같이, 영상 신호 출력 (42) 와 유지 펄스 출력 (41) 은 패널 (53) 을 구동하여 영상을 표시한다.

본 실시형태에서, 본 발명의 특징인 V-I 변환 회로와 I-V 변환 회로는, 영상 신호 출력이 영상 신호 처리 회로 (51) 로부터 데이터 드라이버 (52) 로 전송되는 분야에서 사용된다. 이것은 고속 데이터 전송을 실현할 수 있으며, 소비 전력을 감소시킨다. 액정 표시 장치와는 달리, PDP 의 데이터 기입 시간은 휘도에 기여하지 못하여, 기입 불량이 발생하지 않는 범위로 데이터 기입 시간을 고속화 할 수 있다. 특히, 데이터 기입 속도는 패널에 기입 불량이 발생할 때까지 증가시킬 수 있기 때문에, 데이터 기입 속도는 패널의 성능에 의해 결정된다. 그러나, 약간의 기입 불량은 하위 SF 에서 눈에 띄지 않기 때문에, 어느 정도 기입 불량을 허용하면서 고속 기입을 행할 수 있다.

PDP 에서, 데이터는 액정 표시 장치와 달리 1 SF 마다 전송된다. 그러므로, 상술한 제 3 실시형태에서 나타낸 방법으로, 1 SF 분의 데이터가 서로 비교되며 인코딩 되므로, 데이터 양이 감소될 수 있다. 특히, 상위 SF 의 데이터는 자연적인 화상에서 조차도 변화하지 않기 때문에, 데이터의 양은 효과적으로 감소될 수 있다.

또한, 기입 시간 (전송 시간) 과 발광 시간은 PDP 에서 분리되어 설정되므로, 데이터는 전송 시간 이외의 시간, 즉 유지 시간, 예비 방전 시간 등에서 전송되지 않는다. 따라서, 그 시간 동안 수신기 (I-V 변환 회로) 를 정지하는 것이 가능하므로, 소비 전력의 큰 감소 효과를 발휘한다.

예를 들어, PDP 에서 하나의 데이터 드라이버가 구동하는 화소의 개수는 통상적으로 256 또는 192 화소이다. 패널의 1 라인의 화소의 개수가 640 의 3 배 (640 ×3) 이라고 가정하면, 10 데이터 드라이버가 192 개의 화소를 구동하도록 요구된다. 그러므로, 상술한 제 5 실시형태에서 나타낸 방법으로 10 개의 드라이버에 평행하게 데이터를 전송하는 것이 바람직하다.

상술한 제 1 내지 제 6 실시형태에서는 본 발명을 액정 표시 장치 또는 PDP 에 적용하는 예를 나타내지만, 본 발명은 그들에 한정되는 것이 아니며, 유기 EL 표시 패널과 같은 다른 매트릭스형 표시 장치에 적용할 수도 있다.

상술한 바와 같이, 본 발명에 의하면 표시장치에서 표시 제어기와 소스 드라이버 사이에서 화상 데이터를 전송할 때에는 화상 데이터를 전류 신호에 의해 전송하고, 화상 데이터를 전송하지 않을 때에는 전류를 정지시킴으로써 신호 전달의 고속화 및 소비 전력의 감소를 도모할 수 있다.

도 1 은 CMADS 가 적용되는 종래의 액정 표시 장치를 나타내는 블록도.

도 2 은 본 발명의 제 1 실시형태에 따른 액정 표시 장치를 나타내는 블록도.

도 3 은 도 2 에 나타낸 액정 표시 장치의 화상 데이터용 V-I 변환 회로를 나타내는 회로도.

도 4 은 도 2 에 나타낸 액정 표시 장치의 화상 데이터용 I-V 변환 회로를 나타내는 회로도.

도 5 은 제 1 실시형태에 따른 액정 표시 장치의 구동 방법을 나타내는 타이밍 챠트.

도 6 은 제 1 실시형태에 따른 화상 데이터용 V-I 변환 회로 및 화상 데이터용 I-V 변환 회로의 동작을 나타내는 타이밍 챠트.

도 7 은 본 발명의 제 2 실시형태에 따른 액정 표시 장치를 나타내는 블록도.

도 8 은 본 발명의 제 2 실시형태에 따른 액정 표시 장치의 구동 방법을 나타낸 타이밍 챠트.

도 9 은 본 발명의 제 3 실시형태에 따른 액정 표시 장치를 나타내는 블록도.

도 10 은 본 발명의 제 3 실시형태에 따른 액정 표시 장치의 구동 방법을 나타내는 타이밍 챠트.

도 11 은 본 발명의 제 4 실시형태에 따른 액정 표시 장치를 나타내는 블록도.

도 12 은 본 발명의 제 4 실시형태에 따른 액정 표시 장치의 구동 방법을 나타내는 타이밍 챠트.

도 13 은 가로축에 전송될 전류 신호의 최대 주파수 (fmax) 를 설정하며 세로축에 최대 주파수의 전류 신호를 전송하는데 필요한 정전류값을 설정하여, 전류 신호의 최대 주파수와 필요한 전류 사이의 관계를 나타낸 도면.

도 14 은 본 발명의 제 5 실시형태에 따른 액정 표시 장치를 나타내는 블록도.

도 15 은 본 발명의 제 6 실시형태에 따른 플라즈마 표시 패널 (PDP) 를 나타내는 블록도.

* 도면의 주요 부분에 대한 부호의 설명 *

1, 1a, 1b, 1c, 101 : 표시 제어기 2, 2a, 2d, 102 : 소스 드라이버

3, 103 : 액정 패널 4, 4a, 4b, 5a, 5b, 11 : 배선

6, 106 : 표시 데이터 메모리 7, 7a, 7b, 7c : 타이밍 제어 회로

8, 108 : 화상 데이터용 V-I 변환 회로 9,109 : 클록 신호용 V-I 변환 회로

10 : 모드 레지스터 12 : 데이터 비교 회로

21, 121 : 화상 데이터용 I-V 변환 회로 23, 123 : 시프트 레지스터

22,122 : 클록 신호용 I-V 변환 24, 124 : 데이터 래치 회로

25, 125 : 계조 선택 회로 26, 126 : 출력 회로

27 : 전류 검출부 28 : 전위 제어부

29 : RS 래치 회로 30 : CLK 정지 검출 회로

31 : 화상 데이터 32 : 역감마 처리 불록

33 : 오차 확산 또는 디더 블록 34 : 평균 휘도 레벨 계산 블록

35 : SF 코딩 블록 36 : 프레임 메모리

37 : 구동 제어 블록 38 : 평균 휘도 레벨값

41 : 유지펄스 출력 42 : 영상 신호 출력

43 : V-I 변환 회로 44 : I-V 변환 회로

45 : 내부회로 51 : 영상 신호 처리 회로

52 : 데이터 드라이버 53 : 패널

54a, 54b : 배선 101 : 표시 제어기

GND1, GND2, GND3 : 접지 전극 INV1, INV2, INV3 : 인버터

NAND1, NAND2 : NAND 게이트 Na, Nb, Nc, Nd : 노드

Qn1-Qn10 : N 채널형 MOS 트랜지스터 Qp1-Qp8 : P 채널형 MOS 트랜지스터

S1 : 스위치 STH : 신호

T1, T3, T4, T5 : 입력 단자 T2 : 바이어스 단자

T6 : 출력 단자 VDD1, VDD2 : 전원 전극

Claims

한 쌍 또는 복수 쌍의 화상 데이터용 배선;

상기 화상 데이터용 배선의 일방 단에 접속되며, 화상 데이터에 기초하여 상기 화상 데이터용 배선의 각 쌍의 어느 일방을 기준 전위 단자에 접속하고 타방을 부유 상태로 설정함으로써 상기 화상 데이터를 출력하는 표시 제어기;

상기 화상 데이터용 배선의 타방 단에 접속되며, 상기 표시 제어기가 화상 데이터를 출력할 때 상기 한 쌍 또는 복수 쌍의 배선 중 상기 기준 전위 단자에 접속되는 배선으로 전류가 흐르도록 함으로써 상기 화상 데이터에 기초하는 한 쌍 또는 복수 쌍의 상보적인 전류 신호를 발생시키며 그리고 상기 전류 신호에 기초하여 구동 신호를 발생시키고, 상기 표시 제어기가 화상 데이터를 출력하지 않을 때 상기 화상 데이터용 배선 어디에도 전류가 흐르지 않도록 하는 소스 드라이버; 및

상기 구동 신호에 기초하여 화상을 표시하는 표시 패널을 구비하는 것을 특징으로 하는 표시 장치.
제 1 항에 있어서,

한 쌍의 클록 신호용 배선을 더 구비하며,

상기 표시 제어기는, 상기 클록 신호용 배선의 일방 단에 접속되며, 클록 신호에 기초하여 상기 한 쌍의 클록 신호용 배선 중 어느 일방을 기준 전위 단자에 접속하고 타방을 부유 상태로 설정함으로써 상기 클록 신호를 출력하며,

상기 소스 드라이버는, 상기 클록 신호용 배선의 타방 단에 접속되며, 상기 표시 제어기가 클록 신호를 출력할 때 상기 한 쌍의 배선 중 상기 기준 전위 단자에 접속되는 배선으로 전류가 흐르도록 함으로써 상기 클록 신호에 기초하는 한 쌍의 상보적인 전류 신호를 발생시키며, 상기 표시 제어기가 클록 신호를 출력하지 않을 때 상기 클록 신호용 배선 어디에도 전류가 흐르지 않도록 하는 것을 특징으로 하는 표시 장치.
제 1 항에 있어서,

상기 표시 제어기는,

화상의 표시 모드에 따라서 제어 신호를 출력하는 모드 레지스터;

상기 제어 신호에 기초하여, 상기 표시 제어기가 화상 데이터를 출력하는지 화상 데이터의 출력을 정지하는지를 나타내는 수신기 제어 신호를 출력하는 타이밍 제어 회로; 및

상기 타이밍 제어 회로로부터 출력된 화상 데이터에 기초하여 상기 각 쌍의 배선의 어느 일방을 기준 전위 단자에 접속하며 타방을 부유 상태로 설정하는 화상 데이터 스위칭 회로를 구비하며,

상기 소스 드라이버는,

상기 표시 제어기가 화상 데이터를 출력중임을 상기 수신기 제어 신호가 나타낼 때, 상기 한 쌍 또는 복수 쌍의 화상 데이터용 배선 중 상기 기준 전위 단자에 접속되는 배선으로 전류를 흐르게 함으로써 상기 화상 데이터에 기초하는 한 쌍 또는 복수 쌍의 상보적인 전류 신호를 발생시키며, 상기 전류 신호에 기초하여 상기 화상 데이터를 재발생시키며, 상기 표시 제어기가 화상 데이터의 출력을 정지시키는 것으로 상기 수신기 제어 신호가 나타낼 때, 상기 기준 전위 단자에 접속되는 화상 데이터용 배선에 전류가 흐르는 것을 정지시키는 것을 특징으로 하는 표시 장치.
제 2 항에 있어서,

상기 소스 드라이버는,

상기 한 쌍의 클록 신호용 배선 중 상기 기준 전위 단자에 접속되는 배선으로 전류를 흐르게 함으로써 상기 클록 신호에 기초하는 한 쌍의 상보적인 전류 신호를 발생시키며 상기 전류 신호에 기초하여 상기 클록 신호를 재발생시키는 클록 신호 변환 회로; 및

상기 클록 신호 변환 회로가 상기 클록 신호에 기초하는 전류 신호를 발생시키는지 여부를 검출하며, 상기 검출 결과에 따라서 상기 표시 제어기가 클록 신호를 출력 중인지 또는 클록 신호를 정지시키는지 여부를 결정하는 클록 신호 정지용 검출 회로를 구비하는 것을 특징으로 하는 표시 장치.
제 1 항에 있어서,

상기 표시 제어기는,

상기 소정량의 화상 데이터를 판독하여 상기 화상 데이터를 순차적으로 출력하는 타이밍 제어 회로;

상기 타이밍 제어 회로가 1 구동 타이밍 전에 판독했던 소정량의 화상 데이터와 현재 판독하는 소정량의 화상 데이터를 비교하여 그 결과를 상기 타이밍 제어 회로에 출력하는 데이터 비교 회로; 및

상기 타이밍 제어 회로로부터 출력된 화상 데이터에 기초하여 상기 각 쌍의 배선의 어느 일방을 기준 전위 단자에 접속하며 타방을 부유 상태로 설정하는 화상 데이터 스위칭 회로를 구비하며,

상기 타이밍 제어 회로는, 표시 제어기가 상기 데이터 비교 회로의 비교 결과에 기초하여 화상 데이터를 출력하고 있는지 또는 화상 데이터의 출력을 정지시키는지 여부를 나타내는 수신기 제어 신호를 출력하며,

상기 소스 드라이버는,

상기 표시 제어기가 화상 데이터를 출력중임을 상기 수신기 제어 신호가 나타낼 때, 상기 한 쌍 또는 복수 쌍의 화상 데이터용 배선 중 상기 기준 전위 단자에 접속되는 배선으로 전류를 흐르게 함으로써 상기 화상 데이터에 기초하는 한 쌍 또는 복수 쌍의 상보적인 전류 신호를 발생시키며 상기 전류 신호에 기초하여 상기 화상 데이터를 재발생시키며,

상기 표시 제어기가 화상 데이터의 출력을 정지시키는 것을 상기 수신기 제어 신호가 나타낼 때, 상기 기준 전위 단자에 접속되는 화상 데이터용 배선에 전류가 흐르는 것을 정지시키는 것을 특징으로 하는 표시 장치.
제 5 항에 있어서,

상기 데이터 비교 회로에서 상기 타이밍 제어 회로가 1 구동 타이밍 전에 판독했던 소정량의 화상 데이터와 현재 판독하는 화상 데이터가 동일한 것으로 결정하는 경우, 상기 소스 드라이버는 상기 소스 드라이버가 1 구동 타이밍 전에 출력했던 구동 신호와 동일한 신호를 출력하는 것을 특징으로 하는 표시 장치.
제 5 항에 있어서,

상기 데이터 비교 회로에서 상기 타이밍 제어 회로가 1 구동 타이밍 전에 판독했던 소정량의 화상 데이터와 현재 판독하는 화상 데이터의 반전 데이터가 동일 한 것으로 결정하는 경우, 상기 소스 드라이버는 상기 소스 드라이버가 1 구동 타이밍 전에 출력했던 구동 신호의 반전 신호 출력하는 것을 특징으로 하는 표시 장치.
화상 데이터용 배선들;

상기 화상 데이터용 배선 중 일방 단에 접속되는 표시 제어기;

상기 화상 데이터용 배선 중 타방 단에 접속되어 상기 화상 데이터용 배선으로 송신되는 화상 데이터에 기초하는 구동 신호를 발생시키는 소스 드라이버; 및

상기 구동 신호에 기초하는 화상을 표시하는 표시 패널을 구비하며,

상기 표시 제어기는 화상 데이터의 양과 관련된 화상의 표시 모드에 따라서 상기 화상 데이터의 주파수를 조정하는 것을 특징으로 하는 표시 장치.
제 8 항에 있어서,

상기 표시 제어기는,

상기 화상의 표시 모드에 따라서 제어 신호를 출력하는 모드 레지스터; 및

상기 제어 신호에 기초하여 조정된 주파수에 의해 상기 화상 데이터를 순차적으로 출력하며, 상기 화상의 표시 모드를 나타내는 수신기 제어 신호를 출력하는 타이밍 제어 회로를 구비하며,

상기 소스 드라이버는 상기 수신기 제어 신호가 나타내는 상기 화상의 표시 모드에 기초하는 구동 신호를 발생시키는 것을 특징으로 하는 표시 장치.
제 8 항에 있어서,

상기 한 쌍 또는 복수 쌍의 화상 데이터용 배선이 제공되며,

상기 표시 제어기는, 화상 데이터에 기초하여 상기 화상 데이터용 배선의 각 쌍의 어느 일방을 기준 전위 단자에 접속하고 타방을 부유 상태로 설정하는 화상 데이터 스위칭 제어 회로를 구비하며,

상기 소스 드라이버는, 상기 화상 데이터용 배선 중 상기 기준 전위 단자에 접속되는 배선으로 전류가 흐르도록 함으로써 상기 화상 데이터에 기초하는 한 쌍 또는 복수 쌍의 상보적인 전류 신호를 발생시키고 상기 전류 신호에 기초하여 구동 신호를 발생시키며, 상기 수신기 제어 신호가 나타내는 상기 화상의 표시 모드에 따라서 상기 화상 데이터용 배선에 흐르는 전류의 진폭을 제어하는 것을 특징으로 하는 표시 장치.
제 1 항 내지 제 10 항 중 어느 한 항에 있어서,

상기 표시 패널은 액정 표시 패널, 플라즈마 표시 패널, 유기 EL (Electro Luminescence) 표시 패널인 것을 특징으로 하는 표시 장치.
제 1 항에 있어서,

상기 기준 전위 단자는 접지 단자인 것을 특징으로 하는 표시 장치.
화상 데이터에 기초하여 화상 데이터용 배선의 한 쌍 또는 복수 쌍 각각의 어느 일방을 기준 전위 단자에 접속하여 전류가 흐르도록 하고 타방을 부유 상태로 설정하여, 상기 화상 데이터에 기초하는 한 쌍 또는 복수 쌍의 상보적인 전류 신호를 발생시키거나, 또는 상기 화상 데이터용 배선 어디에도 전류가 흐르지 않도록 하는 단계;

상기 전류 신호에 기초하는 구동 신호를 발생시키는 단계; 및

상기 구동 신호에 기초하는 화상을 표시하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
클록 신호에 기초하여 한 쌍의 클록 신호용 배선의 어느 일방을 기준 전위 단자에 접속하여 전류가 흐르도록 하고 타방을 부유 상태로 설정하여 상기 클록 신호에 기초하는 한 쌍의 상보적인 전류 신호를 발생시키며, 화상 데이터에 기초하여 화상 데이터용 배선의 한 쌍 또는 복수 쌍 각각의 어느 일방을 기준 전위 단자에 접속하여 전류가 흐르도록 하고, 타방을 부유 상태로 설정하여 상기 화상 데이터에 기초하는 한 쌍 또는 복수 쌍의 상보적인 전류 신호를 발생시키거나, 또는 상기 클록 신호용 배선과 상기 화상 데이터용 배선 어디에도 전류가 흐르지 않도록 하는 단계;

상기 전류 신호에 기초하는 구동 신호를 발생시키는 단계; 및

상기 구동 신호에 기초하는 화상을 표시하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.