JP2003323147A - 表示装置及びその駆動方法 - Google Patents
表示装置及びその駆動方法Info
- Publication number
- JP2003323147A JP2003323147A JP2002127484A JP2002127484A JP2003323147A JP 2003323147 A JP2003323147 A JP 2003323147A JP 2002127484 A JP2002127484 A JP 2002127484A JP 2002127484 A JP2002127484 A JP 2002127484A JP 2003323147 A JP2003323147 A JP 2003323147A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- signal
- current
- clock signal
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/10—Special adaptations of display systems for operation with variable images
- G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal (AREA)
Abstract
ことができる表示装置及びその駆動方法を提供する 【解決手段】 表示コントローラ1、ソースドライバ2
及び液晶パネル3を設け、表示コントローラ1とソース
ドライバ2との間には、2対の配線4a及び4b並びに
5a及び5bを設ける。表示コントローラ1には画像デ
ータ用V−I変換回路8及びモードレジスタ10を設
け、ソースドライバ2には画像データ用I−V変換回路
21を設ける。画像データ用V−I変換回路8は画像デ
ータに基づいて1対の配線4a及び4bのいずれか一方
を接地電極に接続し、他方を浮遊状態とする。画像デー
タ用I−V変換回路21は、配線4a及び4bのうち、
接地電極に接続されている配線に電流を流して、画像デ
ータを1対の相補の電流信号に変換して受信する。ま
た、モードレジスタ10からの制御信号により、画像デ
ータが伝送されていないときは、電流信号を停止する。
Description
電流を使用するマトリクス型表示装置及びその駆動方法
に関し、特に、消費電力の低減を図った表示装置及びそ
の駆動方法に関する。
パネル(以下、PDPともいう)等のマトリクス型表示
装置においては、画像データを順次出力する表示コント
ローラと、この表示コントローラから出力された画像デ
ータに基づいて表示パネルを駆動する駆動信号を生成す
るソースドライバと、この駆動信号により画像を表示す
る表示パネルとが設けられている。
示コントローラとソースドライバとの間の信号の伝送
は、電源電位及び接地電位の2値からなる電圧信号によ
り行われていた。しかしながら、電圧信号を高速化しよ
うとすると、伝送路の寄生容量により遅延が生じるた
め、電圧信号の高速化には限界がある。
送する技術を開発し、特開2001−053598号公
報において開示した。この技術により、伝送路の寄生容
量の影響を抑制し、信号の高速化を図ることができる。
また、この特開2001−053598号公報におい
て、送信部に電源を設けず、受信部に電源を設ける技術
も開示した。これにより、受信部の個数が変化しても、
送信部の仕様を変更する必要がなく、送信部の設計が容
易になる。
を伝送する1対の配線を設け、送信部において、送信し
たい信号に基づいて、前記配線の一方を接地電極に接続
し、他方を浮遊状態(高インピーダンス状態)にする。
これにより、受信部に設けられた電源から接地電極に接
続されている配線に電流が流れ、他方の配線には電流が
流れない。この結果、前記1対の配線により相補的な信
号を伝送することができる。本出願人は、この伝送方式
をCMADS(Current Mode Advanced Differential S
ignaling:差動電流転送)と命名した。
の液晶表示装置を示すブロック図である。図15に示す
ように、この従来の液晶表示装置においては、表示コン
トローラ101、ソースドライバ102及び液晶パネル
103が設けられている。また、表示コントローラ10
1とソースドライバ102との間には、2対の配線10
4a及び104b並びに105a及び105bが設けら
れている。
ルの2値電圧信号である画像データが入力され、この画
像データを1ライン分ずつ出力するものである。表示コ
ントローラ101においては、表示データメモリ10
6、タイミングコントロール回路107、画像データ用
V−I変換回路108及びクロック信号用V−I変換回
路109が設けられている。表示データメモリ106
は、外部から画像データが入力され、1画面分の画像デ
ータを保持するものである。タイミングコントロール回
路107は、表示データメモリ106から1ライン分の
画像データを読み出すと共に、クロック信号用V−I変
換回路109に対してクロック信号を出力し、このクロ
ック信号に同期して前記1ライン分の画像データを画像
データ用V−I変換回路108に対して順次出力するも
のである。画像データ用V−I変換回路108は1対の
配線104a及び104bの一端に接続されており、画
像データに基づいて配線104a及び104bのいずれ
か一方を接地電極に接続し、他方を浮遊状態とするもの
である。クロック信号用V−I変換回路109は1対の
配線105a及び105bの一端に接続されており、ク
ロック信号に基づいて1対の配線105a及び105b
のいずれか一方を接地電極に接続し、他方を浮遊状態と
するものである。
ータ用I−V変換回路121、クロック信号用I−V変
換回路122、シフトレジスタ123、データラッチ回
路124、階調選択回路125及び出力回路126が設
けられている。画像データ用I−V変換回路121は、
1対の配線104a及び104bの他端に接続されてお
り、画像データ用V−I変換回路108が配線104a
又は104bを接地電極に接続すると、この接地電極に
接続された配線に電流を流し、1対の配線104a及び
104bに相補的な電流信号を発生させ、これにより、
画像データ用V−I変換回路108から画像データを電
流信号として受信するものである。そして、この電流信
号に基づいて、画像データを2値電圧信号に再変換し、
データラッチ回路124に対して出力するものである。
クロック信号用I−V変換回路122は、1対の配線1
05a及び105bの他端に接続されており、クロック
信号用V−I変換回路109が配線105a又は105
bを接地電極に接続すると、この接地電極に接続された
配線に電流を流し、1対の配線105a及び105bに
相補的な電流信号を発生させ、これにより、クロック信
号用V−I変換回路109からクロック信号を電流信号
として受信するものである。そして、この電流信号に基
づいて、クロック信号を2値電圧信号に再変換し、シフ
トレジスタ123に対して出力するものである。
入力されて、複数の出力端子からパルス信号を順次デー
タラッチ回路124に対して出力するものである。デー
タラッチ回路124はこのパルス信号に同期して複数の
画像データを取り込み、この複数の画像データを階調選
択回路125に対して同時に出力するものである。階調
選択回路125はDAコンバータであり、データラッチ
回路124の出力信号をデジタル−アナログ変換(D/
A変換)してアナログの電圧信号である階調信号を出力
回路126に対して出力するものである。この階調信号
の電圧は、液晶パネル103の各画素に印加する電圧と
なっている。出力回路126は、この階調信号を電流増
幅して駆動信号を生成し、液晶パネル103の各画素に
対して出力するものである。
して配列された2枚の透明基板(図示せず)と、この透
明基板間に挟持された液晶層(図示せず)と、2枚の透
明基板の後方に配置されたバックライト(図示せず)と
が設けられている。また、液晶パネル103において
は、マトリクス状に画素(図示せず)が配列されてい
る。
いて説明する。先ず、表示データメモリ106に2値の
電圧信号である画像データが入力され、1画面分保持さ
れる。そして、タイミングコントロール回路107が表
示データメモリ106から1ライン分の画像データを読
み出すと共に、2値の電圧信号であるクロック信号をク
ロック信号用V−I変換回路109に対して出力する。
また、タイミングコントロール回路107は、このクロ
ック信号に同期して画像データを画像データ用V−I変
換回路108に対して順次出力する。
が、画像データに基づいて、1対の配線104a及び1
04bのうち一方を接地電極に接続すると共に、他方を
浮遊状態とする。例えば、画像データがハイのとき、配
線104aを接地電極に接続し、配線104bを浮遊状
態とし、画像データがロウのとき、配線104aを浮遊
状態とし、配線104bを接地電極に接続する。また、
クロック信号用V−I変換回路109が、クロック信号
に基づいて、1対の配線105a及び105bのうち一
方を接地電極に接続すると共に、他方を浮遊状態とす
る。
121が、1対の配線104a及び104bのうち接地
電極に接続されている配線に電流を流す。この電流は画
像データ用I−V変換回路121から、配線104a又
は104bを介して、接地電極に流れる。一方、浮遊状
態にある配線には電流が流れない。この結果、電圧信号
である画像データが相補的な1対の電流信号に変換さ
れ、1対の配線104a及び104bを介して、画像デ
ータ用V−I変換回路108から画像データ用I−V変
換回路121に伝送される。そして、画像データ用I−
V変換回路121は、この電流信号を2値電圧信号に再
変換して画像データを再生成し、データラッチ回路12
4に対して出力する。
22が、1対の配線105a及び105bのうち接地電
極に接続されている配線に電流を流す。一方、浮遊状態
にある配線には電流が流れない。この結果、電圧信号で
あるクロック信号が相補的な1対の電流信号に変換さ
れ、1対の配線105a及び105bを介して、クロッ
ク信号用V−I変換回路109からクロック信号用I−
V変換回路122に伝送される。そして、クロック信号
用I−V変換回路122は、この電流信号を2値電圧信
号に再変換してクロック信号を再生成し、シフトレジス
タ123に対して出力する。
信号用I−V変換回路122からクロック信号を取り込
み、複数の出力端子からパルス信号を順次データラッチ
回路124に対して出力する。そして、データラッチ回
路124がこのパルス信号に同期して複数の画像データ
を画像データ用I−V変換回路121から取り込み、こ
の複数の画像データを階調選択回路125に対して同時
に出力する。次に、階調選択回路125がこの出力信号
をD/A変換してアナログの電圧信号である階調信号を
生成し、出力回路126に対して出力する。次に、出力
回路126が、この階調信号を電流増幅して駆動信号を
生成し、液晶パネル103の各画素に印加する。
クライトが各画素に対して光を照射する。そして、各画
素の液晶層が印加される駆動信号の電圧に応じて光の透
過率を変化させ、液晶パネル103全体として画像を形
成する。
従来の技術には、以下に示すような問題点がある。近
時、特に携帯電話等の小型表示装置においては、減色モ
ード等の画像データ量を節約する機能が標準的に搭載さ
れている。これは、例えば26万色の画像データを8色
に減色することにより、画像データ量を18ビットから
3ビットに低減するものである。また、画像データを符
号化して圧縮する技術も一般的に使用されつつある。
は、表示コントローラとソースドライバとの間の信号転
送において、画像を表示するために必要なデータ以外
は、ダミー転送を行っている。このとき、従来のように
画像データを電圧信号により伝送する場合は、画像デー
タ量を低減することにより、消費電力を低減することが
できる。しかしながら、上述のように画像データを電流
信号により伝送する場合は、ダミー転送を行っている間
も、表示コントローラとソースドライバとの間の配線に
電流が流れ続けるため、消費電力を低減する効果が得ら
れないという問題点がある。
のであって、信号伝達の高速化及び消費電力の低減を図
ることができる表示装置及びその駆動方法を提供するこ
とを目的とする。
は、1対又は複数対の画像データ用配線と、前記画像デ
ータ用配線の一端に接続され、画像データに基づいて前
記画像データ用配線の各対のいずれか一方を基準電位端
子に接続し他方を浮遊状態とすることにより前記画像デ
ータを出力する表示コントローラと、前記画像データ用
配線の他端に接続され、前記表示コントローラが画像デ
ータ出力中のときは前記1対又は複数対の画像データ用
配線のうち前記基準電位端子に接続された配線に電流を
流すことにより前記画像データに基づいた1対又は複数
対の相補の電流信号を生成しこの電流信号に基づいて駆
動信号を生成し、前記表示コントローラが画像データ出
力停止中のときは前記画像データ用配線のいずれの配線
にも電流を流さないソースドライバと、前記駆動信号に
基づいて画像を表示する表示パネルと、を有することを
特徴とする。
相補の電流信号を生成することにより、この電流信号が
画像データ用配線を伝送する。これにより、画像データ
を高速で伝送することができる。また、前記表示コント
ローラが前記画像データに基づいて前記画像データ用配
線の各対のいずれか一方を基準電位端子に接続し他方を
浮遊状態としていないとき、即ち、画像データの出力が
停止しているときは、画像データ用配線のいずれの配線
にも電流を流さないことにより、消費電力を低減するこ
とができる。
号用配線を有し、前記表示コントローラは前記クロック
信号用配線の一端に接続され、クロック信号に基づいて
前記1対のクロック信号用配線のいずれか一方を基準電
位端子に接続し他方を浮遊状態とすることにより前記ク
ロック信号を出力し、前記ソースドライバは前記クロッ
ク信号用配線の他端に接続され、前記表示コントローラ
がクロック信号出力中のときは前記1対のクロック信号
用配線のうち前記基準電位端子に接続された配線に電流
を流すことにより前記クロック信号に基づいた1対の相
補の電流信号を生成し、前記表示コントローラがクロッ
ク信号停止中のときは前記クロック信号用配線のいずれ
の配線にも電流を流さないことが好ましい。
の電流信号を生成することにより、この電流信号がクロ
ック信号用配線を伝送する。これにより、クロック信号
を高速で伝送することができる。また、クロック信号の
出力が停止しているときは、クロック信号用配線のいず
れの配線にも電流を流さないことにより、消費電力を低
減することができる。
コントローラが画像データ出力中か画像データ出力停止
中かを示すレシーバ制御信号を出力するタイミングコン
トロール回路と、前記タイミングコントロール回路から
出力された画像データに基づいて前記画像データ用配線
の各対のいずれか一方を基準電位端子に接続し他方を浮
遊状態とする画像データスイッチング回路と、を有し、
前記ソースドライバは、前記レシーバ制御信号が画像デ
ータ出力中を示す場合には前記1対又は複数対の画像デ
ータ用配線のうち前記基準電位端子に接続された配線に
電流を流すことにより前記画像データに基づいた1対又
は複数対の相補の電流信号を生成しこの電流信号に基づ
いて前記画像データを再生成し、前記レシーバ制御信号
が画像データ出力停止中であることを示す場合には前記
基準電位端子に接続された画像データ用配線に電流を流
すことを停止してもよい。
クロック信号用配線のうち前記基準電位端子に接続され
た配線に電流を流すことにより前記クロック信号に基づ
いた1対の相補の電流信号を生成しこの電流信号に基づ
いて前記クロック信号を再生成するクロック信号変換回
路と、このクロック信号変換回路が前記クロック信号に
基づいた電流信号を生成しているか否かを検出するクロ
ック信号停止検出回路と、を有し、前記検出結果によっ
て前記表示コントローラがクロック信号出力中かクロッ
ク信号出力停止中かを判断してもよい。
前記画像データを読み込みこの画像データを順次出力す
るタイミングコントロール回路と、このタイミングコン
トロール回路が1駆動タイミング前に読み込んだ所定量
の画像データと現在読み込む所定量の画像データとを比
較してその結果を前記タイミングコントロール回路に対
して出力するデータ比較回路と、前記タイミングコント
ロール回路から出力された画像データに基づいて前記画
像データ用配線の各対のいずれか一方を基準電位端子に
接続し他方を浮遊状態とする画像データスイッチング回
路と、を有し、前記タイミングコントロール回路は前記
データ比較回路の比較結果に基づいて画像データ出力中
か画像データ出力停止中かを示すレシーバ制御信号を出
力し、前記ソースドライバは、前記レシーバ制御信号が
画像データ出力中を示す場合には前記1対又は複数対の
画像データ用配線のうち前記基準電位端子に接続された
配線に電流を流すことにより前記画像データに基づいた
1対又は複数対の相補の電流信号を生成しこの電流信号
に基づいて前記画像データを再生成し、前記レシーバ制
御信号が画像データ出力停止中であることを示す場合に
は前記基準電位端子に接続された画像データ用配線に電
流を流すことを停止してもよい。
ータ用配線と、この画像データ用配線の一端に接続され
た表示コントローラと、前記画像データ用配線の他端に
接続され前記画像データ用配線に送出される画像データ
に基づいて駆動信号を生成するソースドライバと、前記
駆動信号に基づいて画像を表示する表示パネルと、を有
し、前記表示コントローラは、画像の表示モードに応じ
て前記画像データの周波数を調整することを特徴とす
る。
流信号の周波数を調節することにより、画像データ量が
少ない場合には電流信号の周波数を低くすることができ
る。
示モードに応じて制御信号を出力するモードレジスタ
と、前記画像データを前記制御信号に基づいて調整され
た周波数で順次出力すると共に前記画像の表示モードを
示すレシーバ制御信号を出力するタイミングコントロー
ル回路と、を有し、前記ソースドライバは、前記レシー
バ制御信号が示す前記画像の表示モードに基づいて駆動
信号を生成してもよい。更に、前記画像データ用配線は
1対又は複数対設けられており、前記表示コントローラ
は、画像データに基づいて前記画像データ用配線の各対
のいずれか一方を基準電位端子に接続し他方を浮遊状態
とする画像データスイッチングコントロール回路を有
し、前記ソースドライバは前記画像データ用配線のうち
前記基準電位端子に接続された配線に電流を流すことに
より前記画像データに基づいた1対又は複数対の相補の
電流信号を生成し、これらの電流信号に基づいて駆動信
号を生成し、前記レシーバ制御信号が示す前記画像の表
示モードに応じて前記画像データ用配線に流す電流の大
きさを制御するものであってもよい。これにより、画像
データが少ない減色モード等の表示モードにおいては、
電流信号を伝送するために必要な電流値が低減するた
め、この電流値を低くすることができる。この結果、消
費電力を抑制することができる。
あってもよく、プラズマディスプレイパネルであっても
よく、有機EL(Electro Luminescence:エレクトロル
ミネセンス)表示パネルであってもよい。
データに基づいて1対又は複数対の画像データ用配線の
各対のいずれか一方を基準電位端子に接続して電流を流
すと共に他方を浮遊状態とすることにより前記画像デー
タに基づいた1対又は複数対の相補の電流信号を生成す
るか、又は、前記画像データ用配線のいずれの配線にも
電流を流さない工程と、前記電流信号に基づいて駆動信
号を生成する工程と、この駆動信号に基づいて画像を表
示する工程と、を有することを特徴とする。
クロック信号に基づいて1対のクロック信号用配線のい
ずれか一方を基準電位端子に接続して電流を流すと共に
他方を浮遊状態とすることにより前記クロック信号に基
づいた1対の相補の電流信号を生成し、画像データに基
づいて1対又は複数対の画像データ用配線の各対のいず
れか一方を基準電位端子に接続して電流を流すと共に他
方を浮遊状態とすることにより前記画像データに基づい
た1対又は複数対の相補の電流信号を生成するか、又
は、前記クロック信号用配線及び画像データ用配線のい
ずれの配線にも電流を流さない工程と、前記電流信号に
基づいて駆動信号を生成する工程と、この駆動信号に基
づいて画像を表示する工程と、を有することを特徴とす
る。
付の図面を参照して具体的に説明する。先ず、本発明の
第1の実施例について説明する。図1は本実施例に係る
液晶表示装置を示すブロック図であり、図2は図1に示
す液晶表示装置の画像データ用V−I変換回路を示す回
路図であり、図3は図1に示す液晶表示装置の画像デー
タ用I−V変換回路を示す回路図である。本実施例に係
る液晶表示装置は、CMADSを適用した液晶表示装置
である。
示装置においては、表示コントローラ1、ソースドライ
バ2及び液晶パネル3が設けられている。また、表示コ
ントローラ1とソースドライバ2との間には、2対の配
線4a及び4b並びに5a及び5bが設けられ、更に、
配線11が設けられている。なお、ソースドライバ2の
数は液晶パネル3の大きさ及びソースドライバ2の性能
に依存し、例えば、携帯電話等の小さい液晶パネルを備
えた表示装置には1個のソースドライバが設けられてお
り、大型ディスプレイには例えば10乃至12個程度の
ソースドライバが設けられている。
2値電圧信号として画像データが入力され、この画像デ
ータを画像の1ライン分ずつ出力するものであり、表示
データメモリ6、タイミングコントロール回路7、画像
データ用V−I変換回路8、クロック信号用V−I変換
回路9及びモードレジスタ10が設けられている。表示
データメモリ6は、外部から画像データが入力され、一
定量の画像データ、例えば1画面分の画像データを保持
するものである。モードレジスタ10は、例えば減色モ
ード等の画像の表示モードに関するデータが入力され、
この表示モードに応じて、制御信号を表示データメモリ
6及びタイミングコントロール回路7に対して出力する
ものである。表示データメモリ6及びモードレジスタ1
0には入力端子が設けられている。
レジスタ10から出力される制御信号に基づいて表示デ
ータメモリ6から一定量の画像データ、例えば1ライン
分の画像データを読み出すと共に、クロック信号用V−
I変換回路9に対してクロック信号を出力し、このクロ
ック信号に同期して前記制御信号に基づいて前記1ライ
ン分の画像データを画像データ用V−I変換回路8に対
して順次出力し、更に、クロック信号及び画像データが
出力されているか否かを示すレシーバ制御信号を、配線
11を通じてソースドライバ2に対して出力するもので
ある。また、タイミングコントロール回路7は、ソース
ドライバ2を起動させる信号STHを出力する。信号S
THは配線(図示せず)を通じてソースドライバ2に伝
送される。
換回路8においては、入力端子T1、2個のインバータ
INV1及びINV2、2個のNチャネル型MOSトラ
ンジスタQn9及びQn10、接地電極GND1及びG
ND2が設けられている。インバータINV1の入力端
子は入力端子T1に接続され、出力端子はインバータI
NV2の入力端子及びトランジスタQn9のゲートに接
続されている。インバータINV2の出力端子はトラン
ジスタQn10のゲートに接続されている。また、トラ
ンジスタQn9のドレインは配線4aに接続され、ソー
スは接地電極GND1に接続されており、トランジスタ
Qn10のドレインは配線4bに接続され、ソースは接
地電極GND2に接続されている。
は、画像データ用V−I変換回路8の構成と同様であ
り、1対の配線5a及び5bの一端に接続されており、
クロック信号に基づいて1対の配線5a及び5bのいず
れか一方を接地電極(図示せず)に接続し、他方を浮遊
状態とするものである。
V変換回路21、クロック信号用I−V変換回路22、
シフトレジスタ23、データラッチ回路24、階調選択
回路25及び出力回路26が設けられている。
換回路21においては、バイアス端子T2、配線4aに
接続された入力端子T3、配線4bに接続された入力端
子T4、配線11に接続された入力端子T5及び出力端
子T6が設けられている。また、画像データ用I−V変
換回路21には、Pチャネル型MOSトランジスタQp
1〜Qp6、Nチャネル型MOSトランジスタQn1〜
Qn8、2出力のNANDゲートNAND1及びNAN
D2、インバータINV3が設けられている。トランジ
スタQp5により電流検出部27が構成され、トランジ
スタQp6、Qp7、Qp8により電位制御部28が構
成され、トランジスタQp1、Qn1、Qp3、Qn3
により第1電流供給部が構成され、トランジスタQp
2、Qn2、Qp4、Qn4により第2電流供給部が構
成されている。トランジスタQp1乃至Qp4の夫々に
より定電流源が構成され、トランジスタQn1〜Qn4
の夫々によりスイッチングトランジスタが構成されてい
る。即ち、各電流供給部には1対の定電流源及びスイッ
チングトランジスタが設けられている。また、NAND
ゲートNAND1及びNAND2並びにインバータIN
V3によりRSラッチ回路29が構成されている。
ジスタQn7及びQn8のゲートは、電源電極VDD1
に接続されている。トランジスタQp5、Qn5、Qn
6のゲートはバイアス端子T2に接続されている。トラ
ンジスタQp5のドレイン並びにトランジスタQp1〜
Qp4及びQp6のソースはノードNcに接続されてい
る。
ース及びトランジスタQp6のゲートは、スイッチS1
に接続されており、スイッチS1は接地電極GND3又
は電源電極VDD2に接続されるようになっている。即
ち、スイッチS1は、配線11及び入力端子T5を通じ
て入力されたレシーバ制御信号により、トランジスタQ
n8のソースを、接地電極GND3に接続するか電源電
極VDD2に接続するかを選択するようになっている。
トランジスタQn8のソースを接地電極GND3に接続
することにより、第1電流供給部及び第2電流供給部が
機能し、第1電流供給部及び第2電流供給部のどちらか
に電流が流れる。トランジスタQn8のソースを電源電
極VDD2に接続することにより、第1電流供給部及び
第2電流供給部の機能が停止し、第1電流供給部及び第
2電流供給部の双方に電流が流れなくなる。なお、第1
電流供給部及び第2電流供給部の機能を停止させる方法
には他の方法もある。例えば、ノードNdを接地電極に
接続してもよく、バイアス端子T2を電源電極に接続し
てもよい。
は、トランジスタQp1及びQp2のゲートに接続され
ている。トランジスタQn1〜Qn4のゲート並びにト
ランジスタQp6及びQp7のドレインは、ノードNd
に接続されている。トランジスタQn1及びQn3のソ
ース並びにトランジスタQn5のドレインは、入力端子
T3に接続されている。トランジスタQn2及びQn4
のソース並びにトランジスタQn6のドレインは、入力
端子T4に接続されている。トランジスタQp2及びQ
n2のドレイン並びにRSラッチ回路29のリセット入
力であるNANDゲートNAND1の一方の入力端子
は、ノードNaに接続されている。
並びにRSラッチ回路29のセット入力であるNAND
ゲートNAND2の一方の入力端子は、ノードNbに接
続されている。トランジスタQp4及びQn4のドレイ
ンは、トランジスタQp3及びQp4のゲートに接続さ
れている。トランジスタQn7のソースはトランジスタ
Qp8のドレインに接続されている。NANDゲートN
AND1の出力端子はNANDゲートNAND2の他方
の入力端子及びインバータINV3の入力端子に接続さ
れており、NANDゲートNAND2の出力端子はNA
NDゲートNAND1の他方の入力端子に接続されてい
る。RSラッチ回路29の出力端子であるインバータI
NV3の出力端子は、画像データ用I−V変換回路21
の出力端子T6となっている。なお、ノードNa、N
b、Nc、Ndの電位を夫々電位Va、Vb、Vc、V
dとする。
22の構成は、画像データ用I−V変換回路21の構成
と同様であり、1対の配線5a及び5b並びに配線11
に接続されている。
−V変換回路22からクロック信号が入力されて、複数
の出力端子(図示せず)からパルス信号を順次データラ
ッチ回路24に対して出力するものである。シフトレジ
スタ23には、クロック信号の取り込みを開始するため
の信号STHも入力されるようになっている。データラ
ッチ回路24はこのパルス信号に同期して、画像データ
用I−V変換回路21から複数の画像データを取り込
み、この複数の画像データを階調選択回路25に対して
同時に出力するものである。階調選択回路25はDAコ
ンバータであり、データラッチ回路24の出力信号をD
/A変換してアナログの電圧信号である階調信号を生成
し、これを出力回路26に対して出力するものである。
この階調信号の電圧は液晶パネル3の各画素に印加する
電圧となっている。出力回路26は、この階調信号を電
流増幅して駆動信号を生成し、液晶パネル3の各画素に
対して出力するものである。
配列された2枚の透明基板(図示せず)と、この透明基
板間に挟持された液晶層(図示せず)と、2枚の透明基
板の後方に配置されたバックライト(図示せず)とが設
けられている。また、液晶パネル3においては、マトリ
クス状に画素(図示せず)が配列されている。なお、1
画素は、例えばRBGの3セルにより形成されている。
方法について説明する。図4は本実施例に係る液晶表示
装置の駆動方法を示すタイミングチャートであり、図5
は本実施例に係る液晶表示装置の画像データ用V−I変
換回路8及び画像データ用I−V変換回路21の動作を
示すタイミングチャートである。
ントローラ1の表示データメモリ6に2値の電圧信号で
ある画像データが入力され、表示データメモリ6が例え
ば1画面分の画像データを保持する。また、モードレジ
スタ10には画像の表示モードを示す信号が入力され、
モードレジスタ10がこの表示モードに応じて表示デー
タメモリ6及びタイミングコントロール回路7に対して
制御信号を出力する。なお、表示モードには、26万色
で画像を表示する通常モード、及び例えば8色で画像を
表示する減色モードがある。
モードレジスタ10から出力された制御信号に基づい
て、表示データメモリ6から1ライン分の画像データを
読み出すと共に、2値の電圧信号であるクロック信号を
クロック信号用V−I変換回路9に対して出力する。ま
た、タイミングコントロール回路7は、このクロック信
号に同期して画像データを画像データ用V−I変換回路
8に対して順次出力する。タイミングコントロール回路
7は、図4に示すように、表示モードが通常モードであ
るときは、26万色分の画像データを順次出力し、表示
モードが例えば8色の減色モードであるときは、8色分
の画像データをまとめて出力し、余った時間はクロック
信号及び画像データの出力を停止する。そして、タイミ
ングコントロール回路7は、クロック信号及び画像デー
タが出力されているか否かを示すレシーバ制御信号を、
配線11を通じてソースドライバ2に対して出力する。
このレシーバ制御信号は2値の電圧信号であり、例え
ば、クロック信号及び画像データが出力されているとき
はロウ(L)になっており、出力されていないときはハ
イ(H)になっている。
ータ用V−I変換回路8が、タイミングコントロール回
路7から入力される画像データに基づいて、1対の配線
4a及び4bのうち一方を接地電極に接続すると共に、
他方を浮遊状態とする。例えば、入力端子T1に入力さ
れる画像データがハイのとき、インバータINV1の出
力端子がロウになり、トランジスタQn9のゲートがロ
ウになり、トランジスタQn9のソース−ドレイン間が
オフになる。これにより、配線4aが浮遊状態となる。
また、インバータINV2の出力端子がハイになり、ト
ランジスタQn10のゲートがハイになり、トランジス
タQn10のソース−ドレイン間がオンになる。これに
より、配線4bが接地電極GND2に接続される。同様
に、画像データがロウのときには、配線4aが接地電極
GND1に接続され、配線4bが浮遊状態となる。
が、クロック信号に基づいて、1対の配線5a及び5b
のうち一方を接地電極に接続すると共に、他方を浮遊状
態とする。クロック信号用V−I変換回路9の動作は画
像データ用V−I変換回路8の動作と同様である。
I−V変換回路21においては、タイミングコントロー
ル回路7からクロック信号及び画像データが出力されて
いるとき、スイッチS1は接地電極GND3に接続され
る。そして、画像データがロウであり、配線4aが接地
電極GND1に接続されて接地電位になり、配線4bが
浮遊状態となりフローティング電位となる場合、トラン
ジスタQn1及びQn3のゲート・ソース間電圧がVd
となりオンし、電圧Vdに基づく電流駆動能力を発揮す
る。これにより、トランジスタQp1及びQp3が、電
圧Vcに基づいた定電流動作により、入力端子T3、配
線4aを経由して画像データ用V−I変換回路8の接地
電極GND1に向けて電流を流す。このとき、電圧Vb
はロウとなる。一方、配線4bには電流が流れない。即
ち、第1電流供給部が電流を配線4aに供給し、第2電
流供給部が配線4bへの電流の供給を停止する。このと
き、配線4aの電位は接地電位になり、配線4bの電位
はフローティング電位であるが接地電位よりは100〜
200mV程度高い電位となる。
ゲート・ソース間電圧がゼロになり、オフする。トラン
ジスタQp2及びQp4は、定電流動作により、電位V
aをハイにする。これにより、RSラッチ回路29は、
セット入力がハイとなり、リセット入力がロウとなる。
ス電圧Vsが印加される。これにより、トランジスタQ
p5、Qn5、Qn6はゲート・ソース間電圧がVsに
なりオンし、電圧Vsに基づく電流駆動能力を発揮す
る。
が浮遊状態となりフローティング電位になり、配線4b
が接地電極GND2に接続されて接地電位になる場合、
トランジスタQn1及びQn3は、ゲート・ソース間電
圧がゼロになりオフする。また、トランジスタQp1及
びQp3は、定電流動作により、電位Vbをハイレベル
にする。また、トランジスタQp2及びQn4は、ゲー
ト・ソース間電圧がVdになりオンし、電圧Vdに基づ
く電流駆動能力を発揮する。これにより、トランジスタ
Qp2及びQp4が、電圧Vcに基づく定電流動作によ
り、入力端子T4及び配線4bを経由して画像データ用
V−I変換回路8の接地電極GND2に向けて電流を流
す。一方、配線4aには電流が流れない。即ち、第1電
流供給部が配線4aへの電流の供給を停止し、第2電流
供給部が配線4bに電流を供給する。このとき、配線4
bの電位は接地電位になり、配線4aの電位はフローテ
ィング電位であるが接地電位よりは100〜200mV
程度高い電位となる。また、このとき、電圧Vaはロウ
となる。これにより、RSラッチ回路29は、セット入
力がロウとなり、リセット入力がハイとなる。
a又は4bに電流が流れることにより、1対の配線4a
及び4bに、画像データに基づいた相補的な電流信号が
発生する。これにより、画像データ用V−I変換回路8
に入力された2値電圧信号である画像データが相補的な
電流信号に変換され、この電流信号が1対の配線4a及
び4bを経由して画像データ用V−I変換回路8から画
像データ用I−V変換回路21に伝送される。例えば、
画像データがハイのときは、配線4aには電流が流れ
ず、配線4bに電流が流れる。また、画像データがロウ
のときは、配線4aに電流が流れ、配線4bには電流が
流れない。
又はリセット入力がハイレベルからロウレベルに変化す
るときに、保持する値を決定する。セット入力がロウか
らハイに変化するときに、出力端子T6の値はハイにな
り、リセット入力がロウからハイに変化するときに、出
力端子T6の値はロウになる。この結果、画像データ用
I−V変換回路21は、1対の配線4a及び4bに流れ
る電流信号を2値の電圧信号に変換し、画像データを再
生成する。そして、この再生成された画像データをデー
タラッチ回路24に対して出力する。
クロック信号及び画像データが出力されていないとき
は、スイッチS1は電源電極VDD2に接続される。こ
れにより、第1電流供給部及び第2電流供給部はその機
能を停止し、配線4a及び4bのいずれにも電流を流さ
ない。
ると、必要な電流量が決まる。この電流量はバイアス端
子T2を通じて入力されるバイアス信号に基づいて、電
流検出部27が制御する。
同様な動作により、クロック信号用I−V変換回路22
が、1対の配線5a及び5bのうち接地電極に接続され
ている配線に電流を流す。一方、浮遊状態にある配線に
は電流が流れない。この結果、電圧信号であるクロック
信号が相補的な1対の電流信号に変換され、クロック信
号用V−I変換回路9からクロック信号用I−V変換回
路22に伝送される。そして、クロック信号用I−V変
換回路22は、この電流信号を2値電圧信号に再変換し
てクロック信号を再生成し、シフトレジスタ23に対し
て出力する。なお、タイミングコントロール回路7から
クロック信号及び画像データが出力されていないとき
は、クロック信号用I−V変換回路22は配線5a及び
5bのいずれにも電流を流さない。
号用I−V変換回路22からクロック信号を取り込み、
複数の出力端子からパルス信号を順次データラッチ回路
24に対して出力する。そして、データラッチ回路24
がこのパルス信号に同期して画像データ用I−V変換回
路21から複数の画像データを取り込み、この複数の画
像データを階調選択回路25に対して同時に出力する。
次に、階調選択回路25がこの出力信号をD/A変換し
てアナログの電圧信号である階調信号を生成し、出力回
路26に対して出力する。次に、出力回路26が、この
階調信号を電流増幅して駆動信号を生成し、液晶パネル
3の各画素に印加する。
イトが各画素に対して光を照射する。そして、各画素に
駆動信号が印加される。これにより、各画素の液晶層が
駆動信号の電圧に応じて光の透過率を変化させ、液晶パ
ネル3全体として画像を形成する。
とソースドライバ2との間の画像データ及びクロック信
号の伝送を、電流信号により行っている。このため、配
線の寄生容量の影響を抑制して、信号の伝送を高速化す
ることができる。この結果、従来の電圧伝送方式では、
例えば18ビットの画像データを伝送するためには、1
8本の配線が必要であり、クロック信号伝送用の1本の
配線と合わせて、合計19本の配線が必要であったが、
本実施例によれば、画像データ及びクロック信号の伝送
を高速化することができるため、画像データ伝送用の1
対の配線及びクロック信号伝送用の1対の配線の合計4
本の配線のみで画像データ及びクロック信号を伝送する
ことができる。この結果、配線の数を低減し、液晶表示
装置の回路部分を小型化することができる。
びに5a及び5bにおいて、電圧の振幅が100乃至2
00mV程度と小さいため、信号の伝送に伴う雑音が小
さい。更に、送信側、即ち表示コントローラ1ではな
く、受信側、即ちソースドライバ2に電流電源を設けて
いるため、ソースドライバ2の数が変化しても表示コン
トローラの仕様を変更する必要がなく、表示コントロー
ラの設計が容易である。
トローラ1にモードレジスタ10を設け、タイミングコ
ントロール回路7から画像データ及びクロック信号が出
力されているか否かを示すレシーバ制御回路を出力する
ことにより、画像データ及びクロック信号が出力されて
いないときには、画像データ用I−V変換回路21及び
クロック信号用I−V変換回路22が配線4a及び4b
並びに配線5a及び5bに電流を流すことを停止してい
る。これにより、減色モード等の画像データが少ない表
示モードを採用する場合に、画像データが伝送されてい
ない期間中に配線に電流が流れることを停止することが
できる。この結果、消費電力の低減を図ることができ
る。
する。図6は本実施例に係る液晶表示装置を示すブロッ
ク図である。図6に示すように、本実施例に係る液晶表
示装置においては、前述の第1の実施例に係る液晶表示
装置(図1参照)と比較して、表示コントローラ1aに
おいてタイミングコントロール回路7の替わりにタイミ
ングコントロール回路7aが設けられ、ソースドライバ
2aにおいてCLK停止検出回路30が設けられてい
る。また、配線11は設けられていない。本実施例の液
晶表示装置における上記以外の構成は、前述の第1の実
施例に係る液晶表示装置の構成と同じである。
の実施例のタイミングコントロール回路7と比較して、
レシーバ制御信号を出力しない点が異なっている。これ
以外の構成及び動作は、タイミングコントロール回路7
と同じである。また、CLK停止検出回路30は、クロ
ック信号用I−V変換回路22に接続されており、クロ
ック信号用I−V変換回路22にクロック信号に基づい
た電流信号が入力されているか否かを検出し、その結果
をレシーバ制御信号として、画像データ用I−V変換回
路21及びクロック信号用I−V変換回路22に対して
出力するものである。そして、クロック信号用I−V変
換回路22にクロック信号に基づいた電流信号が入力さ
れていない場合には、画像データ用I−V変換回路21
が配線4a、4bに電流を流すことを停止させる。
方法について説明する。図7は本実施例に係る液晶表示
装置の駆動方法を示すタイミングチャートである。な
お、本実施例の駆動方法における前述の第1の実施例の
駆動方法と同様な部分は、その詳細な説明を省略する。
第1の実施例と同様に、表示データメモリ6が2値の電
圧信号である画像データを保持する。また、モードレジ
スタ10が表示モードに応じて表示データメモリ6及び
タイミングコントロール回路7aに対して制御信号を出
力する。
が、この制御信号に基づいて、表示データメモリ6から
1ライン分の画像データを読み出すと共に、2値の電圧
信号であるクロック信号をクロック信号用V−I変換回
路9に対して出力する。また、タイミングコントロール
回路7aは、このクロック信号に同期して画像データを
画像データ用V−I変換回路8に対して順次出力する。
このとき、表示モードが例えば8色の減色モードである
ときは、図7に示すように、8色分の画像データをまと
めて出力し、余った時間はクロック信号及び画像データ
の出力を停止する。なお、タイミングコントロール回路
7aは、第1の実施例のタイミングコントロール回路7
と異なり、レシーバ制御信号は出力しない。
タイミングコントロール回路7aから入力される画像デ
ータに基づいて、1対の配線4a及び4bのうち一方を
接地電極に接続すると共に、他方を浮遊状態とする。同
様に、クロック信号用V−I変換回路9が、クロック信
号に基づいて、1対の配線5a及び5bのうち一方を接
地電極に接続すると共に、他方を浮遊状態とする。
は、タイミングコントロール回路7aからクロック信号
及び画像データが出力されているとき、スイッチS1は
接地電極GND3に接続される。そして、前述の第1の
実施例と同様な動作により、配線4a及び4bのうち接
地電極に接続されている配線に電流を流す。これによ
り、電圧信号である画像データを相補の1対の電流信号
に変換して受信すると共に、この電流信号を再び電圧信
号に変換して画像データを再生成する。同様に、クロッ
ク信号用I−V変換回路22がクロック信号を受信して
再生成する。
ロック信号用I−V変換回路22にクロック信号に基づ
く電流信号が入力されているか否かを検出し、その結果
をレシーバ制御信号として画像データ用I−V変換回路
21のスイッチS1(図3参照)に対して出力する。そ
して、クロック信号用I−V変換回路22に電流信号が
入力されていない場合には、画像データ用I−V変換回
路21のスイッチS1(図3参照)を切り替えて、トラ
ンジスタQn8のソースを電源電極VDD2に接続す
る。これにより、画像データ用I−V変換回路21が配
線4a及び4bに電流を流すことを停止させる。なお、
CLK停止検出回路30が、クロック信号用I−V変換
回路22にクロック信号に基づく電流信号が入力されて
いるか否かを検出するために、クロック信号用I−V変
換回路22は、配線5a及び5bのいずれかに常に電流
を流し続ける。
である。即ち、シフトレジスタ23がクロック信号を取
り込み、データラッチ回路24が画像データを取り込
み、この画像データを階調選択回路25に対して出力す
る。次に、階調選択回路25がこの出力信号をD/A変
換してアナログの電圧信号である階調信号を生成し、出
力回路26に対して出力する。次に、出力回路26が、
この階調信号を電流増幅して駆動信号を生成し、液晶パ
ネル3の各画素に印加する。そして、液晶パネル3が画
像を表示する。
スドライバ2aにCLK停止検出信号30を設け、クロ
ック信号が停止しているか否かの判断をこのCLK停止
検出信号30が行っている。これにより、レシーバ制御
信号を表示コントローラ1aとソースドライバ2aとの
間で伝送させることが不要になる。この結果、本実施例
においては、前述の第1の実施例の効果に加えて、レシ
ーバ制御信号を伝送するための配線(図1に示す配線1
1に相当)が不要になるという効果がある。
する。図8は本実施例に係る液晶表示装置を示すブロッ
ク図である。図8に示すように、本実施例に係る液晶表
示装置においては、前述の第1の実施例に係る液晶表示
装置(図1参照)と比較して、表示コントローラ1bに
おいて、タイミングコントロール回路7の替わりにタイ
ミングコントロール回路7bが設けられ、データ比較回
路12が設けられている。また、モードレジスタは設け
られていない。本実施例の液晶表示装置における上記以
外の構成は、前述の第1の実施例に係る液晶表示装置の
構成と同じである。
6及びタイミングコントロール回路7bに接続されてお
り、タイミングコントロール回路7bが表示データメモ
リ6から読み込んだ画像データを保持し、この画像デー
タとタイミングコントロール回路7bが次に表示データ
メモリ6から読み込む画像データとを比較し、その結果
をタイミングコントロール回路7bに対して出力するも
のである。また、タイミングコントロール回路7bは、
第1の実施例のタイミングコントロール回路7と比較し
て、データ比較回路12の出力信号が入力され、これに
基づいて画像データ及びクロック信号の出力を停止する
点が異なっている。これ以外の構成及び動作は、タイミ
ングコントロール回路7と同じである。
方法について説明する。図9は本実施例に係る液晶表示
装置の駆動方法を示すタイミングチャートである。な
お、本実施例の駆動方法における前述の第1の実施例の
駆動方法と同様な部分は、その詳細な説明を省略する。
ータメモリ6が2値の電圧信号である画像データを保持
する。次に、タイミングコントロール回路7bが、表示
データメモリ6から一定量の画像データを読み出す。こ
のとき、この画像データは、データ比較回路12に対し
ても出力され、データ比較回路12がこの画像データを
記憶する。そして、次にタイミングコントロール回路7
bが表示データメモリ6から一定量の画像データを読み
出すときに、データ比較回路12が、この画像データと
記憶されている1回前の画像データとを比較して、その
結果をタイミングコントロール回路7bに対して出力す
る。このとき、データ比較回路12は、例えば1画素分
の画像データを、この画素に隣接する画素の画像データ
と比較し、相互に等しいかどうかを判断する。
素の画像データが相互に等しくないと判断した場合に、
タイミングコントロール回路7bはクロック信号をクロ
ック信号用V−I変換回路9に対して出力すると共に、
このクロック信号に同期して画像データを画像データ用
V−I変換回路8に対して順次出力する。また、データ
比較回路12が隣接する画素の画像データが相互に等し
いと判断した場合には、タイミングコントロール回路7
bはクロック信号及び画像データの出力を停止する。更
に、タイミングコントロール回路7bは、クロック信号
及び画像データが出力されているか否かを示すレシーバ
制御信号を、配線11を通じてソースドライバ2に対し
て出力する。
である。即ち、画像データ用V−I変換回路8が、画像
データに基づいて、1対の配線4a及び4bのうち一方
を接地電極に接続すると共に、他方を浮遊状態とする。
同様に、クロック信号用V−I変換回路9が、クロック
信号に基づいて、1対の配線5a及び5bのうち一方を
接地電極に接続すると共に、他方を浮遊状態とする。
に基づく1対の電流信号及びクロック信号に基づく1対
の電流信号を生成する。このとき、レシーバ制御信号に
基づき、タイミングコントロール回路7bが画像データ
及びクロック信号を出力していないときは、電流信号の
生成を停止する。そして、これらの電流信号に基づいて
液晶パネル3の駆動信号を生成し出力する。また、電流
信号の生成が停止されているときは、前回の駆動信号と
同じ駆動信号を出力する。そして、液晶パネル3がこの
駆動信号に基づいて画像を表示する。例えば、1画素が
RGBの3表示素子から構成され、各表示素子を駆動す
るデータが夫々6ビットであり、1画素分のデータが1
8ビットであるとすると、データラッチ回路24は18
ビットのデータをラッチし、階調選択回路25はRGB
各6ビットのデータから3つのアナログ信号を生成し、
出力回路26はRGBの3表示素子を駆動する。
る画素間で画像データが等しい場合には、画素データを
圧縮し、画像データの伝送を停止することができる。ま
た、画像データが伝送されないときには、電流信号の生
成を停止する。これにより、全白表示等の均一な画像を
表示する場合に、伝送する画像データ量を減らし、画像
データを伝送しないときには電流を停止することによ
り、画像データの伝送に伴う電力の消費を抑制すること
ができる。
素間の画像データを比較する例を示したが、本発明はこ
れに限定されない。例えば、複数の画素からなる画素群
の画像データを、この画素群と同数の画素からなりこの
画素群に隣接する画素群の画像データと比較してもよ
く、1ライン分の画像データをこのラインに隣接する次
の1ライン分の画像データを比較してもよい。また、本
実施例においては、隣接する画素間の画像データが同一
である場合に、タイミングコントロール回路7bが画像
データ及びクロック信号の出力を停止する例を示した
が、本発明はこれに限定されず、例えば、ある画素の画
像データが、この画素に隣接する画素の画像データを反
転した画像データに等しい場合に、タイミングコントロ
ール回路7bが画像データ及びクロック信号の出力を停
止するようにしてもよい。これにより、白黒モードの場
合等に画像データ量を低減することができる。また、こ
れ以外の方法により画素データを符号化して画像データ
を圧縮し、余った時間に画像データ及びクロック信号の
出力を停止してもよい。
する。図10は本実施例に係る液晶表示装置を示すブロ
ック図である。図10に示すように、本実施例に係る液
晶表示装置においては、前述の第1の実施例に係る液晶
表示装置(図1参照)と比較して、表示コントローラ1
cにおいて、タイミングコントロール回路7の替わりに
タイミングコントロール回路7cが設けられている。ま
た、タイミングコントロール回路7cから出力されるレ
シーバ制御信号が、画像データ用I−V変換回路21の
バイアス端子T2(図3参照)及びクロック信号用I−
V変換回路22のバイアス端子に入力されるようになっ
ている。本実施例の液晶表示装置における上記以外の構
成は、前述の第1の実施例に係る液晶表示装置の構成と
同じである。
ドレジスタ10から出力される制御信号に基づいて表示
データメモリ6から一定量の画像データを読み出すと共
に、クロック信号用V−I変換回路9に対してクロック
信号を出力し、このクロック信号に同期して前記制御信
号に基づいて所定量の画像データを画像データ用V−I
変換回路8に対して順次出力するものである。このと
き、タイミングコントロール回路7cは、モードレジス
タ10から出力される制御信号に基づいて、画像データ
及びクロック信号の周波数を調節する。即ち、表示モー
ドが減色モードであり、通常モードのときと比較して画
像データの量が少ない場合には、画像データ及びクロッ
ク信号の周波数を低くする。また、タイミングコントロ
ール回路7cは、画像データ及びクロック信号の周波数
を示すレシーバ制御信号を、配線11を通じてソースド
ライバ2に対して出力する。また、画像データ用I−V
変換回路21及びクロック信号用I−V変換回路22
は、このレシーバ制御信号に基づいて、配線4a、4
b、5a、5bに流す電流の大きさを調整する。
方法について説明する。図11は本実施例に係る液晶表
示装置の駆動方法を示すタイミングチャートであり、図
12は、横軸に伝送する電流信号の最大周波数fmax
をとり、縦軸にこの最大周波数の電流信号を伝送するの
に必要な定電流値をとって、電流信号の最大周波数と必
要電流との関係を示すグラフ図である。なお、本実施例
の駆動方法における前述の第1の実施例の駆動方法と同
様な部分は、その詳細な説明を省略する。
述の第1の実施例と同様に、表示データメモリ6が2値
の電圧信号である画像データを保持する。また、モード
レジスタ10が表示モードに応じて表示データメモリ6
及びタイミングコントロール回路7cに対して制御信号
を出力する。
が、この制御信号に基づいて、表示データメモリ6から
所定量の画像データを読み出すと共に、クロック信号を
クロック信号用V−I変換回路9に対して出力する。ま
た、タイミングコントロール回路7cは、このクロック
信号に同期して画像データを画像データ用V−I変換回
路8に対して順次出力する。このとき、画像データ量に
応じて、画像データ及びクロック信号の周波数を調節す
る。即ち、表示モードが例えば8色の減色モードである
ときは、転送期間を最大限使用して8色分の画像データ
を送れるように、即ち、余剰時間が最小限になるよう
に、周波数を低くする。
タイミングコントロール回路7cから入力される画像デ
ータに基づいて、1対の配線4a及び4bのうち一方を
接地電極に接続すると共に、他方を浮遊状態とする。同
様に、クロック信号用V−I変換回路9が、クロック信
号に基づいて、1対の配線5a及び5bのうち一方を接
地電極に接続すると共に、他方を浮遊状態とする。
は、トランジスタQn8のソースが常に接地電極GND
3に接続されるように、スイッチS1が固定されてい
る。そして、前述の第1の実施例と同様な動作により、
配線4a及び4bのうち接地電極に接続されている配線
に電流を流す。これにより、電圧信号である画像データ
を相補の1対の電流信号に変換して受信すると共に、こ
の電流信号を再び電圧信号に変換して画像データを再生
成する。同様に、クロック信号用I−V変換回路22が
クロック信号を受信して再生成する。
タ及びクロック信号の周波数は、伝送される画像データ
の量により変動し、例えば減色モードのときは周波数が
低減する。図12に示すように、伝送される電流信号の
周波数が低ければ、この電流信号を伝送するために必要
な定電流値は低くなる。本実施例においては、表示モー
ドが減色モード等の画像データ量が少ないモードである
ときは、レシーバ制御信号により、画像データ用I−V
変換回路21及びクロック信号用I−V変換回路22の
定電流値を低減する。例えば、画像データ用I−V変換
回路21において、レシーバ制御信号がバイアス端子T
2を介して、電流検出部27に入力される。これによ
り、画像データ用I−V変換回路21の定電流値を調節
することができる。以後の工程は、前述の第1の実施例
と同じである。
ール回路7cが画像データ量に応じて画像データ及びク
ロック信号の周波数を調節し、この周波数に基づいて、
画像データ用I−V変換回路21及びクロック信号用I
−V変換回路22がその定電流値を調節することによ
り、画像データ量が少ない場合には、定電流値を低くす
ることができる。これにより、消費電力を低減すること
ができる。
実施例に示すように、画像データを符号化することによ
り、画像データ量の低減を図ってもよい。
する。図13は、本実施例に係る液晶表示装置を示すブ
ロック図である。図13に示すように、本実施例は1台
の液晶表示装置内に複数のソースドライバ2dが設けら
れている場合の例である。本出願人は、複数の受信機を
効率的に駆動する技術として、受信機間で順次駆動信号
を伝送する技術を開発し、特開2002−026231
号公報において開示した。本実施例は、この技術と本発
明とを組み合わせた例である。本実施例に係る液晶表示
装置においては、1個の表示コントローラ1、複数のソ
ースドライバ2d及び1個の液晶パネル3が設けられて
いる。なお、表示コントローラ1とソースドライバ2d
との間には、配線4a、4b、5a、5b、11が設け
られているが、図13においては、配線4a及び11の
みを示し、配線4b、5a、5bは図示が省略されてい
る。配線4b、5a、5bの配設位置は配線4aと同様
である。各ソースドライバ2dは、液晶パネル3の一部
の列の画素を駆動し、画像を表示するものである。そし
て、表示コントローラ1は、画像データ、クロック信号
及びレシーバ制御信号を、複数のソースドライバ2dに
対して並列に出力している。また、表示コントローラ1
は、シフトレジスト23(図1参照)の動作を開始させ
る信号STHを、表示コントローラ1に最も近い位置に
配置されているソースドライバ2dのみに対して出力す
る。そして、信号STHが入力されたソースドライバ2
dは、このソースドライバ2dの隣に配置されたソース
ドライバ2dに対して信号STHを出力するようになっ
ている。このようにして、全てのソースドライバ2dに
おいて、順次信号STHが入力されるようになってい
る。本実施例に係る液晶表示装置の上記以外の構成は、
前述の第1の実施例に係る液晶表示装置の構成と同様で
ある。
方法について説明する。前述の第1の実施例と同様な方
法により、表示コントローラ1が画像データに基づい
て、配線4a及び4bの一方を浮遊状態にすると共に、
他方を接地電極に接続する。また、クロック信号に基づ
いて、配線5a及び5bの一方を浮遊状態にすると共
に、他方を接地電極に接続する。これにより、表示コン
トローラ1は、全てのソースドライバ2dに対して、同
時に画像データ及びクロック信号を出力する。
を1のソースドライバ2dに対して出力する。そうする
と、この信号STHが入力されたソースドライバ2dは
動作を開始し、入力された画像データに基づいて液晶パ
ネル3の所定の列に画像を表示する。このとき、他のソ
ースドライバ2dは停止状態にあり、画像データが入力
されても液晶パネル3を駆動することがない。
要な画像データがすべて入力されると、このソースドラ
イバ2dは隣に配置された他の1のソースドライバ2d
に対して信号STHを出力し、それ自身は動作を停止す
る。これにより、新たに信号STHが入力されたソース
ドライバ2dが動作を開始し、画像データに基づいて液
晶パネル3を駆動する。そして、更に隣のソースドライ
バ2dに対して信号STHを出力し、自分自身は動作を
停止する。このようにして、全てのソースドライバ2d
が順次1ずつ動作し、液晶パネル3を駆動する。これに
より、液晶パネル3全体として画像が表示される。本実
施例における上記以外の動作は、前述の第1の実施例と
同様である。
バが設けられている場合においても、同じ画像データが
複数のソースドライバに取り込まれることなく、正しい
画像を表示することができる。本実施例における上記以
外の効果は、前述の第1の実施例の効果と同様である。
する。図14は本実施例に係るプラズマディスプレイパ
ネル(PDP)を示すブロック図である。本実施例は、
本発明をPDPに適用した例である。
Pにおいては、映像信号処理回路51、データドライバ
52及びパネル53が設けられている。また、映像信号
処理回路51とデータドライバ52との間には、1対の
配線54a及び54bが設けられている。映像信号処理
回路51においては、逆ガンマ処理ブロック32、誤差
拡散又はディザブロック33、平均輝度レベル計算ブロ
ック34、SFコーディングブロック35、フレームメ
モリ36、駆動制御ブロック37及びV−I変換回路4
3が設けられている。また、データドライバ52におい
ては、I−V変換回路44及び内部回路45が設けられ
ている。V−I変換回路43は配線54a及び54bの
一端に接続されており、I−V変換回路44は配線54
a及び54bの他端に接続されている。V−I変換回路
43の構成は、前述の第1の実施例における画像データ
用V−I変換回路8(図2参照)と同様であり、I−V
変換回路44の構成は、前述の第1の実施例における画
像データ用I−V変換回路21(図3参照)と同様であ
る。更に、駆動制御ブロック37の出力信号がパネル5
3に入力するようになっている。
ついて説明する。先ず、図14に示すように、TV映
像、PC画面等の映像信号である画像データ31が逆ガ
ンマ処理ブロック32に入力される。逆ガンマ処理ブロ
ック32は、この映像信号の階調解像度を高める。例え
ば、映像信号はR、B、Gが夫々8ビットの階調を持つ
信号として逆ガンマ処理ブロック32に入力され、逆ガ
ンマ処理ブロック32がこの映像信号をy=x2.2の
形に非線形変換する。このとき、入力階調精度と出力階
調精度とが同じである場合、階調値が小さい入力映像、
例えば、階調値0、2、5等は全て0となり、階調の違
いを表現できず、階調劣化が起こる。この階調劣化を防
止するために、逆ガンマ処理ブロック32の出力は10
ビットとすることが一般的である。逆ガンマ処理ブロッ
ク32はその出力信号(10ビット)を、誤差拡散又は
ディザブロック33に対して出力する。誤差拡散又はデ
ィザブロック33は、例えば、入力された映像信号の階
調解像度10ビットのうち、下位2ビットを空間拡散さ
せ、8ビットの信号として出力する。逆ガンマ処理及び
誤差拡散又はディザ処理が施された映像信号は、平均輝
度レベル計算ブロック34に入力され、平均輝度レベル
計算ブロック34が映像の平均輝度レベル(Average Pi
cture Level:APL)値38を計算し、駆動制御ブロ
ック37及びSFコーディングブロック35に対して出
力する。
を映像の輝度を決定する維持パルス数に変換し、維持パ
ルス出力41としてパネル53に対して出力する。ま
た、サブフィールド(SF)コーディングブロック35
が、パネル53において階調表現を行うため、映像信号
をSFコーディングデータに変換して、フレームメモリ
36に対して出力する。一般的には、8ビットの映像信
号を12個のSFデータに変換する。フレームメモリ3
6は、この12個のSFデータを映像信号出力42に変
換し、V−I変換回路43に対して出力する。V−I変
換回路43は、2値の電圧信号である映像信号出力42
に基づいて、1対の配線54a及び54bのうち、一方
を接地電極(図示せず)に接続し、他方を浮遊状態とす
る。
は、1対の配線54a及び54bのうち接地電極に接続
されている配線に電流を流す。これにより、I−V変換
回路44は映像信号出力42を1対の相補的な電流信号
に変換して受信し、この電流信号を電圧信号に変換して
映像信号出力42を再生成する。また、映像信号出力4
2が伝送されていないときは、電流信号を停止する。そ
して、I−V変換回路44は、再生成された映像信号出
力42を内部回路45に対して出力する。
転送タイミング及び転送速度を調整してパネル53のデ
ータドライバ(図示せず)に対して転送する。これによ
り、パネル53は、映像信号出力42に基づいて、パネ
ル53の各表示セル(図示せず)において書込放電を発
生させて壁電荷の書込みを行い、各表示セルの発光/非
発光を決定する。一方、維持パルス出力41はパネル5
3の維持ドライバ(図示せず)に転送され、各表示セル
における書込放電後の維持放電のパルス数を決定する。
通常、パルス間隔は一定であるため、各SF(サブフィ
ールド)のパルス数は各SFの発光時間に対応する。こ
れにより、各表示セルの輝度が制御される。このように
して、映像信号出力42及び維持パルス出力41によっ
て、パネル53を駆動して映像を表示する。
信号処理回路51からデータドライバ52に転送する部
分に、本発明の特徴であるV−I変換回路及びI−V変
換回路を使用している。これにより、高速データ転送を
実現することができると共に、消費電力の低減を図るこ
とができる。PDPは液晶表示装置と異なり、データ書
き込み時間は輝度に寄与しないため、書き込み不良を起
こさない範囲でデータ書き込みを高速化することができ
る。即ち、データ書き込み速度は、パネルへの書き込み
不良が起こるまで高速化することができ、データ書き込
み速度は、パネルの性能により決まる。但し、下位SF
においては多少の書き込み不良があっても目立たないた
め、ある程度書き込み不良を許容して、高速書き込みを
行うこともできる。
異なり、1SF毎にデータを転送する。従って、前述の
第3の実施例に示すような方法により、1SF分のデー
タ同士を比較して符号化し、データ量を低減することが
できる。特に、上位SFのデータは、自然画においても
大きくは変化しないため、データ量の低減を効果的に行
うことができる。
(転送時間)と発光時間とが別々に設定されている。従
って、転送時間以外の時間、即ち、維持期間及び予備放
電期間等においては、データの転送が行われない。従っ
て、これらの時間において、レシーバ(I−V変換回
路)を停止させることができるため、消費電力の低減効
果が大きい。
タドライバが駆動する画素数は例えば256又は192
である。パネルの1ラインの画素数が640×3色であ
るとすると、192個の画素を駆動するデータドライバ
は10個必要となる。従って、前述の第5の実施例に示
すような方法により、10個のデータドライバに並行し
てデータを転送することが好ましい。
本発明を液晶表示装置又はPDPに適用する例を示した
が、本発明はこれに限定されず、有機EL表示パネル
等、他のマトリクス型表示装置に適用することも可能で
ある。
表示装置において、表示コントローラとソースドライバ
との間で画像データを伝送するときには、画像データを
電流信号により伝送し、画像データを伝送しないときに
は電流を停止することにより、信号伝達の高速化及び消
費電力の低減を図ることができる。
すブロック図である。
変換回路を示す回路図である。
変換回路を示す回路図である。
タイミングチャートである。
−I変換回路及び画像データ用I−V変換回路の動作を
示すタイミングチャートである。
すブロック図である。
タイミングチャートである。
すブロック図である。
タイミングチャートである。
示すブロック図である。
すタイミングチャートである。
xをとり、縦軸にこの最大周波数の電流信号を伝送する
のに必要な定電流値をとって、電流信号の最大周波数と
必要電流との関係を示すグラフ図である。
示すブロック図である。
プレイパネル(PDP)を示すブロック図である。
示すブロック図である。
L)値 41;維持パルス出力 42;映像信号出力 43;V−I変換回路 44;I−V変換回路 45;内部回路 51;映像信号処理回路 52;データドライバ 53;パネル 54a、54b;配線 101;表示コントローラ 102;ソースドライバ 103;液晶パネル 104a、104b、105a、105b;配線 106;表示データメモリ 107;タイミングコントロール回路 108;画像データ用V−I変換回路 109;クロック信号用V−I変換回路 121;画像データ用I−V変換回路 122;クロック信号用I−V変換回路 123;シフトレジスタ 124;データラッチ回路 125;階調選択回路 126;出力回路 GND1、GND2、GND3;接地電極 INV1、INV2、INV3;インバータ NAND1、NAND2;NANDゲート Na、Nb、Nc、Nd;ノード Qn1〜Qn10;Nチャネル型MOSトランジスタ Qp1〜Qp8;Pチャネル型MOSトランジスタ S1;スイッチ STH;信号 T1、T3、T4、T5;入力端子 T2;バイアス端子 T6;出力端子 VDD1、VDD2;電源電極
Claims (14)
- 【請求項1】 1対又は複数対の画像データ用配線と、
前記画像データ用配線の一端に接続され、画像データに
基づいて前記画像データ用配線の各対のいずれか一方を
基準電位端子に接続し他方を浮遊状態とすることにより
前記画像データを出力する表示コントローラと、前記画
像データ用配線の他端に接続され、前記表示コントロー
ラが画像データ出力中のときは前記1対又は複数対の画
像データ用配線のうち前記基準電位端子に接続された配
線に電流を流すことにより前記画像データに基づいた1
対又は複数対の相補の電流信号を生成しこの電流信号に
基づいて駆動信号を生成し、前記表示コントローラが画
像データ出力停止中のときは前記画像データ用配線のい
ずれの配線にも電流を流さないソースドライバと、前記
駆動信号に基づいて画像を表示する表示パネルと、を有
することを特徴とする表示装置。 - 【請求項2】 1対のクロック信号用配線を有し、前記
表示コントローラは前記クロック信号用配線の一端に接
続され、クロック信号に基づいて前記1対のクロック信
号用配線のいずれか一方を基準電位端子に接続し他方を
浮遊状態とすることにより前記クロック信号を出力し、
前記ソースドライバは前記クロック信号用配線の他端に
接続され、前記表示コントローラがクロック信号出力中
のときは前記1対のクロック信号用配線のうち前記基準
電位端子に接続された配線に電流を流すことにより前記
クロック信号に基づいた1対の相補の電流信号を生成
し、前記表示コントローラがクロック信号停止中のとき
は前記クロック信号用配線のいずれの配線にも電流を流
さないことを特徴とする請求項1に記載の表示装置。 - 【請求項3】 前記表示コントローラは、前記表示コン
トローラが画像データ出力中か画像データ出力停止中か
を示すレシーバ制御信号を出力するタイミングコントロ
ール回路と、前記タイミングコントロール回路から出力
された画像データに基づいて前記画像データ用配線の各
対のいずれか一方を基準電位端子に接続し他方を浮遊状
態とする画像データスイッチング回路と、を有し、前記
ソースドライバは、前記レシーバ制御信号が画像データ
出力中を示す場合には前記1対又は複数対の画像データ
用配線のうち前記基準電位端子に接続された配線に電流
を流すことにより前記画像データに基づいた1対又は複
数対の相補の電流信号を生成しこの電流信号に基づいて
前記画像データを再生成し、前記レシーバ制御信号が画
像データ出力停止中であることを示す場合には前記基準
電位端子に接続された画像データ用配線に電流を流すこ
とを停止することを特徴とする請求項1又は2に記載の
表示装置。 - 【請求項4】 前記ソースドライバは、前記1対のクロ
ック信号用配線のうち前記基準電位端子に接続された配
線に電流を流すことにより前記クロック信号に基づいた
1対の相補の電流信号を生成しこの電流信号に基づいて
前記クロック信号を再生成するクロック信号変換回路
と、このクロック信号変換回路が前記クロック信号に基
づいた電流信号を生成しているか否かを検出するクロッ
ク信号停止検出回路と、を有し、前記検出結果によって
前記表示コントローラがクロック信号出力中かクロック
信号出力停止中かを判断することを特徴とする請求項2
に記載の表示装置。 - 【請求項5】 前記表示コントローラは、所定量の前記
画像データを読み込みこの画像データを順次出力するタ
イミングコントロール回路と、このタイミングコントロ
ール回路が1駆動タイミング前に読み込んだ所定量の画
像データと現在読み込む所定量の画像データとを比較し
てその結果を前記タイミングコントロール回路に対して
出力するデータ比較回路と、前記タイミングコントロー
ル回路から出力された画像データに基づいて前記画像デ
ータ用配線の各対のいずれか一方を基準電位端子に接続
し他方を浮遊状態とする画像データスイッチング回路
と、を有し、前記タイミングコントロール回路は前記デ
ータ比較回路の比較結果に基づいて画像データ出力中か
画像データ出力停止中かを示すレシーバ制御信号を出力
し、前記ソースドライバは、前記レシーバ制御信号が画
像データ出力中を示す場合には前記1対又は複数対の画
像データ用配線のうち前記基準電位端子に接続された配
線に電流を流すことにより前記画像データに基づいた1
対又は複数対の相補の電流信号を生成しこの電流信号に
基づいて前記画像データを再生成し、前記レシーバ制御
信号が画像データ出力停止中であることを示す場合には
前記基準電位端子に接続された画像データ用配線に電流
を流すことを停止することを特徴とする請求項1又は2
に記載の表示装置。 - 【請求項6】 前記データ比較回路が前記タイミングコ
ントロール回路に1駆動タイミング前に読み込まれた所
定量の画像データが現在読み込まれる所定量画像データ
と等しいと判断した場合に、前記ソースドライバが1駆
動タイミング前に出力した駆動信号と同じ信号を出力す
ることを特徴とする請求項5に記載の表示装置。 - 【請求項7】 前記データ比較回路が前記タイミングコ
ントロール回路に1駆動タイミング前に読み込まれた所
定量の画像データが現在読み込まれる所定量の画像デー
タを反転したデータと等しいと判断した場合に、前記ソ
ースドライバが1駆動タイミング前に出力した駆動信号
を反転した信号を出力することを特徴とする請求項5に
記載の表示装置。 - 【請求項8】 画像データ用配線と、この画像データ用
配線の一端に接続された表示コントローラと、前記画像
データ用配線の他端に接続され前記画像データ用配線に
送出される画像データに基づいて駆動信号を生成するソ
ースドライバと、前記駆動信号に基づいて画像を表示す
る表示パネルと、を有し、前記表示コントローラは、画
像の表示モードに応じて前記画像データの周波数を調整
することを特徴とする表示装置。 - 【請求項9】 前記表示コントローラは、画像の表示モ
ードに応じて制御信号を出力するモードレジスタと、前
記画像データを前記制御信号に基づいて調整された周波
数で順次出力すると共に前記画像の表示モードを示すレ
シーバ制御信号を出力するタイミングコントロール回路
と、を有し、前記ソースドライバは、前記レシーバ制御
信号が示す前記画像の表示モードに基づいて駆動信号を
生成することを特徴とする請求項8に記載の表示装置。 - 【請求項10】 前記画像データ用配線は1対又は複数
対設けられており、前記表示コントローラは、画像デー
タに基づいて前記画像データ用配線の各対のいずれか一
方を基準電位端子に接続し他方を浮遊状態とする画像デ
ータスイッチングコントロール回路を有し、前記ソース
ドライバは前記画像データ用配線のうち前記基準電位端
子に接続された配線に電流を流すことにより前記画像デ
ータに基づいた1対又は複数対の相補の電流信号を生成
し、これらの電流信号に基づいて駆動信号を生成し、前
記レシーバ制御信号が示す前記画像の表示モードに応じ
て前記画像データ用配線に流す電流の大きさを制御する
ものであることを特徴とする請求項8又は9に記載の表
示装置。 - 【請求項11】 前記表示パネルが液晶表示パネル、プ
ラズマディスプレイパネル又は有機EL表示パネルであ
ることを特徴とする請求項1乃至10のいずれか1項に
記載の表示装置。 - 【請求項12】 前記基準電位端子が接地端子であるこ
とを特徴とする請求項1乃至11のいずれか1項に記載
の表示装置。 - 【請求項13】 画像データに基づいて1対又は複数対
の画像データ用配線の各対のいずれか一方を基準電位端
子に接続して電流を流すと共に他方を浮遊状態とするこ
とにより前記画像データに基づいた1対又は複数対の相
補の電流信号を生成するか、又は、前記画像データ用配
線のいずれの配線にも電流を流さない工程と、前記電流
信号に基づいて駆動信号を生成する工程と、この駆動信
号に基づいて画像を表示する工程と、を有することを特
徴とする表示装置の駆動方法。 - 【請求項14】 クロック信号に基づいて1対のクロッ
ク信号用配線のいずれか一方を基準電位端子に接続して
電流を流すと共に他方を浮遊状態とすることにより前記
クロック信号に基づいた1対の相補の電流信号を生成
し、画像データに基づいて1対又は複数対の画像データ
用配線の各対のいずれか一方を基準電位端子に接続して
電流を流すと共に他方を浮遊状態とすることにより前記
画像データに基づいた1対又は複数対の相補の電流信号
を生成するか、又は、前記クロック信号用配線及び画像
データ用配線のいずれの配線にも電流を流さない工程
と、前記電流信号に基づいて駆動信号を生成する工程
と、この駆動信号に基づいて画像を表示する工程と、を
有することを特徴とする表示装置の駆動方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002127484A JP4092132B2 (ja) | 2002-04-26 | 2002-04-26 | 表示装置 |
KR10-2003-0026250A KR100538416B1 (ko) | 2002-04-26 | 2003-04-25 | 표시 장치 및 그 구동 방법 |
TW092109854A TW586097B (en) | 2002-04-26 | 2003-04-25 | Display device and driving method of the same |
US10/422,774 US7119782B2 (en) | 2002-04-26 | 2003-04-25 | Display device and driving method of the same |
CNB031286240A CN1255775C (zh) | 2002-04-26 | 2003-04-28 | 显示装置及其驱动方法 |
US11/438,313 US20060208997A1 (en) | 2002-04-26 | 2006-05-23 | Display device and driving method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002127484A JP4092132B2 (ja) | 2002-04-26 | 2002-04-26 | 表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007280555A Division JP4700040B2 (ja) | 2007-10-29 | 2007-10-29 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003323147A true JP2003323147A (ja) | 2003-11-14 |
JP4092132B2 JP4092132B2 (ja) | 2008-05-28 |
Family
ID=29243839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002127484A Expired - Fee Related JP4092132B2 (ja) | 2002-04-26 | 2002-04-26 | 表示装置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7119782B2 (ja) |
JP (1) | JP4092132B2 (ja) |
KR (1) | KR100538416B1 (ja) |
CN (1) | CN1255775C (ja) |
TW (1) | TW586097B (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005321771A (ja) * | 2004-05-06 | 2005-11-17 | Samsung Electronics Co Ltd | コラムドライバ及びこれを有する平板表示装置 |
JP2006251810A (ja) * | 2005-03-11 | 2006-09-21 | Himax Optelectronics Corp | チップオンガラスの液晶ディスプレイの節電方法 |
JP2007041591A (ja) * | 2005-08-03 | 2007-02-15 | Samsung Electronics Co Ltd | 表示装置 |
KR100724026B1 (ko) * | 2004-10-04 | 2007-06-04 | 세이코 엡슨 가부시키가이샤 | 소스 드라이버, 전기 광학 장치 및 전자 기기 |
JP2008170749A (ja) * | 2007-01-12 | 2008-07-24 | Semiconductor Energy Lab Co Ltd | 表示装置 |
US8054303B2 (en) | 2007-01-25 | 2011-11-08 | Renesas Electronics Corporation | Transmitter and receiver capable of reducing current consumption and signal lines for data transfer |
JP2013527936A (ja) * | 2010-04-22 | 2013-07-04 | 北京京東方光電科技有限公司 | ガラスチップ型液晶ディスプレイ |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005049418A (ja) * | 2003-07-30 | 2005-02-24 | Hitachi Displays Ltd | 液晶表示装置及びその最適階調電圧設定装置 |
CN100336098C (zh) * | 2004-04-29 | 2007-09-05 | 友达光电股份有限公司 | 液晶显示器信号传输装置 |
US8847861B2 (en) * | 2005-05-20 | 2014-09-30 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device, method for driving the same, and electronic device |
KR101169052B1 (ko) * | 2005-06-30 | 2012-07-27 | 엘지디스플레이 주식회사 | 액정표시장치의 아날로그 샘플링 장치 |
KR100726633B1 (ko) * | 2005-07-28 | 2007-06-12 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 및 그의 구동 방법 |
JP2007171592A (ja) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Ind Co Ltd | 表示駆動装置、表示信号転送装置、および表示装置 |
TW200845772A (en) * | 2007-05-09 | 2008-11-16 | Denmos Technology Inc | Source driver and Gamma correction method thereof |
JP5206276B2 (ja) * | 2008-02-01 | 2013-06-12 | ソニー株式会社 | 階調変換装置、階調変換方法、及び、プログラム |
JP5253964B2 (ja) | 2008-05-29 | 2013-07-31 | ルネサスエレクトロニクス株式会社 | 固体撮像装置 |
TWI420477B (zh) * | 2009-03-20 | 2013-12-21 | Realtek Semiconductor Corp | 差動信號輸出裝置 |
US8564522B2 (en) | 2010-03-31 | 2013-10-22 | Apple Inc. | Reduced-power communications within an electronic display |
KR101688599B1 (ko) | 2010-06-01 | 2016-12-23 | 삼성전자 주식회사 | 모드전환방법, 상기 모드전환방법이 적용되는 디스플레이구동ic 및 영상신호처리시스템 |
JP5737893B2 (ja) * | 2010-09-27 | 2015-06-17 | 株式会社ジャパンディスプレイ | 駆動回路及び画像表示装置 |
US9652194B2 (en) | 2012-02-29 | 2017-05-16 | Apple Inc. | Cable with video processing capability |
KR102082794B1 (ko) | 2012-06-29 | 2020-02-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치의 구동 방법, 및 표시 장치 |
US9171514B2 (en) * | 2012-09-03 | 2015-10-27 | Samsung Electronics Co., Ltd. | Source driver, method thereof, and apparatuses having the same |
TWI485693B (zh) * | 2013-06-17 | 2015-05-21 | Novatek Microelectronics Corp | 源極驅動器 |
WO2022236715A1 (zh) * | 2021-05-11 | 2022-11-17 | 京东方科技集团股份有限公司 | 虚拟图像显示***及其数据处理方法和显示装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09218670A (ja) | 1996-02-14 | 1997-08-19 | Fujitsu Ltd | 表示モード判別機能付き表示装置および表示モード判別方法 |
KR100263167B1 (ko) * | 1997-11-21 | 2000-08-01 | 윤종용 | 엘씨디 모니터의 해상도 변환장치 |
JP3660126B2 (ja) * | 1998-05-18 | 2005-06-15 | 株式会社ルネサステクノロジ | データ転送回路及び液晶表示装置 |
JP2001053598A (ja) | 1999-08-16 | 2001-02-23 | Nec Corp | インターフェイス回路、該インターフェイス回路を備えた電子機器及び通信システム |
JP4190706B2 (ja) | 2000-07-03 | 2008-12-03 | Necエレクトロニクス株式会社 | 半導体装置 |
EP1434194A4 (en) * | 2001-08-28 | 2007-08-01 | Hunet Inc | CONTROLLER FOR THIN FILM TRANSISTOR DISPLAY |
US7142200B2 (en) * | 2002-05-22 | 2006-11-28 | Hitachi Displays, Ltd. | Display device and driving method thereof |
JP2005049418A (ja) * | 2003-07-30 | 2005-02-24 | Hitachi Displays Ltd | 液晶表示装置及びその最適階調電圧設定装置 |
US7057359B2 (en) * | 2003-10-28 | 2006-06-06 | Au Optronics Corporation | Method and apparatus for controlling driving current of illumination source in a display system |
-
2002
- 2002-04-26 JP JP2002127484A patent/JP4092132B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-25 TW TW092109854A patent/TW586097B/zh not_active IP Right Cessation
- 2003-04-25 KR KR10-2003-0026250A patent/KR100538416B1/ko not_active IP Right Cessation
- 2003-04-25 US US10/422,774 patent/US7119782B2/en not_active Expired - Fee Related
- 2003-04-28 CN CNB031286240A patent/CN1255775C/zh not_active Expired - Fee Related
-
2006
- 2006-05-23 US US11/438,313 patent/US20060208997A1/en not_active Abandoned
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005321771A (ja) * | 2004-05-06 | 2005-11-17 | Samsung Electronics Co Ltd | コラムドライバ及びこれを有する平板表示装置 |
KR100724026B1 (ko) * | 2004-10-04 | 2007-06-04 | 세이코 엡슨 가부시키가이샤 | 소스 드라이버, 전기 광학 장치 및 전자 기기 |
JP2006251810A (ja) * | 2005-03-11 | 2006-09-21 | Himax Optelectronics Corp | チップオンガラスの液晶ディスプレイの節電方法 |
JP2007041591A (ja) * | 2005-08-03 | 2007-02-15 | Samsung Electronics Co Ltd | 表示装置 |
JP2008170749A (ja) * | 2007-01-12 | 2008-07-24 | Semiconductor Energy Lab Co Ltd | 表示装置 |
US8643583B2 (en) | 2007-01-12 | 2014-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US9171492B2 (en) | 2007-01-12 | 2015-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US9734802B2 (en) | 2007-01-12 | 2017-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US8054303B2 (en) | 2007-01-25 | 2011-11-08 | Renesas Electronics Corporation | Transmitter and receiver capable of reducing current consumption and signal lines for data transfer |
JP2013527936A (ja) * | 2010-04-22 | 2013-07-04 | 北京京東方光電科技有限公司 | ガラスチップ型液晶ディスプレイ |
Also Published As
Publication number | Publication date |
---|---|
KR100538416B1 (ko) | 2005-12-22 |
US7119782B2 (en) | 2006-10-10 |
TW200307229A (en) | 2003-12-01 |
US20060208997A1 (en) | 2006-09-21 |
CN1255775C (zh) | 2006-05-10 |
KR20030084752A (ko) | 2003-11-01 |
US20030201965A1 (en) | 2003-10-30 |
JP4092132B2 (ja) | 2008-05-28 |
CN1453760A (zh) | 2003-11-05 |
TW586097B (en) | 2004-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4092132B2 (ja) | 表示装置 | |
US8314763B2 (en) | Display device transferring data signal with clock | |
US8031154B2 (en) | Display device | |
US7050032B2 (en) | Ram-incorporated driver, and display unit and electronic equipment using the same | |
KR102049228B1 (ko) | 전력 소모를 줄일 수 있는 전하 공유 방법과 상기 방법을 수행할 수 있는 장치들 | |
JP3718607B2 (ja) | 液晶表示装置及び映像信号線駆動装置 | |
US8730227B2 (en) | Driving device, liquid crystal display having the same, and method of driving the liquid crystal display | |
TWI408634B (zh) | 液晶顯示面板基礎顯示中動態選定圖框速率轉換或圖素過度驅動 | |
US7961167B2 (en) | Display device having first and second vertical drive circuits | |
CN101004886A (zh) | 显示装置的驱动方法 | |
CN110444153B (zh) | 伽马电压产生电路和包括其的显示驱动装置 | |
JP2009009123A (ja) | ガンマ制御を有するビデオディスプレイドライバ | |
KR20040105515A (ko) | 액정 표시 장치와 이의 구동 장치 및 방법 | |
JP5069389B2 (ja) | 平板ディスプレイ装置 | |
CN110322821B (zh) | 源极驱动器和包括源极驱动器的显示驱动器 | |
JP2016057433A (ja) | ドライバ回路 | |
US20100259523A1 (en) | Source driver | |
US20120162052A1 (en) | Electro-luminescence pixel, panel with the pixel, and device and method for driving the panel | |
CN110570803A (zh) | 一种增加有效显示位数的*** | |
JP4700040B2 (ja) | 表示装置 | |
US7570256B2 (en) | Apparatus and method for transmitting data of image display device | |
US11532262B2 (en) | Display panel driver, source driver, and display device including the source driver | |
CN114913829B (zh) | 数据驱动电路、显示模组和显示装置 | |
KR20080057456A (ko) | 표시장치용 타이밍컨트롤러와 이를 이용한 영상데이터송수신방법 | |
CN116543695A (zh) | 显示面板的集成电路及图形数据处理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050209 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060222 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080303 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4092132 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |