JP2003323147A - 表示装置及びその駆動方法 - Google Patents

表示装置及びその駆動方法

Info

Publication number
JP2003323147A
JP2003323147A JP2002127484A JP2002127484A JP2003323147A JP 2003323147 A JP2003323147 A JP 2003323147A JP 2002127484 A JP2002127484 A JP 2002127484A JP 2002127484 A JP2002127484 A JP 2002127484A JP 2003323147 A JP2003323147 A JP 2003323147A
Authority
JP
Japan
Prior art keywords
image data
signal
current
clock signal
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002127484A
Other languages
English (en)
Other versions
JP4092132B2 (ja
Inventor
Makoto Haruhara
誠 春原
Akimitsu Tajima
章光 田島
Masayuki Yamaguchi
雅之 山口
Masayuki Kumeta
誠之 久米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Renesas Micro Systems Co Ltd
Original Assignee
NEC Electronics Corp
Renesas Micro Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, Renesas Micro Systems Co Ltd filed Critical NEC Electronics Corp
Priority to JP2002127484A priority Critical patent/JP4092132B2/ja
Priority to KR10-2003-0026250A priority patent/KR100538416B1/ko
Priority to TW092109854A priority patent/TW586097B/zh
Priority to US10/422,774 priority patent/US7119782B2/en
Priority to CNB031286240A priority patent/CN1255775C/zh
Publication of JP2003323147A publication Critical patent/JP2003323147A/ja
Priority to US11/438,313 priority patent/US20060208997A1/en
Application granted granted Critical
Publication of JP4092132B2 publication Critical patent/JP4092132B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 信号伝達の高速化及び消費電力の低減を図る
ことができる表示装置及びその駆動方法を提供する 【解決手段】 表示コントローラ１、ソースドライバ２
及び液晶パネル３を設け、表示コントローラ１とソース
ドライバ２との間には、２対の配線４ａ及び４ｂ並びに
５ａ及び５ｂを設ける。表示コントローラ１には画像デ
ータ用Ｖ−Ｉ変換回路８及びモードレジスタ１０を設
け、ソースドライバ２には画像データ用Ｉ−Ｖ変換回路
２１を設ける。画像データ用Ｖ−Ｉ変換回路８は画像デ
ータに基づいて１対の配線４ａ及び４ｂのいずれか一方
を接地電極に接続し、他方を浮遊状態とする。画像デー
タ用Ｉ−Ｖ変換回路２１は、配線４ａ及び４ｂのうち、
接地電極に接続されている配線に電流を流して、画像デ
ータを１対の相補の電流信号に変換して受信する。ま
た、モードレジスタ１０からの制御信号により、画像デ
ータが伝送されていないときは、電流信号を停止する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は信号伝送手段として
電流を使用するマトリクス型表示装置及びその駆動方法
に関し、特に、消費電力の低減を図った表示装置及びそ
の駆動方法に関する。
【０００２】
【従来の技術】液晶表示装置及びプラズマディスプレイ
パネル（以下、ＰＤＰともいう）等のマトリクス型表示
装置においては、画像データを順次出力する表示コント
ローラと、この表示コントローラから出力された画像デ
ータに基づいて表示パネルを駆動する駆動信号を生成す
るソースドライバと、この駆動信号により画像を表示す
る表示パネルとが設けられている。
【０００３】従来、このような表示装置においては、表
示コントローラとソースドライバとの間の信号の伝送
は、電源電位及び接地電位の２値からなる電圧信号によ
り行われていた。しかしながら、電圧信号を高速化しよ
うとすると、伝送路の寄生容量により遅延が生じるた
め、電圧信号の高速化には限界がある。
【０００４】そこで、本出願人は、電流により信号を伝
送する技術を開発し、特開２００１−０５３５９８号公
報において開示した。この技術により、伝送路の寄生容
量の影響を抑制し、信号の高速化を図ることができる。
また、この特開２００１−０５３５９８号公報におい
て、送信部に電源を設けず、受信部に電源を設ける技術
も開示した。これにより、受信部の個数が変化しても、
送信部の仕様を変更する必要がなく、送信部の設計が容
易になる。
【０００５】具体的には、送信部と受信部との間に信号
を伝送する１対の配線を設け、送信部において、送信し
たい信号に基づいて、前記配線の一方を接地電極に接続
し、他方を浮遊状態（高インピーダンス状態）にする。
これにより、受信部に設けられた電源から接地電極に接
続されている配線に電流が流れ、他方の配線には電流が
流れない。この結果、前記１対の配線により相補的な信
号を伝送することができる。本出願人は、この伝送方式
をＣＭＡＤＳ（Current Mode Advanced Differential S
ignaling：差動電流転送）と命名した。
【０００６】図１５は、このＣＭＡＤＳを適用した従来
の液晶表示装置を示すブロック図である。図１５に示す
ように、この従来の液晶表示装置においては、表示コン
トローラ１０１、ソースドライバ１０２及び液晶パネル
１０３が設けられている。また、表示コントローラ１０
１とソースドライバ１０２との間には、２対の配線１０
４ａ及び１０４ｂ並びに１０５ａ及び１０５ｂが設けら
れている。
【０００７】表示コントローラ１０１は外部からデジタ
ルの２値電圧信号である画像データが入力され、この画
像データを１ライン分ずつ出力するものである。表示コ
ントローラ１０１においては、表示データメモリ１０
６、タイミングコントロール回路１０７、画像データ用
Ｖ−Ｉ変換回路１０８及びクロック信号用Ｖ−Ｉ変換回
路１０９が設けられている。表示データメモリ１０６
は、外部から画像データが入力され、１画面分の画像デ
ータを保持するものである。タイミングコントロール回
路１０７は、表示データメモリ１０６から１ライン分の
画像データを読み出すと共に、クロック信号用Ｖ−Ｉ変
換回路１０９に対してクロック信号を出力し、このクロ
ック信号に同期して前記１ライン分の画像データを画像
データ用Ｖ−Ｉ変換回路１０８に対して順次出力するも
のである。画像データ用Ｖ−Ｉ変換回路１０８は１対の
配線１０４ａ及び１０４ｂの一端に接続されており、画
像データに基づいて配線１０４ａ及び１０４ｂのいずれ
か一方を接地電極に接続し、他方を浮遊状態とするもの
である。クロック信号用Ｖ−Ｉ変換回路１０９は１対の
配線１０５ａ及び１０５ｂの一端に接続されており、ク
ロック信号に基づいて１対の配線１０５ａ及び１０５ｂ
のいずれか一方を接地電極に接続し、他方を浮遊状態と
するものである。
【０００８】また、ソースドライバ１０２には、画像デ
ータ用Ｉ−Ｖ変換回路１２１、クロック信号用Ｉ−Ｖ変
換回路１２２、シフトレジスタ１２３、データラッチ回
路１２４、階調選択回路１２５及び出力回路１２６が設
けられている。画像データ用Ｉ−Ｖ変換回路１２１は、
１対の配線１０４ａ及び１０４ｂの他端に接続されてお
り、画像データ用Ｖ−Ｉ変換回路１０８が配線１０４ａ
又は１０４ｂを接地電極に接続すると、この接地電極に
接続された配線に電流を流し、１対の配線１０４ａ及び
１０４ｂに相補的な電流信号を発生させ、これにより、
画像データ用Ｖ−Ｉ変換回路１０８から画像データを電
流信号として受信するものである。そして、この電流信
号に基づいて、画像データを２値電圧信号に再変換し、
データラッチ回路１２４に対して出力するものである。
クロック信号用Ｉ−Ｖ変換回路１２２は、１対の配線１
０５ａ及び１０５ｂの他端に接続されており、クロック
信号用Ｖ−Ｉ変換回路１０９が配線１０５ａ又は１０５
ｂを接地電極に接続すると、この接地電極に接続された
配線に電流を流し、１対の配線１０５ａ及び１０５ｂに
相補的な電流信号を発生させ、これにより、クロック信
号用Ｖ−Ｉ変換回路１０９からクロック信号を電流信号
として受信するものである。そして、この電流信号に基
づいて、クロック信号を２値電圧信号に再変換し、シフ
トレジスタ１２３に対して出力するものである。
【０００９】シフトレジスタ１２３は、クロック信号が
入力されて、複数の出力端子からパルス信号を順次デー
タラッチ回路１２４に対して出力するものである。デー
タラッチ回路１２４はこのパルス信号に同期して複数の
画像データを取り込み、この複数の画像データを階調選
択回路１２５に対して同時に出力するものである。階調
選択回路１２５はＤＡコンバータであり、データラッチ
回路１２４の出力信号をデジタル−アナログ変換（Ｄ／
Ａ変換）してアナログの電圧信号である階調信号を出力
回路１２６に対して出力するものである。この階調信号
の電圧は、液晶パネル１０３の各画素に印加する電圧と
なっている。出力回路１２６は、この階調信号を電流増
幅して駆動信号を生成し、液晶パネル１０３の各画素に
対して出力するものである。
【００１０】更に、液晶パネル１０３においては、対向
して配列された２枚の透明基板（図示せず）と、この透
明基板間に挟持された液晶層（図示せず）と、２枚の透
明基板の後方に配置されたバックライト（図示せず）と
が設けられている。また、液晶パネル１０３において
は、マトリクス状に画素（図示せず）が配列されてい
る。
【００１１】次に、この従来の液晶表示装置の動作につ
いて説明する。先ず、表示データメモリ１０６に２値の
電圧信号である画像データが入力され、１画面分保持さ
れる。そして、タイミングコントロール回路１０７が表
示データメモリ１０６から１ライン分の画像データを読
み出すと共に、２値の電圧信号であるクロック信号をク
ロック信号用Ｖ−Ｉ変換回路１０９に対して出力する。
また、タイミングコントロール回路１０７は、このクロ
ック信号に同期して画像データを画像データ用Ｖ−Ｉ変
換回路１０８に対して順次出力する。
【００１２】次に、画像データ用Ｖ−Ｉ変換回路１０８
が、画像データに基づいて、１対の配線１０４ａ及び１
０４ｂのうち一方を接地電極に接続すると共に、他方を
浮遊状態とする。例えば、画像データがハイのとき、配
線１０４ａを接地電極に接続し、配線１０４ｂを浮遊状
態とし、画像データがロウのとき、配線１０４ａを浮遊
状態とし、配線１０４ｂを接地電極に接続する。また、
クロック信号用Ｖ−Ｉ変換回路１０９が、クロック信号
に基づいて、１対の配線１０５ａ及び１０５ｂのうち一
方を接地電極に接続すると共に、他方を浮遊状態とす
る。
【００１３】これにより、画像データ用Ｉ−Ｖ変換回路
１２１が、１対の配線１０４ａ及び１０４ｂのうち接地
電極に接続されている配線に電流を流す。この電流は画
像データ用Ｉ−Ｖ変換回路１２１から、配線１０４ａ又
は１０４ｂを介して、接地電極に流れる。一方、浮遊状
態にある配線には電流が流れない。この結果、電圧信号
である画像データが相補的な１対の電流信号に変換さ
れ、１対の配線１０４ａ及び１０４ｂを介して、画像デ
ータ用Ｖ−Ｉ変換回路１０８から画像データ用Ｉ−Ｖ変
換回路１２１に伝送される。そして、画像データ用Ｉ−
Ｖ変換回路１２１は、この電流信号を２値電圧信号に再
変換して画像データを再生成し、データラッチ回路１２
４に対して出力する。
【００１４】同様に、クロック信号用Ｉ−Ｖ変換回路１
２２が、１対の配線１０５ａ及び１０５ｂのうち接地電
極に接続されている配線に電流を流す。一方、浮遊状態
にある配線には電流が流れない。この結果、電圧信号で
あるクロック信号が相補的な１対の電流信号に変換さ
れ、１対の配線１０５ａ及び１０５ｂを介して、クロッ
ク信号用Ｖ−Ｉ変換回路１０９からクロック信号用Ｉ−
Ｖ変換回路１２２に伝送される。そして、クロック信号
用Ｉ−Ｖ変換回路１２２は、この電流信号を２値電圧信
号に再変換してクロック信号を再生成し、シフトレジス
タ１２３に対して出力する。
【００１５】そして、シフトレジスタ１２３がクロック
信号用Ｉ−Ｖ変換回路１２２からクロック信号を取り込
み、複数の出力端子からパルス信号を順次データラッチ
回路１２４に対して出力する。そして、データラッチ回
路１２４がこのパルス信号に同期して複数の画像データ
を画像データ用Ｉ−Ｖ変換回路１２１から取り込み、こ
の複数の画像データを階調選択回路１２５に対して同時
に出力する。次に、階調選択回路１２５がこの出力信号
をＤ／Ａ変換してアナログの電圧信号である階調信号を
生成し、出力回路１２６に対して出力する。次に、出力
回路１２６が、この階調信号を電流増幅して駆動信号を
生成し、液晶パネル１０３の各画素に印加する。
【００１６】一方、液晶パネル１０３においては、バッ
クライトが各画素に対して光を照射する。そして、各画
素の液晶層が印加される駆動信号の電圧に応じて光の透
過率を変化させ、液晶パネル１０３全体として画像を形
成する。
【００１７】
【発明が解決しようとする課題】しかしながら、上述の
従来の技術には、以下に示すような問題点がある。近
時、特に携帯電話等の小型表示装置においては、減色モ
ード等の画像データ量を節約する機能が標準的に搭載さ
れている。これは、例えば２６万色の画像データを８色
に減色することにより、画像データ量を１８ビットから
３ビットに低減するものである。また、画像データを符
号化して圧縮する技術も一般的に使用されつつある。
【００１８】このように、画像データ量を低減する場合
は、表示コントローラとソースドライバとの間の信号転
送において、画像を表示するために必要なデータ以外
は、ダミー転送を行っている。このとき、従来のように
画像データを電圧信号により伝送する場合は、画像デー
タ量を低減することにより、消費電力を低減することが
できる。しかしながら、上述のように画像データを電流
信号により伝送する場合は、ダミー転送を行っている間
も、表示コントローラとソースドライバとの間の配線に
電流が流れ続けるため、消費電力を低減する効果が得ら
れないという問題点がある。
【００１９】本発明はかかる問題点に鑑みてなされたも
のであって、信号伝達の高速化及び消費電力の低減を図
ることができる表示装置及びその駆動方法を提供するこ
とを目的とする。
【００２０】
【課題を解決するための手段】本発明に係る表示装置
は、１対又は複数対の画像データ用配線と、前記画像デ
ータ用配線の一端に接続され、画像データに基づいて前
記画像データ用配線の各対のいずれか一方を基準電位端
子に接続し他方を浮遊状態とすることにより前記画像デ
ータを出力する表示コントローラと、前記画像データ用
配線の他端に接続され、前記表示コントローラが画像デ
ータ出力中のときは前記１対又は複数対の画像データ用
配線のうち前記基準電位端子に接続された配線に電流を
流すことにより前記画像データに基づいた１対又は複数
対の相補の電流信号を生成しこの電流信号に基づいて駆
動信号を生成し、前記表示コントローラが画像データ出
力停止中のときは前記画像データ用配線のいずれの配線
にも電流を流さないソースドライバと、前記駆動信号に
基づいて画像を表示する表示パネルと、を有することを
特徴とする。
【００２１】本発明においては、画像データに基づいた
相補の電流信号を生成することにより、この電流信号が
画像データ用配線を伝送する。これにより、画像データ
を高速で伝送することができる。また、前記表示コント
ローラが前記画像データに基づいて前記画像データ用配
線の各対のいずれか一方を基準電位端子に接続し他方を
浮遊状態としていないとき、即ち、画像データの出力が
停止しているときは、画像データ用配線のいずれの配線
にも電流を流さないことにより、消費電力を低減するこ
とができる。
【００２２】また、前記表示装置は、１対のクロック信
号用配線を有し、前記表示コントローラは前記クロック
信号用配線の一端に接続され、クロック信号に基づいて
前記１対のクロック信号用配線のいずれか一方を基準電
位端子に接続し他方を浮遊状態とすることにより前記ク
ロック信号を出力し、前記ソースドライバは前記クロッ
ク信号用配線の他端に接続され、前記表示コントローラ
がクロック信号出力中のときは前記１対のクロック信号
用配線のうち前記基準電位端子に接続された配線に電流
を流すことにより前記クロック信号に基づいた１対の相
補の電流信号を生成し、前記表示コントローラがクロッ
ク信号停止中のときは前記クロック信号用配線のいずれ
の配線にも電流を流さないことが好ましい。
【００２３】これにより、クロック信号に基づいた相補
の電流信号を生成することにより、この電流信号がクロ
ック信号用配線を伝送する。これにより、クロック信号
を高速で伝送することができる。また、クロック信号の
出力が停止しているときは、クロック信号用配線のいず
れの配線にも電流を流さないことにより、消費電力を低
減することができる。
【００２４】更に、前記表示コントローラは、前記表示
コントローラが画像データ出力中か画像データ出力停止
中かを示すレシーバ制御信号を出力するタイミングコン
トロール回路と、前記タイミングコントロール回路から
出力された画像データに基づいて前記画像データ用配線
の各対のいずれか一方を基準電位端子に接続し他方を浮
遊状態とする画像データスイッチング回路と、を有し、
前記ソースドライバは、前記レシーバ制御信号が画像デ
ータ出力中を示す場合には前記１対又は複数対の画像デ
ータ用配線のうち前記基準電位端子に接続された配線に
電流を流すことにより前記画像データに基づいた１対又
は複数対の相補の電流信号を生成しこの電流信号に基づ
いて前記画像データを再生成し、前記レシーバ制御信号
が画像データ出力停止中であることを示す場合には前記
基準電位端子に接続された画像データ用配線に電流を流
すことを停止してもよい。
【００２５】又は、前記ソースドライバは、前記１対の
クロック信号用配線のうち前記基準電位端子に接続され
た配線に電流を流すことにより前記クロック信号に基づ
いた１対の相補の電流信号を生成しこの電流信号に基づ
いて前記クロック信号を再生成するクロック信号変換回
路と、このクロック信号変換回路が前記クロック信号に
基づいた電流信号を生成しているか否かを検出するクロ
ック信号停止検出回路と、を有し、前記検出結果によっ
て前記表示コントローラがクロック信号出力中かクロッ
ク信号出力停止中かを判断してもよい。
【００２６】又は、前記表示コントローラは、所定量の
前記画像データを読み込みこの画像データを順次出力す
るタイミングコントロール回路と、このタイミングコン
トロール回路が１駆動タイミング前に読み込んだ所定量
の画像データと現在読み込む所定量の画像データとを比
較してその結果を前記タイミングコントロール回路に対
して出力するデータ比較回路と、前記タイミングコント
ロール回路から出力された画像データに基づいて前記画
像データ用配線の各対のいずれか一方を基準電位端子に
接続し他方を浮遊状態とする画像データスイッチング回
路と、を有し、前記タイミングコントロール回路は前記
データ比較回路の比較結果に基づいて画像データ出力中
か画像データ出力停止中かを示すレシーバ制御信号を出
力し、前記ソースドライバは、前記レシーバ制御信号が
画像データ出力中を示す場合には前記１対又は複数対の
画像データ用配線のうち前記基準電位端子に接続された
配線に電流を流すことにより前記画像データに基づいた
１対又は複数対の相補の電流信号を生成しこの電流信号
に基づいて前記画像データを再生成し、前記レシーバ制
御信号が画像データ出力停止中であることを示す場合に
は前記基準電位端子に接続された画像データ用配線に電
流を流すことを停止してもよい。
【００２７】本発明に係る更に他の表示装置は、画像デ
ータ用配線と、この画像データ用配線の一端に接続され
た表示コントローラと、前記画像データ用配線の他端に
接続され前記画像データ用配線に送出される画像データ
に基づいて駆動信号を生成するソースドライバと、前記
駆動信号に基づいて画像を表示する表示パネルと、を有
し、前記表示コントローラは、画像の表示モードに応じ
て前記画像データの周波数を調整することを特徴とす
る。
【００２８】本発明においては、表示モードに応じて電
流信号の周波数を調節することにより、画像データ量が
少ない場合には電流信号の周波数を低くすることができ
る。
【００２９】また、前記表示コントローラは、画像の表
示モードに応じて制御信号を出力するモードレジスタ
と、前記画像データを前記制御信号に基づいて調整され
た周波数で順次出力すると共に前記画像の表示モードを
示すレシーバ制御信号を出力するタイミングコントロー
ル回路と、を有し、前記ソースドライバは、前記レシー
バ制御信号が示す前記画像の表示モードに基づいて駆動
信号を生成してもよい。更に、前記画像データ用配線は
１対又は複数対設けられており、前記表示コントローラ
は、画像データに基づいて前記画像データ用配線の各対
のいずれか一方を基準電位端子に接続し他方を浮遊状態
とする画像データスイッチングコントロール回路を有
し、前記ソースドライバは前記画像データ用配線のうち
前記基準電位端子に接続された配線に電流を流すことに
より前記画像データに基づいた１対又は複数対の相補の
電流信号を生成し、これらの電流信号に基づいて駆動信
号を生成し、前記レシーバ制御信号が示す前記画像の表
示モードに応じて前記画像データ用配線に流す電流の大
きさを制御するものであってもよい。これにより、画像
データが少ない減色モード等の表示モードにおいては、
電流信号を伝送するために必要な電流値が低減するた
め、この電流値を低くすることができる。この結果、消
費電力を抑制することができる。
【００３０】また、前記表示パネルが液晶表示パネルで
あってもよく、プラズマディスプレイパネルであっても
よく、有機ＥＬ（Electro Luminescence：エレクトロル
ミネセンス）表示パネルであってもよい。
【００３１】本発明に係る表示装置の駆動方法は、画像
データに基づいて１対又は複数対の画像データ用配線の
各対のいずれか一方を基準電位端子に接続して電流を流
すと共に他方を浮遊状態とすることにより前記画像デー
タに基づいた１対又は複数対の相補の電流信号を生成す
るか、又は、前記画像データ用配線のいずれの配線にも
電流を流さない工程と、前記電流信号に基づいて駆動信
号を生成する工程と、この駆動信号に基づいて画像を表
示する工程と、を有することを特徴とする。
【００３２】本発明に係る他の表示装置の駆動方法は、
クロック信号に基づいて１対のクロック信号用配線のい
ずれか一方を基準電位端子に接続して電流を流すと共に
他方を浮遊状態とすることにより前記クロック信号に基
づいた１対の相補の電流信号を生成し、画像データに基
づいて１対又は複数対の画像データ用配線の各対のいず
れか一方を基準電位端子に接続して電流を流すと共に他
方を浮遊状態とすることにより前記画像データに基づい
た１対又は複数対の相補の電流信号を生成するか、又
は、前記クロック信号用配線及び画像データ用配線のい
ずれの配線にも電流を流さない工程と、前記電流信号に
基づいて駆動信号を生成する工程と、この駆動信号に基
づいて画像を表示する工程と、を有することを特徴とす
る。
【００３３】
【発明の実施の形態】以下、本発明の実施例について添
付の図面を参照して具体的に説明する。先ず、本発明の
第１の実施例について説明する。図１は本実施例に係る
液晶表示装置を示すブロック図であり、図２は図１に示
す液晶表示装置の画像データ用Ｖ−Ｉ変換回路を示す回
路図であり、図３は図１に示す液晶表示装置の画像デー
タ用Ｉ−Ｖ変換回路を示す回路図である。本実施例に係
る液晶表示装置は、ＣＭＡＤＳを適用した液晶表示装置
である。
【００３４】図１に示すように、本実施例に係る液晶表
示装置においては、表示コントローラ１、ソースドライ
バ２及び液晶パネル３が設けられている。また、表示コ
ントローラ１とソースドライバ２との間には、２対の配
線４ａ及び４ｂ並びに５ａ及び５ｂが設けられ、更に、
配線１１が設けられている。なお、ソースドライバ２の
数は液晶パネル３の大きさ及びソースドライバ２の性能
に依存し、例えば、携帯電話等の小さい液晶パネルを備
えた表示装置には１個のソースドライバが設けられてお
り、大型ディスプレイには例えば１０乃至１２個程度の
ソースドライバが設けられている。
【００３５】表示コントローラ１は外部からデジタルの
２値電圧信号として画像データが入力され、この画像デ
ータを画像の１ライン分ずつ出力するものであり、表示
データメモリ６、タイミングコントロール回路７、画像
データ用Ｖ−Ｉ変換回路８、クロック信号用Ｖ−Ｉ変換
回路９及びモードレジスタ１０が設けられている。表示
データメモリ６は、外部から画像データが入力され、一
定量の画像データ、例えば１画面分の画像データを保持
するものである。モードレジスタ１０は、例えば減色モ
ード等の画像の表示モードに関するデータが入力され、
この表示モードに応じて、制御信号を表示データメモリ
６及びタイミングコントロール回路７に対して出力する
ものである。表示データメモリ６及びモードレジスタ１
０には入力端子が設けられている。
【００３６】タイミングコントロール回路７は、モード
レジスタ１０から出力される制御信号に基づいて表示デ
ータメモリ６から一定量の画像データ、例えば１ライン
分の画像データを読み出すと共に、クロック信号用Ｖ−
Ｉ変換回路９に対してクロック信号を出力し、このクロ
ック信号に同期して前記制御信号に基づいて前記１ライ
ン分の画像データを画像データ用Ｖ−Ｉ変換回路８に対
して順次出力し、更に、クロック信号及び画像データが
出力されているか否かを示すレシーバ制御信号を、配線
１１を通じてソースドライバ２に対して出力するもので
ある。また、タイミングコントロール回路７は、ソース
ドライバ２を起動させる信号ＳＴＨを出力する。信号Ｓ
ＴＨは配線（図示せず）を通じてソースドライバ２に伝
送される。
【００３７】図２に示すように、画像データ用Ｖ−Ｉ変
換回路８においては、入力端子Ｔ１、２個のインバータ
ＩＮＶ１及びＩＮＶ２、２個のＮチャネル型ＭＯＳトラ
ンジスタＱｎ９及びＱｎ１０、接地電極ＧＮＤ１及びＧ
ＮＤ２が設けられている。インバータＩＮＶ１の入力端
子は入力端子Ｔ１に接続され、出力端子はインバータＩ
ＮＶ２の入力端子及びトランジスタＱｎ９のゲートに接
続されている。インバータＩＮＶ２の出力端子はトラン
ジスタＱｎ１０のゲートに接続されている。また、トラ
ンジスタＱｎ９のドレインは配線４ａに接続され、ソー
スは接地電極ＧＮＤ１に接続されており、トランジスタ
Ｑｎ１０のドレインは配線４ｂに接続され、ソースは接
地電極ＧＮＤ２に接続されている。
【００３８】クロック信号用Ｖ−Ｉ変換回路９の構成
は、画像データ用Ｖ−Ｉ変換回路８の構成と同様であ
り、１対の配線５ａ及び５ｂの一端に接続されており、
クロック信号に基づいて１対の配線５ａ及び５ｂのいず
れか一方を接地電極（図示せず）に接続し、他方を浮遊
状態とするものである。
【００３９】ソースドライバ２には、画像データ用Ｉ−
Ｖ変換回路２１、クロック信号用Ｉ−Ｖ変換回路２２、
シフトレジスタ２３、データラッチ回路２４、階調選択
回路２５及び出力回路２６が設けられている。
【００４０】図３に示すように、画像データ用Ｉ−Ｖ変
換回路２１においては、バイアス端子Ｔ２、配線４ａに
接続された入力端子Ｔ３、配線４ｂに接続された入力端
子Ｔ４、配線１１に接続された入力端子Ｔ５及び出力端
子Ｔ６が設けられている。また、画像データ用Ｉ−Ｖ変
換回路２１には、Ｐチャネル型ＭＯＳトランジスタＱｐ
１〜Ｑｐ６、Ｎチャネル型ＭＯＳトランジスタＱｎ１〜
Ｑｎ８、２出力のＮＡＮＤゲートＮＡＮＤ１及びＮＡＮ
Ｄ２、インバータＩＮＶ３が設けられている。トランジ
スタＱｐ５により電流検出部２７が構成され、トランジ
スタＱｐ６、Ｑｐ７、Ｑｐ８により電位制御部２８が構
成され、トランジスタＱｐ１、Ｑｎ１、Ｑｐ３、Ｑｎ３
により第１電流供給部が構成され、トランジスタＱｐ
２、Ｑｎ２、Ｑｐ４、Ｑｎ４により第２電流供給部が構
成されている。トランジスタＱｐ１乃至Ｑｐ４の夫々に
より定電流源が構成され、トランジスタＱｎ１〜Ｑｎ４
の夫々によりスイッチングトランジスタが構成されてい
る。即ち、各電流供給部には１対の定電流源及びスイッ
チングトランジスタが設けられている。また、ＮＡＮＤ
ゲートＮＡＮＤ１及びＮＡＮＤ２並びにインバータＩＮ
Ｖ３によりＲＳラッチ回路２９が構成されている。
【００４１】トランジスタＱｐ５のソース並びにトラン
ジスタＱｎ７及びＱｎ８のゲートは、電源電極ＶＤＤ１
に接続されている。トランジスタＱｐ５、Ｑｎ５、Ｑｎ
６のゲートはバイアス端子Ｔ２に接続されている。トラ
ンジスタＱｐ５のドレイン並びにトランジスタＱｐ１〜
Ｑｐ４及びＱｐ６のソースはノードＮｃに接続されてい
る。
【００４２】トランジスタＱｎ５、Ｑｎ６、Ｑｎ８のソ
ース及びトランジスタＱｐ６のゲートは、スイッチＳ１
に接続されており、スイッチＳ１は接地電極ＧＮＤ３又
は電源電極ＶＤＤ２に接続されるようになっている。即
ち、スイッチＳ１は、配線１１及び入力端子Ｔ５を通じ
て入力されたレシーバ制御信号により、トランジスタＱ
ｎ８のソースを、接地電極ＧＮＤ３に接続するか電源電
極ＶＤＤ２に接続するかを選択するようになっている。
トランジスタＱｎ８のソースを接地電極ＧＮＤ３に接続
することにより、第１電流供給部及び第２電流供給部が
機能し、第１電流供給部及び第２電流供給部のどちらか
に電流が流れる。トランジスタＱｎ８のソースを電源電
極ＶＤＤ２に接続することにより、第１電流供給部及び
第２電流供給部の機能が停止し、第１電流供給部及び第
２電流供給部の双方に電流が流れなくなる。なお、第１
電流供給部及び第２電流供給部の機能を停止させる方法
には他の方法もある。例えば、ノードＮｄを接地電極に
接続してもよく、バイアス端子Ｔ２を電源電極に接続し
てもよい。
【００４３】トランジスタＱｐ１及びＱｎ１のドレイン
は、トランジスタＱｐ１及びＱｐ２のゲートに接続され
ている。トランジスタＱｎ１〜Ｑｎ４のゲート並びにト
ランジスタＱｐ６及びＱｐ７のドレインは、ノードＮｄ
に接続されている。トランジスタＱｎ１及びＱｎ３のソ
ース並びにトランジスタＱｎ５のドレインは、入力端子
Ｔ３に接続されている。トランジスタＱｎ２及びＱｎ４
のソース並びにトランジスタＱｎ６のドレインは、入力
端子Ｔ４に接続されている。トランジスタＱｐ２及びＱ
ｎ２のドレイン並びにＲＳラッチ回路２９のリセット入
力であるＮＡＮＤゲートＮＡＮＤ１の一方の入力端子
は、ノードＮａに接続されている。
【００４４】トランジスタＱｐ３及びＱｎ３のドレイン
並びにＲＳラッチ回路２９のセット入力であるＮＡＮＤ
ゲートＮＡＮＤ２の一方の入力端子は、ノードＮｂに接
続されている。トランジスタＱｐ４及びＱｎ４のドレイ
ンは、トランジスタＱｐ３及びＱｐ４のゲートに接続さ
れている。トランジスタＱｎ７のソースはトランジスタ
Ｑｐ８のドレインに接続されている。ＮＡＮＤゲートＮ
ＡＮＤ１の出力端子はＮＡＮＤゲートＮＡＮＤ２の他方
の入力端子及びインバータＩＮＶ３の入力端子に接続さ
れており、ＮＡＮＤゲートＮＡＮＤ２の出力端子はＮＡ
ＮＤゲートＮＡＮＤ１の他方の入力端子に接続されてい
る。ＲＳラッチ回路２９の出力端子であるインバータＩ
ＮＶ３の出力端子は、画像データ用Ｉ−Ｖ変換回路２１
の出力端子Ｔ６となっている。なお、ノードＮａ、Ｎ
ｂ、Ｎｃ、Ｎｄの電位を夫々電位Ｖａ、Ｖｂ、Ｖｃ、Ｖ
ｄとする。
【００４５】図１に示すクロック信号用Ｉ−Ｖ変換回路
２２の構成は、画像データ用Ｉ−Ｖ変換回路２１の構成
と同様であり、１対の配線５ａ及び５ｂ並びに配線１１
に接続されている。
【００４６】シフトレジスタ２３は、クロック信号用Ｉ
−Ｖ変換回路２２からクロック信号が入力されて、複数
の出力端子（図示せず）からパルス信号を順次データラ
ッチ回路２４に対して出力するものである。シフトレジ
スタ２３には、クロック信号の取り込みを開始するため
の信号ＳＴＨも入力されるようになっている。データラ
ッチ回路２４はこのパルス信号に同期して、画像データ
用Ｉ−Ｖ変換回路２１から複数の画像データを取り込
み、この複数の画像データを階調選択回路２５に対して
同時に出力するものである。階調選択回路２５はＤＡコ
ンバータであり、データラッチ回路２４の出力信号をＤ
／Ａ変換してアナログの電圧信号である階調信号を生成
し、これを出力回路２６に対して出力するものである。
この階調信号の電圧は液晶パネル３の各画素に印加する
電圧となっている。出力回路２６は、この階調信号を電
流増幅して駆動信号を生成し、液晶パネル３の各画素に
対して出力するものである。
【００４７】更に、液晶パネル３においては、対向して
配列された２枚の透明基板（図示せず）と、この透明基
板間に挟持された液晶層（図示せず）と、２枚の透明基
板の後方に配置されたバックライト（図示せず）とが設
けられている。また、液晶パネル３においては、マトリ
クス状に画素（図示せず）が配列されている。なお、１
画素は、例えばＲＢＧの３セルにより形成されている。
【００４８】次に、本実施例に係る液晶表示装置の駆動
方法について説明する。図４は本実施例に係る液晶表示
装置の駆動方法を示すタイミングチャートであり、図５
は本実施例に係る液晶表示装置の画像データ用Ｖ−Ｉ変
換回路８及び画像データ用Ｉ−Ｖ変換回路２１の動作を
示すタイミングチャートである。
【００４９】図１及び図４に示すように、先ず、表示コ
ントローラ１の表示データメモリ６に２値の電圧信号で
ある画像データが入力され、表示データメモリ６が例え
ば１画面分の画像データを保持する。また、モードレジ
スタ１０には画像の表示モードを示す信号が入力され、
モードレジスタ１０がこの表示モードに応じて表示デー
タメモリ６及びタイミングコントロール回路７に対して
制御信号を出力する。なお、表示モードには、２６万色
で画像を表示する通常モード、及び例えば８色で画像を
表示する減色モードがある。
【００５０】次に、タイミングコントロール回路７が、
モードレジスタ１０から出力された制御信号に基づい
て、表示データメモリ６から１ライン分の画像データを
読み出すと共に、２値の電圧信号であるクロック信号を
クロック信号用Ｖ−Ｉ変換回路９に対して出力する。ま
た、タイミングコントロール回路７は、このクロック信
号に同期して画像データを画像データ用Ｖ−Ｉ変換回路
８に対して順次出力する。タイミングコントロール回路
７は、図４に示すように、表示モードが通常モードであ
るときは、２６万色分の画像データを順次出力し、表示
モードが例えば８色の減色モードであるときは、８色分
の画像データをまとめて出力し、余った時間はクロック
信号及び画像データの出力を停止する。そして、タイミ
ングコントロール回路７は、クロック信号及び画像デー
タが出力されているか否かを示すレシーバ制御信号を、
配線１１を通じてソースドライバ２に対して出力する。
このレシーバ制御信号は２値の電圧信号であり、例え
ば、クロック信号及び画像データが出力されているとき
はロウ（Ｌ）になっており、出力されていないときはハ
イ（Ｈ）になっている。
【００５１】次に、図２及び図５に示すように、画像デ
ータ用Ｖ−Ｉ変換回路８が、タイミングコントロール回
路７から入力される画像データに基づいて、１対の配線
４ａ及び４ｂのうち一方を接地電極に接続すると共に、
他方を浮遊状態とする。例えば、入力端子Ｔ１に入力さ
れる画像データがハイのとき、インバータＩＮＶ１の出
力端子がロウになり、トランジスタＱｎ９のゲートがロ
ウになり、トランジスタＱｎ９のソース−ドレイン間が
オフになる。これにより、配線４ａが浮遊状態となる。
また、インバータＩＮＶ２の出力端子がハイになり、ト
ランジスタＱｎ１０のゲートがハイになり、トランジス
タＱｎ１０のソース−ドレイン間がオンになる。これに
より、配線４ｂが接地電極ＧＮＤ２に接続される。同様
に、画像データがロウのときには、配線４ａが接地電極
ＧＮＤ１に接続され、配線４ｂが浮遊状態となる。
【００５２】また、クロック信号用Ｖ−Ｉ変換回路９
が、クロック信号に基づいて、１対の配線５ａ及び５ｂ
のうち一方を接地電極に接続すると共に、他方を浮遊状
態とする。クロック信号用Ｖ−Ｉ変換回路９の動作は画
像データ用Ｖ−Ｉ変換回路８の動作と同様である。
【００５３】図３及び図５に示すように、画像データ用
Ｉ−Ｖ変換回路２１においては、タイミングコントロー
ル回路７からクロック信号及び画像データが出力されて
いるとき、スイッチＳ１は接地電極ＧＮＤ３に接続され
る。そして、画像データがロウであり、配線４ａが接地
電極ＧＮＤ１に接続されて接地電位になり、配線４ｂが
浮遊状態となりフローティング電位となる場合、トラン
ジスタＱｎ１及びＱｎ３のゲート・ソース間電圧がＶｄ
となりオンし、電圧Ｖｄに基づく電流駆動能力を発揮す
る。これにより、トランジスタＱｐ１及びＱｐ３が、電
圧Ｖｃに基づいた定電流動作により、入力端子Ｔ３、配
線４ａを経由して画像データ用Ｖ−Ｉ変換回路８の接地
電極ＧＮＤ１に向けて電流を流す。このとき、電圧Ｖｂ
はロウとなる。一方、配線４ｂには電流が流れない。即
ち、第１電流供給部が電流を配線４ａに供給し、第２電
流供給部が配線４ｂへの電流の供給を停止する。このと
き、配線４ａの電位は接地電位になり、配線４ｂの電位
はフローティング電位であるが接地電位よりは１００〜
２００ｍＶ程度高い電位となる。
【００５４】また、トランジスタＱｎ２及びＱｎ４は、
ゲート・ソース間電圧がゼロになり、オフする。トラン
ジスタＱｐ２及びＱｐ４は、定電流動作により、電位Ｖ
ａをハイにする。これにより、ＲＳラッチ回路２９は、
セット入力がハイとなり、リセット入力がロウとなる。
【００５５】バイアス端子Ｔ２には、所定の値のバイア
ス電圧Ｖｓが印加される。これにより、トランジスタＱ
ｐ５、Ｑｎ５、Ｑｎ６はゲート・ソース間電圧がＶｓに
なりオンし、電圧Ｖｓに基づく電流駆動能力を発揮す
る。
【００５６】一方、画像データがハイであり、配線４ａ
が浮遊状態となりフローティング電位になり、配線４ｂ
が接地電極ＧＮＤ２に接続されて接地電位になる場合、
トランジスタＱｎ１及びＱｎ３は、ゲート・ソース間電
圧がゼロになりオフする。また、トランジスタＱｐ１及
びＱｐ３は、定電流動作により、電位Ｖｂをハイレベル
にする。また、トランジスタＱｐ２及びＱｎ４は、ゲー
ト・ソース間電圧がＶｄになりオンし、電圧Ｖｄに基づ
く電流駆動能力を発揮する。これにより、トランジスタ
Ｑｐ２及びＱｐ４が、電圧Ｖｃに基づく定電流動作によ
り、入力端子Ｔ４及び配線４ｂを経由して画像データ用
Ｖ−Ｉ変換回路８の接地電極ＧＮＤ２に向けて電流を流
す。一方、配線４ａには電流が流れない。即ち、第１電
流供給部が配線４ａへの電流の供給を停止し、第２電流
供給部が配線４ｂに電流を供給する。このとき、配線４
ｂの電位は接地電位になり、配線４ａの電位はフローテ
ィング電位であるが接地電位よりは１００〜２００ｍＶ
程度高い電位となる。また、このとき、電圧Ｖａはロウ
となる。これにより、ＲＳラッチ回路２９は、セット入
力がロウとなり、リセット入力がハイとなる。
【００５７】このように、画像データに基づいて配線４
ａ又は４ｂに電流が流れることにより、１対の配線４ａ
及び４ｂに、画像データに基づいた相補的な電流信号が
発生する。これにより、画像データ用Ｖ−Ｉ変換回路８
に入力された２値電圧信号である画像データが相補的な
電流信号に変換され、この電流信号が１対の配線４ａ及
び４ｂを経由して画像データ用Ｖ−Ｉ変換回路８から画
像データ用Ｉ−Ｖ変換回路２１に伝送される。例えば、
画像データがハイのときは、配線４ａには電流が流れ
ず、配線４ｂに電流が流れる。また、画像データがロウ
のときは、配線４ａに電流が流れ、配線４ｂには電流が
流れない。
【００５８】また、ＲＳラッチ回路２９は、セット入力
又はリセット入力がハイレベルからロウレベルに変化す
るときに、保持する値を決定する。セット入力がロウか
らハイに変化するときに、出力端子Ｔ６の値はハイにな
り、リセット入力がロウからハイに変化するときに、出
力端子Ｔ６の値はロウになる。この結果、画像データ用
Ｉ−Ｖ変換回路２１は、１対の配線４ａ及び４ｂに流れ
る電流信号を２値の電圧信号に変換し、画像データを再
生成する。そして、この再生成された画像データをデー
タラッチ回路２４に対して出力する。
【００５９】また、タイミングコントロール回路７から
クロック信号及び画像データが出力されていないとき
は、スイッチＳ１は電源電極ＶＤＤ２に接続される。こ
れにより、第１電流供給部及び第２電流供給部はその機
能を停止し、配線４ａ及び４ｂのいずれにも電流を流さ
ない。
【００６０】なお、伝送する画像データの周波数が決ま
ると、必要な電流量が決まる。この電流量はバイアス端
子Ｔ２を通じて入力されるバイアス信号に基づいて、電
流検出部２７が制御する。
【００６１】また、画像データ用Ｉ−Ｖ変換回路２１と
同様な動作により、クロック信号用Ｉ−Ｖ変換回路２２
が、１対の配線５ａ及び５ｂのうち接地電極に接続され
ている配線に電流を流す。一方、浮遊状態にある配線に
は電流が流れない。この結果、電圧信号であるクロック
信号が相補的な１対の電流信号に変換され、クロック信
号用Ｖ−Ｉ変換回路９からクロック信号用Ｉ−Ｖ変換回
路２２に伝送される。そして、クロック信号用Ｉ−Ｖ変
換回路２２は、この電流信号を２値電圧信号に再変換し
てクロック信号を再生成し、シフトレジスタ２３に対し
て出力する。なお、タイミングコントロール回路７から
クロック信号及び画像データが出力されていないとき
は、クロック信号用Ｉ−Ｖ変換回路２２は配線５ａ及び
５ｂのいずれにも電流を流さない。
【００６２】そして、シフトレジスタ２３がクロック信
号用Ｉ−Ｖ変換回路２２からクロック信号を取り込み、
複数の出力端子からパルス信号を順次データラッチ回路
２４に対して出力する。そして、データラッチ回路２４
がこのパルス信号に同期して画像データ用Ｉ−Ｖ変換回
路２１から複数の画像データを取り込み、この複数の画
像データを階調選択回路２５に対して同時に出力する。
次に、階調選択回路２５がこの出力信号をＤ／Ａ変換し
てアナログの電圧信号である階調信号を生成し、出力回
路２６に対して出力する。次に、出力回路２６が、この
階調信号を電流増幅して駆動信号を生成し、液晶パネル
３の各画素に印加する。
【００６３】一方、液晶パネル３においては、バックラ
イトが各画素に対して光を照射する。そして、各画素に
駆動信号が印加される。これにより、各画素の液晶層が
駆動信号の電圧に応じて光の透過率を変化させ、液晶パ
ネル３全体として画像を形成する。
【００６４】本実施例においては、表示コントローラ１
とソースドライバ２との間の画像データ及びクロック信
号の伝送を、電流信号により行っている。このため、配
線の寄生容量の影響を抑制して、信号の伝送を高速化す
ることができる。この結果、従来の電圧伝送方式では、
例えば１８ビットの画像データを伝送するためには、１
８本の配線が必要であり、クロック信号伝送用の１本の
配線と合わせて、合計１９本の配線が必要であったが、
本実施例によれば、画像データ及びクロック信号の伝送
を高速化することができるため、画像データ伝送用の１
対の配線及びクロック信号伝送用の１対の配線の合計４
本の配線のみで画像データ及びクロック信号を伝送する
ことができる。この結果、配線の数を低減し、液晶表示
装置の回路部分を小型化することができる。
【００６５】また、前述の如く、配線対４ａ及び４ｂ並
びに５ａ及び５ｂにおいて、電圧の振幅が１００乃至２
００ｍＶ程度と小さいため、信号の伝送に伴う雑音が小
さい。更に、送信側、即ち表示コントローラ１ではな
く、受信側、即ちソースドライバ２に電流電源を設けて
いるため、ソースドライバ２の数が変化しても表示コン
トローラの仕様を変更する必要がなく、表示コントロー
ラの設計が容易である。
【００６６】更にまた、本実施例においては、表示コン
トローラ１にモードレジスタ１０を設け、タイミングコ
ントロール回路７から画像データ及びクロック信号が出
力されているか否かを示すレシーバ制御回路を出力する
ことにより、画像データ及びクロック信号が出力されて
いないときには、画像データ用Ｉ−Ｖ変換回路２１及び
クロック信号用Ｉ−Ｖ変換回路２２が配線４ａ及び４ｂ
並びに配線５ａ及び５ｂに電流を流すことを停止してい
る。これにより、減色モード等の画像データが少ない表
示モードを採用する場合に、画像データが伝送されてい
ない期間中に配線に電流が流れることを停止することが
できる。この結果、消費電力の低減を図ることができ
る。
【００６７】次に、本発明の第２の実施例について説明
する。図６は本実施例に係る液晶表示装置を示すブロッ
ク図である。図６に示すように、本実施例に係る液晶表
示装置においては、前述の第１の実施例に係る液晶表示
装置（図１参照）と比較して、表示コントローラ１ａに
おいてタイミングコントロール回路７の替わりにタイミ
ングコントロール回路７ａが設けられ、ソースドライバ
２ａにおいてＣＬＫ停止検出回路３０が設けられてい
る。また、配線１１は設けられていない。本実施例の液
晶表示装置における上記以外の構成は、前述の第１の実
施例に係る液晶表示装置の構成と同じである。
【００６８】タイミングコントロール回路７ａは、第１
の実施例のタイミングコントロール回路７と比較して、
レシーバ制御信号を出力しない点が異なっている。これ
以外の構成及び動作は、タイミングコントロール回路７
と同じである。また、ＣＬＫ停止検出回路３０は、クロ
ック信号用Ｉ−Ｖ変換回路２２に接続されており、クロ
ック信号用Ｉ−Ｖ変換回路２２にクロック信号に基づい
た電流信号が入力されているか否かを検出し、その結果
をレシーバ制御信号として、画像データ用Ｉ−Ｖ変換回
路２１及びクロック信号用Ｉ−Ｖ変換回路２２に対して
出力するものである。そして、クロック信号用Ｉ−Ｖ変
換回路２２にクロック信号に基づいた電流信号が入力さ
れていない場合には、画像データ用Ｉ−Ｖ変換回路２１
が配線４ａ、４ｂに電流を流すことを停止させる。
【００６９】次に、本実施例に係る液晶表示装置の駆動
方法について説明する。図７は本実施例に係る液晶表示
装置の駆動方法を示すタイミングチャートである。な
お、本実施例の駆動方法における前述の第１の実施例の
駆動方法と同様な部分は、その詳細な説明を省略する。
【００７０】先ず、図６及び図７に示すように、前述の
第１の実施例と同様に、表示データメモリ６が２値の電
圧信号である画像データを保持する。また、モードレジ
スタ１０が表示モードに応じて表示データメモリ６及び
タイミングコントロール回路７ａに対して制御信号を出
力する。
【００７１】次に、タイミングコントロール回路７ａ
が、この制御信号に基づいて、表示データメモリ６から
１ライン分の画像データを読み出すと共に、２値の電圧
信号であるクロック信号をクロック信号用Ｖ−Ｉ変換回
路９に対して出力する。また、タイミングコントロール
回路７ａは、このクロック信号に同期して画像データを
画像データ用Ｖ−Ｉ変換回路８に対して順次出力する。
このとき、表示モードが例えば８色の減色モードである
ときは、図７に示すように、８色分の画像データをまと
めて出力し、余った時間はクロック信号及び画像データ
の出力を停止する。なお、タイミングコントロール回路
７ａは、第１の実施例のタイミングコントロール回路７
と異なり、レシーバ制御信号は出力しない。
【００７２】次に、画像データ用Ｖ−Ｉ変換回路８が、
タイミングコントロール回路７ａから入力される画像デ
ータに基づいて、１対の配線４ａ及び４ｂのうち一方を
接地電極に接続すると共に、他方を浮遊状態とする。同
様に、クロック信号用Ｖ−Ｉ変換回路９が、クロック信
号に基づいて、１対の配線５ａ及び５ｂのうち一方を接
地電極に接続すると共に、他方を浮遊状態とする。
【００７３】画像データ用Ｉ−Ｖ変換回路２１において
は、タイミングコントロール回路７ａからクロック信号
及び画像データが出力されているとき、スイッチＳ１は
接地電極ＧＮＤ３に接続される。そして、前述の第１の
実施例と同様な動作により、配線４ａ及び４ｂのうち接
地電極に接続されている配線に電流を流す。これによ
り、電圧信号である画像データを相補の１対の電流信号
に変換して受信すると共に、この電流信号を再び電圧信
号に変換して画像データを再生成する。同様に、クロッ
ク信号用Ｉ−Ｖ変換回路２２がクロック信号を受信して
再生成する。
【００７４】このとき、ＣＬＫ停止検出回路３０が、ク
ロック信号用Ｉ−Ｖ変換回路２２にクロック信号に基づ
く電流信号が入力されているか否かを検出し、その結果
をレシーバ制御信号として画像データ用Ｉ−Ｖ変換回路
２１のスイッチＳ１（図３参照）に対して出力する。そ
して、クロック信号用Ｉ−Ｖ変換回路２２に電流信号が
入力されていない場合には、画像データ用Ｉ−Ｖ変換回
路２１のスイッチＳ１（図３参照）を切り替えて、トラ
ンジスタＱｎ８のソースを電源電極ＶＤＤ２に接続す
る。これにより、画像データ用Ｉ−Ｖ変換回路２１が配
線４ａ及び４ｂに電流を流すことを停止させる。なお、
ＣＬＫ停止検出回路３０が、クロック信号用Ｉ−Ｖ変換
回路２２にクロック信号に基づく電流信号が入力されて
いるか否かを検出するために、クロック信号用Ｉ−Ｖ変
換回路２２は、配線５ａ及び５ｂのいずれかに常に電流
を流し続ける。
【００７５】以後の工程は、前述の第１の実施例と同じ
である。即ち、シフトレジスタ２３がクロック信号を取
り込み、データラッチ回路２４が画像データを取り込
み、この画像データを階調選択回路２５に対して出力す
る。次に、階調選択回路２５がこの出力信号をＤ／Ａ変
換してアナログの電圧信号である階調信号を生成し、出
力回路２６に対して出力する。次に、出力回路２６が、
この階調信号を電流増幅して駆動信号を生成し、液晶パ
ネル３の各画素に印加する。そして、液晶パネル３が画
像を表示する。
【００７６】本実施例においては、受信側、即ち、ソー
スドライバ２ａにＣＬＫ停止検出信号３０を設け、クロ
ック信号が停止しているか否かの判断をこのＣＬＫ停止
検出信号３０が行っている。これにより、レシーバ制御
信号を表示コントローラ１ａとソースドライバ２ａとの
間で伝送させることが不要になる。この結果、本実施例
においては、前述の第１の実施例の効果に加えて、レシ
ーバ制御信号を伝送するための配線（図１に示す配線１
１に相当）が不要になるという効果がある。
【００７７】次に、本発明の第３の実施例について説明
する。図８は本実施例に係る液晶表示装置を示すブロッ
ク図である。図８に示すように、本実施例に係る液晶表
示装置においては、前述の第１の実施例に係る液晶表示
装置（図１参照）と比較して、表示コントローラ１ｂに
おいて、タイミングコントロール回路７の替わりにタイ
ミングコントロール回路７ｂが設けられ、データ比較回
路１２が設けられている。また、モードレジスタは設け
られていない。本実施例の液晶表示装置における上記以
外の構成は、前述の第１の実施例に係る液晶表示装置の
構成と同じである。
【００７８】データ比較回路１２は、表示データメモリ
６及びタイミングコントロール回路７ｂに接続されてお
り、タイミングコントロール回路７ｂが表示データメモ
リ６から読み込んだ画像データを保持し、この画像デー
タとタイミングコントロール回路７ｂが次に表示データ
メモリ６から読み込む画像データとを比較し、その結果
をタイミングコントロール回路７ｂに対して出力するも
のである。また、タイミングコントロール回路７ｂは、
第１の実施例のタイミングコントロール回路７と比較し
て、データ比較回路１２の出力信号が入力され、これに
基づいて画像データ及びクロック信号の出力を停止する
点が異なっている。これ以外の構成及び動作は、タイミ
ングコントロール回路７と同じである。
【００７９】次に、本実施例に係る液晶表示装置の駆動
方法について説明する。図９は本実施例に係る液晶表示
装置の駆動方法を示すタイミングチャートである。な
お、本実施例の駆動方法における前述の第１の実施例の
駆動方法と同様な部分は、その詳細な説明を省略する。
【００８０】先ず、図８及び図９に示すように、表示デ
ータメモリ６が２値の電圧信号である画像データを保持
する。次に、タイミングコントロール回路７ｂが、表示
データメモリ６から一定量の画像データを読み出す。こ
のとき、この画像データは、データ比較回路１２に対し
ても出力され、データ比較回路１２がこの画像データを
記憶する。そして、次にタイミングコントロール回路７
ｂが表示データメモリ６から一定量の画像データを読み
出すときに、データ比較回路１２が、この画像データと
記憶されている１回前の画像データとを比較して、その
結果をタイミングコントロール回路７ｂに対して出力す
る。このとき、データ比較回路１２は、例えば１画素分
の画像データを、この画素に隣接する画素の画像データ
と比較し、相互に等しいかどうかを判断する。
【００８１】そして、データ比較回路１２が隣接する画
素の画像データが相互に等しくないと判断した場合に、
タイミングコントロール回路７ｂはクロック信号をクロ
ック信号用Ｖ−Ｉ変換回路９に対して出力すると共に、
このクロック信号に同期して画像データを画像データ用
Ｖ−Ｉ変換回路８に対して順次出力する。また、データ
比較回路１２が隣接する画素の画像データが相互に等し
いと判断した場合には、タイミングコントロール回路７
ｂはクロック信号及び画像データの出力を停止する。更
に、タイミングコントロール回路７ｂは、クロック信号
及び画像データが出力されているか否かを示すレシーバ
制御信号を、配線１１を通じてソースドライバ２に対し
て出力する。
【００８２】以後の工程は、前述の第１の実施例と同様
である。即ち、画像データ用Ｖ−Ｉ変換回路８が、画像
データに基づいて、１対の配線４ａ及び４ｂのうち一方
を接地電極に接続すると共に、他方を浮遊状態とする。
同様に、クロック信号用Ｖ−Ｉ変換回路９が、クロック
信号に基づいて、１対の配線５ａ及び５ｂのうち一方を
接地電極に接続すると共に、他方を浮遊状態とする。
【００８３】そして、ソースドライバ２が、画像データ
に基づく１対の電流信号及びクロック信号に基づく１対
の電流信号を生成する。このとき、レシーバ制御信号に
基づき、タイミングコントロール回路７ｂが画像データ
及びクロック信号を出力していないときは、電流信号の
生成を停止する。そして、これらの電流信号に基づいて
液晶パネル３の駆動信号を生成し出力する。また、電流
信号の生成が停止されているときは、前回の駆動信号と
同じ駆動信号を出力する。そして、液晶パネル３がこの
駆動信号に基づいて画像を表示する。例えば、１画素が
ＲＧＢの３表示素子から構成され、各表示素子を駆動す
るデータが夫々６ビットであり、１画素分のデータが１
８ビットであるとすると、データラッチ回路２４は１８
ビットのデータをラッチし、階調選択回路２５はＲＧＢ
各６ビットのデータから３つのアナログ信号を生成し、
出力回路２６はＲＧＢの３表示素子を駆動する。
【００８４】このように、本実施例においては、隣接す
る画素間で画像データが等しい場合には、画素データを
圧縮し、画像データの伝送を停止することができる。ま
た、画像データが伝送されないときには、電流信号の生
成を停止する。これにより、全白表示等の均一な画像を
表示する場合に、伝送する画像データ量を減らし、画像
データを伝送しないときには電流を停止することによ
り、画像データの伝送に伴う電力の消費を抑制すること
ができる。
【００８５】なお、本実施例においては、隣接する１画
素間の画像データを比較する例を示したが、本発明はこ
れに限定されない。例えば、複数の画素からなる画素群
の画像データを、この画素群と同数の画素からなりこの
画素群に隣接する画素群の画像データと比較してもよ
く、１ライン分の画像データをこのラインに隣接する次
の１ライン分の画像データを比較してもよい。また、本
実施例においては、隣接する画素間の画像データが同一
である場合に、タイミングコントロール回路７ｂが画像
データ及びクロック信号の出力を停止する例を示した
が、本発明はこれに限定されず、例えば、ある画素の画
像データが、この画素に隣接する画素の画像データを反
転した画像データに等しい場合に、タイミングコントロ
ール回路７ｂが画像データ及びクロック信号の出力を停
止するようにしてもよい。これにより、白黒モードの場
合等に画像データ量を低減することができる。また、こ
れ以外の方法により画素データを符号化して画像データ
を圧縮し、余った時間に画像データ及びクロック信号の
出力を停止してもよい。
【００８６】次に、本発明の第４の実施例について説明
する。図１０は本実施例に係る液晶表示装置を示すブロ
ック図である。図１０に示すように、本実施例に係る液
晶表示装置においては、前述の第１の実施例に係る液晶
表示装置（図１参照）と比較して、表示コントローラ１
ｃにおいて、タイミングコントロール回路７の替わりに
タイミングコントロール回路７ｃが設けられている。ま
た、タイミングコントロール回路７ｃから出力されるレ
シーバ制御信号が、画像データ用Ｉ−Ｖ変換回路２１の
バイアス端子Ｔ２（図３参照）及びクロック信号用Ｉ−
Ｖ変換回路２２のバイアス端子に入力されるようになっ
ている。本実施例の液晶表示装置における上記以外の構
成は、前述の第１の実施例に係る液晶表示装置の構成と
同じである。
【００８７】タイミングコントロール回路７ｃは、モー
ドレジスタ１０から出力される制御信号に基づいて表示
データメモリ６から一定量の画像データを読み出すと共
に、クロック信号用Ｖ−Ｉ変換回路９に対してクロック
信号を出力し、このクロック信号に同期して前記制御信
号に基づいて所定量の画像データを画像データ用Ｖ−Ｉ
変換回路８に対して順次出力するものである。このと
き、タイミングコントロール回路７ｃは、モードレジス
タ１０から出力される制御信号に基づいて、画像データ
及びクロック信号の周波数を調節する。即ち、表示モー
ドが減色モードであり、通常モードのときと比較して画
像データの量が少ない場合には、画像データ及びクロッ
ク信号の周波数を低くする。また、タイミングコントロ
ール回路７ｃは、画像データ及びクロック信号の周波数
を示すレシーバ制御信号を、配線１１を通じてソースド
ライバ２に対して出力する。また、画像データ用Ｉ−Ｖ
変換回路２１及びクロック信号用Ｉ−Ｖ変換回路２２
は、このレシーバ制御信号に基づいて、配線４ａ、４
ｂ、５ａ、５ｂに流す電流の大きさを調整する。
【００８８】次に、本実施例に係る液晶表示装置の駆動
方法について説明する。図１１は本実施例に係る液晶表
示装置の駆動方法を示すタイミングチャートであり、図
１２は、横軸に伝送する電流信号の最大周波数ｆｍａｘ
をとり、縦軸にこの最大周波数の電流信号を伝送するの
に必要な定電流値をとって、電流信号の最大周波数と必
要電流との関係を示すグラフ図である。なお、本実施例
の駆動方法における前述の第１の実施例の駆動方法と同
様な部分は、その詳細な説明を省略する。
【００８９】先ず、図１０及び図１１に示すように、前
述の第１の実施例と同様に、表示データメモリ６が２値
の電圧信号である画像データを保持する。また、モード
レジスタ１０が表示モードに応じて表示データメモリ６
及びタイミングコントロール回路７ｃに対して制御信号
を出力する。
【００９０】次に、タイミングコントロール回路７ｃ
が、この制御信号に基づいて、表示データメモリ６から
所定量の画像データを読み出すと共に、クロック信号を
クロック信号用Ｖ−Ｉ変換回路９に対して出力する。ま
た、タイミングコントロール回路７ｃは、このクロック
信号に同期して画像データを画像データ用Ｖ−Ｉ変換回
路８に対して順次出力する。このとき、画像データ量に
応じて、画像データ及びクロック信号の周波数を調節す
る。即ち、表示モードが例えば８色の減色モードである
ときは、転送期間を最大限使用して８色分の画像データ
を送れるように、即ち、余剰時間が最小限になるよう
に、周波数を低くする。
【００９１】次に、画像データ用Ｖ−Ｉ変換回路８が、
タイミングコントロール回路７ｃから入力される画像デ
ータに基づいて、１対の配線４ａ及び４ｂのうち一方を
接地電極に接続すると共に、他方を浮遊状態とする。同
様に、クロック信号用Ｖ−Ｉ変換回路９が、クロック信
号に基づいて、１対の配線５ａ及び５ｂのうち一方を接
地電極に接続すると共に、他方を浮遊状態とする。
【００９２】画像データ用Ｉ−Ｖ変換回路２１において
は、トランジスタＱｎ８のソースが常に接地電極ＧＮＤ
３に接続されるように、スイッチＳ１が固定されてい
る。そして、前述の第１の実施例と同様な動作により、
配線４ａ及び４ｂのうち接地電極に接続されている配線
に電流を流す。これにより、電圧信号である画像データ
を相補の１対の電流信号に変換して受信すると共に、こ
の電流信号を再び電圧信号に変換して画像データを再生
成する。同様に、クロック信号用Ｉ−Ｖ変換回路２２が
クロック信号を受信して再生成する。
【００９３】このとき、図１１に示すように、画像デー
タ及びクロック信号の周波数は、伝送される画像データ
の量により変動し、例えば減色モードのときは周波数が
低減する。図１２に示すように、伝送される電流信号の
周波数が低ければ、この電流信号を伝送するために必要
な定電流値は低くなる。本実施例においては、表示モー
ドが減色モード等の画像データ量が少ないモードである
ときは、レシーバ制御信号により、画像データ用Ｉ−Ｖ
変換回路２１及びクロック信号用Ｉ−Ｖ変換回路２２の
定電流値を低減する。例えば、画像データ用Ｉ−Ｖ変換
回路２１において、レシーバ制御信号がバイアス端子Ｔ
２を介して、電流検出部２７に入力される。これによ
り、画像データ用Ｉ−Ｖ変換回路２１の定電流値を調節
することができる。以後の工程は、前述の第１の実施例
と同じである。
【００９４】本実施例においては、タイミングコントロ
ール回路７ｃが画像データ量に応じて画像データ及びク
ロック信号の周波数を調節し、この周波数に基づいて、
画像データ用Ｉ−Ｖ変換回路２１及びクロック信号用Ｉ
−Ｖ変換回路２２がその定電流値を調節することによ
り、画像データ量が少ない場合には、定電流値を低くす
ることができる。これにより、消費電力を低減すること
ができる。
【００９５】なお、本実施例においては、前述の第３の
実施例に示すように、画像データを符号化することによ
り、画像データ量の低減を図ってもよい。
【００９６】次に、本発明の第５の実施例について説明
する。図１３は、本実施例に係る液晶表示装置を示すブ
ロック図である。図１３に示すように、本実施例は１台
の液晶表示装置内に複数のソースドライバ２ｄが設けら
れている場合の例である。本出願人は、複数の受信機を
効率的に駆動する技術として、受信機間で順次駆動信号
を伝送する技術を開発し、特開２００２−０２６２３１
号公報において開示した。本実施例は、この技術と本発
明とを組み合わせた例である。本実施例に係る液晶表示
装置においては、１個の表示コントローラ１、複数のソ
ースドライバ２ｄ及び１個の液晶パネル３が設けられて
いる。なお、表示コントローラ１とソースドライバ２ｄ
との間には、配線４ａ、４ｂ、５ａ、５ｂ、１１が設け
られているが、図１３においては、配線４ａ及び１１の
みを示し、配線４ｂ、５ａ、５ｂは図示が省略されてい
る。配線４ｂ、５ａ、５ｂの配設位置は配線４ａと同様
である。各ソースドライバ２ｄは、液晶パネル３の一部
の列の画素を駆動し、画像を表示するものである。そし
て、表示コントローラ１は、画像データ、クロック信号
及びレシーバ制御信号を、複数のソースドライバ２ｄに
対して並列に出力している。また、表示コントローラ１
は、シフトレジスト２３（図１参照）の動作を開始させ
る信号ＳＴＨを、表示コントローラ１に最も近い位置に
配置されているソースドライバ２ｄのみに対して出力す
る。そして、信号ＳＴＨが入力されたソースドライバ２
ｄは、このソースドライバ２ｄの隣に配置されたソース
ドライバ２ｄに対して信号ＳＴＨを出力するようになっ
ている。このようにして、全てのソースドライバ２ｄに
おいて、順次信号ＳＴＨが入力されるようになってい
る。本実施例に係る液晶表示装置の上記以外の構成は、
前述の第１の実施例に係る液晶表示装置の構成と同様で
ある。
【００９７】次に、本実施例に係る液晶表示装置の駆動
方法について説明する。前述の第１の実施例と同様な方
法により、表示コントローラ１が画像データに基づい
て、配線４ａ及び４ｂの一方を浮遊状態にすると共に、
他方を接地電極に接続する。また、クロック信号に基づ
いて、配線５ａ及び５ｂの一方を浮遊状態にすると共
に、他方を接地電極に接続する。これにより、表示コン
トローラ１は、全てのソースドライバ２ｄに対して、同
時に画像データ及びクロック信号を出力する。
【００９８】また、表示コントローラ１は、信号ＳＴＨ
を１のソースドライバ２ｄに対して出力する。そうする
と、この信号ＳＴＨが入力されたソースドライバ２ｄは
動作を開始し、入力された画像データに基づいて液晶パ
ネル３の所定の列に画像を表示する。このとき、他のソ
ースドライバ２ｄは停止状態にあり、画像データが入力
されても液晶パネル３を駆動することがない。
【００９９】そして、この１のソースドライバ２ｄに必
要な画像データがすべて入力されると、このソースドラ
イバ２ｄは隣に配置された他の１のソースドライバ２ｄ
に対して信号ＳＴＨを出力し、それ自身は動作を停止す
る。これにより、新たに信号ＳＴＨが入力されたソース
ドライバ２ｄが動作を開始し、画像データに基づいて液
晶パネル３を駆動する。そして、更に隣のソースドライ
バ２ｄに対して信号ＳＴＨを出力し、自分自身は動作を
停止する。このようにして、全てのソースドライバ２ｄ
が順次１ずつ動作し、液晶パネル３を駆動する。これに
より、液晶パネル３全体として画像が表示される。本実
施例における上記以外の動作は、前述の第１の実施例と
同様である。
【０１００】本実施例においては、複数のソースドライ
バが設けられている場合においても、同じ画像データが
複数のソースドライバに取り込まれることなく、正しい
画像を表示することができる。本実施例における上記以
外の効果は、前述の第１の実施例の効果と同様である。
【０１０１】次に、本発明の第６の実施例について説明
する。図１４は本実施例に係るプラズマディスプレイパ
ネル（ＰＤＰ）を示すブロック図である。本実施例は、
本発明をＰＤＰに適用した例である。
【０１０２】図１４に示すように、本実施例に係るＰＤ
Ｐにおいては、映像信号処理回路５１、データドライバ
５２及びパネル５３が設けられている。また、映像信号
処理回路５１とデータドライバ５２との間には、１対の
配線５４ａ及び５４ｂが設けられている。映像信号処理
回路５１においては、逆ガンマ処理ブロック３２、誤差
拡散又はディザブロック３３、平均輝度レベル計算ブロ
ック３４、ＳＦコーディングブロック３５、フレームメ
モリ３６、駆動制御ブロック３７及びＶ−Ｉ変換回路４
３が設けられている。また、データドライバ５２におい
ては、Ｉ−Ｖ変換回路４４及び内部回路４５が設けられ
ている。Ｖ−Ｉ変換回路４３は配線５４ａ及び５４ｂの
一端に接続されており、Ｉ−Ｖ変換回路４４は配線５４
ａ及び５４ｂの他端に接続されている。Ｖ−Ｉ変換回路
４３の構成は、前述の第１の実施例における画像データ
用Ｖ−Ｉ変換回路８（図２参照）と同様であり、Ｉ−Ｖ
変換回路４４の構成は、前述の第１の実施例における画
像データ用Ｉ−Ｖ変換回路２１（図３参照）と同様であ
る。更に、駆動制御ブロック３７の出力信号がパネル５
３に入力するようになっている。
【０１０３】次に、本実施例に係るＰＤＰの駆動方法に
ついて説明する。先ず、図１４に示すように、ＴＶ映
像、ＰＣ画面等の映像信号である画像データ３１が逆ガ
ンマ処理ブロック３２に入力される。逆ガンマ処理ブロ
ック３２は、この映像信号の階調解像度を高める。例え
ば、映像信号はＲ、Ｂ、Ｇが夫々８ビットの階調を持つ
信号として逆ガンマ処理ブロック３２に入力され、逆ガ
ンマ処理ブロック３２がこの映像信号をｙ＝ｘ２．２の
形に非線形変換する。このとき、入力階調精度と出力階
調精度とが同じである場合、階調値が小さい入力映像、
例えば、階調値０、２、５等は全て０となり、階調の違
いを表現できず、階調劣化が起こる。この階調劣化を防
止するために、逆ガンマ処理ブロック３２の出力は１０
ビットとすることが一般的である。逆ガンマ処理ブロッ
ク３２はその出力信号（１０ビット）を、誤差拡散又は
ディザブロック３３に対して出力する。誤差拡散又はデ
ィザブロック３３は、例えば、入力された映像信号の階
調解像度１０ビットのうち、下位２ビットを空間拡散さ
せ、８ビットの信号として出力する。逆ガンマ処理及び
誤差拡散又はディザ処理が施された映像信号は、平均輝
度レベル計算ブロック３４に入力され、平均輝度レベル
計算ブロック３４が映像の平均輝度レベル（Average Pi
cture Level：ＡＰＬ）値３８を計算し、駆動制御ブロ
ック３７及びＳＦコーディングブロック３５に対して出
力する。
【０１０４】駆動制御ブロック３７は、このＡＰＬ値８
を映像の輝度を決定する維持パルス数に変換し、維持パ
ルス出力４１としてパネル５３に対して出力する。ま
た、サブフィールド（ＳＦ）コーディングブロック３５
が、パネル５３において階調表現を行うため、映像信号
をＳＦコーディングデータに変換して、フレームメモリ
３６に対して出力する。一般的には、８ビットの映像信
号を１２個のＳＦデータに変換する。フレームメモリ３
６は、この１２個のＳＦデータを映像信号出力４２に変
換し、Ｖ−Ｉ変換回路４３に対して出力する。Ｖ−Ｉ変
換回路４３は、２値の電圧信号である映像信号出力４２
に基づいて、１対の配線５４ａ及び５４ｂのうち、一方
を接地電極（図示せず）に接続し、他方を浮遊状態とす
る。
【０１０５】データドライバ５２のＩ−Ｖ変換回路４４
は、１対の配線５４ａ及び５４ｂのうち接地電極に接続
されている配線に電流を流す。これにより、Ｉ−Ｖ変換
回路４４は映像信号出力４２を１対の相補的な電流信号
に変換して受信し、この電流信号を電圧信号に変換して
映像信号出力４２を再生成する。また、映像信号出力４
２が伝送されていないときは、電流信号を停止する。そ
して、Ｉ−Ｖ変換回路４４は、再生成された映像信号出
力４２を内部回路４５に対して出力する。
【０１０６】次に、内部回路４５が映像信号出力４２の
転送タイミング及び転送速度を調整してパネル５３のデ
ータドライバ（図示せず）に対して転送する。これによ
り、パネル５３は、映像信号出力４２に基づいて、パネ
ル５３の各表示セル（図示せず）において書込放電を発
生させて壁電荷の書込みを行い、各表示セルの発光／非
発光を決定する。一方、維持パルス出力４１はパネル５
３の維持ドライバ（図示せず）に転送され、各表示セル
における書込放電後の維持放電のパルス数を決定する。
通常、パルス間隔は一定であるため、各ＳＦ（サブフィ
ールド）のパルス数は各ＳＦの発光時間に対応する。こ
れにより、各表示セルの輝度が制御される。このように
して、映像信号出力４２及び維持パルス出力４１によっ
て、パネル５３を駆動して映像を表示する。
【０１０７】本実施例においては、映像信号出力を映像
信号処理回路５１からデータドライバ５２に転送する部
分に、本発明の特徴であるＶ−Ｉ変換回路及びＩ−Ｖ変
換回路を使用している。これにより、高速データ転送を
実現することができると共に、消費電力の低減を図るこ
とができる。ＰＤＰは液晶表示装置と異なり、データ書
き込み時間は輝度に寄与しないため、書き込み不良を起
こさない範囲でデータ書き込みを高速化することができ
る。即ち、データ書き込み速度は、パネルへの書き込み
不良が起こるまで高速化することができ、データ書き込
み速度は、パネルの性能により決まる。但し、下位ＳＦ
においては多少の書き込み不良があっても目立たないた
め、ある程度書き込み不良を許容して、高速書き込みを
行うこともできる。
【０１０８】なお、ＰＤＰにおいては、液晶表示装置と
異なり、１ＳＦ毎にデータを転送する。従って、前述の
第３の実施例に示すような方法により、１ＳＦ分のデー
タ同士を比較して符号化し、データ量を低減することが
できる。特に、上位ＳＦのデータは、自然画においても
大きくは変化しないため、データ量の低減を効果的に行
うことができる。
【０１０９】また、ＰＤＰにおいては、書き込み時間
（転送時間）と発光時間とが別々に設定されている。従
って、転送時間以外の時間、即ち、維持期間及び予備放
電期間等においては、データの転送が行われない。従っ
て、これらの時間において、レシーバ（Ｉ−Ｖ変換回
路）を停止させることができるため、消費電力の低減効
果が大きい。
【０１１０】なお、ＰＤＰにおいては、通常、１のデー
タドライバが駆動する画素数は例えば２５６又は１９２
である。パネルの１ラインの画素数が６４０×３色であ
るとすると、１９２個の画素を駆動するデータドライバ
は１０個必要となる。従って、前述の第５の実施例に示
すような方法により、１０個のデータドライバに並行し
てデータを転送することが好ましい。
【０１１１】上述の第１乃至第６の実施例においては、
本発明を液晶表示装置又はＰＤＰに適用する例を示した
が、本発明はこれに限定されず、有機ＥＬ表示パネル
等、他のマトリクス型表示装置に適用することも可能で
ある。
【０１１２】
【発明の効果】以上詳述したように、本発明によれば、
表示装置において、表示コントローラとソースドライバ
との間で画像データを伝送するときには、画像データを
電流信号により伝送し、画像データを伝送しないときに
は電流を停止することにより、信号伝達の高速化及び消
費電力の低減を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る液晶表示装置を示
すブロック図である。
【図２】図１に示す液晶表示装置の画像データ用Ｖ−Ｉ
変換回路を示す回路図である。
【図３】図１に示す液晶表示装置の画像データ用Ｉ−Ｖ
変換回路を示す回路図である。
【図４】本実施例に係る液晶表示装置の駆動方法を示す
タイミングチャートである。
【図５】本実施例に係る液晶表示装置の画像データ用Ｖ
−Ｉ変換回路及び画像データ用Ｉ−Ｖ変換回路の動作を
示すタイミングチャートである。
【図６】本発明の第２の実施例に係る液晶表示装置を示
すブロック図である。
【図７】本実施例に係る液晶表示装置の駆動方法を示す
タイミングチャートである。
【図８】本発明の第３の実施例に係る液晶表示装置を示
すブロック図である。
【図９】本実施例に係る液晶表示装置の駆動方法を示す
タイミングチャートである。
【図１０】本発明の第４の実施例に係る液晶表示装置を
示すブロック図である。
【図１１】本実施例に係る液晶表示装置の駆動方法を示
すタイミングチャートである。
【図１２】横軸に伝送する電流信号の最大周波数ｆｍａ
ｘをとり、縦軸にこの最大周波数の電流信号を伝送する
のに必要な定電流値をとって、電流信号の最大周波数と
必要電流との関係を示すグラフ図である。
【図１３】本発明の第５の実施例に係る液晶表示装置を
示すブロック図である。
【図１４】本発明の第６の実施例に係るプラズマディス
プレイパネル（ＰＤＰ）を示すブロック図である。
【図１５】ＣＭＡＤＳを適用した従来の液晶表示装置を
示すブロック図である。
【符号の説明】
１、１ａ、１ｂ、１ｃ；表示コントローラ ２、２ａ、２ｄ；ソースドライバ ３；液晶パネル ４ａ、４ｂ、５ａ、５ｂ、１１；配線 ６；表示データメモリ ７、７ａ、７ｂ、７ｃ；タイミングコントロール回路 ８；画像データ用Ｖ−Ｉ変換回路 ９；クロック信号用Ｖ−Ｉ変換回路 １０；モードレジスタ １２；データ比較回路 ２１；画像データ用Ｉ−Ｖ変換回路 ２２；クロック信号用Ｉ−Ｖ変換回路 ２３；シフトレジスタ ２４；データラッチ回路 ２５；階調選択回路 ２６；出力回路 ２７；電流検出部 ２８；電位制御部 ２９；ＲＳラッチ回路 ３０；ＣＬＫ停止検出回路 ３１；画像データ ３２；逆ガンマ処理ブロック ３３；誤差拡散又はディザブロック ３４；平均輝度レベル計算ブロック ３５；ＳＦコーディングブロック ３６；フレームメモリ ３７；駆動制御ブロック ３８；平均輝度レベル（Average Picture Level：ＡＰ
Ｌ）値 ４１；維持パルス出力 ４２；映像信号出力 ４３；Ｖ−Ｉ変換回路 ４４；Ｉ−Ｖ変換回路 ４５；内部回路 ５１；映像信号処理回路 ５２；データドライバ ５３；パネル ５４ａ、５４ｂ；配線 １０１；表示コントローラ １０２；ソースドライバ １０３；液晶パネル １０４ａ、１０４ｂ、１０５ａ、１０５ｂ；配線 １０６；表示データメモリ １０７；タイミングコントロール回路 １０８；画像データ用Ｖ−Ｉ変換回路 １０９；クロック信号用Ｖ−Ｉ変換回路 １２１；画像データ用Ｉ−Ｖ変換回路 １２２；クロック信号用Ｉ−Ｖ変換回路 １２３；シフトレジスタ １２４；データラッチ回路 １２５；階調選択回路 １２６；出力回路 ＧＮＤ１、ＧＮＤ２、ＧＮＤ３；接地電極 ＩＮＶ１、ＩＮＶ２、ＩＮＶ３；インバータ ＮＡＮＤ１、ＮＡＮＤ２；ＮＡＮＤゲート Ｎａ、Ｎｂ、Ｎｃ、Ｎｄ；ノード Ｑｎ１〜Ｑｎ１０；Ｎチャネル型ＭＯＳトランジスタ Ｑｐ１〜Ｑｐ８；Ｐチャネル型ＭＯＳトランジスタ Ｓ１；スイッチ ＳＴＨ；信号 Ｔ１、Ｔ３、Ｔ４、Ｔ５；入力端子 Ｔ２；バイアス端子 Ｔ６；出力端子 ＶＤＤ１、ＶＤＤ２；電源電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０２Ｆ 1/133 ５５０ Ｇ０２Ｆ 1/133 ５５０ Ｇ０９Ｇ 3/36 Ｇ０９Ｇ 3/36 Ｈ０４Ｎ 5/66 Ｈ０４Ｎ 5/66 Ａ Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ (72)発明者 田島 章光 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 山口 雅之 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 久米田 誠之 神奈川県川崎市中原区小杉町一丁目403番 53 エヌイーシーマイクロシステム株式会 社内 Ｆターム(参考） 2H093 NC16 NC22 NC24 NC26 NC28 NC34 ND07 ND34 ND39 3K007 AB05 BA06 DB03 GA04 5C006 AF45 AF68 BB11 BC12 BF03 BF04 BF14 BF26 BF27 FA13 FA37 FA47 5C058 AA05 BA01 BA04 BA25 BA26 BB25 5C080 AA05 AA06 AA10 BB05 DD26 DD30 JJ02 JJ03 JJ04 JJ05

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 １対又は複数対の画像データ用配線と、
    前記画像データ用配線の一端に接続され、画像データに
    基づいて前記画像データ用配線の各対のいずれか一方を
    基準電位端子に接続し他方を浮遊状態とすることにより
    前記画像データを出力する表示コントローラと、前記画
    像データ用配線の他端に接続され、前記表示コントロー
    ラが画像データ出力中のときは前記１対又は複数対の画
    像データ用配線のうち前記基準電位端子に接続された配
    線に電流を流すことにより前記画像データに基づいた１
    対又は複数対の相補の電流信号を生成しこの電流信号に
    基づいて駆動信号を生成し、前記表示コントローラが画
    像データ出力停止中のときは前記画像データ用配線のい
    ずれの配線にも電流を流さないソースドライバと、前記
    駆動信号に基づいて画像を表示する表示パネルと、を有
    することを特徴とする表示装置。
  2. 【請求項２】 １対のクロック信号用配線を有し、前記
    表示コントローラは前記クロック信号用配線の一端に接
    続され、クロック信号に基づいて前記１対のクロック信
    号用配線のいずれか一方を基準電位端子に接続し他方を
    浮遊状態とすることにより前記クロック信号を出力し、
    前記ソースドライバは前記クロック信号用配線の他端に
    接続され、前記表示コントローラがクロック信号出力中
    のときは前記１対のクロック信号用配線のうち前記基準
    電位端子に接続された配線に電流を流すことにより前記
    クロック信号に基づいた１対の相補の電流信号を生成
    し、前記表示コントローラがクロック信号停止中のとき
    は前記クロック信号用配線のいずれの配線にも電流を流
    さないことを特徴とする請求項１に記載の表示装置。
  3. 【請求項３】 前記表示コントローラは、前記表示コン
    トローラが画像データ出力中か画像データ出力停止中か
    を示すレシーバ制御信号を出力するタイミングコントロ
    ール回路と、前記タイミングコントロール回路から出力
    された画像データに基づいて前記画像データ用配線の各
    対のいずれか一方を基準電位端子に接続し他方を浮遊状
    態とする画像データスイッチング回路と、を有し、前記
    ソースドライバは、前記レシーバ制御信号が画像データ
    出力中を示す場合には前記１対又は複数対の画像データ
    用配線のうち前記基準電位端子に接続された配線に電流
    を流すことにより前記画像データに基づいた１対又は複
    数対の相補の電流信号を生成しこの電流信号に基づいて
    前記画像データを再生成し、前記レシーバ制御信号が画
    像データ出力停止中であることを示す場合には前記基準
    電位端子に接続された画像データ用配線に電流を流すこ
    とを停止することを特徴とする請求項１又は２に記載の
    表示装置。
  4. 【請求項４】 前記ソースドライバは、前記１対のクロ
    ック信号用配線のうち前記基準電位端子に接続された配
    線に電流を流すことにより前記クロック信号に基づいた
    １対の相補の電流信号を生成しこの電流信号に基づいて
    前記クロック信号を再生成するクロック信号変換回路
    と、このクロック信号変換回路が前記クロック信号に基
    づいた電流信号を生成しているか否かを検出するクロッ
    ク信号停止検出回路と、を有し、前記検出結果によって
    前記表示コントローラがクロック信号出力中かクロック
    信号出力停止中かを判断することを特徴とする請求項２
    に記載の表示装置。
  5. 【請求項５】 前記表示コントローラは、所定量の前記
    画像データを読み込みこの画像データを順次出力するタ
    イミングコントロール回路と、このタイミングコントロ
    ール回路が１駆動タイミング前に読み込んだ所定量の画
    像データと現在読み込む所定量の画像データとを比較し
    てその結果を前記タイミングコントロール回路に対して
    出力するデータ比較回路と、前記タイミングコントロー
    ル回路から出力された画像データに基づいて前記画像デ
    ータ用配線の各対のいずれか一方を基準電位端子に接続
    し他方を浮遊状態とする画像データスイッチング回路
    と、を有し、前記タイミングコントロール回路は前記デ
    ータ比較回路の比較結果に基づいて画像データ出力中か
    画像データ出力停止中かを示すレシーバ制御信号を出力
    し、前記ソースドライバは、前記レシーバ制御信号が画
    像データ出力中を示す場合には前記１対又は複数対の画
    像データ用配線のうち前記基準電位端子に接続された配
    線に電流を流すことにより前記画像データに基づいた１
    対又は複数対の相補の電流信号を生成しこの電流信号に
    基づいて前記画像データを再生成し、前記レシーバ制御
    信号が画像データ出力停止中であることを示す場合には
    前記基準電位端子に接続された画像データ用配線に電流
    を流すことを停止することを特徴とする請求項１又は２
    に記載の表示装置。
  6. 【請求項６】 前記データ比較回路が前記タイミングコ
    ントロール回路に１駆動タイミング前に読み込まれた所
    定量の画像データが現在読み込まれる所定量画像データ
    と等しいと判断した場合に、前記ソースドライバが１駆
    動タイミング前に出力した駆動信号と同じ信号を出力す
    ることを特徴とする請求項５に記載の表示装置。
  7. 【請求項７】 前記データ比較回路が前記タイミングコ
    ントロール回路に１駆動タイミング前に読み込まれた所
    定量の画像データが現在読み込まれる所定量の画像デー
    タを反転したデータと等しいと判断した場合に、前記ソ
    ースドライバが１駆動タイミング前に出力した駆動信号
    を反転した信号を出力することを特徴とする請求項５に
    記載の表示装置。
  8. 【請求項８】 画像データ用配線と、この画像データ用
    配線の一端に接続された表示コントローラと、前記画像
    データ用配線の他端に接続され前記画像データ用配線に
    送出される画像データに基づいて駆動信号を生成するソ
    ースドライバと、前記駆動信号に基づいて画像を表示す
    る表示パネルと、を有し、前記表示コントローラは、画
    像の表示モードに応じて前記画像データの周波数を調整
    することを特徴とする表示装置。
  9. 【請求項９】 前記表示コントローラは、画像の表示モ
    ードに応じて制御信号を出力するモードレジスタと、前
    記画像データを前記制御信号に基づいて調整された周波
    数で順次出力すると共に前記画像の表示モードを示すレ
    シーバ制御信号を出力するタイミングコントロール回路
    と、を有し、前記ソースドライバは、前記レシーバ制御
    信号が示す前記画像の表示モードに基づいて駆動信号を
    生成することを特徴とする請求項８に記載の表示装置。
  10. 【請求項１０】 前記画像データ用配線は１対又は複数
    対設けられており、前記表示コントローラは、画像デー
    タに基づいて前記画像データ用配線の各対のいずれか一
    方を基準電位端子に接続し他方を浮遊状態とする画像デ
    ータスイッチングコントロール回路を有し、前記ソース
    ドライバは前記画像データ用配線のうち前記基準電位端
    子に接続された配線に電流を流すことにより前記画像デ
    ータに基づいた１対又は複数対の相補の電流信号を生成
    し、これらの電流信号に基づいて駆動信号を生成し、前
    記レシーバ制御信号が示す前記画像の表示モードに応じ
    て前記画像データ用配線に流す電流の大きさを制御する
    ものであることを特徴とする請求項８又は９に記載の表
    示装置。
  11. 【請求項１１】 前記表示パネルが液晶表示パネル、プ
    ラズマディスプレイパネル又は有機ＥＬ表示パネルであ
    ることを特徴とする請求項１乃至１０のいずれか１項に
    記載の表示装置。
  12. 【請求項１２】 前記基準電位端子が接地端子であるこ
    とを特徴とする請求項１乃至１１のいずれか１項に記載
    の表示装置。
  13. 【請求項１３】 画像データに基づいて１対又は複数対
    の画像データ用配線の各対のいずれか一方を基準電位端
    子に接続して電流を流すと共に他方を浮遊状態とするこ
    とにより前記画像データに基づいた１対又は複数対の相
    補の電流信号を生成するか、又は、前記画像データ用配
    線のいずれの配線にも電流を流さない工程と、前記電流
    信号に基づいて駆動信号を生成する工程と、この駆動信
    号に基づいて画像を表示する工程と、を有することを特
    徴とする表示装置の駆動方法。
  14. 【請求項１４】 クロック信号に基づいて１対のクロッ
    ク信号用配線のいずれか一方を基準電位端子に接続して
    電流を流すと共に他方を浮遊状態とすることにより前記
    クロック信号に基づいた１対の相補の電流信号を生成
    し、画像データに基づいて１対又は複数対の画像データ
    用配線の各対のいずれか一方を基準電位端子に接続して
    電流を流すと共に他方を浮遊状態とすることにより前記
    画像データに基づいた１対又は複数対の相補の電流信号
    を生成するか、又は、前記クロック信号用配線及び画像
    データ用配線のいずれの配線にも電流を流さない工程
    と、前記電流信号に基づいて駆動信号を生成する工程
    と、この駆動信号に基づいて画像を表示する工程と、を
    有することを特徴とする表示装置の駆動方法。
JP2002127484A 2002-04-26 2002-04-26 表示装置 Expired - Fee Related JP4092132B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002127484A JP4092132B2 (ja) 2002-04-26 2002-04-26 表示装置
KR10-2003-0026250A KR100538416B1 (ko) 2002-04-26 2003-04-25 표시 장치 및 그 구동 방법
TW092109854A TW586097B (en) 2002-04-26 2003-04-25 Display device and driving method of the same
US10/422,774 US7119782B2 (en) 2002-04-26 2003-04-25 Display device and driving method of the same
CNB031286240A CN1255775C (zh) 2002-04-26 2003-04-28 显示装置及其驱动方法
US11/438,313 US20060208997A1 (en) 2002-04-26 2006-05-23 Display device and driving method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002127484A JP4092132B2 (ja) 2002-04-26 2002-04-26 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007280555A Division JP4700040B2 (ja) 2007-10-29 2007-10-29 表示装置

Publications (2)

Publication Number Publication Date
JP2003323147A true JP2003323147A (ja) 2003-11-14
JP4092132B2 JP4092132B2 (ja) 2008-05-28

Family

ID=29243839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002127484A Expired - Fee Related JP4092132B2 (ja) 2002-04-26 2002-04-26 表示装置

Country Status (5)

Country Link
US (2) US7119782B2 (ja)
JP (1) JP4092132B2 (ja)
KR (1) KR100538416B1 (ja)
CN (1) CN1255775C (ja)
TW (1) TW586097B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005321771A (ja) * 2004-05-06 2005-11-17 Samsung Electronics Co Ltd コラムドライバ及びこれを有する平板表示装置
JP2006251810A (ja) * 2005-03-11 2006-09-21 Himax Optelectronics Corp チップオンガラスの液晶ディスプレイの節電方法
JP2007041591A (ja) * 2005-08-03 2007-02-15 Samsung Electronics Co Ltd 表示装置
KR100724026B1 (ko) * 2004-10-04 2007-06-04 세이코 엡슨 가부시키가이샤 소스 드라이버, 전기 광학 장치 및 전자 기기
JP2008170749A (ja) * 2007-01-12 2008-07-24 Semiconductor Energy Lab Co Ltd 表示装置
US8054303B2 (en) 2007-01-25 2011-11-08 Renesas Electronics Corporation Transmitter and receiver capable of reducing current consumption and signal lines for data transfer
JP2013527936A (ja) * 2010-04-22 2013-07-04 北京京東方光電科技有限公司 ガラスチップ型液晶ディスプレイ

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005049418A (ja) * 2003-07-30 2005-02-24 Hitachi Displays Ltd 液晶表示装置及びその最適階調電圧設定装置
CN100336098C (zh) * 2004-04-29 2007-09-05 友达光电股份有限公司 液晶显示器信号传输装置
US8847861B2 (en) * 2005-05-20 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device, method for driving the same, and electronic device
KR101169052B1 (ko) * 2005-06-30 2012-07-27 엘지디스플레이 주식회사 액정표시장치의 아날로그 샘플링 장치
KR100726633B1 (ko) * 2005-07-28 2007-06-12 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
JP2007171592A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Ind Co Ltd 表示駆動装置、表示信号転送装置、および表示装置
TW200845772A (en) * 2007-05-09 2008-11-16 Denmos Technology Inc Source driver and Gamma correction method thereof
JP5206276B2 (ja) * 2008-02-01 2013-06-12 ソニー株式会社 階調変換装置、階調変換方法、及び、プログラム
JP5253964B2 (ja) 2008-05-29 2013-07-31 ルネサスエレクトロニクス株式会社 固体撮像装置
TWI420477B (zh) * 2009-03-20 2013-12-21 Realtek Semiconductor Corp 差動信號輸出裝置
US8564522B2 (en) 2010-03-31 2013-10-22 Apple Inc. Reduced-power communications within an electronic display
KR101688599B1 (ko) 2010-06-01 2016-12-23 삼성전자 주식회사 모드전환방법, 상기 모드전환방법이 적용되는 디스플레이구동ｉｃ 및 영상신호처리시스템
JP5737893B2 (ja) * 2010-09-27 2015-06-17 株式会社ジャパンディスプレイ 駆動回路及び画像表示装置
US9652194B2 (en) 2012-02-29 2017-05-16 Apple Inc. Cable with video processing capability
KR102082794B1 (ko) 2012-06-29 2020-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법, 및 표시 장치
US9171514B2 (en) * 2012-09-03 2015-10-27 Samsung Electronics Co., Ltd. Source driver, method thereof, and apparatuses having the same
TWI485693B (zh) * 2013-06-17 2015-05-21 Novatek Microelectronics Corp 源極驅動器
WO2022236715A1 (zh) * 2021-05-11 2022-11-17 京东方科技集团股份有限公司 虚拟图像显示***及其数据处理方法和显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09218670A (ja) 1996-02-14 1997-08-19 Fujitsu Ltd 表示モード判別機能付き表示装置および表示モード判別方法
KR100263167B1 (ko) * 1997-11-21 2000-08-01 윤종용 엘씨디 모니터의 해상도 변환장치
JP3660126B2 (ja) * 1998-05-18 2005-06-15 株式会社ルネサステクノロジ データ転送回路及び液晶表示装置
JP2001053598A (ja) 1999-08-16 2001-02-23 Nec Corp インターフェイス回路、該インターフェイス回路を備えた電子機器及び通信システム
JP4190706B2 (ja) 2000-07-03 2008-12-03 Ｎｅｃエレクトロニクス株式会社 半導体装置
EP1434194A4 (en) * 2001-08-28 2007-08-01 Hunet Inc CONTROLLER FOR THIN FILM TRANSISTOR DISPLAY
US7142200B2 (en) * 2002-05-22 2006-11-28 Hitachi Displays, Ltd. Display device and driving method thereof
JP2005049418A (ja) * 2003-07-30 2005-02-24 Hitachi Displays Ltd 液晶表示装置及びその最適階調電圧設定装置
US7057359B2 (en) * 2003-10-28 2006-06-06 Au Optronics Corporation Method and apparatus for controlling driving current of illumination source in a display system

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005321771A (ja) * 2004-05-06 2005-11-17 Samsung Electronics Co Ltd コラムドライバ及びこれを有する平板表示装置
KR100724026B1 (ko) * 2004-10-04 2007-06-04 세이코 엡슨 가부시키가이샤 소스 드라이버, 전기 광학 장치 및 전자 기기
JP2006251810A (ja) * 2005-03-11 2006-09-21 Himax Optelectronics Corp チップオンガラスの液晶ディスプレイの節電方法
JP2007041591A (ja) * 2005-08-03 2007-02-15 Samsung Electronics Co Ltd 表示装置
JP2008170749A (ja) * 2007-01-12 2008-07-24 Semiconductor Energy Lab Co Ltd 表示装置
US8643583B2 (en) 2007-01-12 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Display device
US9171492B2 (en) 2007-01-12 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Display device
US9734802B2 (en) 2007-01-12 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Display device
US8054303B2 (en) 2007-01-25 2011-11-08 Renesas Electronics Corporation Transmitter and receiver capable of reducing current consumption and signal lines for data transfer
JP2013527936A (ja) * 2010-04-22 2013-07-04 北京京東方光電科技有限公司 ガラスチップ型液晶ディスプレイ

Also Published As

Publication number Publication date
KR100538416B1 (ko) 2005-12-22
US7119782B2 (en) 2006-10-10
TW200307229A (en) 2003-12-01
US20060208997A1 (en) 2006-09-21
CN1255775C (zh) 2006-05-10
KR20030084752A (ko) 2003-11-01
US20030201965A1 (en) 2003-10-30
JP4092132B2 (ja) 2008-05-28
CN1453760A (zh) 2003-11-05
TW586097B (en) 2004-05-01

Similar Documents

Publication Publication Date Title
JP4092132B2 (ja) 表示装置
US8314763B2 (en) Display device transferring data signal with clock
US8031154B2 (en) Display device
US7050032B2 (en) Ram-incorporated driver, and display unit and electronic equipment using the same
KR102049228B1 (ko) 전력 소모를 줄일 수 있는 전하 공유 방법과 상기 방법을 수행할 수 있는 장치들
JP3718607B2 (ja) 液晶表示装置及び映像信号線駆動装置
US8730227B2 (en) Driving device, liquid crystal display having the same, and method of driving the liquid crystal display
TWI408634B (zh) 液晶顯示面板基礎顯示中動態選定圖框速率轉換或圖素過度驅動
US7961167B2 (en) Display device having first and second vertical drive circuits
CN101004886A (zh) 显示装置的驱动方法
CN110444153B (zh) 伽马电压产生电路和包括其的显示驱动装置
JP2009009123A (ja) ガンマ制御を有するビデオディスプレイドライバ
KR20040105515A (ko) 액정 표시 장치와 이의 구동 장치 및 방법
JP5069389B2 (ja) 平板ディスプレイ装置
CN110322821B (zh) 源极驱动器和包括源极驱动器的显示驱动器
JP2016057433A (ja) ドライバ回路
US20100259523A1 (en) Source driver
US20120162052A1 (en) Electro-luminescence pixel, panel with the pixel, and device and method for driving the panel
CN110570803A (zh) 一种增加有效显示位数的***
JP4700040B2 (ja) 表示装置
US7570256B2 (en) Apparatus and method for transmitting data of image display device
US11532262B2 (en) Display panel driver, source driver, and display device including the source driver
CN114913829B (zh) 数据驱动电路、显示模组和显示装置
KR20080057456A (ko) 표시장치용 타이밍컨트롤러와 이를 이용한 영상데이터송수신방법
CN116543695A (zh) 显示面板的集成电路及图形数据处理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050209

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060222

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080303

R150 Certificate of patent or registration of utility model

Ref document number: 4092132

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140307

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees