KR100537704B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR100537704B1
KR100537704B1 KR10-2003-0047174A KR20030047174A KR100537704B1 KR 100537704 B1 KR100537704 B1 KR 100537704B1 KR 20030047174 A KR20030047174 A KR 20030047174A KR 100537704 B1 KR100537704 B1 KR 100537704B1
Authority
KR
South Korea
Prior art keywords
imaging
unit
signal
display
pixel
Prior art date
Application number
KR10-2003-0047174A
Other languages
English (en)
Other versions
KR20040007329A (ko
Inventor
나까무라다까시
하야시히로따까
요시다마사히로
모따이도모노부
Original Assignee
도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002204511A external-priority patent/JP4382330B2/ja
Priority claimed from JP2002204559A external-priority patent/JP4145587B2/ja
Priority claimed from JP2002218687A external-priority patent/JP4008777B2/ja
Priority claimed from JP2002313255A external-priority patent/JP2004153327A/ja
Priority claimed from JP2002313309A external-priority patent/JP2004151155A/ja
Priority claimed from JP2002313273A external-priority patent/JP4035424B2/ja
Priority claimed from JP2002381775A external-priority patent/JP4303954B2/ja
Application filed by 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 filed Critical 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드
Publication of KR20040007329A publication Critical patent/KR20040007329A/ko
Application granted granted Critical
Publication of KR100537704B1 publication Critical patent/KR100537704B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G06F3/0421—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means by interrupting or reflecting a light beam, e.g. optical touch-screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/441—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by reading contiguous pixels from selected rows or columns of the array, e.g. interlaced scanning
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/145—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen
    • G09G2360/147—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen the originated light output being determined for each pixel
    • G09G2360/148—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen the originated light output being determined for each pixel the light being detected by light detection means within each pixel

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명에 따른 표시 장치는, 유리 기판과 반도체 기판으로 구성되고, 반도체 기판 상에는 표시 제어 및 화상 취득 제어를 행하는 로직 IC가 실장되어 있다. 로직 IC는 화소 어레이부에의 표시 제어를 행하는 표시 제어부와, 센서의 화상 취득 제어를 행하는 화상 취득 제어부와, 로직 IC 전체의 제어를 행하는 CPU와, CPU가 작업용으로 이용하는 메인 메모리를 포함한다. 촬상 조건을 바꿔 복수회 화상 취득을 행한 결과에 기초하여, 최종적인 취득 화상을 결정하기 때문에, 센서의 특성 변동이나 SRAM의 임계값 전압의 변동 등의 영향을 받지 않고 화상 취득을 행할 수 있어, 노이즈가 적고, 중간조까지 재현할 수 있는 취득 화상이 얻어진다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 화상 취득 기능을 가진 표시 장치에 관한 것이다.
액정 표시 장치는 신호선, 주사선 및 화소 TFT가 줄지어 배열된 어레이 기판과, 신호선 및 주사선을 구동하는 구동 회로를 구비하고 있다. 최근의 집적 회로 기술의 진보 발전에 의해, 구동 회로의 일부를 어레이 기판 상에 형성하는 프로세스 기술이 실용화되고 있다. 이에 의해, 액정 표시 장치 전체를 경박단소(輕薄短小)화할 수 있어, 휴대 전화나 노트형 컴퓨터 등의 각종 휴대 기기의 표시 장치로서 폭넓게 이용되고 있다.
그런데, 어레이 기판 상에, 화상 취득을 행하는 밀착형 에리어 센서를 배치한 화상 취득 기능을 가진 표시 장치가 제안되어 있다(예를 들면, 일본 특개2001-292276호 공보 및 일본 특개2001-339640호 공보 참조).
이러한 종류의 화상 취득 기능을 가진 종래의 표시 장치는, 센서에 접속된 캐패시터의 전하량을 센서에서의 수광량에 따라 변화시키도록 하여, 캐패시터의 양단 전압을 검출함으로써, 화상 취득을 행하고 있다.
그러나, 센서에 흐르는 전류는 미약하기 때문에, 그 전류에 의한 캐패시터의 양단 전압의 변화를 양호한 정밀도로 검출하는 것은 곤란하여, 측정 오차가 커진다. 이 때문에, 취득 화상에 노이즈가 나타나기 쉽게 된다.
또한, 캐패시터의 양단 전압을 검출하기 위해서, 캐패시터에 SRAM이나 버퍼 회로를 접속하는 경우, SRAM이나 버퍼 회로를 구성하는 트랜지스터의 임계값 전압의 초과 여부에 따라 「0」인지 「1」인지의 판정이 행해지지만, 트랜지스터의 임계값 전압에 변동이 있기 때문에, 「0」과 「1」의 판정 기준이 어긋날 우려가 있다. 또한, 센서에 흐르는 전류도 변동이 있기 때문에, 「0」과 「1」의 판정 기준이 어긋날 우려가 있다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 그 목적은 광 누설의 변동이나 트랜지스터 등의 전기적 특성의 변동의 영향을 받지 않고, 화상 취득을 행할 수 있는 표시 장치를 제공하는 데 있다.
본 발명에 따른 표시 장치는, 종횡으로 줄지어 배열되는 신호선 및 주사선의 각 교점 부근에 형성되는 표시 소자와, 상기 표시 소자의 각각에 대응하여 적어도 한 개씩 설치되고, 각각이 지정된 범위의 입사광을 수광하여 전기 신호로 변환하는 촬상부와, 상기 촬상부에서 변환된 전기 신호에 따른 전하를 축적하는 전하 축적부와, 복수의 촬상 조건의 각각에서의 상기 전하 축적부의 축적 전하에 기초하여, 상기 촬상부에서 촬상된 화상에 대응하는 디지털 화상 데이터를 생성하는 신호 처리부를 포함한다.
또한, 본 발명에 따른 표시 장치는, 종횡으로 줄지어 배열되는 신호선 및 주사선의 각 교점 부근에 형성되는 표시 소자와, 상기 표시 소자의 각각에 대응하여 적어도 1개씩 설치되고, 각각이 지정된 범위의 입사광을 수광하여 전기 신호로 변환하는 촬상부와, 상기 촬상부에서 변환된 전기 신호에 따른 전하를 축적하는 전하 축적부와, 상기 전하 축적부의 축적 전하에 따른 2치 데이터를 증폭하는 촬상 데이터 증폭부와, 상기 촬상 데이터 증폭부에서 증폭된 2치 데이터에 기초하여 촬상 대상의 평균 계조를 검출하는 평균 계조 검출부와, 상기 평균 계조 검출부의 검출 결과에 기초하여, 상기 촬상부에서 촬상을 행할 때의 상기 표시 소자의 표시 휘도를 설정하는 휘도 설정부와, 상기 촬상부의 촬상 시간을 복수로 전환 제어하는 촬상 시간 제어부와, 상기 휘도 설정부에서 설정된 표시 휘도로 설정된 상태에서, 상기 촬상 시간 제어부에서 전환 제어되는 개개의 촬상 시간에서의 상기 촬상부의 촬상 결과에 기초하여, 촬상 화상에 대응하는 디지털 화상 데이터를 생성하는 화상 데이터 생성 수단을 포함한다.
또한, 본 발명에 따른 표시 장치는, 종횡으로 줄지어 배열되는 신호선 및 주사선의 각 교점 부근에 형성되는 표시 소자와, 상기 표시 소자의 각각에 대응하여 적어도 1개씩 설치되고, 각각이 지정된 범위의 입사광을 수광하여 전기 신호로 변환하는 촬상부와, 상기 촬상부에서 변환된 전기 신호에 따른 전하를 축적하는 전하 축적부와, 상기 전하 축적부의 축적 전하에 따른 2치 데이터를 증폭하는 촬상 데이터 증폭부와, 상기 촬상부에서 촬상을 행하는 경우에 이용되는, 복수의 상기 표시 소자로 이루어지는 블록의 표시 형태를 나타내는 복수의 기준 패턴을 기억하는 기준 패턴 기억부와, 상기 촬상부의 촬상 결과에 근사한 기준 패턴을 상기 기준 패턴 기억부로부터 복수 종류 선택하는 기준 패턴 선택부와, 상기 기준 패턴 선택부에서 선택된 기준 패턴 각각의 명암을 반전시킨 기준 패턴을 상기 표시 소자로 표시시킨 상태에서, 상기 촬상부에서 반복 촬상을 행한 결과에 기초하여, 촬상 화상에 대응하는 디지털 화상을 생성하는 화상 데이터 생성 수단을 포함한다.
또한, 본 발명에 따른 표시 장치는, 종횡으로 줄지어 배열되는 신호선 및 주사선의 각 교점 부근에 형성되는 표시 소자와, 상기 표시 소자의 각각에 대응하여 적어도 한 개씩 설치되고, 각각이 지정된 범위의 입사광을 수광하여 전기 신호로 변환하는 촬상부와, 상기 촬상부에서 변환된 전기 신호에 따른 전하를 축적하는 전하 축적부와, 상기 전하 축적부에 축적된 전하에 따른 신호를 일시적으로 저장하는 촬상 결과 저장부와, 제어 신호선의 논리에 따라, 상기 촬상 결과 저장부에 저장된 신호를 출력하는지를 전환 제어하는 출력 전환 제어부를 포함하고, 상기 제어 신호선 중 적어도 일부는 상기 촬상 결과 저장부의 전원선과 상하로 중첩되도록 배치된다.
또한, 본 발명에 따른 표시 장치는, 종횡으로 줄지어 배열되는 신호선 및 주사선의 각 교점 부근에 형성되는 표시 소자와, 상기 표시 소자의 각각에 대응하여 적어도 한 개씩 설치되고, 각각이 지정된 범위의 입사광을 수광하여 전기 신호로 변환하는 촬상부와, 상기 촬상부에서 변환된 전기 신호에 따른 전하를 축적하는 전하 축적부와, 상기 전하 축적부에 축적된 전하에 따른 신호를 일시적으로 저장하는 촬상 결과 저장부와, 제어 신호선의 논리에 따라, 상기 촬상 결과 저장부에 저장된 신호를 출력하는지를 전환 제어하는 출력 전환 제어부를 포함하고, 상기 촬상 결과 저장부의 전원선의 저항은 상기 출력 전환 제어부의 출력선의 저항보다 낮게 설정된다.
또한, 본 발명에 따른 표시 장치는, 종횡으로 줄지어 배열되는 신호선 및 주사선의 각 교점 부근에 형성되는 표시 소자와, 상기 표시 소자의 각각에 대응하여 복수개씩 설치되고, 각각이 다른 범위의 입사광을 수광하여 수광량에 따른 전하를 축적하는 센서를 구비하고, 상기 센서는, 수광량에 따른 전기 신호를 출력하는 광전 전환부와, 상기 전기 신호에 따른 전하를 축적하는 전하 축적부와, 상기 전하 축적부에 초기 전하를 축적시키는지를 전환하는 초기화 제어부와, 상기 전하 축적부의 축적 전하에 따른 신호를 출력하는지를 전환하는 출력 제어부를 포함한다.
또한, 본 발명에 따른 표시 장치는 종횡으로 줄지어 배열되는 신호선 및 주사선의 각 교점 부근에 형성되는 표시 화면을 구성하는 표시 소자와, 상기 표시 화면 내에 설치되는 센서와, 상기 센서의 출력 신호를 A/D 변환하는 A/D 변환기를 구비하고, 상기 A/D 변환부는 상기 신호선 및 주사선과, 상기 표시 소자와, 상기 센서가 형성되는 절연 기판의 액연 부분에 형성된다.
또한, 본 발명에 따른 표시 장치는, 종횡으로 줄지어 배열되는 신호선 및 주사선의 각 교점 부근에 형성되는 표시 소자와, 상기 표시 소자의 각각에 대응하여 설치되는 센서와, 상기 센서에 의해 축적된 전하를 디지털 신호로 변환하는 A/D 변환기와, 상기 디지털 신호를 직렬 신호로 변환하여 출력하는 시프트 레지스터를 구비하고, 상기 시프트 레지스터는, m(m은 2 이상의 정수) 비트로 이루어지는 상기 디지털 신호를 제1 직렬 신호로 변환하여 출력하는 제1 시프트 레지스터와, n(n은 2 이상의 정수) 비트로 이루어지는 상기 디지털 신호를 제2 직렬 신호로 변환하여 출력하는 제2 시프트 레지스터와, 상기 제1 및 제2 직렬 신호 중 어느 한쪽을 선택하여 출력하는 직렬 신호 선택부를 포함한다.
또한, 본 발명에 따른 표시 장치는, 절연 기판 상에 종횡으로 줄지어 배열되는 신호선 및 주사선의 각 교점 부근에 형성되는 표시 소자와, 상기 표시 소자의 각각에 대응하여 상기 절연 기판 상에 형성되는 센서와, 상기 절연 기판 상에 형성되고, 상기 센서에 의해 축적된 전하를 복수 비트로 이루어지는 디지털 신호로 변환하는 A/D 변환기와, 상기 절연 기판 상에 형성되고, 상기 디지털 신호를 제1 직렬 신호로 변환하여 출력하는 복수의 시프트 레지스터와, 상기 절연 기판과는 다른 기판 상에 형성되고, 상기 복수의 제1 시프트 레지스터의 각각으로부터 출력된 복수의 제1 직렬 신호 중 어느 하나를 선택하여 출력하는 직렬 신호 선택부와, 상기 절연 기판과는 다른 기판 상에 형성되고, 상기 직렬 신호 선택부의 출력 신호를 상기 복수의 제1 직렬 신호에 대응하는 복수의 제2 직렬 신호로 변환하는 S/P 변환부를 구비한다.
〈실시예〉
이하, 본 발명에 따른 표시 장치에 대하여, 도면을 참조하여 구체적으로 설명한다.
도 1은 본 발명에 따른 표시 장치의 제1 실시예의 개략 구성도로, 화상 취득 기능을 갖고 있다. 도 1의 표시 장치는 유리 기판(31)과 반도체 기판(32)으로 구성되어 있다. 유리 기판(31) 상에는 신호선 및 주사선이 줄지어 배열되는 화소 어레이부(1)와, 신호선을 구동하는 신호선 구동 회로(2)와, 주사선을 구동하는 주사선 구동 회로(3)와, 화상을 취득하여 출력하는 검출 출력 회로(4)가 설치되어 있다. 이들 회로는, 예를 들면 폴리 실리콘 TFT로 형성되어 있다. 신호선 구동 회로(2)는 디지털 화소 데이터를 표시 소자의 구동에 적합한 아날로그 전압으로 변환하는 도시되지 않은 D/A 변환 회로를 포함한다. D/A 변환 회로는 공지의 구성으로 충분하다. 반도체 기판(32) 상에는 표시 제어 및 화상 취득 제어를 행하는 로직 IC(33)가 실장되어 있다. 유리 기판(31)과 반도체 기판(32)은, 예를 들면 FPC를 통하여 각종 신호의 송수신을 행한다.
도 2는 화소 어레이부(1)의 일부를 도시한 블록도이다. 도 2의 화소 어레이부(1)는 종횡으로 줄지어 배열되는 신호선 및 주사선의 각 교점 부근에 형성되는 화소 TFT(11)와, 화소 TFT(11)의 일단과 Cs선과의 사이에 접속되는 액정 용량 C1 및 보조 용량 C2와, 각 화소 TFT(11)마다 2개씩 설치되는 화상 취득용 센서(12a, 12b)를 포함한다. 센서(12a, 12b)는 도시되지 않은 전원선 및 제어선에 접속되어 있다.
도 2에서는 화상 취득의 해상도를 높이기 위해서 각 화소마다 2개의 센서(12a, 12b)를 설치하는 예를 나타내고 있지만, 센서의 수에 특별히 제한은 없다.
도 3은 도 2의 일부를 상세히 나타낸 회로도이다. 도 3에 도시한 바와 같이 센서(12a, 12b)는 각각 포토다이오드 D1, D2와 센서 전환용 트랜지스터 Q1, Q2를 포함한다. 포토다이오드 D1, D2는 수광한 광의 광량에 따른 전기 신호를 출력한다. 센서 전환용 트랜지스터 Q1, Q2는 1화소 내의 복수의 포토다이오드 D1, D2 중 어느 하나를 교대로 선택한다.
각 화소는 2개의 센서(12a, 12b)와, 동일 화소 내의 2개의 센서(12a, 12b)에서 공용되는 캐패시터 C3과, 캐패시터 C3의 축적 전하에 따른 2치 데이터를 검출선으로 출력하는 버퍼(BUF)(13)와, 버퍼(13)에의 기입 제어를 행하는 트랜지스터 Q3과, 버퍼(13) 및 캐패시터 C3을 초기화하는 리세트용 트랜지스터 Q4를 포함한다.
버퍼(13)는 스태틱 RAM(SRAM)으로 구성되어, 예를 들면 도 4에 도시한 바와 같이 직렬 접속된 2개의 인버터 IV1, IV2와, 후단의 인버터 IV2의 출력 단자와 전단의 인버터 IV1의 입력 단자 사이에 배치되는 트랜지스터 Q5와, 후단의 인버터의 출력 단자에 접속되는 출력용 트랜지스터 Q6을 포함한다.
신호 SPOLB가 하이 레벨일 때에, 트랜지스터 Q5는 온 상태로 되어, 2개의 인버터 IV1, IV2는 유지 동작을 행한다. 신호 OUTi가 하이 레벨일 때에, 보존되어 있는 데이터가 검출선으로 출력된다.
본 실시예의 표시 장치는 통상의 표시 동작을 행할 수도 있고, 스캐너와 마찬가지의 화상 취득을 행할 수도 있다. 통상의 표시 동작을 행하는 경우에는 트랜지스터 Q3은 오프 상태로 설정되고, 버퍼(13)에는 유효한 데이터는 저장되지 않는다. 이 경우, 신호선에는 신호선 구동 회로(2)로부터의 신호선 전압이 공급되고, 이 신호선 전압에 따른 표시가 행해진다.
한편, 화상 취득을 행하는 경우에는 도 5에 도시한 바와 같이 어레이 기판(21)의 상면측에 화상 취득 대상물(예를 들면, 지면)(22)을 배치하고, 백 라이트(23)로부터의 광을 대향 기판(24)과 어레이 기판(21)을 사이에 두고 지면(22)으로 조사한다. 지면(22)에서 반사된 광은 어레이 기판(21) 상의 센서(12a, 12b)에 의해 수광되어, 화상 취득이 행해진다. 이 때, 화상 취득을 위한 동작에 의해, 표시가 영향받지 않는다.
취득된 화상 데이터는 도 3에 도시한 바와 같이 버퍼(13)에 저장된 후, 검출선을 통하여, 도 1에 도시하는 로직 IC(33)에 보내진다. 이 로직 IC(33)는 본 실시예의 표시 장치로부터 출력되는 디지털 신호를 받아, 데이터의 재배열이나 데이터 내의 노이즈의 제거 등의 연산 처리를 행한다.
도 6은 도 1에 도시한 로직 IC(33)의 내부 구성을 나타내는 블록도이다. 도 6에 도시한 바와 같이 로직 IC(33)는 화소 어레이부(1)에의 표시 제어를 행하는 표시 제어부(41)와, 센서(12a, 12b)의 화상 취득 제어를 행하는 화상 취득 제어부(42)와, 로직 IC(33) 전체의 제어를 행하는 CPU(43)와, CPU(43)가 작업용으로 이용하는 메인 메모리(44)를 포함한다.
화상 취득 제어부(42)는 도 3의 검출선 상의 촬상 데이터를 일시적으로 저장하는 버퍼 메모리(45)와, 화상 취득용의 제어 신호를 생성하는 제어 신호 발생 회로(46)를 포함한다. CPU(43)는 버퍼 메모리(45)에 저장된 촬상 데이터에 기초하여 취득 화상의 화상 처리를 행하여 표시용의 화상 데이터를 생성한다.
표시 제어부(41)는 CPU(43)가 생성한 표시용의 화상 데이터를 일시적으로 저장하는 버퍼 메모리(47)와, 도 1의 신호선 구동 회로(2)와 주사선 구동 회로(3)의 동작 타이밍을 제어하는 제어 신호를 생성하는 제어 신호 발생 회로(48)를 포함한다.
화상 취득을 행하는 경우, 미리 각 화소의 캐패시터 C3에 초기 전하를 축적해 둔다. SRAM의 초단의 인버터의 임계값 전압보다 높은 전위가 되도록 한다. 센서(12a, 12b)가 희게 보이는 화상을 취득하는 경우에는 지면으로부터의 반사광에 의해, 센서(12a, 12b)에 전류가 흐르고, 그 센서(12a, 12b)에 대응하는 캐패시터 C3의 전하가 방전되어, 캐패시터 C3의 양단 전압이 저하된다. 한편, 센서(12a, 12b)가 검게 보이는 화상을 취득하는 경우에는 센서(12a, 12b)에는 그다지 전류는 흐르지 않고, 캐패시터 C3의 양단 전압은 거의 변화하지 않는다.
따라서, 캐패시터 C3의 양단 전압을 검출함으로써, 취득 화상의 농담을 판단할 수 있다. 본 실시예에서는 캐패시터 C3의 양단 전압을 SRAM으로 이루어지는 버퍼(13)에 일시적으로 저장한다. 이 버퍼(13)는 캐패시터 C3의 양단 전압이 SRAM의 초단의 인버터의 임계값 전압 이상이면 「1」(하이 레벨)이라고 판단하고, 임계값 미만이면 「0」(로우 레벨)이라고 판단한다.
그런데, 센서(12a, 12b)에 의한 광 누설 전류는 변동이 크고, 미약하기 때문에, 캐패시터 C3의 양단 전압에는 변동이 생기기 쉽고, SRAM을 구성하는 트랜지스터의 임계값 전압도 변동되므로, 동일한 화상을 취득해도, 경우에 따라, 「1」이라고 판단되거나, 「0」이라고 판단되기도 한다. 이러한 변동은 취득 화상의 노이즈가 되어 나타난다. 시판되는 스캐너 등에 자주 이용되는 실리콘 웨이퍼 상에 형성되는 광전 변환 소자의 전류 변동과 비교하여, 표시 장치의 어레이 기판에 이용하는 유리 기판 등의 절연 기판 상에 형성되는 광전 변환 소자는 전류 변동이 커진다. 후자는 면적이 크고, 프로세스 온도도 낮기(기판의 내열 온도에 제약되기) 때문에, 균일하게 형성되기가 어렵다. 따라서, 표시 장치 특유의 변동 보상 수단이 어떠한 형태로든 필요하게 된다. 또한, 촬상 대상의 미묘한 계조를 재현할 수 있는 것이 바람직하지만, 상기 변동에 의해 저해된다. 이하에서는 특성 변동이 큰 트랜지스터 및 누설 전류 변동이 있는 광전 변환 소자로 구성되는 센서 회로이면서, 노이즈를 적게 할 수 있거나, 계조 표시를 재현할 수 있는 수단 및 구성을 설명한다.
도 6에 도시하는 CPU(43)는 센서(12a, 12b)에 의한 촬상 조건을 바꿔 복수회에 걸쳐 화상 취득을 행하고, 이들 복수회의 화상 취득의 결과에 기초하여, 최종적인 취득 화상 데이터를 생성한다. 구체적으로는, 도 7에 도시한 바와 같이 캐패시터 C3에의 인가 전압 Vprc를 4가지로 변화시켜, 각 전압 Vprc를 캐패시터 C3에 인가한 상태에서 각각 화상 취득을 행하기 위한 제어 신호를 유리 기판에 공급한다. 또한, 유리 기판으로부터 출력되는 화상 취득의 결과의 디지털 데이터의 연산 처리를 행한다. 유리 기판에 입력되는 신호(디지털 화소 데이터, 제어 클럭, 제어 신호)도, 유리 기판으로부터 출력되는 신호도 디지털 신호(촬상 결과에 기초하는 디지털 신호)이므로, 도 6에 도시하는 표시 제어부(41)와 화상 취득 제어부(42)는 원 칩 상에 용이하게 형성할 수 있다. 만일, 유리 기판 상에 D/A 변환 회로가 없다고 하면, 표시 제어부(41)에 증폭 회로(아날로그 회로)가 필요하게 되어, 원칩화하는 것은 곤란하게 되지만, 본 실시예는 비용을 들이지 않고, 원칩화할 수 있다.
또한, 최근의 반도체 제조 프로세스의 미세화 진전·집적도 향상에 따라, 도 6의 CPU(43)나 메인 메모리(44)를, 표시 제어부(41)와 화상 취득 제어부(42)와 함께 원칩화하는 것도 용이하게 행할 수 있다.
도 8은 CPU(43)의 처리 동작의 일례를 설명하는 흐름도이다. 우선, CPU(43)는 각 화소마다 설치되는 도 3의 캐패시터 C3의 일단에 전압 Vprc=3.5V(SRAM의 초단 인버터의 임계값에 비교적 가까운 값. 인버터의 임계값은 전원 전압(5V)의 절반인 2.5V를 중심으로 변동됨)를 인가하여, 이 캐패시터 C3에 초기 전하를 축적한다(단계 S1).
다음으로, 1회째 화상 취득을 행한다(단계 S2). 이 경우, 화상의 흰 부분, 또는 백에 가까운 회색을 판독한 센서(12a, 12b)에는 전류가 흐르고, 캐패시터 C3의 초기 전하가 방전되어, 캐패시터 C3의 양단 전압이 저하된다. 한편, 화상의 검은 부분을 판독한 센서(12a, 12b)에는 전류가 흐르지 않기 때문에, 캐패시터 C3의 양단 전압은 거의 변화하지 않는다.
단계 S2에서, 캐패시터 C3의 양단 전압이 SRAM의 초단의 인버터의 임계값 전압보다 높은 경우에는 그 화소는 흑(黑)이라고 판단된다. 즉, 우선, 취득 화상 중에서, 흑색의 부분만을 단계 S2에서 추출하고, 추출된 화소를 흑색의 화소값으로서 확정하고, 그 밖의 화소를 백색의 화소값으로 하여, 메인 메모리(44)에 저장한다(단계 S3). 캐패시터 C3의 프리차지 전압이 SRAM의 초단 인버터의 임계값 전압에 비교적 가까운 전압으로서 되어 있기 때문에, 센서부에 대향하는 화상 부분이 다소나마 하얗다면, 어느 정도의 누설 전류가 생겨, 캐패시터 C3의 전위는 SRAM의 초단 인버터의 임계값 전압보다 하회할 확률이 높아진다. 반대로 말하면, 이 상태에서, C3의 전압이 인버터의 임계값 전압보다 위의 상태대로 계속되는 것은 대응하는 화상 부분은 틀림없이 흑이라고 판단해도 된다.
예를 들면, 도 9는 명함(흰색 바탕에 검은 색 문자)의 화상을 취득한 예로서, 도 9의 (a)는 단계 S1∼S3에서 얻어지는 취득 화상을 나타내고 있다. 단계 S3에서는 상당히 검게 보이는 화소만을 흑으로서 검출하기 때문에, 도 9의 (a)와 같이 전체적으로 희게 보이고, 문자가 다소 끊긴 화상이 얻어진다.
다음으로, 캐패시터 C3의 일단에 전압 Vprc=4V를 인가하여, 이 캐패시터 C3에 초기 전하를 축적하고(단계 S4), 2회째의 화상 취득을 행한다(단계 S5). 이 경우, 1회째보다 약간 희게 보이는 화소까지, 흑이라고 판단될 가능성이 있다.
2회째의 화상 취득이 끝나면, 1회째가 백색이고, 2회째가 흑색이라고 판단된 화소를 추출하여, 추출 화소의 주위 8화소의 1회째의 화소값의 평균값을 계산하고, 이 평균값을 추출 화소의 화소값으로 한다(단계 S6).
도 9의 (b)는 단계 S4∼S6에서 얻어지는 취득 화상을 나타내고 있다. 도 9의 (a)보다 약간 희게 보이는 화상도 흑이라고 판단되기 때문에, 도 9의 (a)보다 전체적으로 검은 화상이 얻어진다.
이 단계 S6에서는, 예를 들면 도 10의 사선부에서 나타내는 화소가 추출 화소라고 하면, 그 주위 8화소의 화소값 G1∼G8의 평균값 (G1+ … +G8)/2를 추출 화소의 화소값으로 한다. G1∼G8이 전부 백이면, 화소값은 백이 되지만, G1∼G8에 백, 흑이 몇 개인가 계속되면, 화소값은 중간조가 된다.
다음으로, 캐패시터 C3의 일단에 전압 Vprc=4.5V를 인가하여, 이 캐패시터 C3에 초기 전하를 축적하고(단계 S7), 3회째의 화상 취득을 행한다(단계 S8). 이 경우, 2회째보다 약간 희게 보이는 화소까지, 흑이라고 판단될 가능성이 있다.
도 9의 (c)는 단계 S7∼S9에서 얻어지는 취득 화상을 나타내고 있다. 도 9의 (b)보다 약간 희게 보이는 화상도 흑이라고 판단되기 때문에, 도 9의 (b)보다 전체적으로 검은 화상이 얻어진다.
3회째의 화상 취득이 끝나면, 2회째가 백색이고, 3회째가 흑색이라고 판단된 화소를 추출하여, 추출 화소의 주위 8화소의 1회째의 화소값의 평균값을 계산하고, 이 평균값을 추출 화소의 화소값으로 한다(단계 S9).
다음으로, 캐패시터 C3의 일단에 전압 Vprc=5V를 인가하여, 이 캐패시터 C3에 초기 전하를 축적하고(단계 S10), 4회째의 화상 취득을 행한다(단계 S11). 이 경우, 3회째보다 약간 희게 보이는 화소까지, 흑이라고 판단될 가능성이 있다.
도 9의 (d)는 단계 S10∼S12에서 얻어지는 취득 화상을 나타내고 있다. 도 9의 (c)보다 약간 희게 보이는 화상도 흑이라고 판단되기 때문에, 도 9의 (c)보다 전체적으로 검은 화상이 얻어진다.
4회째의 화상 취득이 끝나면, 3회째가 백색이고, 4회째가 흑색이라고 판단된 화소를 추출하여, 추출 화소의 주위 8화소의 1회째의 화소값의 평균값을 계산하고, 이 평균값을 추출 화소의 화소값으로 한다(단계 S12).
단계 S12의 처리를 행한 결과로서 얻어지는 화상은 도 11에 도시하는 것과 같고, 중간조까지 표현할 수 있으며, 노이즈도 제거할 수 있음을 알 수 있다.
도 12는 「T」 문자를 포함하는 화상의 일례를 나타내는 도면, 도 13은 도 12의 점선 행의 화상 취득을 행한 결과를 나타내는 도면이다. 도시한 바와 같이 1회째의 화상 취득 시에는 화소 P7만이 「H」(하이 레벨)로 된다. 따라서, 이 시점에서는 화소 P7만, 흑색으로 결정되고, 화소 P7에는 흑색의 화소값이 할당된다.
다음으로, 2회째의 화상 취득을 행하면, 화소 P9가 새롭게 「H」로 된다. 따라서, 그 주위 8화소의 전회의 화소값(이 경우, 전부 백색의 화소값)의 평균값을 화소 P9의 화소값으로 한다.
다음으로, 3회째의 화상 취득을 행하면, 화소 P4가 새롭게 「H」로 된다. 따라서, 그 주위 8화소의 전회의 화소값(이 경우, 전부 백색의 화소값)의 평균값을 화소 P4의 화소값으로 한다.
다음으로, 4회째의 화상 취득을 행하면, 모든 화소 P1∼P15가 「H」로 된다. 따라서, 남은 전체 화소 P1∼P3, P5, P6, P8, P9, P11∼P15에 대하여, 그 주위 8화소의 전회의 화소값의 평균값에 기초하여 화소값을 결정한다.
이러한 방법으로, 도 12의 전체 라인에 대하여 도 8의 처리를 행하면, 최종적으로 도 14와 같은 화상이 얻어진다. 도 14에서 알 수 있듯이 화상 취득 시의 노이즈를 제거할 수 있음과 함께, 중간색까지 재현할 수 있다. 복수의 2치 화상을 기초로 다계조 화상을 합성하는 방법은 여러가지 변형이 가능하다.
본 실시예에서는, 도 8의 흐름도로 나타낸 바와 같이 촬상 조건을 바꿔 복수회(횟수는 많을수록, 화상 재현의 정밀도가 높아짐) 화상 취득을 행하여, 각회의 화상 취득 결과에 기초하여 최종적인 화상 취득을 결정하므로, 각회의 화상 취득 결과를 기억해 둘 필요가 있다. 예를 들면, 도 15에 도시한 바와 같이 각회의 화상 취득 결과를 메인 메모리(44)에 저장해 두도록 하면, 필요한 메모리 용량이 많아진다. 세트 전체의 소형화의 요구가 강하고, 휴대 전화 등의 소형 정보 단말기에의 적용을 생각하면, 한정된 계산 자원으로 가능한 연산 처리가 바람직하다. 계산 자원의 예로서, CPU(43)가 계산을 행하기 위한 데이터를 보유하기 위한 메모리를 들 수 있다.
이 때문에, 본 실시예에서는 화상 취득 제어부(42) 내에 버퍼 메모리(45)를 설치하여, 이 버퍼 메모리(45)에 1회분의 화상 취득 결과를 저장해 두고, 이 화상 취득 결과를 메인 메모리(44)에 전송한다. CPU(43)는 도 8의 흐름도에 따라 메인 메모리(44)의 데이터를 이용하여 1회분의 처리를 행하고, 그 처리 결과를 메인 메모리(44)의 다른 기억 영역에 저장한다. 그 사이에, 버퍼 메모리(45)는 다음 회차의 화상 취득 결과를 저장한다. 이후, 마찬가지의 동작을 반복함으로써, 최종적인 취득 화상이 얻어진다.
이 경우, 도 16에 도시한 바와 같이 메인 메모리(44)에는 1회분의 화상 취득 결과만이 저장되므로, 메인 메모리(44)의 용량을 삭감시킬 수 있다.
이와 같이 본 실시예에서는 촬상 조건을 바꿔 복수회 화상 취득을 행한 결과에 기초하여 최종적인 취득 화상을 결정하므로, 센서(12a, 12b)의 특성 변동이나 SRAM의 임계값 전압의 변동 등의 영향을 받지 않고 화상 취득을 행할 수 있어, 노이즈가 적고, 중간조까지 재현할 수 있는 취득 화상이 얻어진다.
상술한 실시예에서는 복수의 촬상 조건으로서, 캐패시터 C3에 인가하는 전압을 바꾸는 예를 설명하였지만, 캐패시터 C3에 인가하는 전압을 바꾸는 대신에, 화상 취득을 행하는 시간을 각 촬상 조건마다 바꾸어도 된다. 또는 액정의 투과율을 바꾸어도 된다. 조건의 바리에이션의 구체적인 예를 도 9에 도시하였지만, 그 외에도 마찬가지의 취지에서의 바리에이션이 가능하다.
또한, 캐패시터 C3에 인가하는 전압을 바꿈과 함께, 화상 취득을 행하는 시간을 변화시켜도 된다. 이 경우, 촬상 조건의 수를 보다 늘릴 수 있다.
도 69는 이상에서 설명한 제1 실시예의 특징 부분을 통합한 표시 장치의 블록도이다. 도 69에 도시한 바와 같이 절연 기판 상에는 각 화소마다 센서의 값을 2치화하는 화소 어레이부(1)와, 신호선 구동 회로(2)와, 주사선 구동 회로(3)와, 화소로부터 출력되는 2치화 데이터를 출력하는 직렬 출력 회로(101)가 설치된다. 화소 어레이부(1)의 각 화소마다, 화소 표시 유지 회로(102)와 2치화 출력 회로(103)가 설치된다. 절연 기판의 외부의 로직 IC에는 복수의 조건에서의 화상 판독을 지시하는 화상 판독 지시부(104)와, 복수의 2치 화상을 기초로 다계조 화상을 합성하는 다계조 화상 합성부(105)가 설치된다.
이러한 구성을 채용함으로써, 센서의 출력이나 TFT 특성의 면내 변동이 비교적 큰 경우에도 양호한 다계조 화상의 판독이 가능하게 된다.
또, 화소의 표시를 유지하는 회로가 없으면, 센서의 판독/출력 동작 시에, 표시 휘도가 비정상적으로 변화하여, 촬상 대상물에 조사되는 광의 광량이 비정상적으로 변동되어, 최종적으로 얻어지는 다계조 화상에 이상한 얼룩이 나타난다. 또, 2치화는 신호 증폭의 효과도 있기 때문에, 표시 장치와 같은 화면 면적이 크고 배선 구동 부하가 큰 디바이스라도, 화소의 신호를 확실하게 프레임부(액연부)에 전달할 수 있다.
또한, 다계조 화상으로부터 얼룩을 제거하기 위한 일반적인 화상 처리부를 추가하는 것이 유효하다.
〈제2 실시예〉
촬상 대상의 농담은 반드시 일정하지 않고, 장소에 따라 흑의 밀도가 다르다. 예를 들면, 도 17의 (a)의 「도시바마츠시타 디스플레이」라는 문자를 센서로 촬상하는 경우, 도 17의 (b)와 같은 촬상 결과가 얻어진다. 도시한 바와 같이 「도(東)」라는 문자는 다른 문자보다 흑의 밀도가 높기 때문에, 검게 뭉게진다. 반대로, 「레(レ)」나 「이(イ)」라는 문자는 흑의 밀도가 낮기 때문에, 거의 선이 지워진다.
이와 같이 흑의 밀도가 높은 문자가 검게 뭉게지는 것은, 주위의 백색 지면/유리 기판 계면 등에서의 다중 반사광이 입사하기 어렵기 때문이고, 반대로 흑의 밀도가 낮은 문자의 선이 지워진 것은, 다중 반사광이 불필요하게 입사되어 흑선 폭이 가늘어지기 때문이다.
따라서, 이하에 설명하는 제2 실시예에서는 촬상 대상의 부분적인 흑 밀도의 변동을 고려하여 화상 취득을 행하는 것을 특징으로 한다. 그 때, 단순한 센서 어레이와 달리, 표시 장치에 일체화되어 있는 것을 적극적으로 이용하여, 센서 등의 특성 변동을 각 화소의 휘도를 조절함으로써 보상한다.
도 18은 본 발명에 따른 표시 장치의 제2 실시예의 전체 구성을 나타내는 블록도이다. 도 18의 표시 장치는 화소 어레이부(1)와 구동 회로의 일부가 형성된 유리 기판(31)과, 이 유리 기판(31)에 플렉시블 케이블(FPC)(51)로 접속된 제어 회로 기판(52)을 구비하고 있다.
유리 기판(31) 상에는 화소 TFT(11) 및 화상 판독용 센서(12)가 줄지어 배치된 화소 어레이부(1)와, 신호선을 구동하는 신호선 구동 회로(2)와, 주사선을 구동하는 주사선 구동 회로(3)와, 센서(12)를 제어하는 센서 제어 회로(53)와, 센서(12)의 촬상 결과를 출력하는 신호 처리 출력 회로(54)가 형성되어 있다. 유리 기판(31) 상의 각 회로는, 예를 들면 폴리실리콘 TFT에 의해 형성된다.
제어 회로 기판(52) 상에는 유리 기판(31) 상의 각 회로를 제어하는 컨트롤 IC(55)와, 화상 데이터 등을 기억하는 메모리(56)와, 유리 기판(31) 및 제어 회로 기판(52)으로 사용하는 각종 직류 전압을 출력하는 전원 회로(57)가 실장되어 있다. 또, 컨트롤 IC(55)와는 별개로 CPU를 설치해도 되고, 메모리(56)나 전원 회로(57)를 컨트롤 IC(55)와 일체화해도 되고, 디스크리트 부품을 제어 회로 기판(52) 상에 실장해도 된다.
도 19는 유리 기판(31) 상의 신호선 구동 회로(2), 주사선 구동 회로(3), 센서 제어 회로(53) 및 신호 처리 출력 회로(54)와, 제어 회로 기판(52) 상의 컨트롤 IC(55) 및 메모리(56)와의 접속 관계를 나타내는 블록도이다.
도시한 바와 같이 컨트롤 IC(55)의 내부에는 표시 제어부(41), 화상 취득 제어부(42) 및 CPU가 내장되어 있다. 표시 제어부(41)는 신호선 구동 회로(2) 및 주사선 구동 회로(3)에 대하여, 디지털 화소 데이터와, 동기 신호나 클럭 신호 등의 제어 신호를 송신한다. 화상 취득 제어부(42)는 센서 제어 회로(53) 및 신호 처리 출력 회로(54)에 대하여 제어 신호를 송신하고, 신호 처리 출력 회로(54)로부터의 촬상 데이터 및 필요에 따라 촬상 데이터의 위치를 명시하기 위한 동기 신호를 수신한다. 표시 제어부(41)의 내부에는 버퍼 메모리(47) 및 제어 신호 발생 회로(48)가 설치되고, 화상 취득 제어부(42)의 내부에도 버퍼 메모리(45) 및 제어 신호 발생 회로(46)가 설치되어 있다.
도 20은 유리 기판(31)의 상세 구성을 나타내는 블록도이다. 본 실시예의 화소 어레이부(1)는 수평 방향 320화소×수직 방향 240화소의 표시 해상도를 갖는다. 화소는 수평 방향으로 적, 청, 녹의 부분으로 분할되고, 신호선이 각각 설치된다. 신호선의 총수는 320×3=960개이고, 주사선의 총수는 240개이다.
주사선 구동 회로(3)는 240단의 시프트 레지스터(61)와, SHUT(오동작 방지 회로)(62)와, 레벨 시프터(63)와, 멀티플렉서(MUX 회로)(64)와, 버퍼(65)를 포함한다.
신호 처리 출력 회로(54)는 960개의 프리차지 회로(66)와, 3선택 디코더(67)와, 320단의 시프트 레지스터(68)와, 8개의 출력 버퍼(69)를 포함한다.
도 21은 주사선 구동 회로(3)의 상세 구성을 나타내는 회로도이다. 도 21에서 특징적인 부분은 레벨 시프터(63)의 후단에 MUX 회로(64)를 설치한 것이다. 이 MUX 회로(64)는 주사선을 1라인마다 온 상태로 할지, 전체 주사선을 동시에 온 상태로 할지를 전환한다. 전체 주사선을 동시에 온 상태로 하는 것은 센서(12)에 의한 촬상 결과를 저장하는 캐패시터 C3에 초기 전하를 축적하기 위함이다.
이와 같이 MUX 회로(64)를 설치함으로써, 캐패시터 C3에 초기 전하를 축적할지를 전환하는 전용의 TFT가 불필요하게 되어, 회로 규모를 삭감시킬 수 있다.
도 22는 신호 처리 출력 회로(54)의 상세 구성을 나타내는 블록도이다. 도 22의 신호 처리 출력 회로(54)는 동기 신호를 출력하는 동기 신호 발생 회로(71)와, 120개의 신호선으로부터 공급되는 촬상 데이터를 1개의 직렬 데이터로 변환하는 8개의 P/S 변환 회로(72)와, 각 P/S 변환 회로(72)로부터 출력된 직렬 데이터를 버퍼링하는 출력 버퍼(73)와, 촬상 데이터의 평균 계조를 검출하는 카운터(74)를 포함한다. 여기서 「평균 계조」는, 출력 데이터의 계조를 복수 화소에 걸쳐 평균한 것을 말한다. 최종적으로, 256계조의 화상을 구성하고자 하는 경우, 10화소 중 5화소가 백, 남은 5화소가 흑의 데이터인 경우, 평균 계조는 256[계조]×5[화소]/10[화소]=128[계조]로 한다.
도 23은 동기 신호 발생 회로(71)의 상세 구성을 나타내는 블록도이다. 도 23의 동기 신호 발생 회로(71)는 NAND 게이트(75) 및 클럭 제어되는 D형 F/F(76)를 구비하고, D형 F/F(76)의 후단에는 출력 버퍼(73)가 접속되어 있다. 절연 기판 상에 형성되는 NAND 게이트 등의 조합 회로만으로는 TFT의 특성 변동을 위해 출력 데이터에 대한 위상 변동이 커져, 동기 신호의 역할을 할 수 없는 경우가 있다. 따라서, 도 23과 같이 절연 기판 상의 클럭에 의해 제어되는 D형 F/F를 설치함으로써, 절연 기판 상의 클럭과의 위상 차를 작게 하는 것이 바람직하다.
도 24는 P/S 변환 회로(72)의 상세 구성을 나타내는 블록도이다. 도 24의 P/S 변환 회로(72)는 3입력 1출력의 디코더(77)와, 래치(78)와, 40단의 시프트 레지스터(79)를 포함한다. 디코더(77)는 도 25와 같은 회로로 구성된다. 래치(78)는 도 26과 같은 회로로 구성된다. 시프트 레지스터(61)의 제어에 이용하는 클럭은 도 23의 D형 F/F의 제어에 이용하는 클럭과 공통화로 함으로써, 데이터와, 동기 신호와의 위상 차를 작게 할 수 있다.
도 27은 출력 버퍼(73)의 상세 구성을 나타내는 블록도이다. 도시한 바와 같이 복수의 버퍼(인버터)(80)를 종속 접속하여 구성된다. 후단의 버퍼일수록, 각 인버터를 구성하는 TFT의 채널 폭을 크게 하여 필요한 외부 부하(플렉시블 케이블(FPC)(51) 등) 구동력을 확보한다.
도 28은 화소 어레이부(1)의 1화소분의 상세 회로도이고, 도 29는 유리 기판(31) 상의 1화소분의 레이아웃도이다. 도 28에 도시한 바와 같이 1화소는 RGB의 3개의 부화소(81r, 81g, 81b)로 이루어지고, 각 부화소는 화소 TFT(11)와, 보조 용량 Cs에 전하의 축적 여부를 제어하는 표시 제어 TFT(82)와, 화상 취득 센서(12)와, 센서(12)의 촬상 결과를 저장하는 캐패시터 C3과, 캐패시터 C3의 축적 전하에 따른 2치 데이터를 저장하는 SRAM(83)과, 캐패시터 C3에 초기 전하를 축적하기 위한 초기화용 TFT(84)와, SRAM(83)의 데이터 보존용 TFT(85)를 포함한다. 여기서, 각 화소의 휘도는 보조 용량 Cs에 축적된 전하에 기초하여 결정되는 화소 전극 전위와, 대향 기판 상에 형성된 공통 전극의 전위와의 차에 의해 계조 제어된다.
캐패시터 C3의 초기화를 행하는 경우에는 화소 TFT(11)와 초기화용 TFT(84)를 온 상태로 한다. 표시 소자의 휘도를 설정하기 위한 아날로그 전압(아날로그 화소 데이터)을 보조 용량 Cs에 기입하는 경우에는 화소 TFT(11)와 표시 제어 TFT(82)를 온 상태로 한다. SRAM(83)의 데이터 보존(리프레시)을 행하는 경우에는 초기화용 TFT(84)와 데이터 보존용 TFT(85)를 온 상태로 한다. SRAM(83)에 저장된 촬상 데이터를 신호선에 공급하는 경우에는 화소 TFT(11)와 데이터 보존용 TFT(85)를 온 상태로 한다.
도 30은 본 실시예의 표시 장치의 동작을 설명하는 도면이다. 통상의 표시를 행하는 경우에는, 모드 m1의 동작을 행한다. 한편, 센서(12)에 의한 화상 취득을 행하는 경우에는, 우선 모드 m1의 동작을 행하여 전체 화소의 휘도를 소정값으로 설정한다. 다음으로, 모드 m2로 전체 화소의 캐패시터 C3의 프리차지(초기 전하의 축적)를 행한다. 다음으로, 모드 m3에서 1화면분의 적색 성분의 화상 취득을 행한다. 다음으로, 모드 m4에서 1화면분의 녹색 성분의 화상 취득을 행한다. 그리고, 마지막으로, 모드 m5에서 1화면분의 청색 성분의 화상 취득을 행한다.
도 31∼도 33은 모드 m1∼m5의 동작 타이밍도이다. 이하, 이 도면들을 이용하여 모드 m1∼m5의 동작 타이밍을 순서대로 설명한다.
모드 m1에서는 도 31의 시각 t1∼t2에 나타낸 바와 같이, 주사선 구동 회로(3)는 주사선을 순서대로 구동하고, 그 타이밍에 맞춰, 신호선 구동 회로(2)는 각 수평 라인마다 신호선에 아날로그 화소 데이터를 공급하여 화소 표시를 행한다. 아날로그 화소 데이터는 컨트롤 IC(55)로부터 출력되는 디지털 화소 데이터를 공지의 D/A 변환 회로에 의해 변환하여 얻는다. D/A 변환 회로는 공지의 기술(일본 특개2000-305535 공보 참조)에 의해 유리 기판 상에 신호선 구동 회로로서 박막 형성한다.
모드 m2에서는 도 32의 시각 t3에 나타낸 바와 같이, 주사선 구동 회로(3)는 모든 주사선을 동 타이밍에서 구동한다. 전체 화소의 센서 용량 C3에 프리차지 전압(5V)이 축적된다. 시각 t4에서 초기화용 TFT(84)와 데이터 보존용 TFT(85)가 모두 온 상태로 되어, SRAM(83)은 리프레시 동작을 행한다. 시각 t3 내지 시각 t4 사이에 센서 용량 C3의 프리차지가 완료되지 않아도, SRAM(83)의 리프레시 동작에 의해, 모든 센서 용량 C3의 프리차지 전압이 SRAM의 전원 전압(5V)에 일치된다.
모드 m3에서는 도 32의 시각 t5∼t6에 나타낸 바와 같이, 각 수평 라인마다 적색 성분의 촬상 데이터가 신호선에 공급된다. 각 신호선에 공급된 적색 성분의 촬상 데이터는 도 22에 도시하는 P/S 변환 회로(72)로 직렬 데이터로 변환되어, 8개의 데이터선으로 외부에 출력된다.
모드 m4에서는 도 33의 시각 t7에 나타낸 바와 같이, 각 수평 라인마다 녹색의 촬상 데이터가 신호선에 공급된다. 모드 m5에서는 도 33의 시각 t8에 나타낸 바와 같이, 각 수평 라인마다 청색의 촬상 데이터가 신호선에 공급된다.
도 18의 컨트롤 IC(55)는 320화소×240화소의 표시 영역을, 도 34에 도시한 바와 같이 40화소×30화소로 이루어지는 블록 단위로 분할하여(수평 방향 8블록×수직 방향 8블록이 형성됨), 각 블록마다 표시 휘도를 개별적으로 설정한 상태에서, 센서(12)에 의한 촬상을 행한다. 이것은 본 발명의 특징 중, 하나이다. 종래의 CMOS 이미지 센서와 달리, 단순히 센서를 형성하였을뿐만 아니라, 각 화소별 휘도 제어 수단을 촬상 시에 적극적으로 활용함으로써, 센서나 TFT 특성의 면내 변동을 보상하여, 촬상 화면의 고품질화(균일성 확보 등)를 도모할 수 있다.
도 35는 도 18의 컨트롤 IC(55)가 행하는 처리 동작의 일례를 설명하는 흐름도이다. 우선, 각 블록이 소정의 기준 휘도(예를 들면, 최대 휘도의 80%)가 되도록 각 블록의 화소 표시를 행하면서, 촬상 시간을 변화시켜, 복수회의 촬상을 행한다(단계 S21). 여기서는, 예를 들면 촬상 시간을 10msec∼50msec까지 5msec 단위로 전환하면서 9회 촬상(시행 촬상)을 행한다.
다음으로, 시행 촬상 결과에 기초하여(촬상 시간 대 평균 계조의 그래프의 내삽에 의해) 각 블록마다, 블록 내의 평균 계조가 대략 중앙값(256계조인 경우는 128계조의 값)이 되는 촬상 시간 t(m, n)를 구한다(단계 S22). t(m, n)는 센서의 누설 전류 변동, TFT의 특성 변동, 촬상 대상의 광 반사 특성, 촬상 대상의 색, 도형이나 문자 등의 선분의 밀도 분포 등에 따라 다양하게 변화한다.
도 36에 도시한 바와 같이 촬상 시간을 바꿈으로써, 평균 계조는 크게 변화하기 때문에, 상술한 단계 S22에서는 블록별로 최적의 촬상 시간을 구한다.
여기서, 각 블록의 평균 계조는 촬상 결과를 나타내는 직렬 데이터에 포함되는 「0」(로우 레벨) 또는 「1」(하이 레벨)의 수를 계수하여, 그 계수 결과에 기초하여 검출된다.
다음으로, 요구한 촬상 시간 t(m, n)가 기준 시간(예를 들면, 30msec) 미만인지를 블록마다 판정한다(단계 S23). 기준 시간 미만의 블록에 대해서는 표시 휘도 Y를 기준 휘도(예를 들면, 최대 휘도의 80%)보다 낮게 하고(단계 S24), 기준 시간 이상의 블록에 대해서는 표시 휘도 Y를 기준 휘도 이상으로 한다(단계 S25). 즉, 최적의 촬상 시간의 변동을 표시 소자의 휘도(촬상 대상에 조사하는 광량)로 보상하는 것이다. 이러한 보상 방법은 종래의 CMOS 이미지 센서의 기술의 연장에는 없다. 또, 촬상 시간을 블록마다 바꾸는 것은 제어가 복잡하게 되어 실용적이지 않다.
보다 구체적으로는, 예를 들면 이하의 수학식 1에 기초하여, 각 블록의 표시 휘도 Y를 설정한다. 단, m은 행, n은 열을 나타내고 있다.
수학식 1의 계산 결과가 100%를 초과하는 경우에는 Y(m, n)=100%로 한다. 또, 수학식 1은 예로서, 표시 소자의 특성, 센서의 특성, 촬상 대상의 특성에 따라 변형해야 한다. 요는 면 내의 최적 촬상 시간의 변동을 표시 휘도로 보증하는 것이면 된다.
다음으로, 촬상 시간을 예를 들면 0.5msec마다 바꾸면서, 촬상 시간 10msec∼50msec까지 81장의 촬상을 행한다(단계 S26; 본 촬상).
다음으로, 81장의 촬상 결과의 평균값을 계산하여, 최종적인 촬상 데이터를 얻는다(단계 S27). 예를 들면, 도 37은 단계 S27에서 얻어지는 촬상 데이터의 일례를 나타내고 있다. 이 때, 촬상 시간을 동일한 간격으로 바꾸면서 촬상을 행하는 것이 아니라, 도 37 및 도 38에 도시한 바와 같이 30msec 부근의 촬상을 좀 많이 행하는 등의 가중을 부여하여, 예를 들면 81장보다 적은 횟수의 촬상 결과를 이용하여 평균값을 계산해도 된다. 전체의 처리 시간을 단축할 수 있다. 또는 평균값을 계산할 때에, 각 촬상 결과에 가중을 부여해도 된다.
도 35와 같은 처리를 행함으로써, 도 34에 도시한 바와 같이 촬상 대상에 흑 밀도의 변동이 있어도, 도 39에 도시한 바와 같이 부분적인 검게 뭉게짐이나 잔줄 생김이 없는 양호한 촬상 결과가 얻어진다.
이와 같이 제2 실시예에서는 촬상 대상의 흑 밀도를 사전에(시행 촬상에 의해) 조사하여, 촬상 대상에 적합한 표시 휘도를 블록 단위로 설정한 상태에서, 센서(12)에 의한 촬상을 행하기 때문에, 부분적인 검게 뭉게짐이나 선의 지워짐이 없는 균일한 화질의 촬상 화상이 얻어진다.
본 실시예에서는 촬상 대상의 흑 밀도의 분포의 편중에 기인하는 촬상 결과의 검게 뭉게짐을 해결하는 방법을 설명하였지만, 센서의 누설 전류의 편중이나 TFT의 특성 변동의 편중 등에 기인하는 촬상 결과의 화질 열화의 해결 수단으로서도, 마찬가지의 효과를 발휘한다.
또한, 시행 촬상의 후의 본 촬상의 동작을, 다음과 같은 순서로 행해도 된다.
(R1) 도 30의 모드 m1을 행하여, 액정의 표시를 전면 적(赤) 표시로 한다. 단, 시행 촬상에 기초하여 각 블록마다 계조는 변화시킨다.
(R2) 모드 m2를 행하여, 모든 센서 용량의 프리차지를 행한다.
(R3) 모드 m3, m4, m5를 행하여, 적 신호선, 녹 신호선 및 청 신호선에 속하는 화소의 촬상 데이터도 출력한다.
(G1) 모드 m1을 행하여, 액정의 표시를 전면 녹(綠) 표시로 한다. 단, 시행 촬상에 기초하여 각 블록마다 계조는 변화시킨다.
(G2) 모드 m2를 행하여, 모든 센서 용량의 프리차지를 행한다.
(G3) 모드 m3, m4, m5를 행하여, 적 신호선, 녹 신호선 및 청 신호선에 속하는 화소의 촬상 데이터도 출력한다.
(B1) 모드 m1을 행하여, 액정의 표시를 전면 청(靑) 표시로 한다. 단, 시행 촬상에 기초하여 각 블록마다 계조는 변화시킨다.
(B2) 모드 m2를 행하여, 모든 센서 용량의 프리차지를 행한다.
(B3) 모드 m3, m4, m5를 행하여, 적 신호선, 녹 신호선 및 청 신호선에 속하는 화소의 촬상 데이터도 출력한다.
일견, 표시를 전면 적으로 하여 촬상을 행할 때, 녹 화소 및 청 화소의 센서의 데이터는 무의미하다고 생각하기 쉽지만, 그렇지 않다. 특히 광원(액정층의 배면에 형성하는 백 라이트의 광이 확산광으로서, 촬상면에 다양한 각도로부터 광이 조사되는 경우에, 또한 도 5와 같이 액정 셀의 관찰면측에 센서 어레이가 배치되는 구성인 경우에 의의가 있다. 종래의 밀착 CMOS 이미지 센서와 달리, 센서는 촬상 대상과 밀착할 수 없어, d(유리 기판 두께+편광판 등의 광학 필름 두께) 정도(0.2 내지 0.7㎜)는 떨어진다. 백 라이트광은 확실히 적 화소로부터만 발하지만, 촬상 대상에서의 반사광은 적당히 확산된다. 확산 범위는 d 정도이고, 화소 피치는 d 정도이거나, 그보다 작다. 따라서, 녹 화소 및 청 화소의 센서에도 촬상 대상에 기초한 광이 입사된다. 상술한 (R1)∼(B3)의 처리를 행함으로써, 수평 방향에 의해 고해상도인 촬상 결과를 얻을 수 있다. 이하 촬상 시간을 바꾸면서 복수회 반복하여 평균화 처리하는 부분은 상술한 실시예와 마찬가지이므로, 생략한다.
시행 촬상에서는, 결국 각 블록별 평균 계조를 알면 충분한 것에 주목하면, 시행 촬상 시에는 카운터에 의한 평균 계조의 계수 결과만 블록별로 출력하도록 구성해도 된다. 8개의 데이터 출력 회로를 정지하여 외부 부하 구동하기 위한 소비 전력을 절약할 수 있다.
또한, 본 실시예에서는 SRAM을 화소 내에 설치하여, ① 센서의 미약한 전류의 증폭, ② 촬상 후 데이터를 출력하기까지의 동안의 데이터를 보존시키고 있지만, SRAM에 한정되지 않는다. 소스 팔로워에서 ①의 전류 증폭을 해도 된다. 촬상 후 데이터를 출력하기까지의 동안, 누설 등을 위한 데이터를 계속 보존할 수 없는 경우에는 촬상 직후에 데이터를 출력하는 제어 회로 및 시퀀스를 준비하면 된다. 2치화한 데이터를 출력하는 수단을 갖는 점이 포인트이다.
또한, 표시 화면을 구분하여 블록마다 촬상 시의 표시 휘도를 조절하는 예를 설명하였지만, 대각 화면 치수가 비교적 작은 표시 장치(2인치 정도 이하의 휴대 전화용 등)인 경우나, 센서나 TFT의 특성의 칩내 변동이 작은 경우에는 화면을 분할하지 않고(분할수=1로 하여) 적용해도 된다. 그 경우도, 시행 촬상과 본 촬상을 나누지 않고 다음과 같이 행해도 된다.
즉, (1) 우선, 촬상 시간을 t0=10msec(어떤 촬상 대상이라도 센서에 광 누설이 거의 생기지 않고, 검게 뭉게진 화면이 얻어지는 시간)으로 최초의 촬상 데이터 출력과, 평균 계조의 계수를 행한다. 최초의 촬상 데이터는 컨트롤 IC(55) 등의 메모리에 보존한다.
(2) t=t0+Δt(예를 들면 Δt=0.5msec)로서 2회째 촬상을 하여, 평균 계조의 계수를 행한다.
(3) 평균 계조가 소정값 미만이면, 촬상 데이터를 출력하지 않고, 촬상 시간을 t=t+2Δt로 하여, 촬상과 평균 계조의 계수를 행한다.
(4) 계수 결과가 소정값 이상이면 촬상 데이터를 출력하여 컨트롤 IC(55) 등의 메모리에 가산한다.
(5) (2)∼(4)를 평균 계조가 256계조 정도가 될 때까지 촬상 시간 t를 적당하게 늘리면서 반복한다.
상술한 (1)∼(5)에 의해 메모리 상에 완성하는 화상을 상술한 실시예에서 얻어지는 것과 동등한 고품질의 촬상 결과라고 생각할 수 있다. 또한, 화상 연산을 위한 메모리는 1프레임 정도밖에 필요로 하지 않는다. 하드 자원에 제약이 있는 휴대 전화 등에 특히 유효하다.
〈제3 실시예〉
제2 실시예의 경우, 블록별로 표시 휘도를 설정하기 때문에, 경우에 따라서는 인접하는 블록끼리 현저하게 표시 휘도가 다른 경우도 있을 수 있다.
도 40은 제2 실시예에서의 각 블록의 표시 휘도의 일례를 나타내는 도면으로, 횡축은 블록의 위치, 종축은 표시 휘도를 나타내고 있다. 이해하기 쉽게, 특정한 1행에 속하는 블록을 추출하였다. 또한, 도 41은 제2 실시예에서의 인접하는 4블록의 촬상 화상을 도식화한 도면이다. 이들 도면에 도시한 바와 같이 인접하는 블록끼리의 표시 휘도가 불연속적으로 변화하고 있다. 이 때문에, 인접하는 블록끼리 휘도 차가 크면, 백 밀도가 많은 촬상 대상을 촬상하였을 때에, 도 41과 같은 색 얼룩이 일어날 우려가 있다. 예를 들면, 동일한 흰색 바탕일텐데, 촬상 결과는 바둑판 형상의 블록마다 흰색이 다르게 보이는 경우가 발생한다.
따라서, 제3 실시예에서는 각 블록 내의 중앙 화소에 대해서는 도 35와 마찬가지의 처리에 의해 표시 휘도를 설정하여, 중앙 화소로부터 서서히 표시 휘도를 변화시켜, 인접 블록의 경계 부근의 휘도 차가 너무 생기지 않도록 한다.
도 42는 도 40과 동일한 조건으로 촬상을 행한 경우의 제3 실시예의 처리 결과를 나타내는 도면이고, 도 43은 제3 실시예에서 인접하는 4블록의 촬상 화상을 도식화한 도면이다. 이들 도면에 도시한 바와 같이 인접하는 블록 사이에서 휘도 차가 크게 변화하지 않게 된다.
이와 같이 제3 실시예에서는 블록의 중앙 화소로부터 주변에 걸쳐 서서히 휘도를 변화시켜, 인접하는 블록 사이에서 휘도가 크게 변화하지 않도록 하였기 때문에, 블록 사이의 휘도 차에 의한 촬상 화상의 색 얼룩이 없어진다.
〈제4 실시예〉
제4 실시예는 센서(12)에 의한 촬상 결과를 미리 준비한 기준 패턴과 패턴 매칭하는 것이다.
도 44는 본 발명에 따른 표시 장치의 제4 실시예의 개략 구성을 나타내는 블록도이다. 도 44의 표시 장치는 도 19의 구성 외에, 복수의 기준 패턴을 저장하는 기준 패턴 저장부(86)를 구비하고 있다.
도 45는 기준 패턴 저장부에 저장되어 있는 기준 패턴의 일례이다. 각 기준 패턴 1a, 1b, 1c, 2a, 2b, 2c, 2d, 3a, 3b, 3c, 3d는 8화소×8화소의 사이즈로, 흑으로 나타낸 부분이 패턴을 나타내고 있다. 또, 기준 패턴의 사이즈나 종류는 도시한 것에 한정되지 않는다.
도 46은 본 실시예의 컨트롤 IC(55)가 행하는 처리 동작을 설명하는 흐름도이다. 이하에서는, 만일 도 47과 같은 촬상 대상을 센서(12)로 촬상한 결과, 도 48과 같은 촬상 데이터가 얻어졌다고 해서, 도 46의 흐름도의 처리 동작을 설명한다.
본 실시예의 컨트롤 IC(55)는 센서(12)의 촬상 데이터를 기준 패턴 저장부(86)에 저장되어 있는 모든 기준 패턴과 비교한다(단계 S31).
도 45의 각 기준 패턴의 상부에 첨부된 숫자는 도 48의 촬상 데이터와의 불일치 화소 수이다. 컨트롤 IC(55)는 불일치 화소 수가 적은 기준 패턴을 몇 개인가 선택한다(단계 S32). 예를 들면, 컨트롤 IC(55)가 도 45의 4개의 기준 패턴 1a, 1b, 1c, 1d를 선택한 것으로 한다.
다음으로, 컨트롤 IC(55)는 선택한 기준 패턴의 명암을 반전시킨 패턴(도 49의 반전 패턴 n1a, n1b, n1c, n1d)을 생성하고(단계 S33), 이 반전 패턴을 화소 어레이부(1)에 순서대로 표시시키면서, 센서(12)에 의한 촬상을 반복해서 행한다(단계 S34). 이 경우, 도 49의 반전 패턴 n1a, n1b, n1c, n1d의 백 부분만 광이 투과하므로, 센서(12)의 촬상 데이터는 도 50과 같이 된다. 촬상 데이터 r1a는 기준 패턴 1a와 반전 패턴 n1a에 대응하고, 촬상 데이터 r1b는 기준 패턴 1b와 반전 패턴 n1b에 대응하고, 촬상 데이터 r1c는 기준 패턴 1c와 반전 패턴 n1c에 대응하고, 촬상 데이터 r1d는 기준 패턴 1d와 반전 패턴 n1d에 대응한다.
다음으로, 촬상 데이터 중에서, 백색 화소 수가 보다 적은 기준 패턴을 몇 개인가 선택한다(단계 S35). 예를 들면, 도 50의 예에서는 2개의 기준 패턴 1a, 1b를 선택한다.
다음으로, 선택한 기준 패턴에 기초하여, 최종적인 촬상 결과를 얻는다(단계 S36). 여기서는 선택한 기준 패턴과 최초로 얻어진 촬상 데이터를 평균화하는 등 하여, 도 51에 나타내는 최종적인 촬상 결과를 얻는다.
이와 같이 제4 실시예에서는 미리 기준 패턴을 복수 종류 준비하여, 센서(12)에 의한 촬상 데이터를 기준 패턴과 비교하여 최종적인 촬상 데이터를 생성하기 위해서, 센서(12)의 해상도를 너무 높게 하지 않고, 고품질의 촬상 데이터가 얻어진다. 특히, 본 실시예는 형상이 미리 패턴화되어 있는 촬상 대상을 촬상하는 경우에 특히 효과가 크다.
〈제5 실시예〉
도 52는 화소 어레이부(3)의 일부를 도시한 블록도로서, 도시한 점선으로 둘러싼 각 부분이 각각 1화소이다. 각 화소는 화소 TFT(11)와, 화소 TFT(11)의 일단에 접속되는 액정 용량 C1 및 보조 용량 C2와, 화상 취득용의 센서(12)를 포함한다. 센서(12)는 도 52에서는 도시되지 않은 전원선 및 제어선에 접속되어 있다.
또, 도 52에서는 1화소 내에 1개의 화소 TFT(11)만이 도시되어 있지만, 실제로는 1화소 내에 적, 녹 및 청용의 3개의 화소 TFT(11)가 있어, 각 화소 TFT(11)가 각각 센서(12)를 포함한다.
도 53은 1화소분의 구성을 상세히 도시한 회로도이다. 1화소에는 화소 TFT(11)의 각각에 대응하여, 포토다이오드로 이루어지는 센서(12)가 1개씩 설치되어 있다. 각 센서(12)의 애노드 단자는 전원선 JVSS에 접속되고, 캐소드 단자는 제어선 L1에 접속되어 있다. 이들은 전부가 동일 기판(어레이 기판) 상에 형성되어 있어도 되고, 일부를 대향 기판에 설치해도 된다. 예를 들면, 화소 TFT(11)는 대향 기판에 배치해도 된다. 이 경우, 대향 기판측에도 신호선 및 주사선을 설치한다. 화소 TFT 등과 센서 회로 등을 동일 기판 상에 일체화하는 경우에는 제조 비용을 저감시킬 수 있다. 화소 TFT 등과 센서 회로 등을 다른 기판 상에 일체화하는 경우에는 개구율을 크게 하여 백 라이트의 소비 전력을 저감시킬 수 있다(예를 들면 대향 기판측의 화소 TFT를 어레이 기판측의 센서나 캐패시터 소자와 대향 배치하도록 한다).
이 외, 각 화소는 전원선 JVSS와 제어선 L1 사이에 접속되는 캐패시터 C3과, 캐패시터 C3의 축적 전하에 따른 2치 데이터를 저장하는 SRAM(13)과, SRAM(13)에의 기입 제어를 행하는 트랜지스터 Q3과, SRAM(13) 및 캐패시터 C3을 초기화하는 리세트용 트랜지스터 Q4와, SRAM(13)의 출력을 증폭하는 증폭기(AMP)(14)와, 증폭기(14)의 출력을 신호선 Sig에 공급하는지를 제어 신호선 OUT의 논리에 의해 전환 제어하는 트랜지스터 Q5를 포함한다.
SRAM(13)은 직렬 접속된 2개의 인버터 IV1, IV2와, 후단의 인버터 IV2의 출력 단자와 전단의 인버터 IV1의 입력 단자 사이에 접속되는 트랜지스터 Q6을 포함한다.
신호 SFB가 하이 레벨일 때에, 트랜지스터 Q6은 온 상태로 되어, 2개의 인버터 IV1, IV2는 보존 동작을 행한다. 제어 신호선 OUT(m)이 하이 레벨일 때에, 보존되어 있는 데이터가 신호선 Sig에 출력된다.
도 54는 도 53의 회로도에 대응하는 평면 레이아웃도이다. 도 54의 점선 25로 도시한 바와 같이, 본 실시예는 제어 신호선 OUT(m) 중 적어도 일부를 SRAM(13) 및 증폭기(14)의 전원선 JVDD와 상하로 중첩해서 배치하고 있다. 이와 같이 배치함으로써, 도 5의 점선 25로 도시한 바와 같이 SRAM(13) 및 증폭기(14)의 전원선 JVDD와 제어 신호선 OUT(m)이 용량 커플링을 일으켜, 제어 신호선 OUT(m)의 배선 용량이 증가한다. 그 결과, 트랜지스터 Q5가 천천히 온 상태로 되어, 신호선 Sig의 기입 전류도 천천히 변화한다. 따라서, SRAM(13) 및 증폭기(14)의 전원선 JVDD의 전압 강하를 방지할 수 있고, 화상 취득을 행한 데이터가 신호선 Sig 상에서 소실될 우려가 없어진다. 화면의 끝의 급전단에 가까운 부분에서는 화상 취득 결과를 정상적으로 신호선에 출력할 수 있어도, 화면 중앙 등의 급전단으로부터 먼 부분에서의 화상 취득 결과를 정상적으로 신호선에 출력할 수 없다고 하는 문제를 방지할 수 있다.
제어 신호선 OUT(m) 중 적어도 일부를, SRAM(13) 및 증폭기(14)의 전원선 JVDD와 상하로 중첩해서 배치하는 것 외에, 제어 신호선 OUT(m)와 전원선 JVDD 사이에 명시적으로 캐패시터를 접속하는 것도 고려되지만, 이와 같이 하면, 캐패시터를 새롭게 설치하면, 개구율이 저하되어, 표시 품질이 열화된다. 본 실시예의 경우, 이러한 캐패시터를 명시적으로 설치할 필요가 없기 때문에, 개구율이 저하될 우려가 없어진다.
이와 같이 제5 실시예의 경우, 제어 신호선 OUT(m) 중 적어도 일부를 SRAM(13) 및 증폭기(14)의 전원선 JVDD와 상하로 중첩해서 배치하기 위해서, SRAM(13) 및 증폭기(14)의 전원선 JVDD의 전압 강하를 방지할 수 있어, 화상 취득을 행한 데이터가 신호선 Sig 상에서 소실될 우려가 없어진다.
〈제6 실시예〉
제6 실시예는 SRAM(13) 및 증폭기(14)의 전원선 JVDD의 저항을 신호선 Sig의 저항보다 작게 하는 것이다.
본 발명에 따른 표시 장치의 제6 실시예는 도 53과 마찬가지의 회로로 구성되어 있다. 만일, SRAM(13) 및 증폭기(14)의 전원선 JVDD의 저항이 신호선 Sig의 저항보다 높다고 하면, 신호선 Sig 상에서의 전압 강하보다 전원선 JVDD 상에서의 전압 강하가 커져, 화상 취득 데이터가 소실될 우려가 있다.
따라서, 본 실시예는 SRAM(13) 및 증폭기(14)의 전원선 JVDD의 저항을 신호선 Sig의 저항보다 낮게 하고 있다.
도 55는 표시 장치의 제6 실시예에서의 1화소분의 평면 레이아웃도이다. 도시한 바와 같이 전원선 JVDD의 선 폭을 신호선 Sig의 선 폭보다 굵게 함으로써, 전원선 JVDD의 저항을 신호선 Sig의 저항보다 낮게 할 수 있다.
또는 신호선 Sig을 다층 구조로 해도 된다. 다층 구조로 하면, 그 만큼 저항이 커지기 때문에, 특별히 패턴의 굵기를 변경하지 않아도, 전원선 JVDD보다 신호선 Sig의 저항을 크게 할 수 있다.
전원선 JVDD의 저항이 신호선 Sig의 저항보다 낮으면, 1수평 라인의 화상 취득 데이터를 동시에 신호선 Sig에 기입해도, 신호선 Sig을 흐르는 전류가 급격히 증가될 우려는 없고, 전원선 JVDD의 전압도 급격히 강하하지 않게 된다. 따라서, 전원선 JVDD의 전압 강하가 억제되어, 데이터의 소실을 방지할 수 있다.
이와 같이 제6 실시예에서는 전원선 JVDD의 선 폭을 신호선 Sig의 선 폭보다 굵게 하기 때문에, 전원선 JVDD의 저항을 신호선 Sig의 저항보다 낮게 할 수 있어, 1수평 라인의 화상 취득 데이터를 동시에 신호선 Sig에 기입해도, 신호선 Sig 상의 신호가 소실될 우려가 없어진다.
〈제7 실시예〉
도 56은 도 52의 일부를 상세히 도시한 회로도이다. 도 56에 도시한 바와 같이 센서(12a)는 각각 포토다이오드 D1과 센서 전환용 트랜지스터 Q1을 포함하고, 센서(12b)는 각각 포토다이오드 D2와 센서 전환용 트랜지스터 Q2를 포함한다. 포토다이오드 D1, D2는 수광한 광의 광량에 따른 전기 신호를 출력한다. 센서 전환용 트랜지스터 Q1, Q2는 교대로 온·오프 상태로 되어, 1화소 내의 복수의 포토다이오드 D1, D2 중 어느 한쪽이 교대로 선택된다.
각 화소는 2개의 센서(12a, 12b)와, 동일 화소 내의 2개의 센서(12a, 12b)에서 공용되는 캐패시터 C3과, 캐패시터 C3의 축적 전하를 A/D 변환하는 검출 회로(91)와, 검출 회로(91)에의 기입 제어를 행하는 트랜지스터 Q3과, 버퍼(13) 및 캐패시터 C3을 초기화하는 리세트용 트랜지스터 Q4를 포함한다. 캐패시터 C3의 축적 전하는 트랜지스터 Q3과 검출선을 통하여 검출 회로(91)에 공급된다. 검출 회로(91)는 어레이 기판의 프레임 부분에 설치된다.
실리콘 기판 상에 형성되는 트랜지스터 회로인 경우와 달리, 절연 기판 상에 저온 폴리실리콘 프로세스를 이용하여 형성되는 LTPS 소자(Low Temperature Poly-Si 소자)의 경우, 동일 칩 상에서도 소자 특성의 Vth 변동이 1V 정도가 되는 경우가 있다. 이 때문에, 실리콘 기판 상의 A/D 변환 회로에서 자주 이용되는 차동 회로(연산 증폭기)를 그대로 이용할 수 없어, Vth 변동의 보상 수단을 포함한 A/D 변환 회로가 필요하게 된다. 연산 증폭기를 보통 이용하면, 소자의 Vth 변동 등에 의해, 임의의 센서 출력 전위가, 임의의 검출 회로에서 하이 레벨로 변환되고, 다른 검출 회로에서는 로우 레벨로 변환되는 등으로 하여 실용적이지 않기 때문이다.
이하에서는, 특히 LTPS 소자를 이용하여 표시 장치의 어레이 기판 상에 일체 형성하는 경우에, 특히 유효한 Vth 변동 보상 수단을 포함한 A/D 변환 회로를 구비한 검출 회로(91)에 대하여 설명한다.
도 57은 검출 회로(91)의 상세 구성을 나타내는 회로도이다. 도 57의 검출 회로(91)는 각 검출선마다, 트랜지스터 Q7, Q8과, 캐패시터 C4 및 인버터 IV3으로 이루어지는 증폭기(92)와, 인버터 IV4와, 래치(93)와, 트랜지스터 Q9와, 트랜지스터 Q10 및 레지스터 회로(94)로 이루어지는 시프트 레지스터(95)를 포함한다. 래치(93)는, 예를 들면 도 58의 (a)와 같은 회로로 구성되고, 시프트 레지스터(44)는, 예를 들면 도 58의 (b)와 같은 회로로 구성된다.
트랜지스터 Q7의 게이트에는 어느 것이나 신호 /PRC가 입력되고, 트랜지스터 Q8의 게이트에는 어느 것이나 신호 PRC가 입력된다. 우선, 최초에는 소정 기간만 신호 PRC를 하이 레벨로 한다. 이에 의해, 트랜지스터 Q8이 온 상태로 되어, 증폭기(92)의 입력단은 전압 VPRC로 초기화된다. 전압 VPRC는 센서의 하이 레벨의 출력이 검출선에 유도된 경우의 검출선 전압과, 센서의 로우 레벨의 출력이 검출선에 유도된 경우의 검출선 전압과의 사이의 전압으로 설정된다. 증폭기(92) 내의 인버터 IV3의 입출력 단자 사이에 스위치 SW1이 접속되어 있으며, 전압 PRC가 하이 레벨일 때에는 이 스위치 SW1이 온 상태로 되므로, 인버터 IV3의 입력단(=캐패시터 소자 C4의 하측의 끝)에는 인버터의 동작 임계값이 유지된다. 이 때, 증폭기(92)는 증폭 동작을 행하지 않는다. 이 동작에 의해, Vth의 캔슬이 행해진다. Vth가 변동되어도, 인버터 IV3의 입력단에는 인버터 IV3의 동작 임계값이 유지된다.
다음으로, 신호 /PRC를 하이 레벨(신호 PRC를 로우 레벨)로 하면, 검출선의 전압이 전압 VPRC보다 높은지의 여부가 그대로 캐패시터 소자 C4를 통하여, 인버터 IV3의 입력단에 동작 임계값에 대하여 높은지의 여부의 전압으로 치환하도록 입력되고, 인버터 IV3의 출력단으로 반전 증폭 출력이 확실하게 출력된다. 이와 같이 하여, Vth 변동이 1V 정도 있는 경우라도 확실하게 A/D 변환이 행해진다.
그 후, 소정의 타이밍에서, 래치(93)는 래치 동작을 행한다. 그 후, 신호 A가 하이 레벨로 되면, 래치(93)의 출력이 시프트 레지스터(95)의 각 레지스터 회로(94)에 기입된다. 그 후, 신호 A가 로우 레벨로 되면, 트랜지스터 Q10이 온 상태로 되고, 각 레지스터 회로(94)는 종속 접속되어, 클럭 CLK에 동기하고, 데이터는 1단씩 우측에 시프트되어, 우단의 레지스터 회로(94)로부터 CPU에 공급된다.
또, 경우에 따라서는 래치(93)를 생략할 수도 있다. 검출선의 출력을 직접 시프트 레지스터(95)에 유도시키면 된다. 단, 시프트 레지스터(95)가 CPU에 데이터를 출력하기 알맞은 타이밍에, 검출선의 출력을 시프트 레지스터(95)에 공급할 필요가 있다. 시프트 레지스터(95)에 데이터를 다 저장할 때까지 검출 회로(91)의 출력이 변화하지 않도록 하기 위함이다.
이에 대하여, 도 57과 같이 래치(93)를 설치하면, 시프트 레지스터(95)의 동작에 관계없이 A/D 변환의 출력을 래치(93)에 계속 유지할 수 있어, 신속하게 다음의 검출 동작으로 들어갈 수 있는 이점이 있다.
도 57에서는 증폭기(92)를 캐패시터 C4와 인버터 IV3의 한 개씩으로 구성되어 있지만, 도 59에 도시한 바와 같이 캐패시터 C4와 인버터 IV3을 복수개씩 종속 접속해도 된다. 이에 의해, 증폭기(92)의 이득 제어의 정밀도를 향상할 수 있다. 종속 접속 수가 많을수록, A/D 변환 가능한 검출선의 최소 진폭을 보다 작게 할 수 있고, A/D 변환기의 감도를 높일 수 있다.
또한, A/D 변환기는 2치화에 한정되지 않는다. 보다 고차의 것이라도 된다.
도 56에서는 화소 내에는 센서의 값을 증폭하는 회로를 설치하고 있지 않지만, 도 4, 도 28, 도 53을 이용하여 설명한 바와 같이 어떠한 증폭 회로를 설치해도 된다. 화소 내의 증폭 회로가 신호선을 구동하는 시간을 짧게 할 수 있다. 화소 내의 회로에 의한 신호선 구동의 시간이 충분히 길지 않기 때문에, 미소한 전위 변화밖에 일어나지 않는 타이밍에서 신호선 구동을 중단해도, 프레임부에서 신호 진폭 증폭이 고정밀도로 이루어지기 때문에, 데이터의 전송 오류가 발생하기 어렵다. 결과적으로, 다계조 화상을 판독하는 시간을 단시간화할 수 있는 효과가 있다.
도 57에서, 시프트 레지스터(95)의 후단에, 도시되지 않은 버퍼나 레벨 변환 회로를 접속해도 된다. 버퍼는 PMOS-TFT와 NMOS-TFT를 전원 단자와 접지 단자 사이에 직렬 접속한 인버터로, 파형 정형을 행한다. 또한, 레벨 변환 회로가 필요한 것은, 다음과 같은 이유에 의한다. 유리 기판 등의 절연 기판 상에 형성되는 폴리실리콘 TFT는 실리콘 기판 상에 형성되는 TFT 등에 비하여, 임계값 전압 Vth의 절대값이, 예를 들면 1∼3V로 크기 때문에, 전원 전압으로서 비교적 큰 전압(본 실시예에서는 5V)이 필요하다. 한편, 실리콘 기판 상에 형성되는 CPU는 1∼3V의 전원 전압으로 동작하는 것이 통상이다. 이러한 CPU에 5V 진폭의 신호를 입력하면, CPU 측의 인터페이스 회로에 과도한 전압이 인가되게 되어, 고장의 원인이 될 수 있다. 이것을 회피하기 위해서, 신호 진폭이 5V부터 CPU로 받아들일 수 있는 소 진폭이 되도록 레벨 변환하는 회로를 설치하는 것이 바람직하다. 레벨 변환 회로는 공지의 회로 구성으로 충분하다.
도 60은 시프트 레지스터(95)로부터 CPU에 전송되는 화상 데이터의 동작 타이밍도이다. 도시한 바와 같이 320번째의 검출선의 데이터 D320으로부터 1번째의 검출선의 데이터 D1까지 순서대로 전송된다. 또, 데이터의 전송 순서를 도 60과는 반대로 하여, 1번째의 검출선의 데이터 D1로부터 320번째의 검출선의 데이터 D320까지 순서대로 전송해도 된다.
도 70는 이상에서 설명한 각 실시예의 특징 부분을 통합한 표시 장치의 블록도이다. 도 70에 도시한 바와 같이 절연 기판 상에는 각 화소마다 센서의 값을 출력하는 화소 어레이부(1)와, 신호선 구동 회로와, 주사선 구동 회로(3)와, 센서의 값을 디지털 데이터로 변환하는 A/D 변환 회로(106)와, A/D 변환 회로(106)의 출력을 직렬 데이터로 변환하는 직렬 출력 회로(101)가 형성된다. 화소 어레이부(1)의 각 화소마다, 화소 표시 유지 회로(102)와 센서 출력 회로(107)가 형성된다. 절연 기판의 외부의 로직 IC에는 복수의 조건에서의 화상 판독을 지시하는 화상 판독 지시부(104)와, 복수의 2치 화상을 기초로 다계조 화상을 합성하는 다계조 화상 합성부(105)가 설치된다.
이러한 구성을 채용함으로써, 센서의 출력이나 TFT 특성의 면내 변동이 비교적 큰 경우에도 양호한 다계조 화상의 판독이 가능하게 되고, 또 단시간에서의 화상 판독이 가능하게 된다. 또, 도 71과 같이 화소 내에 센서의 값을 2치화하는 2치화 출력 회로(103)를 형성해도 된다. 이 경우, A/D 변환 회로(106) 대신에, 화소로부터의 2치화 신호를 증폭하는 신호 증폭 회로(107)를 절연 기판 상에 설치하면 된다.
도 60의 경우, 검출선의 수가 많아질수록, 시프트 레지스터(95)의 출력 주파수를 높게 할 필요가 있어, 타이밍적인 제한이 엄격하게 된다. 구체적으로, 시프트 레지스터(95)는 클럭에 동기하여, 각단의 데이터를 차단으로 전송하지만, 클럭이 지나치게 빨라지면, 이 전송을 정상적으로 행할 수 없게 된다. 따라서, 도 61은 시프트 레지스터(95)의 동작 주파수를 낮출 수 있는 회로 구성으로 하고 있다. 도 61의 회로는 시프트 레지스터(95)를 제1 시프트 레지스터부(95a)와 제2 시프트 레지스터부(95b)의 2개로 나눔과 함께, 제1 및 제2 시프트 레지스터부(95a, 95b)의 출력 중 어느 한쪽을 선택하는 P/S 변환 회로(96)를 설치하여, 이 P/S 변환 회로(96)의 출력을 CPU에 공급하는 예를 나타내고 있다.
제1 시프트 레지스터부(95a)는 검출선 D1∼D160까지의 화상 데이터를 시프트하고, 제2 시프트 레지스터부(95b)는 검출선 D161∼D320까지의 화상 데이터를 시프트한다.
도 62는 제1 시프트 레지스터부(95a), 제2 시프트 레지스터(95b)부 및 P/S 변환 회로(96)의 출력 타이밍도이다. 도시한 바와 같이 제1 시프트 레지스터부(95a)는 화상 데이터 D160∼D1까지 순서대로 출력하고, 제2 시프트 레지스터부(95b)는 화상 데이터 D320∼D161까지 순서대로 출력한다. P/S 변환 회로(96)는 제1 및 제2 시프트 레지스터부(95a, 95b)의 출력을 교대로 선택하여 출력한다.
이와 같이 도 61의 회로에서는 시프트 레지스터(95)를 제1 및 제2 시프트 레지스터부(95a, 95b)로 나누어, 각 시프트 레지스터부(95a, 95b)의 출력을 교대로 선택하여 CPU에 전송하기 때문에, 시프트 레지스터(95)의 동작 주파수를 도 57의 절반으로 느리게 할 수 있어, 타이밍적인 제한을 완화시킬 수 있다.
한편, 도 63은 도 61의 회로의 변형예로서, 어레이 기판을 2n(n은 1 이상의 정수)개의 블록으로 분할하는 예를 나타내고 있다. 도 63에서는 각 블록마다 래치&시프트 레지스터(95)를 설치하여, 인접하는 2개의 블록 내의 2개 시프트 레지스터(95)의 출력 중 어느 한쪽을 선택하는 P/S 변환 회로(96)를 설치하고 있다. 래치&시프트 레지스터(95)는 도 58의 (a) 및 도 58의 (b)와 마찬가지로, 도 64와 같은 회로로 구성되어 있다.
도 63의 경우, 인접하는 2블록마다, 센서의 화상 취득 결과를 나타내는 직렬 신호가 CPU에 공급된다.
이와 같이 도 63에서는 어레이 기판 상의 2n개의 블록 각각으로부터 출력되는 화상 데이터를 n개의 데이터선으로 통합하여 CPU로 전송하므로, 하나의 시프트 레지스터(95)를 이용하여 화상 데이터를 CPU로 전송하는 경우에 비하여, 시프트 레지스터(95)의 동작 주파수를 1/2n로 저감시킬 수 있다. 또한, n개의 데이터선을 2개씩 세트로 하여 직렬 변환함으로써 CPU에의 데이터 출력 개수를 n/2로 줄일 수도 있다. 이 경우에는 시프트 레지스터(95)의 동작 주파수는 1/2n이면서, 데이터를 CPU로 전송하기 위한 데이터선의 출력 개수를 n/2로 줄일 수 있다.
그런데, 도 61이나 도 63과 같이, 복수의 시프트 레지스터(95)의 출력을 P/S 변환 회로에서 직렬 데이터로 변환하면, 각 시프트 레지스터(95)마다 화소의 배치에 대응하여 연속적으로 배열되어 있던 데이터가 교대로 뒤섞여, 불연속적인 데이터로 된다. 이 때문에, 이러한 데이터를 CPU가 받아들여도, 그대로는 화상 데이터 처리를 행할 수 없다.
이러한 문제에 대처하는 방법으로서, 어레이 기판 측에서, 출력 데이터선 외에 복수의 비트선을 배치하여, 이들 비트선에 의해 화상 데이터의 어드레스 정보를 붙여 출력하는 방법이 고려된다.
그러나, 절연 기판으로부터 보다 많은 신호가 출력되는 결과가 되어, 소비 전력이 증가하거나, 접속 핀 수가 증가하거나 하여, IC의 비용이 비싸진다. 또한, IC 측에서도, 전송되어 온 어드레스를 디코드하여, 개개의 데이터를 그에 상당하는 메모리에 차례대로 저장해야 하고, 게이트 수가 증대하거나, 소비 전력이 증가하는 요인이 된다.
도 65는 어레이 기판의 외부에서 재배열을 행하는 경우의 시프트 레지스터(95)의 후단측의 블록도이다. 도 65의 회로는 어레이 기판의 P/S 변환 회로(96)로부터 출력되는 직렬 신호를 병렬 신호로 변환하는 S/P 변환 회로(97)와, 병렬 신호를 구성하는 각 신호의 위상을 정합하는 타이밍 조정 회로(98)와, 타이밍 조정 회로(98)의 출력 신호를 시프트시키는 시프트 레지스터(99a, 99b)를 포함한다.
P/S 변환 회로(96)와 S/P 변환 회로(97)는 어느 것이나 2개의 아날로그 스위치로 구성되고, 구체적으로는 P/S 변환 회로(96)는 도 66의 (a)와 같은 회로로 구성되고, S/P 변환 회로(97)는 도 66의 (b)와 같은 회로로 구성된다. 어느 회로에서도, 한쪽의 아날로그 스위치가 온 상태로 될 때에 다른 쪽의 아날로그 스위치가 오프 상태가 되도록 제어함으로써, P/S 변환 또는 S/P 변환을 행할 수 있다.
타이밍 조정 회로(98)는, 예를 들면 D 래치(50)로 구성된다. 도 65의 좌측으로 배열된 D 래치(50)와 우측으로 배열된 D 래치(50)에서 단 수가 다른 이유는, 양 데이터의 위상을 정합하기 때문이다. 또, D 래치(50)의 내부 구성은 도 67과 같이 된다.
타이밍 조정 회로(98)의 후단에는 CPU에서의 처리에 알맞도록 시프트 레지스터(95)가 접속되어 있지만, 이 시프트 레지스터(95)는 필수적인 구성이 아니고, 라인 버퍼나 메모리 등을 이용할 수도 있다. 어떻든 간에 도 66의 (b)에 도시한 S/P 변환 회로로부터는 데이터가 플러스순으로 출력되므로, CPU에서의 데이터의 처리가 용이하게 된다.
도 68은 도 65의 회로의 동작 타이밍도이다. 도 68의 신호 OUT1은 제1 시프트 레지스터부(95a)의 출력, 신호 OUT2는 제2 시프트 레지스터부(95b)의 출력, 신호 OUT은 P/S 변환 회로(96)의 출력, 신호 IN1, IN2는 S/P 변환 회로(97)의 출력, 신호 IN1a, IN1b는 타이밍 조정 회로(98)의 출력이다. 도 68에 도시한 바와 같이 타이밍 조정 회로(98)의 2개의 출력은 위상이 서로 일치한다.
이와 같이 어레이 기판의 외측에, P/S 변환 회로(96)와 대칭적인 S/P 변환 회로(97)를 형성함으로써, 어레이 기판으로부터 어드레스 정보를 전송하지 않아도, 화상 데이터의 재배열을 행할 수 있다.
상술한 각 실시예에서는 본 발명에 따른 표시 장치를 액정 표시 장치에 적용한 예에 대하여 설명하였지만, 본 발명은 EL(Electroluminescense) 표시 장치나 PDP(Plasma Display Panel) 등의 다른 표시 장치에도 적용 가능하다.
본 발명에 따르면, 센서의 특성 변동이나 SRAM의 임계값 전압의 변동 등의 영향을 받지 않고 화상 취득을 행할 수 있어, 노이즈가 적고, 중간조까지 재현할 수 있는 취득 화상이 얻어진다.
도 1은 본 발명에 따른 표시 장치의 제1 실시예의 개략 구성도.
도 2는 화소 어레이부(1)의 일부를 상세히 도시한 블록도.
도 3은 도 2의 일부를 상세히 도시한 회로도.
도 4는 SRAM의 내부 구성을 나타내는 회로도.
도 5는 표시 장치의 단면도.
도 6은 도 1에 도시한 로직 IC의 내부 구성을 나타내는 블록도.
도 7은 캐패시터에 인가하는 전압을 전환하는 예를 나타내는 도면.
도 8은 CPU의 처리 동작의 일례를 설명하는 흐름도.
도 9는 명함의 화상을 저장하는 예를 나타내는 도면.
도 10은 주위 8화소의 평균을 취하는 모습을 나타내는 도면.
도 11은 도 8의 처리 결과를 나타내는 화상의 예를 나타내는 도면.
도 12는 「T」의 문자를 포함하는 화상의 일례를 나타내는 도면.
도 13은 도 12의 점선 행의 화상 취득을 행한 결과를 나타내는 도면.
도 14는 도 13의 화상을 저장한 결과로서 최종적으로 얻어지는 도면.
도 15는 각 촬상 조건에서의 화상 취득 결과를 별도로 메인 메모리에 저장하는 예를 나타내는 도면.
도 16은 메인 메모리의 용량을 삭감하는 예를 나타내는 도면.
도 17의 (a)는 촬상 대상의 일례를 나타내는 도면, 도 17의 (b)는 촬상 결과의 일례를 나타내는 도면.
도 18은 본 발명에 따른 표시 장치의 제2 실시예의 전체 구성을 나타내는 블록도.
도 19는 유리 기판 상의 신호선 구동 회로, 주사선 구동 회로, 센서 제어 회로 및 신호 처리 출력 회로와, 제어 회로 기판 상의 컨트롤 IC 및 메모리와의 접속 관계를 나타내는 블록도.
도 20은 유리 기판(31)의 상세 구성의 일례를 나타내는 블록도.
도 21은 주사선 구동 회로(3)의 상세 구성의 일례를 도시하는 회로도.
도 22는 신호 처리 출력 회로(54)의 상세 구성의 일례를 나타내는 블록도.
도 23은 동기 신호 발생 회로(71)의 상세 구성의 일례를 나타내는 블록도.
도 24는 P/S 변환 회로(72)의 상세 구성의 일례를 나타내는 블록도.
도 25는 디코더의 내부 구성의 일례를 도시하는 회로도.
도 26은 래치의 내부 구성의 일례를 도시하는 회로도.
도 27은 출력 버퍼(73)의 상세 구성을 나타내는 블록도.
도 28은 화소 어레이부(1)의 1화소분의 상세 회로도.
도 29는 유리 기판(31) 상의 1화소분의 레이아웃도.
도 30은 본 실시예의 표시 장치의 동작을 설명하는 도면.
도 31은 모드 m1의 동작 타이밍도.
도 32는 모드 m2, m3의 동작 타이밍도.
도 33은 모드 m4, m5의 동작 타이밍도.
도 34는 블록 분할을 설명하는 도면.
도 35는 도 18의 컨트롤 IC(55)가 행하는 처리 동작의 일례를 설명하는 흐름도.
도 36은 촬상 시간과 평균 계조와의 관계를 나타내는 도면.
도 37은 단계 S7에서 얻어지는 촬상 데이터의 일례를 나타내는 도면.
도 38은 평균 계조 증가분을 설명하는 도면.
도 39는 본 실시예의 촬상 결과의 일례를 나타내는 도면.
도 40은 제2 실시예에서의 각 블록의 표시 휘도의 일례를 나타내는 도면.
도 41은 제2 실시예에서의 인접하는 4블록의 촬상 화상을 도식화한 도면.
도 42는 도 40과 동일한 조건으로 촬상을 행한 경우의 제3 실시예의 처리 결과를 나타내는 도면.
도 43은 제3 실시예에서의 인접하는 4블록의 촬상 화상을 도식화한 도면.
도 44는 본 발명에 따른 표시 장치의 제4 실시예의 개략 구성을 나타내는 블록도.
도 45는 기준 패턴 저장부에 저장되어 있는 기준 패턴의 일례를 나타내는 도면.
도 46은 본 실시예의 컨트롤 IC(55)가 행하는 처리 동작을 설명하는 흐름도.
도 47은 촬상 대상의 일례를 나타내는 도면.
도 48은 촬상 결과의 일례를 나타내는 도면.
도 49는 반전 패턴의 일례를 나타내는 도면.
도 50은 센서의 촬상 데이터의 일례를 나타내는 도면.
도 51은 최종적인 촬상 결과의 일례를 나타내는 도면.
도 52는 화소 어레이부(3)의 일부를 상세히 도시한 블록도.
도 53은 1화소분의 구성을 상세히 도시한 회로도.
도 54는 도 53의 회로도에 대응하는 평면 레이아웃도.
도 55는 표시 장치의 제6 실시예에서의 1화소분의 평면 레이아웃도.
도 56은 도 52의 일부를 상세히 도시한 회로도.
도 57은 검출 회로(91)의 상세 구성을 나타내는 회로도.
도 58의 (a)는 래치의 상세 회로도, 도 58의 (b)는 시프트 레지스터의 상세 회로도.
도 59는 증폭기의 변형예를 도시하는 회로도.
도 60은 시프트 레지스터(95)로부터 CPU로 전송되는 화상 데이터의 동작 타이밍도.
도 61은 시프트 레지스터(95)의 동작 주파수를 낮게 하는 것이 가능한 회로 구성을 나타내는 블록도.
도 62는 제1 시프트 레지스터부(95a), 제2 시프트 레지스터부(95b) 및 P/S 변환 회로(96)의 출력 타이밍도.
도 63은 도 61의 회로의 변형예를 나타내는 블록도.
도 64는 도 63의 래치&시프트 레지스터의 구성을 나타내는 블록도.
도 65는 어레이 기판의 외부에서 재배열을 행하는 경우의 시프트 레지스터(95)의 후단측의 블록도.
도 66의 (a)는 P/S 변환 회로의 블록도, 도 66의 (b)는 S/P 변환 회로의 블록도.
도 67은 D 래치의 내부 구성을 나타내는 회로도.
도 68은 도 65의 회로의 동작 타이밍도.
도 69는 제1 실시예의 특징 부분을 추출하여 구성한 표시 장치의 블록도.
도 70은 도 69의 변형예의 표시 장치의 블록도.
도 71은 도 70의 변형예의 표시 장치의 블록도.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 화소 어레이부
2 : 신호선 구동 회로
3 : 주사선 구동 회로
4 : 검출 회로, 출력 회로
31 : 유리 기판
32 : 반도체 기판
33 : 로직 IC

Claims (25)

  1. 표시 장치에 있어서,
    종횡으로 줄지어 배열되는 신호선 및 주사선의 각 교점 부근에 형성되는 표시 소자와,
    상기 표시 소자에 대응하여 설치되고, 각각이 지정된 범위의 입사광을 수광하여 전기 신호로 변환하는 폴리실리콘으로 이뤄진 촬상부와,
    상기 촬상부에서 변환된 전기 신호에 따른 전하를 축적하는 전하 축적부와,
    복수의 촬상 조건의 각각에서의 상기 전하 축적부의 축적 전하에 기초하여, 상기 촬상부에서 촬상된 화상에 대응하는 디지털 화상 데이터를 생성하는 신호 처리부를 포함하는 표시 장치.
  2. 제1항에 있어서,
    상기 전하 축적부에 축적된 전하가 소정의 임계값 이상인지를 나타내는 2치 데이터를 출력하는 2치 데이터 생성부를 포함하고,
    상기 신호 처리부는 상기 복수의 촬상 조건의 각각에서 얻어진 상기 2치 데이터에 기초하여 상기 디지털 화상 데이터를 생성하는 표시 장치.
  3. 제2항에 있어서,
    상기 촬상 조건을 단계적으로 올림 차순 또는 내림 차순으로 전환하는 촬상 조건 전환부를 포함하고,
    상기 신호 처리부는 상기 촬상 조건 전환부가 상기 촬상 조건을 1단계 전환하였을 때에, 상기 2치 데이터의 논리가 변화한 경우에는 주목 화소의 주위의 복수 화소의 상기 2치 데이터의 값에 기초하여, 상기 주목 화소의 디지털 화상 데이터를 생성하는 표시 장치.
  4. 제3항에 있어서,
    상기 촬상 조건 전환부는 상기 전하 축적부에 축적되는 초기 전하량을 단계적으로 올림 차순 또는 내림 차순으로 전환하고,
    상기 전하 축적부는 복수의 상기 초기 전하량의 각각마다, 상기 초기 전하량으로부터 상기 촬상부에서의 수광량에 따른 전하를 뺀 남은 전하를 축적하는 표시 장치.
  5. 제3항에 있어서,
    상기 촬상 조건 전환부는 상기 촬상부에서의 촬상 시간을 단계적으로 올림 차순 또는 내림 차순으로 전환하는 표시 장치.
  6. 제3항에 있어서,
    상기 신호 처리부는 상기 촬상 조건 전환부가 상기 초기 전하량을 1단계 전환하였을 때에, 상기 2치 데이터의 논리가 변화한 경우에는 주목 화소의 주위 8화소의 전회의 화상 취득 시에 있어서의 상기 2치 데이터의 평균값을 상기 주목 화소의 디지털 화상 데이터로 하는 표시 장치.
  7. 제2항에 있어서,
    하나의 촬상 조건에서의 상기 2치 데이터를 일시적으로 저장하는 일시적 저장부와,
    상기 일시적 저장부에 저장된 상기 2치 데이터를 저장하는 제1 영역과, 이 제1 영역에 저장되어 있는 2치 데이터에 대응하는 상기 디지털 화상 데이터를 저장하는 제2 영역을 갖는 작업용 저장부를 포함하는 표시 장치.
  8. 제7항에 있어서,
    상기 표시 소자, 상기 촬상부, 상기 전하 축적부 및 상기 2치 데이터 생성부는 동일한 절연 기판 상에 형성되고,
    상기 신호 처리부, 상기 일시적 저장부 및 상기 작업용 저장부는 상기 절연 기판과는 별도의 반도체 기판 상에 형성되는 표시 장치.
  9. 표시 장치에 있어서,
    종횡으로 줄지어 배열되는 신호선 및 주사선의 각 교점 부근에 형성되는 표시 소자와,
    상기 표시 소자에 대응하여 설치되고, 각각이 지정된 범위의 입사광을 수광하여 전기 신호로 변환하는 폴리실리콘으로 이뤄진 촬상부와,
    상기 촬상부에서 변환된 전기 신호에 따른 전하를 축적하는 전하 축적부와,
    상기 전하 축적부의 축적 전하에 따른 2치 데이터를 증폭하는 촬상 데이터 증폭부와,
    상기 촬상 데이터 증폭부에서 증폭된 2치 데이터에 기초하여 촬상 대상의 평균 계조를 검출하는 평균 계조 검출부와,
    상기 평균 계조 검출부의 검출 결과에 기초하여, 상기 촬상부에서 촬상을 행할 때의 상기 표시 소자의 표시 휘도를 설정하는 휘도 설정부와,
    상기 촬상부의 촬상 시간을 복수로 전환 제어하는 촬상 시간 제어부와,
    상기 휘도 설정부에서 설정된 표시 휘도로 설정한 상태에서, 상기 촬상 시간 제어부에서 전환 제어되는 개개의 촬상 시간에서의 상기 촬상부의 촬상 결과에 기초하여, 촬상 화상에 대응하는 디지털 화상 데이터를 생성하는 화상 데이터 생성 수단을 포함하는 표시 장치.
  10. 제9항에 있어서,
    상기 평균 계조에 기초하는 표시 휘도 설정을 인접하는 복수의 상기 표시 소자로 이루어지는 블록마다 행하는 표시 장치.
  11. 제9항에 있어서,
    상기 평균 계조 검출부에서 검출된 평균 계조가 소정의 기준 계조값이 되는 데 필요한 상기 촬상부의 촬상 시간을 상기 블록마다 검출하는 촬상 시간 검출부를 구비하고,
    상기 휘도 설정부는 상기 촬상 시간 검출부의 검출 결과에 기초하여, 상기 표시 소자의 휘도를 설정하는 표시 장치.
  12. 제9항에 있어서,
    상기 화상 데이터 생성부는 각각의 촬상 시간에서의 상기 촬상부의 촬상 결과에 대하여 가중치를 부여하는 표시 장치.
  13. 제9항에 있어서,
    주사선을 선순차 구동할지, 또는 모든 주사선을 동시에 구동할지를 전환 제어할 수 있는 주사선 구동 회로를 구비하고,
    상기 주사선 구동 회로는 상기 전하 축적부에 초기 전하를 축적할 때에는 모든 주사선을 동시에 구동하는 표시 장치.
  14. 제9항에 있어서,
    상기 직렬 데이터에 포함되는 「0」 또는 「1」의 수를 계측하는 데이터 수 계측부를 구비하고,
    상기 평균 계조 검출부는 상기 데이터 수 계측부의 계측 결과에 기초하여 평균 계조를 검출하는 표시 장치.
  15. 제10항에 있어서,
    상기 휘도 설정부는 상기 블록의 중심에 위치하는 상기 표시 소자의 휘도를 설정하고, 상기 블록의 중심 위치 이외의 상기 표시 소자의 휘도를 중심 위치로부터의 거리에 따라 서서히 바꾸는 표시 장치.
  16. 표시 장치에 있어서,
    종횡으로 줄지어 배열되는 신호선 및 주사선의 각 교점 부근에 형성되는 표시 소자와,
    상기 표시 소자에 대응하여 설치되고, 각각이 지정된 범위의 입사광을 수광하여 전기 신호로 변환하는 폴리실리콘으로 이뤄진 촬상부와,
    상기 촬상부에서 변환된 전기 신호에 따른 전하를 축적하는 전하 축적부와,
    상기 전하 축적부의 축적 전하에 따른 2치 데이터를 증폭하는 촬상 데이터 증폭부와,
    상기 촬상부에서 촬상을 행하는 경우에 이용되는 복수의 상기 표시 소자로 이루어지는 블록의 표시 형태를 나타내는 복수의 기준 패턴을 기억하는 기준 패턴 기억부와,
    상기 촬상부의 촬상 결과에 근사한 기준 패턴을 상기 기준 패턴 기억부에서 복수 종류 선택하는 기준 패턴 선택부와,
    상기 기준 패턴 선택부에서 선택된 기준 패턴 각각의 명암을 반전시킨 기준 패턴을 상기 표시 소자로 표시시킨 상태에서, 상기 촬상부에서 반복 촬상을 행한 결과에 기초하여, 촬상 화상에 대응하는 디지털 화상을 생성하는 화상 데이터 생성 수단을 포함하는 표시 장치.
  17. 표시 장치에 있어서,
    종횡으로 줄지어 배열되는 신호선 및 주사선의 각 교점 부근에 형성되는 표시 소자와,
    상기 표시 소자에 대응하여 설치되고, 각각이 지정된 범위의 입사광을 수광하여 전기 신호로 변환하는 폴리실리콘으로 이뤄진 촬상부와,
    상기 촬상부에서 변환된 전기 신호에 따른 전하를 축적하는 전하 축적부와,
    상기 전하 축적부에 축적된 전하에 따른 신호를 일시적으로 저장하는 촬상 결과 저장부와,
    제어 신호선의 논리에 따라, 상기 촬상 결과 저장부에 저장된 신호를 출력할지를 전환 제어하는 출력 전환 제어부를 포함하고,
    상기 제어 신호선 중 적어도 일부는 상기 촬상 결과 저장부의 전원선과 상하로 중첩되도록 배치되는 표시 장치.
  18. 표시 장치에 있어서,
    종횡으로 줄지어 배열되는 신호선 및 주사선의 각 교점 부근에 형성되는 표시 소자와,
    상기 표시 소자에 대응하여 설치되고, 각각이 지정된 범위의 입사광을 수광하여 전기 신호로 변환하는 폴리실리콘으로 이뤄진 촬상부와,
    상기 촬상부에서 변환된 전기 신호에 따른 전하를 축적하는 전하 축적부와,
    상기 전하 축적부에 축적된 전하에 따른 신호를 일시적으로 저장하는 촬상 결과 저장부와,
    제어 신호선의 논리에 따라, 상기 촬상 결과 저장부에 저장된 신호를 출력할지를 전환 제어하는 출력 전환 제어부를 포함하고,
    상기 촬상 결과 저장부의 전원선의 저항은 상기 출력 전환 제어부의 출력선의 저항보다 낮게 설정하는 표시 장치.
  19. 표시 장치에 있어서,
    종횡으로 줄지어 배열되는 신호선 및 주사선의 각 교점 부근에 형성되는 표시 소자와,
    상기 표시 소자에 대응하여 설치되고, 각각이 다른 범위의 입사광을 수광하여 수광량에 따른 전하를 축적하는 폴리실리콘으로 이뤄진 센서를 구비하고,
    상기 센서는,
    수광량에 따른 전기 신호를 출력하는 광전 전환부와,
    상기 전기 신호에 따른 전하를 축적하는 전하 축적부와,
    상기 전하 축적부에 초기 전하를 축적시킬지를 전환하는 초기화 제어부와,
    상기 전하 축적부의 축적 전하에 따른 신호를 출력할지를 전환하는 출력 제어부를 구비하는 표시 장치.
  20. 표시 장치에 있어서,
    종횡으로 줄지어 배열되는 신호선 및 주사선의 각 교점 부근에 형성되는 표시 화면을 구성하는 표시 소자와,
    상기 표시 화면 내에 설치되는 폴리실리콘으로 이뤄진 센서와,
    상기 센서의 출력 신호를 A/D 변환하는 A/D 변환기를 구비하고,
    상기 A/D 변환부는 상기 신호선 및 주사선과, 상기 표시 소자와, 상기 센서가 형성되는 절연 기판의 액연 부분에 형성되는 표시 장치.
  21. 표시 장치에 있어서,
    종횡으로 줄지어 배열되는 신호선 및 주사선의 각 교점 부근에 형성되는 표시 소자와,
    상기 표시 소자의 각각에 대응하여 설치되는 폴리실리콘으로 이뤄진 센서와,
    상기 센서에 의해 축적된 전하를 디지털 신호로 변환하는 A/D 변환기와,
    상기 디지털 신호를 직렬 신호로 변환하여 출력하는 시프트 레지스터를 구비하고,
    상기 시프트 레지스터는,
    m(m은 2 이상의 정수) 비트로 이루어지는 상기 디지털 신호를 제1 직렬 신호로 변환하여 출력하는 제1 시프트 레지스터와,
    n(n은 2 이상의 정수) 비트로 이루어지는 상기 디지털 신호를 제2 직렬 신호로 변환하여 출력하는 제2 시프트 레지스터와,
    상기 제1 및 제2 직렬 신호 중 어느 한쪽을 선택하여 출력하는 직렬 신호 선택부를 구비하는 표시 장치.
  22. 표시 장치에 있어서,
    절연 기판 상에 종횡으로 줄지어 배열되는 신호선 및 주사선의 각 교점 부근에 형성되는 표시 소자와,
    상기 표시 소자의 각각에 대응하여 상기 절연 기판 상에 형성되는 폴리실리콘으로 이뤄진 센서와,
    상기 절연 기판 상에 형성되고, 상기 센서에 의해 축적된 전하를 복수 비트로 이루어지는 디지털 신호로 변환하는 A/D 변환기와,
    상기 절연 기판 상에 형성되고, 상기 디지털 신호를 제1 직렬 신호로 변환하여 출력하는 복수의 시프트 레지스터와,
    상기 절연 기판과는 다른 기판 상에 형성되고, 상기 복수의 제1 시프트 레지스터의 각각으로부터 출력된 복수의 제1 직렬 신호 중 어느 하나를 선택하여 출력하는 직렬 신호 선택부와,
    상기 절연 기판과는 다른 기판 상에 형성되고, 상기 직렬 신호 선택부의 출력 신호를 상기 복수의 제1 직렬 신호에 대응하는 복수의 제2 직렬 신호로 변환하는 S/P 변환부를 포함하는 표시 장치.
  23. 표시 장치에 있어서,
    절연 기판 상에 매트릭스 상에 형성되는 각 화소마다 설치되는 화소 표시 유지 수단, 폴리실리콘으로 이뤄진 센서 및 상기 센서의 값을 2치화하여 출력하는 2치화 출력 수단과,
    상기 절연 기판의 액연 부분에 형성되는, 화소의 출력을 직렬화하여 출력하는 직렬 출력 수단과,
    복수의 2치 화상을 기초로 다계조 화상을 합성하는 수단을 갖는, 상기 절연 기판의 외부에 설치되는 외부 회로를 구비하는 표시 장치.
  24. 표시 장치에 있어서,
    절연 기판 상에 매트릭스 상에 형성되는 각 화소마다 설치되는 화소 표시 유지 수단, 폴리실리콘으로 이뤄진 센서 및 상기 센서의 값을 출력하는 센서 출력 수단과,
    상기 절연 기판의 액연 부분에 형성되는, 화소로부터의 신호를 A/D 변환하는 A/D 변환 회로 및 A/D 변환 후의 디지털 데이터를 직렬화하여 출력하는 직렬 출력 수단과,
    복수의 조건에서의 화상 판독을 지시하는 화상 판독 지시 수단과,
    복수의 적은 비트로 이루어지는 화상을 기초로 다계조 화상을 합성하는 다계조 화상 합성 수단을 갖는, 상기 절연 기판의 외부에 설치되는 외부 회로를 구비하는 표시 장치.
  25. 표시 장치에 있어서,
    절연 기판 상에 매트릭스 상에 형성되는 각 화소마다 설치되는 화소 표시 유지 수단, 폴리실리콘으로 이뤄진 센서, 센서의 값을 2치화하여 출력하는 2치화 출력 수단과,
    상기 절연 기판의 액연부에 형성되는, 화소로부터의 신호를 A/D 변환하는 A/D 변환 회로 및 A/D 변환 후의 디지털 데이터를 직렬화하여 출력하는 직렬 출력 수단과,
    복수의 조건에서의 화상 판독을 지시하는 화상 판독 지시 수단과,
    복수의 2치 화상을 기초로 다계조 화상을 합성하는 합성 수단을 갖는, 상기 절연 기판의 외부에 설치되는 외부 회로를 구비하는 표시 장치.
KR10-2003-0047174A 2002-07-12 2003-07-11 표시 장치 KR100537704B1 (ko)

Applications Claiming Priority (16)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00204559 2002-07-12
JP2002204511A JP4382330B2 (ja) 2002-07-12 2002-07-12 表示装置
JP2002204559A JP4145587B2 (ja) 2002-07-12 2002-07-12 表示装置
JPJP-P-2002-00204511 2002-07-12
JPJP-P-2002-00218687 2002-07-26
JP2002218687A JP4008777B2 (ja) 2002-07-26 2002-07-26 表示装置
JPJP-P-2002-00267972 2002-09-13
JP2002267972 2002-09-13
JP2002313255A JP2004153327A (ja) 2002-10-28 2002-10-28 表示装置
JPJP-P-2002-00313255 2002-10-28
JP2002313309A JP2004151155A (ja) 2002-10-28 2002-10-28 表示装置
JP2002313273A JP4035424B2 (ja) 2002-10-28 2002-10-28 表示装置
JPJP-P-2002-00313309 2002-10-28
JPJP-P-2002-00313273 2002-10-28
JPJP-P-2002-00381775 2002-12-27
JP2002381775A JP4303954B2 (ja) 2002-09-13 2002-12-27 表示装置

Publications (2)

Publication Number Publication Date
KR20040007329A KR20040007329A (ko) 2004-01-24
KR100537704B1 true KR100537704B1 (ko) 2005-12-20

Family

ID=30119541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0047174A KR100537704B1 (ko) 2002-07-12 2003-07-11 표시 장치

Country Status (4)

Country Link
US (2) US7205988B2 (ko)
KR (1) KR100537704B1 (ko)
CN (1) CN1331347C (ko)
TW (1) TWI225232B (ko)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7009663B2 (en) 2003-12-17 2006-03-07 Planar Systems, Inc. Integrated optical light sensitive active matrix liquid crystal display
US7053967B2 (en) * 2002-05-23 2006-05-30 Planar Systems, Inc. Light sensitive display
AU2002336341A1 (en) * 2002-02-20 2003-09-09 Planar Systems, Inc. Light sensitive display
US20080084374A1 (en) * 2003-02-20 2008-04-10 Planar Systems, Inc. Light sensitive display
JP4161855B2 (ja) * 2003-09-10 2008-10-08 ソニー株式会社 固体撮像装置、駆動制御方法及び駆動制御装置
JP4383833B2 (ja) * 2003-11-17 2009-12-16 東芝モバイルディスプレイ株式会社 表示装置
JP4036184B2 (ja) * 2003-11-28 2008-01-23 セイコーエプソン株式会社 表示装置および表示装置の駆動方法
JP4744075B2 (ja) * 2003-12-04 2011-08-10 ルネサスエレクトロニクス株式会社 表示装置、その駆動回路およびその駆動方法
JP4265788B2 (ja) 2003-12-05 2009-05-20 シャープ株式会社 液晶表示装置
JP4612406B2 (ja) * 2004-02-09 2011-01-12 株式会社日立製作所 液晶表示装置
US7612818B2 (en) * 2004-03-29 2009-11-03 Toshiba Matsushita Display Technology Co., Ltd. Input sensor containing display device and method for driving the same
US7773139B2 (en) 2004-04-16 2010-08-10 Apple Inc. Image sensor with photosensitive thin film transistors
US20050237476A1 (en) * 2004-04-27 2005-10-27 Braun David A Liquid crystal display apparatus and method of scanning a color image
JP4703206B2 (ja) * 2004-05-31 2011-06-15 東芝モバイルディスプレイ株式会社 画像取込機能付き表示装置
JP2006030889A (ja) * 2004-07-21 2006-02-02 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
US7602380B2 (en) 2004-08-10 2009-10-13 Toshiba Matsushita Display Technology Co., Ltd. Display device with optical input function
US20060066555A1 (en) * 2004-09-27 2006-03-30 Semiconductor Energy Laboratory Co., Ltd. Active display device and driving method thereof
US20060262055A1 (en) * 2005-01-26 2006-11-23 Toshiba Matsushita Display Technology Plane display device
CN101241411B (zh) * 2005-02-03 2010-06-02 东芝松下显示技术有限公司 包括通过光线从屏幕输入信息的功能的显示器
JP2006285118A (ja) * 2005-04-05 2006-10-19 Hitachi Displays Ltd 表示装置
KR101188601B1 (ko) * 2005-04-13 2012-10-08 삼성디스플레이 주식회사 액정 표시 장치
TWI261140B (en) 2005-05-31 2006-09-01 Au Optronics Corp Display panels
CN100414590C (zh) * 2005-06-14 2008-08-27 友达光电股份有限公司 显示面板
KR101152138B1 (ko) * 2005-12-06 2012-06-15 삼성전자주식회사 액정 표시 장치, 액정 패널 및 구동 방법
US20070132749A1 (en) * 2005-12-12 2007-06-14 Toppoly Optoelectronics Corp. Systems for controlling brightness of displayed images
TWI325576B (en) * 2006-03-01 2010-06-01 Au Optronics Corp Asymmetric display panel and image inversion method thereof
GB2439118A (en) 2006-06-12 2007-12-19 Sharp Kk Image sensor and display
GB2439098A (en) * 2006-06-12 2007-12-19 Sharp Kk Image sensor and display
US7623112B2 (en) * 2006-06-14 2009-11-24 Hannstar Display Corp. Image sensor array and liquid crystal display with sensor elements
US7812811B2 (en) * 2006-06-14 2010-10-12 Hannstar Display Corporation Driving circuit and driving method for input display
US7953277B2 (en) 2006-09-05 2011-05-31 Williams Robert C Background separated images for print and on-line use
US7924273B2 (en) * 2006-11-06 2011-04-12 Toshiba Matsushita Display Technology Co., Ltd. Display apparatus with optical input function
KR101309174B1 (ko) * 2006-11-15 2013-09-23 삼성디스플레이 주식회사 표시 장치와 그 제조 방법
US7986313B2 (en) * 2007-01-03 2011-07-26 Apple Inc. Analog boundary scanning based on stray capacitance
JP4793281B2 (ja) * 2007-02-21 2011-10-12 ソニー株式会社 撮像装置および表示装置
JP4897525B2 (ja) * 2007-03-16 2012-03-14 株式会社 日立ディスプレイズ 画像表示装置
US20100134452A1 (en) * 2007-04-09 2010-06-03 Hiromi Katoh Display device
DE102007027825A1 (de) 2007-06-13 2008-12-18 C-Lecta Gmbh Amidohydrolasen zur Aufbereitung von Nahrungs- oder Genussmitteln
US20090064320A1 (en) * 2007-06-27 2009-03-05 Sharp Kabushiki Kaisha Image processing apparatus and image processing system
US7667177B2 (en) * 2007-07-19 2010-02-23 Tpo Displays Corp. Reading circuit, display panel and electronic system utilizing the same
WO2009041112A1 (ja) * 2007-09-27 2009-04-02 Sharp Kabushiki Kaisha 表示装置
US8610653B2 (en) 2007-10-11 2013-12-17 Sharp Kabushiki Kaisha Liquid crystal display panel and liquid crystal display device
JP2009116206A (ja) * 2007-11-09 2009-05-28 Sony Corp Ｅｌ表示パネル及び電子機器
BRPI0821423A2 (pt) * 2008-01-31 2015-06-16 Sharp Kk Dispositivo de apresentação visual e substrato de matriz ativa.
JP4659845B2 (ja) 2008-02-08 2011-03-30 シャープ株式会社 原稿読取装置及び画像形成装置
JP4724191B2 (ja) * 2008-02-12 2011-07-13 シャープ株式会社 原稿読取装置及び画像形成装置
JP4521449B2 (ja) * 2008-02-13 2010-08-11 シャープ株式会社 原稿読取装置及び画像形成装置
US20100295833A1 (en) * 2008-04-11 2010-11-25 Masaaki Nishio Display device and method of driving display device
EP2264688A4 (en) * 2008-04-11 2012-07-04 Sharp Kk DISPLAY UNIT CONTROL CIRCUIT AND DISPLAY UNIT
KR101462149B1 (ko) * 2008-05-22 2014-12-04 삼성디스플레이 주식회사 터치센서, 이를 갖는 액정표시패널 및 터치센서의 센싱방법
KR101469028B1 (ko) * 2008-08-11 2014-12-04 삼성디스플레이 주식회사 표시 장치
CN102132233B (zh) * 2008-09-02 2013-11-13 夏普株式会社 显示装置
JP5043196B2 (ja) * 2008-09-30 2012-10-10 シャープ株式会社 表示装置
JP4770906B2 (ja) * 2008-10-07 2011-09-14 ソニー株式会社 表示装置
KR101337042B1 (ko) * 2008-10-21 2013-12-05 엘지디스플레이 주식회사 터치패널 표시장치 및 그의 구동방법
WO2011024629A1 (en) * 2009-08-25 2011-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20110042542A (ko) * 2009-10-19 2011-04-27 삼성전자주식회사 플라즈마 디스플레이 장치
US8810701B2 (en) 2010-02-08 2014-08-19 Himax Imaging, Inc. Image sensor system and amplifying/digitizing circuit therof for promoting performance while saving on power consumption and reducing the circuit area
TWI410045B (zh) * 2010-02-26 2013-09-21 Himax Imagimg Inc 影像感測系統及其相關放大／數位化電路
DE112011100886T5 (de) * 2010-03-12 2012-12-27 Semiconductor Energy Laboratory Co., Ltd. Ansteuerverfahren für Anzeigeeinrichtung
US9286848B2 (en) * 2010-07-01 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
US9310923B2 (en) 2010-12-03 2016-04-12 Apple Inc. Input device for touch sensitive devices
US8817333B2 (en) 2010-12-20 2014-08-26 Sharp Kabushiki Kaisha Display device with optical sensor included and image reading method employing same
CN102610620B (zh) * 2011-01-20 2014-09-10 中国科学院微电子研究所 一种光学传感器及其内部的成像器件
TW201249169A (en) * 2011-05-24 2012-12-01 Wintek Corp LCD driver chip with 3D display functions and application methods thereof
US9329703B2 (en) 2011-06-22 2016-05-03 Apple Inc. Intelligent stylus
US8928635B2 (en) 2011-06-22 2015-01-06 Apple Inc. Active stylus
US8638320B2 (en) 2011-06-22 2014-01-28 Apple Inc. Stylus orientation detection
US9176604B2 (en) 2012-07-27 2015-11-03 Apple Inc. Stylus device
US9557845B2 (en) 2012-07-27 2017-01-31 Apple Inc. Input device for and method of communication with capacitive devices through frequency variation
US9652090B2 (en) 2012-07-27 2017-05-16 Apple Inc. Device for digital communication through capacitive coupling
US10048775B2 (en) 2013-03-14 2018-08-14 Apple Inc. Stylus detection and demodulation
CN104079840B (zh) * 2013-03-28 2017-05-17 恒景科技股份有限公司 影像传感器
US9939935B2 (en) 2013-07-31 2018-04-10 Apple Inc. Scan engine for touch controller architecture
CN104267801A (zh) * 2014-10-20 2015-01-07 福州瑞芯微电子有限公司 一种降低功耗和带宽的方法及***
CN104468061B (zh) * 2014-11-25 2019-08-20 厦门雅迅网络股份有限公司 一种低速网络环境下的实时可靠数据传输的方法及***
US10067618B2 (en) 2014-12-04 2018-09-04 Apple Inc. Coarse scan and targeted active mode scan for touch
CN104992683B (zh) * 2015-07-02 2017-11-17 武汉华星光电技术有限公司 液晶显示面板的Gamma调整方法及装置
US10474277B2 (en) 2016-05-31 2019-11-12 Apple Inc. Position-based stylus communication
CN106526923B (zh) * 2017-01-12 2019-04-23 京东方科技集团股份有限公司 阵列基板、其测试方法及显示装置
US10147369B2 (en) * 2017-02-22 2018-12-04 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Driving method for liquid crystal display panel
CN106896594A (zh) * 2017-02-22 2017-06-27 深圳市华星光电技术有限公司 一种液晶显示面板的驱动方法
US10706799B2 (en) * 2017-12-06 2020-07-07 Au Optronics Corporation Display device without a driver IC
CN111243505B (zh) * 2018-11-29 2021-04-23 成都辰显光电有限公司 一种像素驱动电路和显示装置
TWI702569B (zh) * 2018-12-07 2020-08-21 菱光科技股份有限公司 即時影像清晰度提升方法
CN109979367B (zh) * 2019-05-13 2023-08-04 京东方科技集团股份有限公司 光电检测电路及其驱动方法、感光装置及显示装置
TWI714281B (zh) * 2019-09-26 2020-12-21 友達光電股份有限公司 顯示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0481815A (ja) * 1990-07-25 1992-03-16 Toshiba Corp 液晶表示装置
KR950002087A (ko) * 1993-06-19 1995-01-04 이헌조 일체형 입출력 소자
JPH1127585A (ja) * 1997-06-30 1999-01-29 Hitachi Denshi Ltd 固体撮像素子の欠陥画素検出方法
KR20010024080A (ko) * 1996-09-17 2001-03-26 어로니 메이르 전기 광학 디스플레이 장치
JP2001292276A (ja) * 2000-01-31 2001-10-19 Semiconductor Energy Lab Co Ltd 密着型エリアセンサ及び密着型エリアセンサを備えた表示装置
JP2001339640A (ja) * 2000-05-26 2001-12-07 Semiconductor Energy Lab Co Ltd Ｍｏｓ型センサおよびその駆動方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6269553A (ja) 1985-09-20 1987-03-30 Semiconductor Energy Lab Co Ltd 半導体装置
JPS62186223A (ja) 1986-02-12 1987-08-14 Semiconductor Energy Lab Co Ltd 半導体装置の作成方法
US4991109A (en) * 1986-08-28 1991-02-05 Hughes Aircraft Company Image processing system employing pseudo-focal plane array
JPH01109974A (ja) 1987-10-23 1989-04-26 Sharp Corp カラーイメージセンサ
US5355164A (en) * 1990-06-25 1994-10-11 Fuji Photo Film Co., Ltd. Method and apparatus of correction image read signals by removing the influence of dark current therefrom
JPH04282953A (ja) 1991-03-12 1992-10-08 Hitachi Ltd 密着型二次元イメージセンサ
JPH05121715A (ja) 1991-10-25 1993-05-18 Hitachi Ltd 密着型２次元ホトセンサおよびその製造方法
KR950002087B1 (ko) 1992-12-29 1995-03-10 현대전자산업주식회사 피포(fifo)기능을 수행하는 레지스터 회로
JP3485121B2 (ja) 1993-12-28 2004-01-13 シャープ株式会社 画像入出力装置
JP3673567B2 (ja) 1994-08-23 2005-07-20 キヤノン株式会社 画像入出力装置
JP3630489B2 (ja) 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
KR100371428B1 (ko) * 1995-03-28 2003-04-08 마츠시타 덴끼 산교 가부시키가이샤 화상기록장치및화상재생장치
JPH0943627A (ja) 1995-05-19 1997-02-14 Sharp Corp 液晶表示装置およびその製造方法
JPH09200550A (ja) * 1996-01-22 1997-07-31 Olympus Optical Co Ltd 画像処理システム
TW326120B (en) * 1996-05-21 1998-02-01 Goji Eto Image sensing apparatus
JPH1093069A (ja) 1996-09-19 1998-04-10 Toshiba Corp Ｍｏｓ型固体撮像装置及びその駆動方法
JP4100739B2 (ja) * 1996-10-24 2008-06-11 キヤノン株式会社 光電変換装置
EP0915367B1 (en) * 1997-04-22 2007-06-06 Matsushita Electric Industrial Co., Ltd. Liquid crystal display with image reading function, image reading method and manufacturing method
JP4013293B2 (ja) 1997-09-01 2007-11-28 セイコーエプソン株式会社 表示装置兼用型イメージセンサ装置及びアクティブマトリクス型表示装置
JP4044187B2 (ja) 1997-10-20 2008-02-06 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその作製方法
JP3667058B2 (ja) 1997-11-19 2005-07-06 キヤノン株式会社 光電変換装置
JPH11306784A (ja) 1998-04-24 1999-11-05 Canon Inc 昇圧回路
JP2000083198A (ja) * 1998-09-04 2000-03-21 Honda Motor Co Ltd 光センサ回路およびこれを用いたイメージセンサ
JP2000148082A (ja) * 1998-11-13 2000-05-26 Mitsubishi Electric Corp プラズマディスプレイパネル用駆動回路及びプラズマディスプレイ装置
JP2000224495A (ja) 1998-11-24 2000-08-11 Canon Inc 撮像装置及びそれを用いた撮像システム
JP3564347B2 (ja) * 1999-02-19 2004-09-08 株式会社東芝 表示装置の駆動回路及び液晶表示装置
JP3278716B2 (ja) * 1999-05-18 2002-04-30 本田技研工業株式会社 光センサ回路
JP4651785B2 (ja) 1999-07-23 2011-03-16 株式会社半導体エネルギー研究所 表示装置
JP4253826B2 (ja) 1999-09-07 2009-04-15 カシオ計算機株式会社 画像読取装置
TW480727B (en) 2000-01-11 2002-03-21 Semiconductor Energy Laboratro Semiconductor display device
US6747638B2 (en) * 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
JP2001264014A (ja) 2000-03-21 2001-09-26 Fuji Xerox Co Ltd 光センサおよび三次元形状計測装置
JP3548507B2 (ja) 2000-08-01 2004-07-28 キヤノン株式会社 放射線撮像装置
US7030551B2 (en) * 2000-08-10 2006-04-18 Semiconductor Energy Laboratory Co., Ltd. Area sensor and display apparatus provided with an area sensor
JP2002064743A (ja) 2000-08-22 2002-02-28 Minolta Co Ltd 撮像装置
JP5030348B2 (ja) 2000-10-02 2012-09-19 株式会社半導体エネルギー研究所 自発光装置
JP2002204398A (ja) 2000-10-05 2002-07-19 Honda Motor Co Ltd イメージセンサ
JP4554094B2 (ja) 2001-01-26 2010-09-29 オリンパス株式会社 撮像装置
JP2002287718A (ja) 2001-01-18 2002-10-04 Sharp Corp 表示装置、携帯機器、基板
JP3796654B2 (ja) 2001-02-28 2006-07-12 株式会社日立製作所 表示装置
JP2002278504A (ja) * 2001-03-19 2002-09-27 Mitsubishi Electric Corp 自発光型表示装置
US6940142B2 (en) * 2001-07-02 2005-09-06 Xerox Corporation Low data line capacitance image sensor array using air-gap metal crossover
US7184009B2 (en) * 2002-06-21 2007-02-27 Nokia Corporation Display circuit with optical sensor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0481815A (ja) * 1990-07-25 1992-03-16 Toshiba Corp 液晶表示装置
KR950002087A (ko) * 1993-06-19 1995-01-04 이헌조 일체형 입출력 소자
KR20010024080A (ko) * 1996-09-17 2001-03-26 어로니 메이르 전기 광학 디스플레이 장치
JPH1127585A (ja) * 1997-06-30 1999-01-29 Hitachi Denshi Ltd 固体撮像素子の欠陥画素検出方法
JP2001292276A (ja) * 2000-01-31 2001-10-19 Semiconductor Energy Lab Co Ltd 密着型エリアセンサ及び密着型エリアセンサを備えた表示装置
JP2001339640A (ja) * 2000-05-26 2001-12-07 Semiconductor Energy Lab Co Ltd Ｍｏｓ型センサおよびその駆動方法

Also Published As

Publication number Publication date
US20040008172A1 (en) 2004-01-15
KR20040007329A (ko) 2004-01-24
US7737962B2 (en) 2010-06-15
CN1482588A (zh) 2004-03-17
US20070109286A1 (en) 2007-05-17
TWI225232B (en) 2004-12-11
US7205988B2 (en) 2007-04-17
CN1331347C (zh) 2007-08-08
TW200402016A (en) 2004-02-01

Similar Documents

Publication Publication Date Title
KR100537704B1 (ko) 표시 장치
KR100678554B1 (ko) 표시 장치
KR100603874B1 (ko) 표시 장치
KR100446460B1 (ko) 액정디스플레이의 구동법과 구동회로, 및 휴대용 전자장치
KR101424033B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치
US9123672B2 (en) Semiconductor device
JP2006244218A (ja) センサ内蔵表示装置
JP2007018458A (ja) 表示装置、センサ信号の補正方法並びに撮像装置
JPWO2008047677A1 (ja) 表示装置
KR20070058332A (ko) Ｅｌ 표시 장치와 ｅｌ 표시 장치의 구동 방법
US20160212365A1 (en) Signal processing device and method, imaging device, and imaging apparatus
US20070052874A1 (en) Display apparatus including sensor in pixel
JP2008102418A (ja) 表示装置
WO2010007890A1 (ja) 表示装置
WO2010038513A1 (ja) 表示装置
US20070132620A1 (en) Array substrate and display device
JP4303954B2 (ja) 表示装置
JP4035424B2 (ja) 表示装置
JP4946486B2 (ja) 検出装置の駆動方法、検出装置、電気光学装置および電子機器
KR100616711B1 (ko) 액정표시장치의 구동회로
KR101085448B1 (ko) 패턴 인식 장치 및 이의 구동 방법
JP2007003553A (ja) エリアフォトセンサ付きマトリクス表示装置
KR100615007B1 (ko) 표시 장치
JP4008777B2 (ja) 表示装置
KR100674678B1 (ko) 먹싱수단을 갖는 드라이버 ｉｃ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131206

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151204

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161205

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171201

Year of fee payment: 13