JP2006285118A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2006285118A JP2006285118A JP2005108329A JP2005108329A JP2006285118A JP 2006285118 A JP2006285118 A JP 2006285118A JP 2005108329 A JP2005108329 A JP 2005108329A JP 2005108329 A JP2005108329 A JP 2005108329A JP 2006285118 A JP2006285118 A JP 2006285118A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- video
- display device
- node
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 12
- 230000007257 malfunction Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 239000010409 thin film Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0857—Static memory circuit, e.g. flip-flop
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2074—Display of intermediate tones using sub-pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
【解決手段】 複数の表示画素と、
前記各表示画素に映像データを印加する映像線と、
前記各表示画素に走査電圧を印加する走査線とを有する表示パネルを備える表示装置であって、
前記各表示画素は、前記映像データを記憶するメモリ部と、
画素電極と、
前記メモリ部に記憶された映像データに応じて、前記画素電極に、第1の映像電圧または前記第1の映像電圧とは異なる第2の映像電圧を選択して印加するスイッチ部とを有する。
【選択図】 図2
Description
図11は、従来の液晶表示パネルの1表示画素構成を示す等価回路図であり、前述の特許文献1に記載された1表示画素構成を示す等価回路図である。
同図において、第1のインバータ回路(INV1)と、第2のインバータ回路(INV2)は、メモリ部を構成する。
制御線(L1)が、Highレベル(以下、Hレベル)でn型MOSトランジスタ(以下、単に、n型トランジスタという)(TR6)がオンの状態の時に、走査線(ゲート線ともいう)(G)に選択走査電圧が印加されると、n型トランジスタ(TR1)がオン、p型MOSトランジスタ(以下、単に、p型トランジスタという)(TR2)がオフとなり、ノード1(node1)に、映像線(D)に印加されるデータ(「1」か「0」)が書き込まれる。
次に、走査線(G)に非選択走査電圧が印加されると、n型トランジスタ(TR1)がオフ、p型トランジスタ(TR2)がオンとなり、ノード1(node1)に書き込まれたデータが、第1のインバータ回路(INV1)と第2のインバータ回路(INV2)とから成るメモリ部に保持される。
例えば、前述の図11に示す構成において、ノーマリホワイトの液晶表示パネルの場合、ノード1(node1)に「1」(ノード2(node2)は「0」)が書き込まれたときに「黒」、ノード1(node1)に「0」(ノード2(node2)は「1」)が書き込まれた時に「白」となる。
また、図11に示す構成では、液晶表示パネルの交流駆動方法としてコモン反転駆動方法が採用されており、画素電極に正極性の映像電圧を印加する場合には、制御線(L1)にHレベル、制御線(L2)にLowレベル(以下、Lレベル)を印加して、トランジスタ(TR6)をオン、トランジスタ(TR7)をオフとし、また、画素電極に負極性の映像電圧を印加する場合には、制御線(L1)にLレベル、制御線(L2)にHレベルを印加して、トランジスタ(TR6)をオフ、トランジスタ(TR7)をオンとする。
そのため、図11に示す構成において、制御線(L1)と制御線(L2)に印加する制御電圧の極性を変化させて、画素電極に印加する映像電圧の極性を変化させたときに、第1のインバータ回路(INV1)、あるいは第2のインバータ回路(INV2)を通して一斉に表示画素部に映像電圧が書き込まれる。
即ち、画素電極に印加する映像電圧の極性を変化させたときに、インバータ回路(INV1)、あるいはインバータ回路(INV2)を通して、保持容量(Cadd)へ充電電流が流れる、あるいは、保持容量(Cadd)から放電電流が流れる。
このように、保持容量(Cadd)への充電電流、あるいは、保持容量(Cadd)からの放電電流が、一斉に流れることにより、消費電力が増加するばかりか、ノイズが発生し、メモリ部が誤動作を起こす虞があるという問題点があった。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、各表示画素毎にメモリ部を配置した表示装置において、メモリ部の誤動作や、消費電力を低減させることが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
(1)、複数の表示画素と、
前記各表示画素に映像データを印加する映像線と、
前記各表示画素に走査電圧を印加する走査線とを有する表示パネルを備える表示装置であって、
前記各表示画素は、前記映像データを記憶するメモリ部と、
画素電極と、
前記メモリ部に記憶された映像データに応じて、前記画素電極に、第1の映像電圧または前記第1の映像電圧とは異なる第2の映像電圧を選択して印加するスイッチ部とを有する。
(2)、(1)において、前記画素電極と対向する共通電極を有し、
前記共通電極には前記第1の映像電圧が印加される。
(3)、(2)において、前記第1の映像電圧の大きさと前記第2の映像電圧の大きさとが所定の周期で互いに入れ替わる。
(4)、(1)から(3)の何れかにおいて、前記メモリ部に記憶された映像データの保持状態において、前記メモリ部は、入力端子が第1のノードに接続され、出力端子が第2のノードに接続される第1のインバータ回路と、
入力端子が第2のノードに接続され、出力端子が第1のノードに接続される第2のインバータ回路とで構成される。
(5)、(4)において、前記走査線に非選択走査電圧が印加された時にオフ、選択走査電圧が印加された時にオンとなり、前記映像線に印加される映像データを前記第1のノードに印加する第1のスイッチング素子と、
前記第1のノードと前記第2のインバータ回路の出力端子との間に接続され、前記走査線に選択走査電圧が印加された時にオフ、非選択走査電圧が印加された時にオンとなる第2のスイッチング素子とを有する。
(6)、(4)または(5)において、前記スイッチ部は、前記第1のノードの電圧が第2の状態の時にオフ、第1の状態の時にオンとなり、前記画素電極に前記第1の映像電圧を印加する第3のスイッチング素子と、
前記第2のノードの電圧が第2の状態の時にオフ、前記第2のノードの電圧が第1の状態の時にオンとなり、前記画素電極に前記第2の映像電圧を印加する第4のスイッチング素子とで構成される。
(7)、(4)または(5)において、前記スイッチ部は、ゲートが前記第1のノードに接続され、第1の端子に前記第1の映像電圧が供給され、第2の端子が前記画素電極に接続された第3のスイッチング素子と、
ゲートが前記第2のノードに接続され、第1の端子に前記第2の映像電圧が供給され、第2の端子が前記画素電極に接続された第4のスイッチング素子とを有し、
前記第3のスイッチング素子の導電型と前記第4のスイッチング素子の導電型とが同じである。
(8)、(1)から(7)の何れかにおいて、前記映像線に映像データを供給する映像線シフトレジスタ回路と、
前記走査線に走査電圧を供給する走査線シフトレジスタ回路とを有する。
(9)、(8)において、前記各シフトレジスト回路は、前記表示パネルの前記メモリ部が形成されている基板と同一の基板に一体に形成される。
(10)、(1)から(7)の何れかにおいて、前記映像線に映像データを供給する映像線アドレス回路と、
前記走査線に走査電圧を供給する走査線アドレス回路とを有する。
(11)、(10)において、前記各アドレス回路は、前記表示パネルの前記メモリ部が形成されている基板と同一の基板に一体に形成される。
(12)、(1)から(11)の何れかにおいて、前記第1の映像電圧を反転して前記第2の映像電圧を生成するインバータを有する。
(13)、(1)から(12)の何れかにおいて、M個の表示画素で、1つのサブピクセルを構成することを特徴とする請求項1から請求項12のいずれか1項に記載の表示装置。
(14)、(13)において、1つのサブピクセルを構成する前記M個の表示画素のそれぞれの画素電極の面積が互いに異なる。
(15)、(14)において、前記映像データが、m(m≧2)ビットの映像データであり、
前記Mは、mであり、
1つのサブピクセルを構成する前記M個の表示画素のそれぞれの画素電極の面積は、実質的に1:2:...:2(m−1)の比率で重み付けされている。
(16)、(13)から(15)の何れかにおいて、前記1つのサブピクセルに映像データを印加する映像線は、j(j≧2)分割され、
j分割された映像線により、1つのサブピクセルの中のj個の表示画素毎に、時分割で映像データが印加される。
(17)、(13)から(16)の何れかにおいて、前記1つのサブピクセルに走査電圧を印加する走査線は、k(k≧2)分割され、
k分割された走査線により、1つのサブピクセルの中の(M/k)個の表示画素毎に、時分割で走査電圧が印加される。
(18)、(1)から(17)の何れかにおいて、前記表示装置は液晶表示装置である。
尚、以上に列記した構成はあくまで本発明の一例であり、本発明は、前記構成に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。
本発明によれば、表示画素毎にメモリ部を配置した表示装置において、メモリ部の誤動作や、消費電力を低減させることが可能となる。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
[実施例1]
図1は、本発明の実施例1の液晶表示装置の概略構成を示すブロック図である。
図1において、100は表示部、110は水平シフトレジスタ回路(映像線シフトレジスタ回路ともいう)、120は垂直シフトレジスタ回路(走査線シフトレジスタ回路ともいう)、10は表示画素である。
表示部100は、マトリクス状に配置される複数個の表示画素10と、各表示画素10に表示データを供給する映像線(ドレイン線ともいう)D(D1,D2,D3,...,Dn)と、各表示画素10に走査信号を供給する走査線(ゲート線ともいう)G(G1,G2,G3,...,Gn)とを有する。尚、ここでは映像線(D)がn本、走査線(G)がn本の場合を示しているが、映像線(D)の本数を走査線(G)の本数と異ならせても良い。
図2は、図1に示す表示画素10の等価回路を示す図である。
同図において、第1のインバータ回路(INV1)と、第2のインバータ回路(INV2)は、メモリ部を構成する。
第1のインバータ回路(INV1)は、入力端子が第1のノード(ノード1ともいう)(node1)に接続され、出力端子が第2のノード(ノード2ともいう)(node2)に接続される。また、第2のインバータ回路(INV2)は、入力端子が第2のノード(node2)に接続され、出力端子が第1のノード(node1)に接続される。即ち、第1のインバータ回路(INV1)と第2のインバータ回路(INV2)とはリング状に接続される。尚、第2のインバータ回路(INV2)の出力端子はp型トランジスタ(TR2)を介して第1のインバータ回路(INV1)の入力端子と接続されているが、このp型トランジスタ(TR2)は通常の状態、すなわち、メモリ部が保持動作の状態の時はオンになっている。したがって、本明細書においては、メモリ部が保持動作の状態の時にオンになっているトランジスタを介して接続されている場合でも、「第1のインバータ回路(INV1)と第2のインバータ回路(INV2)とはリング状に接続される」と表現している。「第2のインバータ回路(INV2)の出力端子が第1のノード(node1)に接続される。」という表現についても同様である。
したがって、走査線(G)に選択走査電圧(例えばHレベル)が印加されると、n型トランジスタ(TR1)がオン、p型トランジスタ(TR2)がオフとなり、ノード1(node1)に映像線(D)に印加されるデータ(「1」か「0」)が書き込まれる。すなわち、書き込み動作が行われる。
また、走査線(G)に非選択走査電圧(例えばLレベル)が印加されると、n型トランジスタ(TR1)がオフ、p型トランジスタ(TR2)がオンとなり、ノード1(node1)に書き込まれたデータ値が、第1のインバータ回路(INV1)と第2のインバータ回路(INV2)とから成るメモリ部に保持される。すなわち、保持動作が行われる。
ゲートが第1のノード(node1)に接続されるn型トランジスタ(TR3;本発明の第3のスイッチング素子)は、第1のノード(node1)の電圧がHレベルの時にオンとなり、画素電極(ITO1)に第1の映像電圧(ここでは、共通電極(ITO2)に印加するVCOMの電圧)を印加する。
ゲートが第2のノード(node2)に接続されるn型トランジスタ(TR4;本発明の第4のスイッチング素子)は、第2のノード(node2)がHレベルの時にオンとなり、画素電極(ITO1)に第2の映像電圧(ここでは、共通電極(ITO2)に印加するVCOMの電圧をインバータで反転したバーVCOMの電圧)を印加する。
尚、第1のノード(node1)と第2のノード(node2)との間の関係は、信号レベルが反転した関係にある。そして、n型トランジスタ(TR3)はn型トランジスタ(TR4)と導電型が同じである。第1のノード(node1)の電圧がHレベルの時、第2のノード(node2)の電圧はLレベルであるため、n型トランジスタ(TR3)がオン、n型トランジスタ(TR4)はオフである。第1のノード(node1)の電圧がLレベルの時、第2のノード(node2)の電圧はHレベルであるため、n型トランジスタ(TR3)がオフ、n型トランジスタ(TR4)はオンである。
このように、スイッチ部(例えば同一導電型の2つのトランジスタ(TR3,TR4)で構成される)は、メモリ部に記憶されたデータ(映像線(D)からメモリ部に書き込まれたデータ)に応じて、第1の映像電圧または第2の映像電圧を選択して画素電極(ITO1)に印加する。
画素電極(ITO1)と、これに対向して配置される共通電極(コモン電極、対向電極ともいう)(ITO2)との間に発生する電界によって、液晶(LC)が駆動される。尚、共通電極(ITO2)は、画素電極(ITO1)が形成された基板と同じ基板に形成されていても良いし、異なる基板に形成されていても良い。
図1中の水平シフトレジスタ回路110、垂直シフトレジスタ回路120は、液晶表示パネル内の回路であり、これらの回路は、インバータ回路(INV1,INV2)を構成するトランジスタ、および、TR1,TR2,TR3,TR4のトランジスタと同様、半導体層としてポリシリコンを用いた薄膜トランジスタで構成され、これらの薄膜トランジスタは、インバータ回路(INV1,INV2)を構成するトランジスタ等と同時に形成される。
本実施例では、垂直シフトレジスタ回路120から、1H期間(走査期間)毎に、順次各走査線(G)に対して、走査線選択信号が出力される。これにより、各走査線(G)にゲートが接続されるトランジスタ(TR1)がオン、トランジスタ(TR2)がオフとなる。
また、本実施例では、スイッチングトランジスタ(SW1〜SWn)が、各映像線(D)毎に設けられる。このスイッチングトランジスタ(SW1〜SWn)は、1H期間(走査期間)内に、水平シフトレジスタ回路110から出力されるHレベルのシフト出力により、順次オンとなり、映像線(D)とデータ線(data)とを接続する。
これにより、ノード1(node1)に映像線(D)に印加されるデータ(「1」か「0」)が書き込まれ、表示部100に画像が表示される。
また、走査線(G)に非選択走査電圧が印加されると、トランジスタ(TR1)がオフ、トランジスタ(TR2)がオンとなり、ノード1(node1)に書き込まれたデータ値が、第1のインバータ回路(INV1)と第2のインバータ回路(INV2)とから成るメモリ部に保持される。これにより、画像入力がない期間内にも表示部100に画像が表示される。
例えば、本実施例において、ノーマリホワイトの液晶表示パネルの場合、ノード1(node1)に「1」(ノード2(node2)は「0」)が書き込まれたときに「白」、ノード1(node1)に「0」(ノード2(node2)は「1」)が書き込まれた時に「黒」となる。
画像を書き換える必要がない場合には水平シフトレジスタ回路110や垂直シフトレジスタ回路120の動作を停止できるため、消費電力の低減が可能である。
本実施例では、図11に示す構成のように、画素電極に印加する映像電圧の極性を変化させたときに、インバータ回路(INV1)、あるいはインバータ回路(INV2)を通して、保持容量(Cadd)への充電電流、あるいは、保持容量(Cadd)からの放電電流が一斉に流れることがないので、ノイズが発生することによるメモリ部の誤動作や、消費電力を低減させることが可能となる。
さらに、本実施例では、図11に示す保持容量(Cadd)が必要ないので、各表示画素の開口率を増加させることができる。また、保持容量(Cadd)が必要ないので、画素電極への書き込み負荷が小さいため、消費電力を低減することができる。
また、図11に示す構成の場合には、メモリ部にデータを書き込む場合は、制御線(L1)が、Hレベルの時に限られていたが、本実施例では、データの書き込みと、コモン反転駆動方法の反転周期とをそれぞれ独立させることができるため、シンプルで汎用性の高い液晶表示装置を構成することができる。コモン反転周期をデータの書き込みと同期させる必要がないので、コモン反転の周期やタイミングは任意に設定が可能である。コモン反転周期は、例えば1フレーム毎、1ライン毎(走査期間毎)、複数ライン毎(複数走査期間毎)などに設定してもよいし、それ以外の任意の期間に設定してもよい。
図4は、本発明の実施例2の液晶表示装置の概略構成を示すブロック図である。
本実施例は、図1に示す水平シフトレジスタ回路110、および、垂直シフトレジスタ回路120に代えて、X−アドレス回路(映像線アドレス回路ともいう)210、および、Y−アドレス回路(走査線アドレス回路ともいう)220を使用するものである。以下、本実施例について前述の実施例1との相違点を中心に説明する。
X−アドレス回路210、および、Y−アドレス回路220は、ともに、n型のMOSトランジスタと、p型のMOSトランジスタの列で構成される。入力されるアドレスに対応して走査線(G)または映像線(D)が選択されるように、それぞれのトランジスタのゲートが所定のアドレス線に接続されている。
XAD0B〜XAD7Bは、XAD0〜XAD7の反転パルス、YAD0B〜YAD7Bは、YAD0〜YAD7の反転パルスであり、図4では、8bitの例を示す。したがって、走査線(G)および映像線(D)は、それぞれn=28=256本まで選択可能である。データは直接表示画素10のメモリ部に入力される。
図5は、図4に示す表示画素10の等価回路を示す図である。
図5に示す等価回路は、n型トランジスタ(TR1)と直列に、n型トランジスタ(TR5)が接続され、このn型トランジスタ(TR5)のゲートが、映像線(D)に接続され、n型トランジスタ(TR5)のソースが、データ線(data)に接続される点で、図2に示す等価回路と相違する。
同時に、X−アドレス回路210が、入力されるアドレス(XAD0〜XAD7,XAD0B〜XAD7B)により、所定の映像線(D)を選択し、当該選択された映像線(D)にゲートが接続されるn型トランジスタ(TR5)がオンとなる。
これにより、当該選択された表示画素10のノード1(node1)にデータ線(data)に印加されるデータ(「1」か「0」)が書き込まれ、画像入力がない期間内にも表示部100に画像が表示される。
本実施例でも、共通電極(ITO2)に印加するVCOMの電圧の反転周期と、データの書き込みとをそれぞれ独立させることができる。
そこで、図6に示すように、液晶表示パネル内部に、発振回路150と、分周回路151とから成る共通電圧生成回路を内蔵し、共通電極(ITO2)に印加するVCOMの電圧を生成するようにしてもよい。バーVCOMの電圧は、VCOMの電圧をインバータで反転することにより生成できる。
また、本実施例では、データの書き込みの時に、VCOMの電圧がHレベルなのか、Lレベルなのかを考慮する必要がなく、データの書き込みの時に、データとアドレスの入力だけでよいため、通常のSRAMメモリと同様の感覚で液晶表示パネルに画像を表示できる。したがって、画像のバッファメモリを兼ねることができ、画像メモリを削減することが可能である。
図7は、本発明の実施例3の液晶表示装置の概略構成を示すブロック図である。
本実施例は、面積階調を採用した実施例であり、図8(a)に示すように、本実施例では、4つの表示画素(11〜14)で、1つのサブピクセル(Subpix)を構成する。
ここで、図8(b)に示すように、1つのサブピクセル(Subpix)を構成する4つの表示画素(11〜14)では、画素電極(ITO1)の面積に、所定の重み付けが成されている。
図8に示す例では、表示データは4ビットの表示データ(D0,D1,D2,D3)であり、4つの表示画素(11〜14)の画素電極(ITO1)の面積は、実質的に1(=20):2(=21):4(=22):8(=23)の比率とされる。
ここで、4ビットの表示データ(D0,D1,D2,D3)の中のD0のデータは表示画素11に入力され、同様に、4ビットの表示データの中のD1のデータは表示画素12に入力され、4ビットの表示データの中のD2のデータは表示画素13に入力され、4ビットの表示データの中のD3のデータは表示画素14に入力される。
図8に示す例では、4つの表示画素(11〜14)の等価回路は、図2に示す等価回路と同じであるので再度の説明は省略する。
また、図7に示すように、本実施例では、1つのサブピクセル(Subpix)を構成する4つの表示画素(11〜14)にそれぞれ選択走査電圧、およびデータを入力するために、図1に示す1つの映像線(D)が、DaとDbの2つの映像線に分割されるとともに、図1に示す1つの走査線(G)が、GaとGbの2つの走査線に分割される。
さらに、水平シフトレジスタ回路110と、表示部100との間にデータラッチ回路130が設けられる。
水平シフトレジスタ回路110は、スタートパルス(HIN)とクロック(HCK)により動作する。
入力された4ビットの表示データ(D0,D1,D2,D3)は、水平シフトレジスタ回路110から出力されるHレベルのシフト出力により、1H期間(走査期間)内に、順次データラッチ回路130にラッチされる。
データラッチ回路130にラッチされたデータは、2回に分けてメモリ部に入力される。それを制御するのが、HCON1,HCON2,VCON1,VCON2の制御信号である。
制御信号(HCON1)がHレベル、制御信号(HCON2)がLレベルのときに、ゲート回路(TG1,TG4)がオンとなり、データラッチ回路130から映像線(D1a〜Dna)に、4ビットの表示データ(D0,D1,D2,D3)の中のD0のデータが出力され、また、映像線(D1b〜Dnb)に、4ビットの表示データ(D0,D1,D2,D3)の中のD1のデータが出力される。
これに同期して、制御信号(VCON1)がHレベル、制御信号(VCON2)がLレベルとなり、垂直シフトレジスタ回路120からの走査線選択信号がアンド回路(AND1)を介して走査線(G1a〜Gna)のうちの1つに出力され、4ビットの表示データ(D0,D1,D2,D3)の中のD0のデータが表示画素11に入力され、4ビットの表示データ(D0,D1,D2,D3)の中のD1のデータが表示画素12に入力される。
また、制御信号(HCON1)がLレベル、制御信号(HCON2)がHレベルのときに、ゲート回路(TG2,TG3)がオンとなり、データラッチ回路130から映像線(D1a〜Dna)に、4ビットの表示データ(D0,D1,D2,D3)の中のD3のデータが出力され、また、映像線(D1b〜Dnb)に、4ビットの表示データ(D0,D1,D2,D3)の中のD2のデータが出力される。
これに同期して、制御信号(VCON1)がLレベル、制御信号(VCON2)がHレベルとなり、垂直シフトレジスタ回路120からの走査線選択信号がアンド回路(AND2)を介して走査線(G1b〜Gnb)のうちの1つに出力され、4ビットの表示データ(D0,D1,D2,D3)の中のD3のデータが表示画素14に入力され、4ビットの表示データ(D0,D1,D2,D3)の中のD2のデータが表示画素13に入力される。
制御信号(HCON1)がHレベル、制御信号(VCON1)がHレベルの期間は、映像線(D1a〜Dna)に、4ビットの表示データ(D0,D1,D2,D3)の中のD0のデータが出力され、映像線(D1b〜Dnb)に、4ビットの表示データ(D0,D1,D2,D3)の中のD1のデータが出力される。これらのデータは、1つのサブピクセル(Subpix)を構成する4つの表示画素(11〜14)の中の表示画素11と表示画素12に入力される。
次に、制御信号(HCON2)がHレベル、制御信号(VCON2)がHレベルの期間は、映像線(D1a〜Dna)に、4ビットの表示データ(D0,D1,D2,D3)の中のD3のデータが出力され、映像線(D1b〜Dnb)に、4ビットの表示データ(D0,D1,D2,D3)の中のD2のデータが出力される。これらのデータは、1つのサブピクセル(Subpix)を構成する4つの表示画素(11〜14)の中の表示画素14と表示画素13に入力される。
前述のデータ転送処理は、前の1H期間の終わり(図10では水平同期信号(HSYNC)の立下り)から次に信号が入力されるまでのブランキング期間に行うことが好ましい。この場合、データ転送処理の後、すなわち、制御信号(HCON,VCON2)の立下りの後に、図示しないタイミングで次の信号(次の4ビットの表示データ(D0,D1,D2,D3))が入力され、水平シフトレジスタ回路110から出力されるHレベルのシフト出力により、順次データラッチ回路130にラッチされる。
なお、前述の説明では、表示データが4ビットの場合ついて説明したが、表示データがm(m≧2)ビットの場合は、1つのサブピクセル(Subpix)を構成する表示画素の数は、m個となり、その場合の、画素電極の面積の重み付けは、実質的に20:21:,...,:2(m−1)の比率とすればよい。走査線(G)、映像線(D)の分割方法も適宜変更できる。例えば、m=6ビットの場合、映像線(D)を3分割にすることが好ましいが、走査線(G)を3分割にしてもよい。
また、前述の各実施例では、本発明を液晶表示装置に適用した場合について説明したが、本発明はこれに限定されるものではなく、本発明は、EL表示装置など(有機EL表示装置など)にも適用可能であることはいうまでもない。
実施例2で説明したアドレス回路を用いた実施例に対し、実施例3で説明した面積階調の実施例を適用することも可能である。この場合、4つの表示画素(11〜14)の等価回路は、図5に示す等価回路を用いることとなる。
前述の各実施例では、周辺回路(例えばシフトレジスタなどを有する駆動回路)を、表示パネルに内蔵(表示パネルの基板上に一体に形成)した場合について説明しているが、本発明はこれに限定されるものではなく、周辺回路の一部の機能を半導体チップを用いて構成しても良い。
前述の各実施例では、薄膜トランジスタとしてMOSトランジスタを用いた場合について説明しているが、MOSトランジスタよりも広い概念であるMISトランジスタを用いても良い。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
100 表示部
110 水平シフトレジスタ回路
120 垂直シフトレジスタ回路
130 データラッチ回路
150 発振回路
151 分周回路
210 X−アドレス回路
220 Y−アドレス回路
D,D1a〜Dna,D1b〜Dnb 映像線(ドレイン線)
G,G1a〜Gna,G1b〜Gnb 走査線(ゲート線)
data データ線
L1,L2 制御線
INV1,INV2 インバータ回路
TG1,TG2,TG3,TG4 ゲート回路
node1,node2 ノード
TR1,TR3,TR4,TR5,TR6,TR7 n型MOSトランジスタ
TR2 p型MOSトランジスタ
SW1〜SWn スイッチングトランジスタ
ITO1 画素電極
ITO2 共通電極
CL 液晶
Cadd 保持容量
Subpix サブピクセル
Claims (18)
- 複数の表示画素と、
前記各表示画素に映像データを印加する映像線と、
前記各表示画素に走査電圧を印加する走査線とを有する表示パネルを備える表示装置であって、
前記各表示画素は、前記映像データを記憶するメモリ部と、
画素電極と、
前記メモリ部に記憶された映像データに応じて、前記画素電極に、第1の映像電圧または前記第1の映像電圧とは異なる第2の映像電圧を選択して印加するスイッチ部とを有することを特徴とする表示装置。 - 前記画素電極と対向する共通電極を有し、
前記共通電極には前記第1の映像電圧が印加されることを特徴とする請求項1に記載の表示装置。 - 前記第1の映像電圧の大きさと前記第2の映像電圧の大きさとが所定の周期で互いに入れ替わることを特徴とする請求項2に記載の表示装置。
- 前記メモリ部に記憶された映像データの保持状態において、前記メモリ部は、入力端子が第1のノードに接続され、出力端子が第2のノードに接続される第1のインバータ回路と、
入力端子が第2のノードに接続され、出力端子が第1のノードに接続される第2のインバータ回路とで構成されることを特徴とする請求項1から請求項3のいずれか1項に記載の表示装置。 - 前記走査線に非選択走査電圧が印加された時にオフ、選択走査電圧が印加された時にオンとなり、前記映像線に印加される映像データを前記第1のノードに印加する第1のスイッチング素子と、
前記第1のノードと前記第2のインバータ回路の出力端子との間に接続され、前記走査線に選択走査電圧が印加された時にオフ、非選択走査電圧が印加された時にオンとなる第2のスイッチング素子とを有することを特徴とする請求項4に記載の表示装置。 - 前記スイッチ部は、前記第1のノードの電圧が第2の状態の時にオフ、第1の状態の時にオンとなり、前記画素電極に前記第1の映像電圧を印加する第3のスイッチング素子と、
前記第2のノードの電圧が第2の状態の時にオフ、前記第2のノードの電圧が第1の状態の時にオンとなり、前記画素電極に前記第2の映像電圧を印加する第4のスイッチング素子とで構成されることを特徴とする請求項4または請求項5に記載の表示装置。 - 前記スイッチ部は、ゲートが前記第1のノードに接続され、第1の端子に前記第1の映像電圧が供給され、第2の端子が前記画素電極に接続された第3のスイッチング素子と、
ゲートが前記第2のノードに接続され、第1の端子に前記第2の映像電圧が供給され、第2の端子が前記画素電極に接続された第4のスイッチング素子とを有し、
前記第3のスイッチング素子の導電型と前記第4のスイッチング素子の導電型とが同じであることを特徴とする請求項4または請求項5に記載の表示装置。 - 前記映像線に映像データを供給する映像線シフトレジスタ回路と、
前記走査線に走査電圧を供給する走査線シフトレジスタ回路とを有することを特徴とする請求項1から請求項7のいずれか1項に記載の表示装置。 - 前記各シフトレジスト回路は、前記表示パネルの前記メモリ部が形成されている基板と同一の基板に一体に形成されることを特徴とする請求項8に記載の表示装置。
- 前記映像線に映像データを供給する映像線アドレス回路と、
前記走査線に走査電圧を供給する走査線アドレス回路とを有することを特徴とする請求項1から請求項7のいずれか1項に記載の表示装置。 - 前記各アドレス回路は、前記表示パネルの前記メモリ部が形成されている基板と同一の基板に一体に形成されることを特徴とする請求項10に記載の表示装置。
- 前記第1の映像電圧を反転して前記第2の映像電圧を生成するインバータを有することを特徴とする請求項1から請求項11のいずれか1項に記載の表示装置。
- M個の表示画素で、1つのサブピクセルを構成することを特徴とする請求項1から請求項12のいずれか1項に記載の表示装置。
- 1つのサブピクセルを構成する前記M個の表示画素のそれぞれの画素電極の面積が互いに異なることを特徴とする請求項13に記載の表示装置。
- 前記映像データが、m(m≧2)ビットの映像データであり、
前記Mは、mであり、
1つのサブピクセルを構成する前記M個の表示画素のそれぞれの画素電極の面積は、実質的に1:2:...:2(m−1)の比率で重み付けされていることを特徴とする請求項14に記載の表示装置。 - 前記1つのサブピクセルに映像データを印加する映像線は、j(j≧2)分割され、
j分割された映像線により、1つのサブピクセルの中のj個の表示画素毎に、時分割で映像データが印加されることを特徴とする請求項13から請求項15のいずれか1項に記載の表示装置。 - 前記1つのサブピクセルに走査電圧を印加する走査線は、k(k≧2)分割され、
k分割された走査線により、1つのサブピクセルの中の(M/k)個の表示画素毎に、時分割で走査電圧が印加されることを特徴とする請求項13から請求項16のいずれか1項に記載の表示装置。 - 前記表示装置は液晶表示装置であることを特徴とする請求項1から請求項17のいずれか1項に記載の表示装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005108329A JP2006285118A (ja) | 2005-04-05 | 2005-04-05 | 表示装置 |
US11/378,309 US20060221033A1 (en) | 2005-04-05 | 2006-03-20 | Display device |
CNB2006100720544A CN100485467C (zh) | 2005-04-05 | 2006-04-04 | 显示装置 |
US12/591,594 US20100073389A1 (en) | 2005-04-05 | 2009-11-24 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005108329A JP2006285118A (ja) | 2005-04-05 | 2005-04-05 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006285118A true JP2006285118A (ja) | 2006-10-19 |
JP2006285118A5 JP2006285118A5 (ja) | 2007-10-11 |
Family
ID=37069804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005108329A Pending JP2006285118A (ja) | 2005-04-05 | 2005-04-05 | 表示装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US20060221033A1 (ja) |
JP (1) | JP2006285118A (ja) |
CN (1) | CN100485467C (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008180869A (ja) * | 2007-01-24 | 2008-08-07 | Hitachi Displays Ltd | 表示装置 |
JP2008304512A (ja) * | 2007-06-05 | 2008-12-18 | Hitachi Displays Ltd | 表示装置 |
US8339351B2 (en) | 2008-06-25 | 2012-12-25 | Hitachi Displays, Ltd. | Display device |
KR20160053177A (ko) * | 2014-10-31 | 2016-05-13 | 엘지디스플레이 주식회사 | 표시장치 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007218974A (ja) * | 2006-02-14 | 2007-08-30 | Hitachi Displays Ltd | 表示装置 |
KR101435527B1 (ko) | 2007-07-25 | 2014-08-29 | 삼성디스플레이 주식회사 | 표시 장치 |
TWI364024B (en) * | 2007-07-27 | 2012-05-11 | Hannstar Display Corp | Circuit of liquid crystal display device for generating common voltages and method thereof |
JP2009204636A (ja) * | 2008-02-26 | 2009-09-10 | Hitachi Displays Ltd | 表示装置 |
JP2009204635A (ja) * | 2008-02-26 | 2009-09-10 | Hitachi Displays Ltd | 表示装置 |
JP5465916B2 (ja) * | 2009-04-17 | 2014-04-09 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2013057853A (ja) * | 2011-09-09 | 2013-03-28 | Japan Display West Co Ltd | 表示装置、表示装置の駆動方法、及び、電子機器 |
JP2013068837A (ja) * | 2011-09-22 | 2013-04-18 | Sony Corp | 表示装置およびその駆動方法、ならびに電子機器 |
TWI556039B (zh) * | 2015-04-24 | 2016-11-01 | 友達光電股份有限公司 | 液晶顯示器 |
CN109389954A (zh) | 2017-08-14 | 2019-02-26 | 京东方科技集团股份有限公司 | 像素电路、显示面板及其驱动方法和显示装置 |
CN107767831B (zh) * | 2017-11-06 | 2023-04-07 | 小春立体科技有限公司 | 硅基液晶像素电路及其显示装置 |
JP6614228B2 (ja) * | 2017-11-29 | 2019-12-04 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP6870596B2 (ja) * | 2017-11-30 | 2021-05-12 | 株式会社Jvcケンウッド | 液晶表示装置及びその駆動方法 |
CN107799089B (zh) * | 2017-12-13 | 2021-02-09 | 京东方科技集团股份有限公司 | 像素电路和显示装置 |
JP6555332B2 (ja) * | 2017-12-19 | 2019-08-07 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP6604374B2 (ja) * | 2017-12-26 | 2019-11-13 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
CN109545137B (zh) | 2019-01-04 | 2021-09-17 | 京东方科技集团股份有限公司 | 子像素单元、显示面板、显示装置及其驱动方法 |
CN110930928B (zh) * | 2019-12-13 | 2021-09-21 | 京东方科技集团股份有限公司 | 像素电路、显示面板、显示装置及驱动方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58134689A (ja) * | 1982-02-04 | 1983-08-10 | セイコーインスツルメンツ株式会社 | 画像表示装置 |
JPH095789A (ja) * | 1995-06-23 | 1997-01-10 | Toshiba Corp | 液晶表示装置 |
JPH11326874A (ja) * | 1998-05-15 | 1999-11-26 | Seiko Epson Corp | 反射型液晶装置及び反射型プロジェクタ |
JP2001174788A (ja) * | 1999-12-15 | 2001-06-29 | Hitachi Ltd | 液晶表示装置及びその駆動方式 |
JP2002091397A (ja) * | 2000-09-18 | 2002-03-27 | Sanyo Electric Co Ltd | 表示装置 |
JP2003108031A (ja) * | 2001-09-27 | 2003-04-11 | Toshiba Corp | 表示装置 |
JP2005148424A (ja) * | 2003-11-17 | 2005-06-09 | Sony Corp | 表示装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW573165B (en) * | 1999-12-24 | 2004-01-21 | Sanyo Electric Co | Display device |
TW494382B (en) * | 2000-03-22 | 2002-07-11 | Toshiba Corp | Display apparatus and driving method of display apparatus |
JP2002014644A (ja) * | 2000-06-29 | 2002-01-18 | Hitachi Ltd | 画像表示装置 |
US6873320B2 (en) * | 2000-09-05 | 2005-03-29 | Kabushiki Kaisha Toshiba | Display device and driving method thereof |
JP5019668B2 (ja) * | 2000-09-18 | 2012-09-05 | 三洋電機株式会社 | 表示装置及びその制御方法 |
JP2002162938A (ja) * | 2000-11-22 | 2002-06-07 | Toshiba Corp | 液晶表示装置 |
TWI242085B (en) * | 2001-03-29 | 2005-10-21 | Sanyo Electric Co | Display device |
JP3883817B2 (ja) * | 2001-04-11 | 2007-02-21 | 三洋電機株式会社 | 表示装置 |
JP3603832B2 (ja) * | 2001-10-19 | 2004-12-22 | ソニー株式会社 | 液晶表示装置およびこれを用いた携帯端末装置 |
JP2003228336A (ja) * | 2002-01-31 | 2003-08-15 | Toshiba Corp | 平面表示装置 |
US7205988B2 (en) * | 2002-07-12 | 2007-04-17 | Toshiba Matsushita Display Technology Co., Ltd. | Display device |
-
2005
- 2005-04-05 JP JP2005108329A patent/JP2006285118A/ja active Pending
-
2006
- 2006-03-20 US US11/378,309 patent/US20060221033A1/en not_active Abandoned
- 2006-04-04 CN CNB2006100720544A patent/CN100485467C/zh active Active
-
2009
- 2009-11-24 US US12/591,594 patent/US20100073389A1/en not_active Abandoned
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58134689A (ja) * | 1982-02-04 | 1983-08-10 | セイコーインスツルメンツ株式会社 | 画像表示装置 |
JPH095789A (ja) * | 1995-06-23 | 1997-01-10 | Toshiba Corp | 液晶表示装置 |
JPH11326874A (ja) * | 1998-05-15 | 1999-11-26 | Seiko Epson Corp | 反射型液晶装置及び反射型プロジェクタ |
JP2001174788A (ja) * | 1999-12-15 | 2001-06-29 | Hitachi Ltd | 液晶表示装置及びその駆動方式 |
JP2002091397A (ja) * | 2000-09-18 | 2002-03-27 | Sanyo Electric Co Ltd | 表示装置 |
JP2003108031A (ja) * | 2001-09-27 | 2003-04-11 | Toshiba Corp | 表示装置 |
JP2005148424A (ja) * | 2003-11-17 | 2005-06-09 | Sony Corp | 表示装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008180869A (ja) * | 2007-01-24 | 2008-08-07 | Hitachi Displays Ltd | 表示装置 |
JP2008304512A (ja) * | 2007-06-05 | 2008-12-18 | Hitachi Displays Ltd | 表示装置 |
US8339351B2 (en) | 2008-06-25 | 2012-12-25 | Hitachi Displays, Ltd. | Display device |
KR20160053177A (ko) * | 2014-10-31 | 2016-05-13 | 엘지디스플레이 주식회사 | 표시장치 |
KR102222144B1 (ko) * | 2014-10-31 | 2021-03-03 | 엘지디스플레이 주식회사 | 표시장치 |
Also Published As
Publication number | Publication date |
---|---|
US20060221033A1 (en) | 2006-10-05 |
CN100485467C (zh) | 2009-05-06 |
CN1847936A (zh) | 2006-10-18 |
US20100073389A1 (en) | 2010-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006285118A (ja) | 表示装置 | |
TWI397893B (zh) | 液晶裝置 | |
WO2009084280A1 (ja) | 表示駆動回路、表示装置及び表示駆動方法 | |
WO2010146740A1 (ja) | 表示駆動回路、表示装置及び表示駆動方法 | |
JP4420080B2 (ja) | 走査線駆動回路、電気光学装置及び電子機器 | |
JP5090795B2 (ja) | 表示装置 | |
JP5765205B2 (ja) | 液晶表示装置及びその画素検査方法 | |
US9626926B2 (en) | Liquid crystal display device | |
JP2010107732A (ja) | 液晶表示装置 | |
JP5442732B2 (ja) | 表示駆動回路、表示装置及び表示駆動方法 | |
JP2002082656A (ja) | 画像表示装置およびその駆動方法 | |
JP2006154088A (ja) | アクティブマトリクス型液晶表示装置 | |
JP2007286237A (ja) | 表示装置 | |
WO2010146741A1 (ja) | 表示駆動回路、表示装置及び表示駆動方法 | |
WO2011045954A1 (ja) | 表示駆動回路、表示装置及び表示駆動方法 | |
JP2007140192A (ja) | アクティブマトリクス型液晶表示装置 | |
JP4957169B2 (ja) | 電気光学装置、走査線駆動回路および電子機器 | |
JP2009116122A (ja) | 表示駆動回路、表示装置及び表示駆動方法 | |
JP4969037B2 (ja) | 表示装置 | |
JPH11352464A (ja) | 液晶表示装置および液晶パネル | |
JPH10142573A (ja) | アクティブマトリクス表示装置 | |
US8587503B2 (en) | Electro-optical device, method of driving electro-optical device, control circuit of electro-optical device, and electronic apparatus | |
US9520092B2 (en) | Liquid crystal display | |
JP2007218974A (ja) | 表示装置 | |
JPH11119742A (ja) | マトリクス表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070823 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070823 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101214 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110218 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110915 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111011 |