KR100532179B1 - 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이 - Google Patents

집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이 Download PDF

Info

Publication number
KR100532179B1
KR100532179B1 KR10-1999-7004813A KR19997004813A KR100532179B1 KR 100532179 B1 KR100532179 B1 KR 100532179B1 KR 19997004813 A KR19997004813 A KR 19997004813A KR 100532179 B1 KR100532179 B1 KR 100532179B1
Authority
KR
South Korea
Prior art keywords
layer
nonpolymer
delete delete
integrated circuit
conductive
Prior art date
Application number
KR10-1999-7004813A
Other languages
English (en)
Other versions
KR20000057332A (ko
Inventor
슈엘러，랜돌프，디.
가이싱어，존，디.
Original Assignee
미네소타 마이닝 앤드 매뉴팩춰링 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미네소타 마이닝 앤드 매뉴팩춰링 캄파니 filed Critical 미네소타 마이닝 앤드 매뉴팩춰링 캄파니
Publication of KR20000057332A publication Critical patent/KR20000057332A/ko
Application granted granted Critical
Publication of KR100532179B1 publication Critical patent/KR100532179B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이는 반도체 다이(52)와 기판(76) 사이에 위치한 비폴리머층(50) 또는 지지체를 구비한다. 비폴리머 지지체는 집적회로 패키지 내의 열적 스트레스 영향 감소 및/또는 틈 형성 감소 또는 제거에 의해 회로 신뢰도를 높이는 역할을 한다. 비폴리머 지지체는 칩 규모 패키지 공정이 스트립 형태에서 될 수 있을 만큼 충분히 단단한, 구리 호일과 같은, 재료일 수 있다.

Description

집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이{CHIP SCALE BALL GRID ARRAY FOR INTEGRATED CIRCUIT PACKAGE}
본 발명은 일반적으로 집적 회로에 관한 것으로서, 구체적으로는 볼 그리드 어레이에 관한 것이다. 특히, 본 발명은 비폴리머 지지체(nonpolymer support structure)를 구비한 플렉시블 테이프를 채용한 칩 규모 볼 그리드 어레이 설계에 관한 것이다.
더욱 크기가 작고 더욱 정교한 전자기기에 대한 수요는 산업체로 하여금 더욱 작고 더욱 복잡한 집적 회로(ICs)를 생산해 내게 하였다. 이같은 경향은 IC 패키지가 더욱 작은 풋프린트와 더욱 많은 리드선 수와 더욱 향상된 전기적 및 열적 성능을 갖도록 하였다. 또한, 이와 동시에, 이 IC 패키지는 허가된 신뢰성 표준을 만족하도록 요구되고 있다.
장치 크기 면에서의 감소와 이에 대응되는 회로 복잡도의 증가와 더불어, IC 패키지는 더욱 작은 풋프린트와 더욱 많은 리드선 수와 더욱 높은 전기적 및 열적 성능을 구비하도록 요구되고 있다. 또한, 이와 동시에, IC 패키지는 허가된 신뢰성 표준을 만족하도록 요구되고 있다.
볼 그리드 어레이(BGA) 패키지는 더 많은 리드선 수와 더 작은 풋프린트를 가진 집적 회로 패키지에 대한 수요를 충족시키기 위해 개발되었다. BGA패키지는 대개 패키지 바닥으로부터 돌출되는 단자가 있는 정방형 패키지이고, 보통 땜납 볼 어레이 형태를 가진다. 이 단자들은 인쇄회로기판(PCB) 또는 다른 적절한 기판의 표면에 위치한 복수의 결합 패드에 장착되도록 설계되어 있다.
최근들어, BGA 패키지는 테이프 자동화 본딩(TAB) 공정과 대개 얇은 폴리이미드 기판 위의 구리선으로 구성되는 플렉시블 회로물(때때로 TAB 테이프로 지칭되는)을 사용하여 제조된다. 전기적으로 전도성인 리드선은 TAB 테이프의 한 면 또는 양면에 적층될 수 있다. 이 BGA 설계는 통상 테이프 BGA(TBGA)라 지칭된다. TBGA 설계에 있어서, 테이프 상의 회로물은 와이어 본딩이나 열압축 본딩이나 플립 칩과 같은 가능한 종래의 방법을 통하여 반도체 다이에 연결된 리드선을 구비한다. 회로물이 테이프의 양면에 존재한다면, 전기적으로 전도되는 통로가 회로의 한 층으로부터 다른 층으로 테이프를 통과하여 연장될 수 있다.
휴대용 전자 기기(셀룰러 전화, 디스크 드라이브, 호출기 등등)와 같은 응용에 쓰기에는 때때로 BGA 조차도 크다. 결과적으로, 땜납 범프가 때때로 IC 자체의 표면에 직접 놓이고 PCB에 부착(통상 직접 칩 부착 또는 플립 칩으로 지칭되는)되는데 사용된다. 그러나, 이 방식에는 많은 문제들이 따른다. 첫째, 땜납 볼을 놓은 것은 비싼 공정 단계를 많이 거쳐야 한다. 이외에도, PCB에 플립 칩 부착을 써서 수용가능한 신뢰도를 얻으려면 대개 다이 아래에 폴리머 바닥을 깔아야만 한다. 이 바닥은 다이의 낮은 열팽창에 비해 대개 훨씬 높은 PCB의 열팽창 때문에 발생하는 열적 스트레스("열적 부조화 스트레스")를 줄이기 위해 요구된다. 이 바닥을 놓는 것은 기기를 재처리할 가능성을 제거하는 값비싼 공정이다. 결국, 어떤 결점이 발견되었을 때는 비싼 PCB를 버려야만 하는 것이다.
플립 칩 처리에 관한 관심을 돌리기 위해, BGA 패키지의 다른 종류가 개발되어왔다. 이 BGA 패키지 종류는 칩 규모 볼 그리드 어레이 또는 칩 규모 패키지 (CSP)로서 지칭될 수 있다. 전체 패키지 크기가 IC 자체의 크기와 비슷하거나 그보다 그리 크지않기 때문에 칩 규모 패키지를 그렇게 지칭한다. 칩 규모 패키지에 있어서, 땜납 볼 단자는 대개 패키지 크기를 줄이기 위해서 반도체 다이 밑에 놓여진다. CSP의 한 예는 TESSERA에 의해 개발된 "MICRO BGA"가 있다. 이 제품은 다이와 회로 사이에 소프트한 탄성층(soft comliant elastomer layer)(또는 탄성 패드)을 가진 플렉시블 회로를 포함한다. 이 탄성 재료는 실리콘과 같은 폴리머 재료를 포함하고 대개 약 5-7 밀 두께이다. 탄성체를 쓰는 한 목적은 값비싼 바닥 재료를 쓸 필요없이 다이와 PCB 사이의 열적 부조와 스트레스를 최소화하여 적절한 신뢰도를 얻기 위함이다.
현재 칩 규모 패키지가 기판 공간 사용을 개선하고 표면 장착 조립을 쉽게 하기는 하지만 이 제품은 많은 단점으로 인해 불리하다. 첫째, 낮은 수분 흡수, 낮은 가스 방출, 산업체에서 통상 사용되는 세척 용해제에 견디는 성능이라는 산업체 요구사항을 충족시키는 적절한 탄성 재료를 찾기는 종종 어려운 일이다. 예를 들면, 실리콘은 몇몇 통상 사용되는 세척 용해제에 분해되는 것으로 공지되어 있고, 일반적으로 폴리머 재료는 수분을 흡수하고 가스를 방출하는 경향이 있다. 수분 흡수가 너무 높으면, 재용융 온도에서 이 수분이 빠르게 방출되어 기기 경계에 틈이 형성될 수 있고 부풀어 터지기조차 할 수 있다. 예를 들면, 수분이 테이프의 폴리머 재료로부터 빠져나와 다이 부착 접착제 안에 들어가 버릴 수 있다. 이 붙잡힌 수분이 기판 어셈블리 가열 공정 도중에 커질 때 틈이 형성되고, 대개 금이 가게 하거나 패키지 불량을 일으킨다. 이러한 틈의 형성은 PCB에 재용융 부착 도중에 특히 심할 것이다.
칩 규모 설계에 관해 다른 중요한 난점은 플렉시블 테이프를 탄성에 부착하는 공정이다. 통상 채용되는 한 방법은 탄성체를 개개의 구역에 집어 올려 놓는 것이고, 다른 방법은 유동성 폴리머를 스크린 인쇄하고 양생하는 것이다. 두 경우에 있어서, CSP 응용에 요구되는 엄밀한 허용오차를 충족시키기가 어렵다. 또한 다른 문제는 패키지 편평도이다. 통상 CSP 설계에 있어서, 재용융시 모든 땜납 볼이 PCB에 접촉되는 것을 보장하기 위해 패키지 편평도(공면도)가 약 1 밀 미만일 것이 결정적이다. 이 수준의 편평도 또는 공면도는 통상 사용되는 소프트한 폴리머 및 탄성 재료로는 얻기 어려울 것이다. 마지막으로, 다이가 패키지의 다른 부분으로부터 제대로 절연되지 않는다면, 조립된 다이와, 회로 기판과 같은, 기판 사이에 발생되는 열적 스트레스로 인하여 땜납 볼 결합이 일찍 고장날 수 있다.
많은 장비가 현재 스트립 형태를 다루도록 되어 있기에 IC 패키지를 스트립 형태로 다루어야 할 때가 종종 있다. 예를 들면, 네 개 편평한 팩을 위한 리드선 프레임은 대개 4 내지 8 단위의 스트립으로 처리되어 왔다. 플라스틱 BGA 패키지 및 몇몇 TBGA는 조립 공정 내내 쉽게 다루기 위해 스트립 형태로 생산되어졌다. 이러한 스트립은 다이 부착, 와이어 결합, 오버몰딩/캡슐화, 땜납 볼 부착 및 다른 공정 단계를 위해 조립 장비에 제공하도록 사용되는 매거진에 실린다. 몇몇 조립기는 이 처리를 릴 대 릴 방식으로 수행하도록 되어있을 수 있지만, 많은 조립기들은 종래의 스트립 형태를 다루도록 되어 있다. 그러나, 탄성 패드를 채용하는 종래의 CSP 설계는 단단하게 하기 위한 다른 방법을 쓰지 않고 종래의 스트립 형태를 처리하기에는 충분히 단단하지가 않다. 예를 들면, TESSERA "MICRO BGA" 설계는 스트립 형태 처리를 가능하게 하기 위해 일부의 스트립 바깥 모서리에 부착된 금속 프레임을 채용한다. 공정 도중에 프레임을 부착하고 떼어내는 부가적인 단계를 요구하는 것은 물론, 테이프 공정 설계에 있어서 부품 복잡도와 개수를 증가시키기 때문에 이러한 프레임을 사용하는 것은 편리하지 않고 제품의 최종 비용을 더 높이게 된다. 그러므로, 스트립 형태 공정이 집적 회로 패키지 할 때 대개 사용되어 왔지만, 편리한 스트립 형태 칩 규모 패키지 설계가 현재 존재하지 않는다.
다른 CSP 설계에 있어서, 탄성 패드는 접착층의 틈 형성을 제거할 목적으로 접착제 층을 사용하지 않고 회로와 반도체 다이에 직접 적층되었다. 그러나, 이 설계는 아직 열적 스트레스 문제를 안고 있고 스트립 형태 처리를 할 수 있게 충분히 단단하지 않다.
TEXAS INSTRUMENTS "MICRO STAR BGA"와 같은 다른 CSP 설계에 있어서, IC는 플렉시블 회로의 표면에 폴리머 또는 탄성 패드 없이 직접 부착된다. 이 구조는 다이를 PCB로부터 완충하지 않고 있어, 결국, 땜납 볼 결합에 있어 요구되는 신뢰도를 얻기 위해 값비싼 바닥 재료를 필요로 한다. 또한, 이 설계에서 채용된 폴리머 재료로부터의 수분이 다이 부착 접착제를 양생하는 도중에 방출되어 접착제에 틈을 야기하는 것이 발견되었다.
결국, 충분히 편평하고 수분 및 열적 스트레스 관련 문제가 없으면서 값싸고 용해제에 견디는 칩 규모 패키지를 필요로 하고 있다. 또한, 스트립 형태로 쉽게 생산될 수 있는 칩 규모 패키지를 필요로 하고 있다.
<발명의 요약>
개시된 방법 및 장치는 집적 회로(integrated circuit)를 패키지하기 위한 칩 규모 볼 그리드 어레이(ball grid arrays:BGA)에 관한 것이다. 이 제품이 개선된 신뢰도를 보이고 공정을 쉽게하는 저비용 칩 규모 패키지를 제공하는데 사용될 수 있다.
개시된 실시예에 있어서, 비폴리머층(nonpolymer layer) 또는 지지체(support structure)는 반도체 다이(die)와 수반되는 회로 사이에 사용된다. 지지체로서 채용되면, 비폴리머층은 다이를, 인쇄회로기판(printed circuit board:PCB)과 같은 기판으로부터 분리시키거나 완충시키는 것은 물론 상당히 단단하고 평평한 표면을 제공하기 위해 사용될 수 있다. 대개의 실시예에 있어서, 부착을 위한 목적과 나아가 다이와 기판을 완충하기 위해서 칩 규모 패키지 조립품의 비폴리머 지지체와 인접 구성요소 사이에 접착 재료가 또한 채용된다. 다이와 기판을 완충하는 것으로써 비폴리머 지지체는 열적 스트레스(thermal stress)를 줄인다. 지지체가 비폴리머이기 때문에 지지체와 다이 사이의 틈(voids) 형성이 상당히 없어진다. 또한, 비폴리머 지지체는 집적 회로 공정을 스트립(strip) 형태로 할 수 있을 만큼 충분한 단단함을 제공한다. 지지체보다 얇고 덜 단단한 층으로서 비폴리머 재료가 채용되면, 다른 것들 사이에서, 비폴리머 재료는 틈 형성을 상당히 제거하는 역할을 한다.
본 발명의 한 형태에 있어서, 본 발명은 전기적 상호접속부를 구비한 중간 회로 및 제1 및 제2 면을 가진 적어도 1 이상의 비폴리머층을 포함하는 집적 회로를 위한 패키지이다. 비폴리머층의 제1 면은 집적 회로에 구조적으로 연결되어 있고, 비폴리머층의 제2 면은 중간 회로에 구조적으로 연결되어 있다.
본 발명의 다른 형태에 있어서, 본 발명은 전기적 상호접속부 어레이를 포함하는 중간 회로를 제공하는 단계, 및 집적 회로에 구조적으로 연결하기에 적합하게된 제1 면을 구비한 적어도 1이상의 비폴리머층을 제공하는 단계를 포함하는 집적 회로를 위한 패키지를 형성하는 방법이다. 또한 이 방법은 비폴리머층의 제2 면을 중간 회로에 구조적으로 연결하는 단계를 포함한다.
본 발명의 다른 형태에 있어서, 본 발명은 패터닝된 전도층(patterned conductive layer) 및 적어도 1이상의 패터닝된 유전층(patterned dielectric layer)을 구비하는 플렉시블 테이프(flexible)를 포함하는 전자 패키지이다. 또한 이 패키지는 제1 및 제2 면을 구비한 적어도 1이상의 비폴리머 지지체를 포함한다. 지지체의 제1 면은 플렉시블 테이프의 전도층의 제2 면에 구조적으로 연결된다.
본 발명의 다른 형태에 있어서, 본 발명은 제1 및 제2 면 및 외측면 경계를 구비한 패터닝된 전도층을 포함하는 전자 패키지이다. 전도층은 반도체 장치에 전기적으로 연결하기 위해 외측면 경계의 둘레를 따라 놓인 주변 전도성 물체(peripheral conductive features)를 구비한 전기적으로 전도성인 구역을 형성하도록 패터닝된다. 또한 패키지는 제1 및 제2 면 및 패터닝된 전도층의 둘레보다 작은 둘레를 가진 외측면 경계를 구비한 패터닝된 유전층을 포함한다. 유전층은 유전층을 통과하는 복수의 구멍이 형성되도록 패턴 지어지는데, 구멍 각각은 땜납 볼(solder ball)로 채워질 수 있도록 만들어진다. 유전층의 복수의 구멍이 전도층의 전기적으로 전도성인 구역의 적어도 일부와 맞추어지고 전도층의 주변 전도성 물체가 유전층의 외측면 경계 너머로 연장되도록 전도층의 제1 면은 유전층의 제2 면과 결합한다. 또한, 제1 및 제2 면을 구비하고 약 1 Mpsi보다 큰 탄성 계수를 가지는 상당히 단단한 비폴리머 지지체가 제공된다. 지지체의 제1 면은 전도층의 제2 면에 구조적으로 연결된다. 반도체 장치의 제1 면은 비폴리머 지지체의 제2 면에 구조적으로 연결된다. 반도체 장치는 복수의 전기적 접촉부를 포함하는데, 접촉부의 적어도 1이상은 전도층의 주변 전도성 물체에 전기적으로 결합된다. 복수의 땜납 볼은 유전층의 제1 면에 놓이는데, 땜납 볼의 각각은 유전층의 복수의 구멍 중의 하나에 놓이고 전도층의 전도성 구역과 전기적으로 연결된다.
도 1은 종래기술의 종래 칩 규모 패키지 설계를 도시한 단면도.
도 2는 종래기술의 또다른 종래 칩 규모 패키지 설계를 도시한 단면도.
도 3은 개시된 방법 및 장치의 일 실시예에 따른 칩 규모 패키지 설계를 도시한 단면도.
도 3A는 개시된 방법 및 장치의 일 실시예에 따른 또다른 칩 규모 패키지 설계를 도시한 단면도.
도 3B는 개시된 방법 및 장치의 일 실시예에 따른 또다른 칩 규모 패키지 설계를 도시한 단면도.
도 3C는 개시된 방법 및 장치의 일 실시예에 따른 또다른 칩 규모 패키지 설계를 도시한 단면도.
도 3D는 개시된 방법 및 장치의 일 실시예에 따른 또다른 칩 규모 패키지 설계를 도시한 단면도.
도 4는 개시된 방법 및 장치의 일 실시예에 따른 얇은 비폴리머 재료에 접착층의 적층을 도시한 단면도.
도 5는 개시된 방법 및 장치의 일 실시예에 따른 접착제와 적층되고 구멍 뚫린 비폴리머 재료 판을 도시한 상부도.
도 6은 개시된 방법 및 장치의 일 실시예에 따른 적층된 플렉시블 회로를 가진 도 5의 비폴리머 재료 판을 도시한 상부도.
도 6A는 개시된 방법 및 장치의 일 실시예에 따른 부착 와이어 결합 다이를 가진 도 5의 비폴리머 재료 판을 도시한 상부도.
도 7은 개시된 방법 및 장치의 일 실시예에 따른 결합을 위해 고정물에 놓인 칩 규모 패키지 스트립을 도시한 단면도.
도 8은 개시된 방법 및 장치의 일 실시예에 따른 오버몰딩 중에 고정물에 놓인 칩 규모 패키지 스트립을 도시한 단면도.
도 9는 개시된 방법 및 장치의 일 실시예에 따른 캡슐화를 위해 고정물에 다이 면이 위로 오게 한 칩 규모 패키지 스트립을 도시한 단면도.
도 10은 개시된 방법 및 장치의 일 실시예에 따른 완성된 칩 규모 패키지 스트립을 도시한 단면도.
도 1은 반도체 다이(12)와 투피스 플렉시블 회로 테이프(18) 사이에 탄성 패드(elastomer pad)(10)를 구비한 종래 칩 규모 패키지 집적 회로 패키지 설계를 도시하고 있다. 탄성 패드(10)는 대개 테이프의 일부만큼 적용되고 각 면에 놓인 접착층(16)과 접착층(24)을 구비할 수 있다. 대개 투피스 테이프가 채용되지만, 셋 이상의 층을 구비한 테이프도 또한 사용될 수 있다. 한 방법에 있어서, 투피스 플렉시블 회로 테이프(18)는 접착층(16)에 의해 탄성 패드(10)에 부착되고 패터닝된 유전층(보통 폴리이미드 (polyimide))(20)과 패터닝된 전도층(21)을 포함한다. 대안적으로는, 접착층(16 및/또는 24)이 없을 수도 있고 탄성 패드(10)는 테이프(18)에 스크린 인쇄와 같은 방식으로 적용될 수 있다. 투피스 플렉시블 테이프(18)는, 예를 들면, 전도성 금속층(21)을 직접 유전층(20)에 도금 또는 스퍼터링하여 형성할 수 있다. 전도층(21)은 선택적 도금 또는 도금 및 식각 방법에 의해 패턴 지어질 수 있다. 전도층(21)은, 예를 들면, 전도성 금속을 직접 유전층(20)에 스퍼터링하여 형성된다. 유전층(20)은 땜납 볼(즉 범프(bumps))(14)을 넣을 구멍(즉 통로)으로써 패턴 지어져서 땜납 볼(14)이 패터닝된 전도층(21)과 전기적으로 접촉되게 한다.
도 1에 도시된 바와 같이, 접착층(16)은 탄성 패드(10)와 유전층(20)사이의 패터닝된 전도성 재료가 존재하지 않는 면적의 공간을 채우는 동시에, 접착층(16)은 층(21)의 패터닝된 전도성 재료와 탄성 패드(10) 사이에서 변형될 수 있다(또는 압축될 수 있다). 예를 들면, 접착층(16)은 패터닝된 전도층(21)과 탄성 패드(10)사이에서 변형 전에는 약 2밀(mils)의 두께를 가질 수 있고 0.5밀에서 1.5밀 사이의 두께로 압축될 수 있다. 반도체 다이(12)는 접착층(24)에 의해 탄성 패드(10)에 부착된다. 도 1 에 도시된 칩 규모 패키지 설계에 있어서, 내부 리드선 결합은 회로 리드선(42)과 다이 패드(44) 사이에 제공된다. 내부 리드선 결합 면적을 포함하는 반도체 다이(12)의 모서리는 캡슐화 댐(encapsulant dam)(48) 내에 충전된 캡슐화제(encapsulant)(46)로써 캡슐화된다.
도 1의 종래 칩 규모 패키지 설계에 있어서, 대개 탄성 패드(10)는 땜납 접합부에 가해지는 스트레스를 줄이고 열 순환 주기에 걸쳐 회로 신뢰성을 높이기 위한 목적으로 PCB 또는 다른 기판에 만들어진 땜납 결합부로부터 집적회로를 절연하거나 완충하기 위하여 채용되는 상대적으로 낮은 계수를 가진 탄성체이다. 그러나, 도 1에 도시된 바와 같은 종래 칩 규모 패키지 설계에 있어서, 적절한 탄성체를 선택하기가 자주 어렵다, 이유는 집적 회로 패키지하는데의 엄격한 요건을 만족시키는 탄성 재료를 찾는 것이 어렵기 때문이다. 이외에도, 대개는 탄성 패드를 다른 회로 구성요소에 접착시키는 공정은 정확한 배치를 해야하거나 또는 스크린 인쇄 및 양생의 통상적 번거로움을 처리하는 것과 같은 난점으로 가득하다. 사용되는 대개의 탄성 재료는 저계수 에폭시(epoxies)와 실리콘(silicone) 주성분 재료를 포함한다,
도 2는 세 층 플렉시블 회로 테이프 및 "펀칭된(punching)" 바이어스를 사용하는 또다른 종래 칩 규모 패키지 집적 회로 설계를 도시한다. 도 2에 있어서, 상대적으로 두꺼운 유전층(220)은 접착층(217)을 이용하여 패터닝된 전도 회로층(216)에 결합되어 세층 테이프를 형성한다. 상대적으로 두꺼운 폴리머 커버코트층(covercoat layer)(211)은 세 층 테이프(218)에 직접 놓이고 접착층(224)을 써서 반도체 다이(212)에 부착된다. 커버코트층(211)은 대개 도 1의 탄성 패드(10)보다 단면(1 밀(mil) 정도)은 크지만 계수는 큰 폴리머 재료이다. 대개, 커버코트층(211)은 에폭시 주성분 재료이다. 이 종래 응용에 있어서, 세 층 테이프/플렉시블 회로물 조합은 대개 스트립(strip)으로서 만들어지고 상당히 단단해서 운반 단계 도중에 결합 와이어를 구부리지 않고 다이를 오버몰딩하는데 스트립이 떨어져 고정물에 놓일 수 있다.
다시 도 2를 따르면, 다이 부착 접착층(224)의 양생 시에(대개 150℃ 정도에서 수행되는), 유전층(220)(대개 폴리이미드) 및 커버코트층(211) 등과 같은, 폴리머층으로부터 빠져 나온 수분으로 인해 접착층(224)에 틈이 형성될 수 있다. 대개 땜납볼(214)을 인쇄회로기판(236)과 같은 기판에 땜납 재용융 부착하는 도중에 틈이 더 생성된다. 또한 땜납볼(214)에 열적 금(thermal cracks)이 형성될 가능성도 있다. 열적 금은 대개 다이(212)와 부착된 기판(236) 사이에서 발생하는 열적 스트레스에 기인한다. 이러한 열적 금으로 인해 땜납볼 결합부(238)는 일찍 고장날 수 있다.
비폴리머 지지체를 가진 칩 규모 패키지 조립체
개시된 방법 및 장치의 실시예에 있어서, 비폴리머 지지체(또는 패드)는 상당히 단단하고 평평한 표면을 제공하고, PCB와 같은 기판으로부터 다이를 분리 또는 완충시키기 위하여, 반도체 장치 또는 집적 회로(반도체 다이와 같은)와 동반 회로 사이에 사용된다. 대개의 실시예에 있어서, 접착 재료는 또한 칩 규모 패키지 어셈블리의 비폴리머 지지체와 인접 구성요소 사이에 부착 목적 및 나아가 다이와 기판을 완충시키기 위해 채용된다. 대개는, 땜납 결합부 상의 열적 스트레스 영향을 최소화하기 위해 기판의 열팽창계수에 가까운 열팽창계수를 가진 비폴리머 지지체가 채용된다.
도 3은 반도체 다이(52)와 두층 플렉시블 회로 테이프(58)(또는 플렉시블 회로 또는 TAB(tape automated bonding: 테이프를 포함하는 중간 회로 사이에 놓인 비폴리머 지지체(50)를 구비한 개시된 방법 및 장치의 일 실시예에 따른 칩 규모 패키지 설계의 단면도를 도시한다. 이 실시예에 있어서, 비폴리머 지지체(50)는 접착층(64)에 의해 구조적으로 다이(52)와 결합되어 있다. 본 명세서에 사용된 바와 같이, "구조적으로 연결되었다"는 두 구성요소가 임의의 적당한 수단(쌓거나 접착제를 사용하거나 다른 형태로 결합하는 것과 같은)으로써 직접 또는 간접적으로 결합되었다(예를 들면, 사이에 낀 층 또는 사이에 위치한 다른 구성요소를 가지고서)는 의미이다. 도 3에 도시된 바와 같이, 반도체 다이(52)는 대개 다이 결합 패드 또는 접촉부(84)를 구비한다. 제2접착층(56)은 비폴리머 패드(50)를 플렉시블 테이프(58)에 부착한다. 도 3이 두 층 플렉시블 회로 테이프를 채용한 칩 규모 패키지 설계의 일 실시예를 도시하고 있지만, 본 개시의 유리함을 가진 채로, 예를 들면, 비플렉시블 회로 스트립 또는 셋 이상의 층을 가진 플렉시블 회로 테이프 등과 같은 다른 형태의 중간 회로를 채용하는 실시예도 또한 가능하다는 것을 이해될 수 있을 것이다. 예를 들면, 세 층 테이프(19)와 와이어 결합을 채용한 일 실시예가 도 3C에 도시되어 있다. 이 실시예에 있어서, 세 층 테이프(19)는 유전층(60), 전도층(59), 제2유전층(대개 폴리이미드)(60a)을 포함한다. 층(59와 60a) 사이에 접착층(60b)이 채용된다.
대개 중간 회로는 PCB와 같은 기판에 전기적 연결을 위한 연결부 어레이를 포함한다. 도 3에 도시된 실시예에 있어서, 대개 두 층 플렉시블 회로 테이프(58)는 패터닝된 유전층(60)과 개개의 전도성 결합 패드(59a)를 구비한 패터닝된 평평한 전도층(59)을 포함한다. 대개 땜납 볼 전도성 패드(59a)는 지름이 약 200 미크론(micron) 내지 약 600 미크론 사이이고, 약 300 미크론 내지 약 1250 미크론 사이의 피치(pitch)를 가진다. 패터닝된 전도층(59)은, 이것들에만 국한되지는 않지만, 실리콘(silicon), 폴리실리콘, 텅스텐, 티타늄, 알루미늄, 알루미늄 주성분 금속(알루미늄 합금과 같은), 구리, 이상의 합금 또는 조합, 기타 등과 같은 금속 또는 전도체(본 개시의 목적을 위해 "금속" 용어는 금속, 내열 금속, 금속함유물, 그와 같은 종류 또는 조합물을 의미한다)를 포함하는 상당히 평평한 회로물을 형성하기에 적절한 가능한 모든 전도성 재료를 포함할 수 있다. 가장 일반적인 패터닝된 전도층(59)은 구리이다. 패터닝된 유전층(60)은 전도층(59)을 절연하기에 적절한 가능한 패터닝된 유전성 재료를 포함하는데, 이것에만 국한되지는 않지만, 폴리이미드 또는 폴리에스테르(polyester)를 포함한다. 가장 일반적인 유전층(60)은 "듀폰 캡톤(DUPONT KAPTON)" 또는 "유비이 유피렉스(UBE UPILEX)"와 같은 폴리이미드이다. 대개 패터닝된 전도층(59)은 두께가 약 0.5 밀 내지 약 1.5 밀 사이이다. 대개 패터닝된 유전층(60)은 두께가 약 1 밀 내지 약 3 밀 사이이다.
볼 그리드 어레이(57)를 형성하기 위하여, 전도성 땜납 볼(또는 범프)(54)은 플렉시블 테이프(58)에 부착되고 유전층(60)에 패터닝된 구멍(즉 통로)을 통해 개개의 패드(59a)와 전기적으로 접촉된다. 구멍(62)은 전도성 패드(59a)와 맞추어지도록 패터닝되어 각 구멍(60)은 각 전도성 패드(59a) 위에 놓인다. 땜납 볼(54)은 구멍(62)을 통해 결합 패드(59a)와 연결되기에 적절한 가능한 모든 모양과 크기를 가질 수 있다. 대개는, 땜납 볼(54)은 거의 구형 모양이며 약 250 미크론 내지 약 750 미크론 사이의 지름을 가지며, 가장 일반적으로는 약 300 미크론 내지 약 600 미크론 사이의 지름을 가진다. 대개 땜납 볼은 아이알(IR)이나 컨벡션이나 증기 형태와 같은 종래 오븐을 사용하여 재용융(reflow) 부착된다. 구멍(62)은 결합 패드(59a)와 전기적으로 접촉되도록 땜납 볼(54)로 채워질 수 있는 모양과 크기를 가진다. 대개, 구멍(62)은 원형이며 약 250 미크론 내지 약 600 미크론 사이의 지름을 가지며, 가장 일반적으로는 약 300 미크론 내지 약 500 미크론 사이의 지름을 가진다. 전도성 땜납 볼은, 이것에만 국한되지는 않지만, 금 또는 땜납 또는 구리를 포함하는 가능한 모든 적절한 전도성 재료로 만들어질 수 있다.
도 3의 실시예에 있어서, 대개 패터닝된 전도층(59)은 각각이 전도성 패드(59a)와 전기적으로 결합된 복수의 결합 리드선(82)을 가진다. 대개, 결합 리드선(82)은 약 25 미크론 내지 약 100 미크론 사이의 폭을 가진다. 결합 리드선(82)은 다이 패드(84)에서 반도체 다이(52)와, 예를 들면, 내부 리드선 결합에 의해, 전기적으로 연결하기 위한 것으로서, 그러므로, 다이 패드(84)와 피치가 비슷하고 리드선(82)과 패드(84) 사이를 결합시킬 수 있는 충분한 길이를 가진 형태이다. 그러나, 리드선(82)은 또한 도 3A에 도시된 바와 같이 와이어 결합선(82a)을 사용하여 반도체 다이(52)에 와이어 결합하는 패드(83)를 구비하도록 형성될 수도 있다. 두 경우에 있어서, 각 결합 리드선(82)이 각 다이 패드(84)에 전기적으로 연결될 때, 각 땜납 볼(54)과 해당 다이 패드(84) 사이에서 회로는 완성된다. 볼 그리드 어레이를 형성하기 위해 그렇게 만들 때, 각 땜납 볼(54)은 개개의 다이 패드(84)를 기판(76) 위의 해당 기판 결합 패드(75)에 전기적으로 연결하기 위한 개개의 "핀"으로서 사용되도록 설계된다. 도 6에 도시된 바와 같은 볼 그리드 어레이(57)와 해당 기판 결합 다이 패드(75)의 피치는 대개 약 300미크론 내지 약 1250 미크론 사이이다. 대개 기판은 인쇄회로기판(PCB)이지만, 이것에만 국한되지는 않지만, 플렉시블 회로물, 실리콘, 웨이퍼(wafers), 기타를 포함하는 가능한 모든 다른 회로물이 될 수도 있다.
도3에 도시된 바와 같이, 다이(52)의 모서리와 내부 리드선 연결 면적은 대개 캡슐화 댐(88)안에 포함된 캡슐화제(86)로 캡슐화되어 있다. 캡슐화제(86)는, 이것에만 국한되지는 않지만, 에폭시 수지, 실리콘(silicone)을 포함하는 이 분야에서 숙련된 사람에게 공지된 가능한 모든 적절한 캡슐화제로 될 수 있다. 캡슐화 댐(88)은, 예를 들면, 에폭시, 접착 테이프, 기타를 포함하는 모든 가능한 적절한 캡슐화제 충전 구조로 될 수 있다. 도 3에 도시된 실시예는 한 층의 패터닝된 전도층(59)을 채용한 칩 규모 패키지 설계를 도시하고 있지만, 본 개시의 유리함을 가진 채로 두 층 이상의 패터닝된(또는 패턴없는) 전도층을 구비한 실시예도 가능하다는 것을 이해하여야 한다.
도 3의 실시예에 있어서, 비폴리머 패드(50)는 공정을 수월하게 하도록 적절하게 단단하고/하거나 땜납 결합부에 가해지는 스트레스를 최소화하기 위하여 기판의 열팽창계수와 비슷한 열팽창계수를 가진 가능한 모든 재료로 될 수 있다. 이러한 비폴리머 형태를 사용하므로써, 다이 부착 접착층(64)의 틈 형성이 감소되거나 상당히 제거될 수 있다. 이는 다이(52)가 접착층(64)을 써서 비폴리머 패드(60)에 직접 결합되고 그리하여 폴리머 재료로부터 나오는 수분이 존재하기 않아 이들 두 구성요소 사이의 경계에 침투할 수 없기 때문이다.
열적 스트레스와 틈 형성을 감소시키는 것 이외에도, 개시된 방법 및 장치의 비폴리머 패드 형태는 다른 중요한 이점들을 제공한다. 예를 들면, 비폴리머 지지체(10)를 포함하는 칩 규모 패키지 스트립은 편평도가 개선된 즉 종래 탄성 패드에 비해 표면 균일도가 개선된 표면을 제공한다. 그리드 어레이 지지체 표면의 편평도는 모든 땜납 볼(54)이 기판(76)의 패드(75)와 접촉되는지를 보장하는데 있어 중요한 요소이다. 양호하게는, 칩 규모 패키지 지지체는 약 2 밀 이하의 공면도(coplanarity)를 가지는데 가장 양호하게는 약 1 밀 이하이다. 이러한 공면도는 종래의 소프트한 탄성 패드를 사용하여서는 얻기 어렵다. 비폴리머 지지체는 땜납 볼 부착을 위해 더욱 평평한 표면을 제공하고 그러므로 반도체 다이와 기판을 더욱 신뢰성있게 연결할 수 있게 한다.
상기에 기술한 이점 외에도, 열 전도성 비폴리머(금속 판 또는 호일(foil)과 같은)는 도3의 반도체 다이(52)의 표면으로부터(또는 도 3A의 반도체 다이(52)의 뒷면으로부터) 열을 분산시키는 좋은 열 통로를 제공하기 위해 비폴리머 지지체(50)로서 사용될 수 있다. 이러한 열 전도성 비폴리머 지지체(50)는 또한 땜납 볼(54)로 열을 효율적으로 전도한다.
대개 채용되는 열 전도성 비폴리머의 한 형태는 금속 판 또는 호일인데, 특히 구리는 이 목적에 적절한 금속이다. 열 전도성 외에도, 금속 판은 또한 전도층(59)의 개선된 전기적 차단을 제공하고 혼선을 최소화하는데 도움을 준다. 이외에도 금속 판은 접지 평면으로 사용하기에 적절한 표면을 제공한다. 그리므로, 금속 판은 또한 편리한 접지 평면(또는 바람직하다면 전원 평면)을, 도 3B에 도시된 바와 같이 금속 판에 땜납 볼(54a)을 전기적으로 직접 연결하는 것과 같이, 제공하기 위해 사용될 수 있다. 이는, 예를 들면, 전도성 패드(59b)와 밑에 있는 접착층(56)의 통로(55)를 통하여 될 수 있으며 선택된 접지 연결 땜납 볼(54a)이 전기적으로 금속 판(53)에 연결될 수 있다. 그러므로, 다이 상의 접지 패드는 도 3B에 도시된 바와 같이 내부 리드선 또는 와이어 결합부(82b)를 통하여 접지 땜납 볼(54a)에 연결될 수 있다. 유리하게는, 구리 호일과 같은 금속 판이 채용될 때, 상대적으로 최소 비용으로 이 이점이 얻어질 수 있다. 적절한 금속 판은 충분한 단단함 및/또는 열팽창 성질을 제공하는, 이것에만 국한되지는 않지만, 구리, 스테인리스 스틸, 합금 42, 텅스텐, 티타늄, 알루미늄, 알루미늄 주성분 금속(알루미늄 합금과 같은), 그 합금 및 조합물, 기타를 포함하는, 가능한 모든 패터닝된 금속 호일을 포함한다. 구리 호일은 또한 우수한 결합성, 낮은 비용 및/또는 산화 감소를 제공하는 결합을 위해 얇은 피복으로 코팅될 수 있다. 적절한 코팅의 예는, 이것으로 국한되지는 않지만, 피복 니켈, 니켈/보론, 흑 산화구리, 주석/납( 약 37% 이상으로 납이 높게 포함된 주석/납 합금), 또는 금은과 같은 귀금속을 포함한다. 가장 일반적으로는, 비폴리머 지지체는 약 4 밀 내지 약 10 밀 사이의, 더 일반적으로는, 약 5 밀 내지 7 밀 사이의 두께를 가진 패터닝된 구리 호일이다. 리드선 프레임을 위해 사용되는, 194와 같은, 구리 합금은 대개 이 응용에 매우 적절하다.
유리하게는, 적절히 단단한 비폴리머 패드가 채용될 때, 칩 규모 패키지 스트립은 리드 프레임에 대해 통상 사용되는 장비에 공급하는 일반적인 매거진에 의해 다루어질 수 있다. "적절한 단단함"이란 계수가 약 1 Mpsi(1 x 106 pounds per square inch)보다 크다는 것을 의미한다. 적절한 단단함을 가진 비폴리머 재료의 예는 세라믹 및 상기된 것과 같은 금속 호일을 포함한다. 그러나, 개시된 방법 및 장치의 이점은 또한 약 1 Mpsi 보다 작은 계수를 가지는 비폴리머 재료를 사용하여서도 실현될 수 있음을 이해할 수 있을 것이다. 이러한 이점은 본 명세서의 다른 부분에서 기술된 것들을 포함한다.
도 3에 따르면, 접착층(56 및 64)은 플렉시블 테이프(58)와 반도체 다이(52)에 비폴리머 패드(50)를 잘 부착시키기에 적절한 가능한 모든 접착제일 수 있다. 대개, 접착층(56 및 64)은 비폴리머 패드(50)와 더불어 다이(52)를 기판(또는 PCB)(76)으로부터 절연시키거나 완충할 수 있는 유전 재료 중에서 선택되고, 그리고 나아가 땜납 결합부 상의 스트레스를 감소시키고 신뢰성을 개선시킬 수 있다. 이러한 접착제는 또한 소켓팅(socketing)에 대한 작은 양의 Z축 컴플라이언스(compliance)를 제공하는 역할을 한다. 적절한 접착제의 예는, 이것에만 국한되지는 않지만, 아크릴레이트 PSA, 열가소성 폴리이미드(듀폰 "KJ" 재료와 같은), 폴리오레핀, 듀폰 "PYRALUX", 에폭시 수지, 이들의 혼합물을 포함한다. 가장 일반적으로는, 열가소성 폴리이미드가 접착층(56 및 64)으로서 채용된다.
접착제는 탄성 패드와, 다이 또는 회로 투사도 등과 같은, 인접 표면 사이에 결합을 형성하기에 적절한 가능한 모든 두께로 비폴리머 패드에 발라질 수 있다. 대개는 접착층(56 및 64)은 약 1 밀 내지 약 3 밀 사이의 두께를 가지는데, 가장 일반적으로는 1 밀 내지 2 밀 사이의 두께를 가진다.
도시된 실시예가 단일 비폴리머 지지체를 채용하고 있지만, 본 개시의 유리함을 가진 채로, 하나 이상의 비폴리머 지지체가 적층된(laminated) 칩 규모 패키지 테이프 조립에 있어 채용될 수 있음을 이해할 수 있을 것이다. 예를 들면, 둘 이상의 전기적으로 절연된 금속 지지체가 채용되어 분리된 회로 경로(접지 및 전원 평면과 같은)를 형성하는데 사용될 수 있거나, 또는, 에폭시 인쇄회로기판 재료 등과 같은, 금속과 비금속 비폴리머 지지체의 조합도 또한 가능하다.
도 3D에 도시된 대안 실시예에 있어서, 장착층(mounting layer)(351)은 쌓인 비폴리머 재료(350)를 가지고 패턴 지어질 수 있고 반도체 다이(352)와 수반 회로 사이에 채용될 수 있다. 예를 들면, 장착층(351)은 접착층(356)을 써서 두 층 플렉시블 회로 테이프(318) 또는 다른 중간 회로에 부착되고, 접착층(364)을 써서 반도체 다이(352)에 부착된다. 비폴리머층(350)의 실시예가 상기된 비폴리머 지지체 실시예 대신 채용되면 비폴리머층의 실시예는 수분이 다이 부착 접착부(364)로 들어가는 것을 상당히 방지하여 틈 형성을 줄이거나 거의 없앤다. 유리하게는, 비폴리머 재료를 가지고 패터닝된 장착층은, 이것에만 국한되지는 않지만, 분리된 테이프 구성요소 또는 TAB 테이프에 부착되는 것과 같은 것을 포함하는 여러 가지 방법으로 제조될 수 있다, 어떤 경우에 있어서는, 비폴리머 재료로 패터닝된 장착층을 사용하는 것이 상기된 비폴리머 지지체 실시예보다 덜 비쌀 수 있다.
다시 도 3D를 따르면, 비폴리머층(350)은, 비폴리머 지지체로 사용되도록 나열된 재료들을 포함하여, 접착층(364)으로 수분이 침투하는 것을 방지하기에 적절한 가능한 모든 비폴리머 재료를 포함할 수 있다. 장착층(351)은, 패터닝될 수 있는 유전 재료로서 사용하도록 나열된 유전 재료를 포함하여, 비폴리머층(350)을 패터닝되거나 쌓기에 적절한 가능한 모든 재료일 수 있다. 마찬가지로, 접착층(356 및 364)은, 비폴리머 지지체와 사용하도록 나열된 수단을 포함하여, 모든 가능한 적절한 접착제 또는 부착 수단일 수 있다. 대개 비폴리머층(350)은 약 1 μm 내지 약 20μm 사이의 두께를 가진 구리층이고, 장착층(351)은 약 1 밀 내지 약 3 밀 사이의 두께를 가진 폴리이미드층이다. 가장 일반적으로는, 비폴리머층(350)은 약 5 μm 내지 약 10 μm 사이의 두께를 가진 구리층이고, 장착층은 약 2 밀의 두께를 가진 폴리이미드층이다.
도 3D는 비폴리머 지지체를 위해 도 3A에 도시된 바와 비슷한 응용에 있어 비폴리머층(350)을 가지고 패터닝된 장착층(351)의 사용을 도시한다. 비폴리머 지지체의 실시예에서와 같이 도 3D에 도시된 형태에 대해 많은 변형이 가능하다. 예를 들면, 비폴리머 지지체에 대해 도 3B에 도시된 것과 비슷한 방법에 있어서와 같이, 전도성 비폴리머층(350)은 접지 면이나 전원 면으로 사용될 수 있거나 또는 회로 경로의 다른 형태를 완성하는데 사용될 수 있다. 또한 장착층(351) 및 비폴리머층(350)은, 비폴리머 지지체에 대해 도 3C에 도시된 실시예와 비슷한 것과 같은, 셋 이상의 층을 구비한 중간 회로와 채용될 수 있다. 이외에도, 하나 이상의 비폴리머층(350)이 채용될 수 있다.
칩 규모 패키지 구성요소 제조 및 조립
비폴리머 지지체(또는 "패드")를 구비한 개시된 방법 및 장치의 칩 규모 패키지 장치는 여러 가지 방법으로 형성될 수 있고 여러 가지 응용에 사용될 수 있다. 예를 들면, 비폴리머 패드를 구비한 칩 규모 패키지 테이프를 만드는 한 방법은 비폴리머 재료(금속 호일과 같은)의 한 롤(roll)에 접착제를 적층하는 단계, 비폴리머 재료를 원하는 모양으로 펀칭하거나 스탬핑하는 단계, 칩 규모 패키지 테이프(스트립 형태로와 같은)를 형성하기 위해 플렉시블 회로(또는 회로 투사도)를 비폴리머에 정렬하고 접착하는 단계를 포함한다. 대안예이 있어서, 칩 규모 패키지 테이프는 비폴리머 재료(금속 호일과 같은)를 원하는 모양으로 펀칭하고, 접착 필름도 같은 모양으로 펀칭하고, 호일과 필름을 회로 투사도에 맞추고, 구조를 적층하여 형성될 수 있다. 두 경우에 있어서, 회로 투사도를 비폴리머 지지체에 맞추는 것이 틀림없고 상대적으로 비용이 덜 든다. 다른 단계의 변형도 칩 규모 패키지 장치를 형성하기 위하여 기술한 칩 규모 패키지 스트립 또는 테이프를 사용하여 수행된다. 이런 단계는 다이 부착, 와이어 및/또는 내부 리드선 결합, 오버몰딩 및/또는 땜납 볼 부착 단계를 포함할 수 있다. 유리하게는, 이 공정에 따른 칩 규모 패키지 장치의 조립은 상대적으로 효율적이고 수월하고 비용 절감적이다.
도 4는 접착층(56 및 64)을 구리 판(또는 호일)(50)의 얇은 롤 양쪽에 적층하는 것을 도시한다. 대개는, 커버쉬트(coversheet)(또는 릴리즈 라이너(release liner))를 구비한 접착제 적층이 채용되고, 릴리즈 라이너는 구리 호일(50)과 접하지 않는 접착층(56 및 64)의 면에는 남아 있다. 릴리즈 라이너와 결합한 적절한 접착제 적층은 아크릴레이트 PSA 형태 접착제를 포함한다. 도 4에 도시된 바와 같이, 접착층(56 및 64)을 형성하게 위해 사용된 적층 접착제는 대개 롤 적층(100)을 사용하여 발라진다. 그러나, 본 개시의 유리함을 지닌 채로, 상기된 것과 같은 접착제가, 이것에만 국한되지는 않지만, 스크린 인쇄 및 스프레이 분사를 포함하는 모든 가능한 방법을 사용하여 발라질 수 있다는 것을 이해할 수 있을 것이다.
도 5는 접착층(56 및 64)과 적층되어 있는 비폴리머 판(50)의 상면도를 도시한다. 도 5에 있어서, 비폴리머 판(50)은 연결슬롯구역(connection slot region)(110)으로 둘러싸인 다이 정방형(51)을 구비한 패턴을 형성하도록 펀칭되거나 스탬핑된다. 다이 정방형(51)은 반도체 다이(52)와 꼭 맞춰지는 모양을 가지도록 만들어지고, 연결슬롯구역(110)의 다이 패드에 리드선 연결(또는 와이어 결합)을 위한 여유를 줄 수 있도록 면적이 더 작다. 연결슬롯(100)은 내부 리드선 결합 또는 와이어 결합 또는 다른 적절한 연결 방법을 사용하여 다이 패드(84)에 연결하기 위한 공간을 제공한다. 같이 합쳐져서, 다이 정사각형(51)과 연결 슬롯(100)의 크기는 반도체 다이(52)를 위한 개개의 플랫폼을 제공한다.
본 개시의 이점을 가진 채로, 개시된 방법의 스탬핑 또는 펀칭 동작은 집적 회로 패키지를 위한 모든 가능한 적절한 스탬핑 또는 펀칭을 사용하여 수행될 수 있음을 이해할 수 있을 것이다. 비폴리머 판은 또한 스틸 룰 다이(steel rule die)를 사용하거나 켐 식각 다이(chem etched die)를 사용하는 화학적 식각에 의해 패터닝될 수 있다. 회로의 정학한 정열을 돕기 위해 판(50)에 세공 구멍(112)이 펀칭된다.
다음으로, 도 6에 도시된 바와 같이, 땜납 볼을 채우기 위한 통로(62)를 구비한 플렉시블 테이프(58)는 구리 판(50)의 한쪽에 세공 구멍(112)을 사용하여 맞추어지고 적층된다. 회로물의 적층은 롤 대 롤(roll-to-roll) 처리(스프로켓 (sprocket holes) 구멍을 사용하는 롤 대 롤 처리와 같은) 또는 프레스 등의 다수의 방법으로써 수행될 수 있다. 이 실시예에 있어서, 적층 전에 릴리즈 라이너는 대개 접착층(56)에서 끌어내어지고 회로의 패널 또는 스트립은 정렬을 위한 세공 구멍(112)을 사용하여 판(50)에 적층된다. 그러나, 상기된 것과 같은, 다른 접착 및 적층 방법도 채용될 수 있다.
이 시점에서, 집적 회로 다이의 부착 및 결합은 중단 없이 계속될 수도 있고, 비폴리머 판(50) 및 부착된 플렉시블 테이프(58)는 이후 조립을 위해 다른 곳으로 운반될 수도 있다. 후자의 경우에 있어서, 비폴리머 판(50) 및 부착된 플렉시블 테이프(58)는 대개 운반 전에 스트립 모양으로 잘라내어 진다. 스트립 모양에 있어서, 단일 칩 규모 패키지 스트립은 대개 많은 개개 다이 정방형(51)을 포함한다. 양쪽 경우에 있어서, 이후 조립은 대개 다이를 비폴리머 판(50)에 장착하기 위한 준비로 제2 릴리즈 라이너를 접착층(64)으로부터 제거한다. 스트립 모양 처리의 경우에 있어서, 비폴리머 판 및 부착된 회로물의 스트립은 처리하기 위해 매거진에 실린다. 그리고나서 다이는 대개 비폴리머 스트립의 끈적끈적한 면(회로가 있는 면의 반대쪽)에 놓이고 필요하다면 양생된다. 그러나, 본 개시의 이점을 가진 채로, 또한 다이는 비폴리머 판 한 롤에 집어 놓여질 수도 있고(스트립과 반대로) 반도체 다이는 비폴리머 판에 회로물 수준으로 인접 또는 반대되게 놓일 수도 있다는 것을 이해할 수 있을 것이다. 비폴리머 스트립의 다이 면은 또한 접착제 및 다이 부착을 위해 사용되는 다이 부착 접착제(대개 에폭시 주성분 재료)를 그대로 둘 수 있다.
다음으로, 스트립(회로물 및 하나 이상의 다이를 포함하는)은 대개 뒤집어져, 예를 들면, 와이어 결합기 또는 열압축 결합기에 실려 있는 표준 매거진에 놓인다. 도 7에 도시된 바와 같이, 테이프로부터의 각 리드선(120)은, 예를 들면, 결합 수단(124)을 사용하여 다이 패드(122)에 결합된다. 고정물(126)은 결합 공정 중에 리드선(120)이 부서지기 쉬운 부분(또는 노치(notch))에서 끊어지도록 테이프(다이를 포함하는)를 지지하는데 사용된다. 도 8에 도시된 바와 같이, 그리고나서 슬롯(110)을 캡슐화제(132)로 채워서 스트립은 오버몰딩될 수 있다. 대개 캡슐화제는 댐 모양물(130)에 의해 충전되고, 예를 들면, 자외선(UV) 또는 열적인 방법과 같은 적절한 방법을 사용하여 양생시킨다. 대안적으로는, 도 9에 도시된 바와 같이, 스트립은 캡슐화 댐 모양물이 필요없이 고정물 표면(140) 위에 뒤집혀 지고 슬롯(112)은 스트립의 다이 면으로부터 캡슐화제로 채워질 수 있다. 도 3A 및 도 3B에 도시된 바와 같이, 예를 들면, 반도체 다이의 회로층 및 다이 패드는 지지체로부터 멀어지는 방향으로 향해지도록 반도체 다이가 뒤집힐 때와 같이, 다이(52)는 또한 회로 투사도 층(59)에 와이어 결합(82a)을 사용하여 연결될 수도 있다. 이러한 실시예의 상면도는 도 6A에 도시되어 있다.
도 10에 도시된 바와 같이, 땜납 볼(또는 범프)(54)은 다음으로, 예를 들면, 폴리이미드층(60) 내에 구멍을 식각하여 형성된 구멍(또는 통로)(62) 안에 장착될 수 있다. 땜납 볼(54)은, 예를 들면, IR, 컨벡션, 증기 형태와 같은 가능한 모든 종래 수단을 사용하는 가열 및 용융을 포함하는, 볼(54)과 전도성 결합 패드(59a) 사이의 확실한 전기적 연결을 형성하기에 적절한 가능한 모든 방법을 사용하여 스트립에 부착될 수 있다. 도시되지는 않았지만, 통로(62)는 또한 땜납 볼 부착 전에 구멍 통한 도금(plated through holes:PTH)으로서 처리되고/거나 별도의 전도성 충전재로 채우는 것으로써 처리될 수 있다.
이 시점에서, 스트립 또는 롤은 단일 또는 복수 다이 칩 규모 패키지(단일 다이 패키지(150)는 도 10에 도시되어 있다)를 형성하도록 절단될 수 있다. 이는, 예를 들면, 펀칭 또는 절단 또는 다른 비슷한 공정과 같은 가능한 모든 적절한 제거 방법을 사용하여 수행될 수 있다.
본 개시의 유리함을 가진 채로, 하나 이상의 반도체 다이를 구비한 패키지를 포함하는 다른 칩 규모 패키지 형성도 또한 이 방법을 사용하여 제조될 수 있다는 것을 이해할 수 있을 것이다. 이 외에도, 종래의 BGA 패키지와 같은 비칩 규모 패키지 형성도 개시된 방법 및 장치 개념을 사용하여 제조될 수 있다. 기술되고 도시된 방법이 스트립 형태를 사용하는 집적 회로 제조에 관한 것이지만, 또한 이 방법의 이점은. 이것에만 국한되지는 않지만, 롤 대 롤(릴 대 릴(reel-to-reel)) 형태를 사용하여 형성된 집적 회로를 포함하는 다른 공정 및 형태를 사용하는 집적 회로를 제조할 때에도 얻을 수 있다. 이러한 점에서 개시된 방법 및 장치의 이점은 존재하는 산업 시설 및 현재 채용되거나 개발되는 보다 새로운 형태와 호환적인 형태로 구현될 수 있다. 상기한 패키지 공정은 다이가 웨이퍼(wafer) 형태로 있을 때에도 물론 수행될 수 있다. 예를 들면, 비폴리머 판은 웨이퍼에 직접 정렬되어 부착되고 칩 결합이 수행될 수 있다. 이전과 같이, 슬롯은 그리고나서 캡슐화제로 충전되고, 땜납 볼은 부착되고, 개개의 패키지 조각은 구멍 뚫리거나 절단된다.
본 발명이 특정한 예로 기술되고 예시되었지만, 본 개시는 예시로서만 제시된 것이고, 본 기술의 숙련자는, 부분의 결합 및 배열에서의 많은 변화가 청구된 본 발명의 사상 및 범위로부터 벗어나지 않고 존재할 수 있다는 것을 알 수 있을 것이다.

Claims (42)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 집적 회로용 패키지에 있어서,
    전기적 상호접속부를 갖는 중간 회로; 및
    제1 및 제2 면을 구비한 적어도 하나의 비폴리머층(nonpolymer layer)- 상기 층의 제1 면은 상기 집적 회로에 구조적으로 연결되고, 상기 층의 제2 면은 상기 중간 회로에 구조적으로 연결됨 -
    을 포함하고,
    상기 적어도 하나의 비폴리머층은 상기 중간 회로의 전기적 상호접속부 모두를 커버하도록 연장되고,
    상기 비폴리머층은 상기 집적 회로보다 크며, 상기 비폴리머층은 전도성이고,
    상기 비폴리머층은 전력 또는 접지면을 형성하기 위하여 상기 집적 회로에 전기적으로 연결되는 것을 특징으로 하는 패키지.
  34. 집적 회로용 패키지에 있어서,
    전기적 상호접속부를 포함하는 중간 회로; 및
    제1 및 제2 면을 구비한 적어도 하나의 비폴리머층- 상기 층의 제1 면은 상기 집적 회로에 구조적으로 연결되고, 상기 층의 제2 면은 상기 중간 회로에 구조적으로 연결됨 -
    을 포함하고,
    상기 적어도 하나의 비폴리머층은 상기 중간 회로의 전기적 상호접속부 모두를 커버하도록 연장되고,
    상기 비폴리머층은 상기 집적 회로보다 크며,
    상기 비폴리머층은 약 4밀(mils)과 10밀 사이의 두께를 갖는 금속 포일(foil)로 이루어지는 비폴리머 지지체인 것을 특징으로 하는 패키지.
  35. 집적 회로용 패키지에 있어서,
    전기적 상호접속부를 포함하는 중간 회로; 및
    제1 및 제2 면을 구비한 적어도 하나의 비폴리머층- 상기 층의 제1 면은 상기 집적 회로에 구조적으로 연결되고, 상기 층의 제2 면은 상기 중간 회로에 구조적으로 연결됨 -
    을 포함하며,
    상기 적어도 하나의 비폴리머층은 상기 중간 회로의 전기적 상호접속부 모두를 커버하도록 연장되고,
    상기 비폴리머층은 상기 집적 회로보다 크며,
    상기 비폴리머층은 구리 포일(foil)로 이루어지는 비폴리머 지지체인 것을 특징으로 하는 패키지.
  36. 집적 회로용 패키지에 있어서,
    전기적 상호접속부를 포함하는 중간 회로;
    제1 및 제2 면을 구비한 적어도 하나의 비폴리머층 - 상기 제1 면은 상기 집적 회로에 구조적으로 연결되고, 상기 제2 면은 상기 중간 회로에 구조적으로 연결되고, 상기 적어도 하나의 비폴리머층은 상기 중간 회로의 전기적 상호접속부 모두를 커버하도록 연장되고, 상기 비폴리머층은 상기 집적 회로보다 큼 -; 및
    제1 및 제2 면을 갖는 장착층- 상기 장착층의 제1 면은 상기 비폴리머층의 상기 제2 면에 구조적으로 연결되고, 상기 장착층의 제2 면은 상기 중간 회로에 구조적으로 연결됨 -
    을 포함하는 것을 특징으로 하는 패키지.
  37. 제36항에 있어서, 상기 장착층은 약 1밀과 3밀 사이의 두께를 갖는 폴리이미드층이며, 상기 비폴리머층은 약 1μm와 20μm 사이의 두께를 갖는 구리층인 것을 특징으로 하는 패키지.
  38. 집적 회로용 패키지에 있어서,
    전기적 상호접속부를 포함하는 중간 회로; 및
    제1 및 제2 면을 구비한 적어도 하나의 비폴리머층- 상기 층의 제1 면은 상기 집적 회로에 구조적으로 연결되고, 상기 층의 제2 면은 상기 중간 회로에 구조적으로 연결됨 -
    을 포함하고,
    상기 적어도 하나의 비폴리머층은 상기 중간 회로의 전기적 상호접속부 모두를 커버하도록 연장되고,
    상기 비폴리머층은 상기 집적 회로보다 크며,
    상기 중간 회로는 플렉시블 회로(flexible circuit)인 것을 특징으로 하는 패키지.
  39. 전기적 패키지에 있어서,
    제1 및 제2 면들과 외측면 경계를 구비한 패터닝된 전도층- 상기 전도층은 반도체 장치에 전기적으로 연결하기 위해 상기 외측면 경계의 둘레를 따라 주변 전도성 물체(peripheral conductive features)를 배치한 전기적 전도성 영역을 형성하도록 패터닝됨 -;
    제1 및 제2 면들과 상기 패터닝된 전도층의 상기 둘레보다 둘레가 작은 외측면 경계를 구비한 패터닝된 유전층- 상기 유전층은 상기 유전층을 관통하는 복수의 구멍을 형성하도록 패터닝되고, 상기 구멍 각각은 땜납 볼을 채울 수 있게 만들어지고, 상기 유전층의 상기 복수의 구멍이 상기 전도층의 상기 전기적 전도성 영역의 적어도 일부와 맞추어지고 상기 전도층의 주변 전도성 물체가 상기 유전층의 외측면 경계 밖으로 연장되도록, 상기 전도층의 상기 제1 면은 상기 유전층의 상기 제2 면에 결합됨 -;
    제1 및 제2 면을 구비한 비폴리머 지지체- 상기 지지체는 약 1 Mpsi보다 큰 탄성 계수를 가지고, 상기 지지체의 상기 제1 면은 상기 전도층의 상기 제2 면에 구조적으로 연결되고, 상기 비폴리머 지지체는 상기 패터닝된 전도층의 주변보다 작은 주변를 갖는 외측면 경계를 구비하며 상기 패터닝된 유전층의 모든 구멍 위로 연장됨 -;
    상기 비폴리머 지지체의 상기 제2 면에 구조적으로 연결된 제1 면을 구비한 반도체 장치- 상기 반도체 장치는 복수의 전기적 접촉부를 포함하고, 상기 전기적 접촉부 중 적어도 하나는 상기 전도층의 상기 주변 전도성 물체에 전기적으로 연결되고, 상기 반도체 장치는 상기 비폴리머 구조의 둘레보다 둘레가 작은 외측면 경계를 가짐 -; 및
    상기 유전층의 상기 제1 면에 놓인 복수의 땜납 볼- 상기 땜납 볼 각각은 상기 유전층의 상기 복수의 구멍 중의 하나에 놓이고 상기 전도층의 상기 전도성 영역에 전기적으로 연결됨 -
    을 포함하는 것을 특징으로 하는 패키지.
  40. 제39항에 있어서, 상기 반도체 장치의 상기 전기적 접촉부는 와이어 결합, 내부 리드선 결합 또는 그 혼합 결합에 의해 상기 전도성 물체에 전기적으로 연결되는 것을 특징으로 하는 패키지.
  41. 제39항에 있어서, 상기 비폴리머 지지체는 전기적 전도성이며, 상기 비폴리머 지지체는 상기 반도체 장치의 상기 전기적 접촉부들 중 적어도 하나와 상기 전도층 사이에 전기적으로 연결되어, 상기 비폴리머 지지체가 상기 반도체 장치와 상기 전도층 사이에 전기 회로를 형성하게 되는 것을 특징으로 하는 패키지.
  42. 집적 회로용 패키지에 있어서,
    전기적 상호접속부를 포함하는 중간 회로; 및
    제1 및 제2 면을 구비한 적어도 하나의 비폴리머층- 상기 층의 제1 면은 상기 집적 회로에 구조적으로 연결되고, 상기 층의 제2 면은 상기 중간 회로에 구조적으로 연결됨 -
    을 포함하고,
    상기 적어도 하나의 비폴리머층은 상기 중간 회로의 전기적 상호접속부 모두를 커버하도록 연장되고,
    상기 비폴리머층은 상기 집적 회로보다 크며,
    상기 집적 회로는 상기 집적 회로의 제1 면상에 복수의 주변 접촉부를 가지며,
    상기 비폴리머층은 상기 제1 면에 대향하는 상기 집적 회로의 면에 연결되는 것을 특징으로 하는 패키지.
KR10-1999-7004813A 1996-12-02 1997-04-02 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이 KR100532179B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/759,253 1996-12-02
US8/759,253 1996-12-02
US08/759,253 US5990545A (en) 1996-12-02 1996-12-02 Chip scale ball grid array for integrated circuit package

Publications (2)

Publication Number Publication Date
KR20000057332A KR20000057332A (ko) 2000-09-15
KR100532179B1 true KR100532179B1 (ko) 2005-12-01

Family

ID=25054972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7004813A KR100532179B1 (ko) 1996-12-02 1997-04-02 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이

Country Status (12)

Country Link
US (1) US5990545A (ko)
EP (1) EP0948814B1 (ko)
JP (1) JP2001506057A (ko)
KR (1) KR100532179B1 (ko)
CN (1) CN1239589A (ko)
AT (1) ATE273564T1 (ko)
AU (1) AU2435397A (ko)
CA (1) CA2272434A1 (ko)
DE (1) DE69730239D1 (ko)
HK (1) HK1023225A1 (ko)
MY (1) MY119341A (ko)
WO (1) WO1998025303A1 (ko)

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040061220A1 (en) * 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
JP2891665B2 (ja) 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
JP3195236B2 (ja) 1996-05-30 2001-08-06 株式会社日立製作所 接着フィルムを有する配線テープ，半導体装置及び製造方法
US6150193A (en) * 1996-10-31 2000-11-21 Amkor Technology, Inc. RF shielded device
US6962829B2 (en) * 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
US5981314A (en) 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
DE69830883T2 (de) * 1997-03-10 2006-04-20 Seiko Epson Corp. Halbleiterbauelement und mit diesem Bauelement bestückte Leiterplatte
JP3301355B2 (ja) * 1997-07-30 2002-07-15 日立電線株式会社 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法
US5888850A (en) * 1997-09-29 1999-03-30 International Business Machines Corporation Method for providing a protective coating and electronic package utilizing same
US6310298B1 (en) * 1997-12-30 2001-10-30 Intel Corporation Printed circuit board substrate having solder mask-free edges
US6574858B1 (en) 1998-02-13 2003-06-10 Micron Technology, Inc. Method of manufacturing a chip package
JP3481117B2 (ja) * 1998-02-25 2003-12-22 富士通株式会社 半導体装置及びその製造方法
TW401632B (en) * 1998-03-26 2000-08-11 Fujitsu Ltd Resin molded semiconductor device and method of manufacturing semiconductor package
US6265776B1 (en) * 1998-04-27 2001-07-24 Fry's Metals, Inc. Flip chip with integrated flux and underfill
US6089920A (en) * 1998-05-04 2000-07-18 Micron Technology, Inc. Modular die sockets with flexible interconnects for packaging bare semiconductor die
WO2000005765A1 (de) * 1998-07-22 2000-02-03 Dyconex Patente Ag Verfahren zur herstellung von umverdrahtungssubstraten für halbleiterchippackungen
US6479887B1 (en) 1998-08-31 2002-11-12 Amkor Technology, Inc. Circuit pattern tape for wafer-scale production of chip size semiconductor packages
US6428641B1 (en) 1998-08-31 2002-08-06 Amkor Technology, Inc. Method for laminating circuit pattern tape on semiconductor wafer
CA2344663A1 (en) * 1998-10-14 2000-04-20 3M Innovative Properties Company Tape ball grid array with interconnected ground plane
JP2000138317A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc 半導体装置及びその製造方法
JP2000138262A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc チップスケ―ル半導体パッケ―ジ及びその製造方法
TW434850B (en) * 1998-12-31 2001-05-16 World Wiser Electronics Inc Packaging equipment and method for integrated circuit
US6175160B1 (en) * 1999-01-08 2001-01-16 Intel Corporation Flip-chip having an on-chip cache memory
US6377464B1 (en) * 1999-01-29 2002-04-23 Conexant Systems, Inc. Multiple chip module with integrated RF capabilities
US6341418B1 (en) 1999-04-29 2002-01-29 International Business Machines Corporation Method for direct chip attach by solder bumps and an underfill layer
US6191483B1 (en) * 1999-05-06 2001-02-20 Philips Electronics North America Corporation Package structure for low cost and ultra thin chip scale package
JP3397725B2 (ja) * 1999-07-07 2003-04-21 沖電気工業株式会社 半導体装置、その製造方法及び半導体素子実装用テープの製造方法
JP3521325B2 (ja) * 1999-07-30 2004-04-19 シャープ株式会社 樹脂封止型半導体装置の製造方法
US6285077B1 (en) * 1999-08-19 2001-09-04 Lsi Logic Corporation Multiple layer tape ball grid array package
JP2001156212A (ja) * 1999-09-16 2001-06-08 Nec Corp 樹脂封止型半導体装置及びその製造方法
US6656765B1 (en) 2000-02-02 2003-12-02 Amkor Technology, Inc. Fabricating very thin chip size semiconductor packages
US6560108B2 (en) * 2000-02-16 2003-05-06 Hughes Electronics Corporation Chip scale packaging on CTE matched printed wiring boards
US6452255B1 (en) 2000-03-20 2002-09-17 National Semiconductor, Corp. Low inductance leadless package
US6399415B1 (en) * 2000-03-20 2002-06-04 National Semiconductor Corporation Electrical isolation in panels of leadless IC packages
US6372539B1 (en) 2000-03-20 2002-04-16 National Semiconductor Corporation Leadless packaging process using a conductive substrate
US6686652B1 (en) 2000-03-20 2004-02-03 National Semiconductor Locking lead tips and die attach pad for a leadless package apparatus and method
DE10014380A1 (de) * 2000-03-23 2001-10-04 Infineon Technologies Ag Vorrichtung zum Verpacken von elektronischen Bauteilen
US6444499B1 (en) * 2000-03-30 2002-09-03 Amkor Technology, Inc. Method for fabricating a snapable multi-package array substrate, snapable multi-package array and snapable packaged electronic components
US6320137B1 (en) 2000-04-11 2001-11-20 3M Innovative Properties Company Flexible circuit with coverplate layer and overlapping protective layer
TW466720B (en) * 2000-05-22 2001-12-01 Siliconware Precision Industries Co Ltd Semiconductor package with flash-prevention structure and manufacture method
US6501170B1 (en) 2000-06-09 2002-12-31 Micron Technology, Inc. Substrates and assemblies including pre-applied adhesion promoter
US6710456B1 (en) * 2000-08-31 2004-03-23 Micron Technology, Inc. Composite interposer for BGA packages
JP4570809B2 (ja) * 2000-09-04 2010-10-27 富士通セミコンダクター株式会社 積層型半導体装置及びその製造方法
US6624005B1 (en) 2000-09-06 2003-09-23 Amkor Technology, Inc. Semiconductor memory cards and method of making same
US6809935B1 (en) 2000-10-10 2004-10-26 Megic Corporation Thermally compliant PCB substrate for the application of chip scale packages
US6552436B2 (en) * 2000-12-08 2003-04-22 Motorola, Inc. Semiconductor device having a ball grid array and method therefor
DE10064691A1 (de) * 2000-12-22 2002-07-04 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiter-Chip und Kupferleiterbahnen auf dem Chip sowie ein Verfahren zu seiner Herstellung
US6770963B1 (en) 2001-01-04 2004-08-03 Broadcom Corporation Multi-power ring chip scale package for system level integration
DE10120408B4 (de) * 2001-04-25 2006-02-02 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip, elektronische Baugruppe aus gestapelten Halbleiterchips und Verfahren zu deren Herstellung
US7115986B2 (en) 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
KR100944695B1 (ko) * 2001-06-27 2010-02-26 신꼬오덴기 고교 가부시키가이샤 위치 정보를 갖는 배선 기판
US6793759B2 (en) * 2001-10-09 2004-09-21 Dow Corning Corporation Method for creating adhesion during fabrication of electronic devices
US6873059B2 (en) * 2001-11-13 2005-03-29 Texas Instruments Incorporated Semiconductor package with metal foil attachment film
US6664615B1 (en) * 2001-11-20 2003-12-16 National Semiconductor Corporation Method and apparatus for lead-frame based grid array IC packaging
US6657134B2 (en) 2001-11-30 2003-12-02 Honeywell International Inc. Stacked ball grid array
SG104291A1 (en) * 2001-12-08 2004-06-21 Micron Technology Inc Die package
SG104293A1 (en) 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
SG115456A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
SG111935A1 (en) 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
US6975035B2 (en) 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG115455A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG115459A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
WO2004002572A1 (en) * 2002-06-28 2004-01-08 Advanced Bionics Corporation Microstimulator having self-contained power source and bi-directional telemetry system
US20040036170A1 (en) 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
US6921975B2 (en) * 2003-04-18 2005-07-26 Freescale Semiconductor, Inc. Circuit device with at least partial packaging, exposed active surface and a voltage reference plane
US7266869B2 (en) * 2003-07-30 2007-09-11 Kyocera Corporation Method for manufacturing a piezoelectric oscillator
US20050056946A1 (en) * 2003-09-16 2005-03-17 Cookson Electronics, Inc. Electrical circuit assembly with improved shock resistance
JP3929966B2 (ja) * 2003-11-25 2007-06-13 新光電気工業株式会社 半導体装置及びその製造方法
US7075016B2 (en) * 2004-02-18 2006-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Underfilling efficiency by modifying the substrate design of flip chips
US11081370B2 (en) * 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
DE102004020580A1 (de) * 2004-04-27 2005-11-17 Infineon Technologies Ag Verfahren zur Herstellung eines BGA-Chipmoduls und BGA-Chipmodul
US7071559B2 (en) * 2004-07-16 2006-07-04 International Business Machines Corporation Design of beol patterns to reduce the stresses on structures below chip bondpads
US8125076B2 (en) * 2004-11-12 2012-02-28 Stats Chippac Ltd. Semiconductor package system with substrate heat sink
JP4343117B2 (ja) * 2005-01-07 2009-10-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US7968371B2 (en) * 2005-02-01 2011-06-28 Stats Chippac Ltd. Semiconductor package system with cavity substrate
US7316572B2 (en) * 2005-02-03 2008-01-08 International Business Machines Corporation Compliant electrical contacts
US20070018308A1 (en) * 2005-04-27 2007-01-25 Albert Schott Electronic component and electronic configuration
JP4548264B2 (ja) * 2005-08-01 2010-09-22 株式会社デンソー 車両用交流発電機
DE102006015222B4 (de) * 2006-03-30 2018-01-04 Robert Bosch Gmbh QFN-Gehäuse mit optimierter Anschlussflächengeometrie
US7573131B2 (en) * 2006-10-27 2009-08-11 Compass Technology Co., Ltd. Die-up integrated circuit package with grounded stiffener
US7788960B2 (en) * 2006-10-27 2010-09-07 Cummins Filtration Ip, Inc. Multi-walled tube and method of manufacture
TWI352406B (en) * 2006-11-16 2011-11-11 Nan Ya Printed Circuit Board Corp Embedded chip package with improved heat dissipati
US7944029B2 (en) * 2009-09-16 2011-05-17 Sandisk Corporation Non-volatile memory with reduced mobile ion diffusion
JP5642473B2 (ja) 2010-09-22 2014-12-17 セイコーインスツル株式会社 Ｂｇａ半導体パッケージおよびその製造方法
US9159649B2 (en) * 2011-12-20 2015-10-13 Intel Corporation Microelectronic package and stacked microelectronic assembly and computing system containing same
TWI544583B (zh) * 2012-04-18 2016-08-01 鴻海精密工業股份有限公司 晶片組裝結構及晶片組裝方法
TWI480989B (zh) * 2012-10-02 2015-04-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US20160317068A1 (en) * 2015-04-30 2016-11-03 Verily Life Sciences Llc Electronic devices with encapsulating silicone based adhesive
US10381300B2 (en) * 2016-11-28 2019-08-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package including filling mold via
CN112180128B (zh) * 2020-09-29 2023-08-01 珠海天成先进半导体科技有限公司 一种带弹性导电微凸点的互连基板和基于其的kgd插座
US11990695B2 (en) 2022-05-10 2024-05-21 Apple Inc. Method of reliably bonding solid metal piece to rigid PCB

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2439478A1 (fr) * 1978-10-19 1980-05-16 Cii Honeywell Bull Boitier plat pour dispositifs a circuits integres
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5241133A (en) * 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
JPH05160292A (ja) * 1991-06-06 1993-06-25 Toshiba Corp 多層パッケージ
US5311059A (en) * 1992-01-24 1994-05-10 Motorola, Inc. Backplane grounding for flip-chip integrated circuit
US5214845A (en) * 1992-05-11 1993-06-01 Micron Technology, Inc. Method for producing high speed integrated circuits
US5592025A (en) * 1992-08-06 1997-01-07 Motorola, Inc. Pad array semiconductor device
US5468994A (en) * 1992-12-10 1995-11-21 Hewlett-Packard Company High pin count package for semiconductor device
US5420460A (en) * 1993-08-05 1995-05-30 Vlsi Technology, Inc. Thin cavity down ball grid array package based on wirebond technology
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
US5477611A (en) * 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
US5548091A (en) * 1993-10-26 1996-08-20 Tessera, Inc. Semiconductor chip connection components with adhesives and methods for bonding to the chip
US5473512A (en) * 1993-12-16 1995-12-05 At&T Corp. Electronic device package having electronic device boonded, at a localized region thereof, to circuit board
TW258829B (ko) * 1994-01-28 1995-10-01 Ibm
WO1995026047A1 (en) * 1994-03-18 1995-09-28 Hitachi Chemical Company, Ltd. Semiconductor package manufacturing method and semiconductor package
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
JP2616565B2 (ja) * 1994-09-12 1997-06-04 日本電気株式会社 電子部品組立体
US5528083A (en) * 1994-10-04 1996-06-18 Sun Microsystems, Inc. Thin film chip capacitor for electrical noise reduction in integrated circuits
JP3123638B2 (ja) * 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die

Also Published As

Publication number Publication date
WO1998025303A1 (en) 1998-06-11
EP0948814B1 (en) 2004-08-11
KR20000057332A (ko) 2000-09-15
ATE273564T1 (de) 2004-08-15
MY119341A (en) 2005-05-31
AU2435397A (en) 1998-06-29
HK1023225A1 (en) 2000-09-01
CA2272434A1 (en) 1998-06-11
DE69730239D1 (de) 2004-09-16
CN1239589A (zh) 1999-12-22
JP2001506057A (ja) 2001-05-08
US5990545A (en) 1999-11-23
EP0948814A1 (en) 1999-10-13

Similar Documents

Publication Publication Date Title
KR100532179B1 (ko) 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이
US5866949A (en) Chip scale ball grid array for integrated circuit packaging
US6395582B1 (en) Methods for forming ground vias in semiconductor packages
US6555906B2 (en) Microelectronic package having a bumpless laminated interconnection layer
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
US7250355B2 (en) Multilayered circuit substrate, semiconductor device and method of producing same
US20080111224A1 (en) Multi stack package and method of fabricating the same
US20020006718A1 (en) Compliant semiconductor chip package with fan-out leads and method of making same
US20030092217A1 (en) Flip chip semiconductor device in a molded chip scale package (CSP) and method of assembly
JP2003522401A (ja) 積層型集積回路パッケージ
JPH07321157A (ja) フレキシブルフィルム及びこれを有する半導体装置
KR20060063654A (ko) 칩 내장 기판의 제조 방법
JP2000077563A (ja) 半導体装置およびその製造方法
JP2004349495A (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP2008016818A (ja) 半導体装置およびその製造方法
US20050266701A1 (en) Semiconductor device, method for manufacturing the same, circuit board, and electronic equipment
JP2000323603A (ja) 半導体回路装置及びその製造方法
US20030201544A1 (en) Flip chip package
EP1369919A1 (en) Flip chip package
JP3417292B2 (ja) 半導体装置
JP2003264257A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH0927563A (ja) 半導体装置の製造方法
JP2003017624A (ja) 半導体装置
JP2000252376A (ja) 集積回路チップ搭載基板ユニットフレーム
JP2000353711A (ja) 半導体装置及び半導体装置用部材

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee