KR100531095B1 - 프로그램 가능 콘트롤러를 위한 범용 기능 회로와 범용 유니트 - Google Patents
프로그램 가능 콘트롤러를 위한 범용 기능 회로와 범용 유니트 Download PDFInfo
- Publication number
- KR100531095B1 KR100531095B1 KR10-2003-7006810A KR20037006810A KR100531095B1 KR 100531095 B1 KR100531095 B1 KR 100531095B1 KR 20037006810 A KR20037006810 A KR 20037006810A KR 100531095 B1 KR100531095 B1 KR 100531095B1
- Authority
- KR
- South Korea
- Prior art keywords
- connector
- external
- programmable logic
- logic device
- cpu unit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/13—Plc programming
- G05B2219/13002—Transfer rom content to ram, load ram from non volatile memory
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/15—Plc structure of the system
- G05B2219/15057—FPGA field programmable gate array
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
프로그램 가능 콘트롤러를 위한 범용 기능 회로는 피제어의 외부기기에 접속되는 외부코넥터; 프로그램 가능 콘트롤러의 적어도 CPU 유니트에 접속되는 상호접속코넥터; 그리고 연산처리장치 부재에 접속되는 외부기기로 신호를 전송하고 외부기기로부터 신호를 수신하며, 외부기기로부터 수신된 외부신호를 토대로 논리연산을 수행하여 논리연산의 결과에 상응하는 논리연산신호를, 상호접속코넥터를 경유하여 CPU 유니트를 전송하도록 하는 수단을 적어도 가지는 연산처리 부재를 포함한다.
Description
본 발명은 순차 프로그램을 토대로 외부기기의 시퀀스제어를 수행하기 위한 프로그램 가능 콘트롤러를 위한 범용 기능 회로 및 범용 유니트에 관한 것이다.
공지의 프로그램 가능 콘트롤러는 시퀀스 프로그램에 따라 동작하는 CPU를 포함하는 CPU 유니트, CPU 유니트를 보조하기 위해 업그레이드된 특수기능을 가지는 고기능 유니트, CPU 유니트와 고기능 유니트에게 전력을 공급하기 위한 전원 유니트 및 상기 유니트들을 장착하기 위한 이면판(pack plane)을 구비하고 있다. 고기능 유니트는, 예를 들면, 입력신호의 잡음을 제거하기 위한 입력시정수 기능뿐만 아니라, 외부기기와 CPU 유니트사이에서 신호를 입력하고 출력하기 위한 입력/출력 기능을 가지는 입력/출력 유니트, 외부입력에 응답하여 인터럽션 프로그램의 실행을 개시하기 위한 인터럽션 기능을 가지는 인터럽션 유니트, 외부클럭을 계수하기 위한 카운터 기능, 계수값을 타겟값으로 비교함으로써 적절한 신호를 출력하기 위한 비교 및 출력기능 및 펄스폭변조(PWM)신호를 출력하기 위한 그리고 펄스폭변조 출력기능을 가지는 카운터 유니트, 미리 설정된 주파수의 펄스신호를 출력하기 위한 펄스출력기능을 가지는 펄스출력 유니트 및 CPU 유니트의 명령을 토대로 외부기기의 위치결정 제어를 수행하기 위한 위치결정기능을 가진 위치결정 유니트를 포함한다.
종래, 상술한 특수기능을 가지는 고기능 유니트가 개발되는 경우에, 고기능 유니트는 고기능 유니트들이 부분적으로 동일기능들을 가지는 경우에도, 고기능 유니트들의 각각에 대하여 회로설계를 하여 개별적으로 제작하였기 때문에 그들의 개발 및 상업화의 기간 및 비용이 증가하게 되고, 그들의 생산관리가 그들 부품의 공통사용에 있어서의 어려움으로 인하여 번거롭게 된다고하는 불편한 점이 있었다.
한편, 고기능 유니트는 CPU 유니트를 포함하는 다른 유니트와 통신을 형성할 필요가 있기 때문에 통상 CPU 또는 게이트 어레이와 같이 장착된다. 회로에 CPU를 사용하는 고기능 유니트에서, 고기능 유니트의 기능은 그 제조후에도 프로그램을 재기록함으로써 변경될 수 있다. 그러나 그 처리속도가 떨어지고 특히 복수기능의 병렬처리가 어렵다. 또한, 그 회로에 게이트 어레이를 사용하는 고기능 유니트에서는 그 처리속도가 빠르지만 그 기능은 제조후에는 변경될 수 없다. 게이트 어레이를 가지는 고기능 유니트는 현재에는 비싸지 않지만, 회로의 설계후에 회로내에 게이트 어레이를 설치하는데에는 상당한 시간이 필요하게 된다. 또한, 복수의 기능이 게이트 어레이를 사용하는 고기능 유니트로 나누어주게 되는 경우에 기능이 그 제조후에는 변경될 수 없기 때문에 모든 기능 및 사양이 제조단계에서 결정되어야 한다.
도 1은 본 발명의 제 1 실시예에 따른 프로그램 가능 콘트롤러를 위한 범용 기능 회로의 블럭도이다.
도 2는 도 1의 프로그램 가능 콘트롤러의 입면도이다.
도 3은 본 발명의 제 2 실시예에 따른 프로그램 가능 콘트롤러를 위한 범용 기능 회로의 블럭도이다.
도 4는 본 발명의 제 3 실시예에 따른 프로그램 가능 콘트롤러를 위한 범용 기능 회로의 블럭도이다.
도 5는 본 발명의 제 4 실시예에 따른 프로그램 가능 콘트롤러를 위한 범용 기능 회로의 블럭도이다.
도 6은 도 5의 범용 기능 회로을 위한 확장기판의 블럭도이다.
도 7은 본 발명의 제 5 실시예에 따른 프로그램 가능 콘트롤러를 위한 범용 기능 회로의 블럭도이다.
도 8은 도 7의 범용 기능 회로를 위한 확장기판의 블럭도이다.
도 9는 도 7의 범용 기능 회로에서 회로데이터를 재기록하는 방법의 설명도이다.
도 10은 도 9의 부분상세도이다.
도 11은 도 10의 유사도면으로서, 특히 본 발명의 제 6 실시예를 나타낸 도면이다.
본 발명은 상술한 종래기술의 결점을 제거하는 것으로서, 프로그램 가능 콘트롤러의 고기능 유니트의 복수기능이 용이하게 얻어질 수 있고, 제조비용이 회로부품의 공통화를 통하여 저감될 수 있는 프로그램 가능 콘트롤러를 위한 범용 기능 회로 및 범용 유니트를 제공하는데 그 목적이 있다.
본 발명의 목적을 달성하기 위하여, 본 발명에 따른 프로그램 가능 콘트롤러를 위한 범용 기능 회로는 피제어의 외부기기에 접속되는 외부코넥터; 적어도 프로그램 가능 콘트롤러의 CPU 유니트에 접속되는 상호접속코넥터; 및 외부코넥터를 통하여 연산처리수단에 접속되는 외부기기에 신호를 전송하고 또 상기 외부기기로부터 신호를 수신하며, 상기 외부기기로부터 수신된 외부신호를 토대로 논리연산을 수행하고, 이 논리연산의 결과에 상응하는 논리연산신호를 상호접속코넥터를 경유하여 CPU 유니트로 전송하도록 하는 기능을 적어도 가지는 연산처리수단을 구비하고, 상기 CPU 유니트는 시퀀스 프로그램을 실행하기 위한 CPU를 포함한다.
이하, 첨부도면을 참고하여 본 발명의 실시예에 대하여 설명한다.
(제 1 실시예)
도 1은 본 발명의 제 1 실시예에 따른 프로그램 가능 콘트롤러를 위한 범용 기능 회로를 나타내고, 도 2는 도 1의 프로그램 가능 콘트롤러를 나타낸 것이다. 도 1에 도시된 바와 같이, 범용 기능 회로 K1는 외부코넥터(1), 상호접속코넥터(2), 연산프로세서(3), 디스플레이(4), 절연부(5), 전원(6) 및 설정스위치(7)를 포함한다.
외부코넥터(1)는 범용 기능 회로 K1을 시퀀스제어를 받는 외부기기로 접속하기 위해 제공된다. 외부기기는 기기, 툴(tool)등을 포함한다. 예를 들면, 미국 국방표준규격(MIL)에 적합한 코넥터, 즉 소위 MIL코넥터가 외부코넥터(1)로서 사용된다. 절연부(5)는 외부코넥터(1)와 연산프로세서(3)에 접속되고, 예를 들면, 외부코넥터(1)를 경유하는 외부기기와 연산프로세서(3)사이에서 전송되고, 연산프로세서(3) 및 외부코넥터(1)를 경유하는 외부기기에 의하여 수신되는 신호를 분리하도록 복수의 광 분리기(optical isolator)로 형성되어 있다. 한편, 전원을 필요로 하는 고속 광 분리기 고속 광 절연체가 사용되는 경우에 외부전원에서 광 분리기로 전력을 공급하기 위한 전원회로가 추가적으로 설치될 수 있다.
상호접속코넥터(2)는 연산프로세서(3)에 접속되어 있고, 후술하는 바의 프로그램 가능 콘트롤러의 배면(20)에 설치되는 코넥터에 접속되어 있다. 연산프로세서(3)는 다른 유니트, 예를 들면, 이 상호접속코넥터(2)를 통하여 프로그램 가능 콘트롤러의 CPU 유니트(30)와 통신한다. CPU 유니트(30)는 시퀀스 프로그램을 실행하기 위한 CPU를 포함한다.
디스플레이(4)는 복수의 발광 다이오드들(LEDS)로 형성되어 있고, 연산프로세서(3)로부터 제공되는 제어신호 및 디스플레이 데이터를 토대로 범용 기능 회로 K1의 동작상태, 예를 들면 외부코넥터(1)에 접속된 외부기기로부터 및 외부기기로의 입력/출력신호의 ON상태나 또는 OFF상태와 범용 기능 회로 K1에서 발생된 기능 신호의 상태를 표시한다. 설정스위치(7)는 연산프로세서(3)의 동작상태를 설정하기 위해 제공되며 예를 들면 2비트 듀얼인라인 패키지(DIP) 스위치로 형성된다. 그래서, 연산프로세서(3)는 설정스위치(7)의 설정상태를 판독하고, 이 설정상태를 토대로하여 작동한다. 예를 들면, 상호접속코넥터(2)를 통하여 배면(20)의 전원 유니트(31)로부터 수신되는 5V의 DC전압을 필요한 3.3V의 DC전압으로 변환함으로써, 전원부(6)는 범용 기능 회로 K1의 각 부품으로 3.3V의 DC전압을 공급한다.
연산프로세서(3)는 외부코넥터(1)를 통하여 연산프로세서(3)에 접속된 외부기기로 신호를 전송하고, 또 외부기기로부터 신호를 수신하며 외부기기로부터 수신된 신호를 토대로 하여 논리연산을 수행하여, 상호접속코넥터(2)를 경유하여 프로그램 가능 콘트롤러의 CPU 유니트(30)등으로 상기 논리연산의 결과에 상응하는 신호를 전송하도록 하는 기능과 상호접속코넥터(2)를 통하여 CPU 유니트(30)로부터 수신되는 신호를 토대로 하여 논리연산을 수행하고, 논리연산의 결과에 상응하는 신호를 외부코넥터(1)를 통하여 외부기기로 전송하도록 하는 기능을 가진다.
이 실시예에서, 연산프로세서(3)는 소정의 기능을 프로그램함으로써 논리연산을 실행할 수 있는 프로그램 가능 논리장치(PLD), 예를 들면 필드 프로그램 가능 게이트 어레이(FPGA)와 복합 프로그램 가능 논리장치(CPLD)로 형성되어 있다. 일반적으로 PLD는 소위 조인트 테스트 액션 그룹(Joint Test Action Group : JTAG)으로 제공되고, PLD내의 프로그램은 PLD가 프린트기판에 실장된 후에도 JTAG포트를 사용함으로써 재기록이 가능하다.
상술한 구조의 범용 기능 회로 K1가 합성수지로 만들어진 상자형상의 하우징(15)내에 수용될 때, 범용 유니트 A는 도 2에 도시된 바와 같이 얻어진다. 외부코넥터(1)는 전방향에 노출되도록 실질적으로 하우징(15)의 전면 중심부에 설치되면서 디스플레이부(4)의 표시면(4a)은 하우징(15)의 전면의 상부에 설치된다.
구체적으로 도시되어 있지 않지만, 설정스위치(7)와 상호접속코넥터(2)는 후방향으로 노출되도록 하우징(15)의 이면에 설치되어 있다. 상호접속코넥터(2)를 배면(20)의 코넥터(21)에 접속함으로써 범용 유니트 A가 배면(20)상에 장착된다. 배면(20)상에 CPU 유니트(30)와 다른 유니트로 전력을 공급하기 위한 전원 유니트(31)가 외측으로부터 및 외측으로 신호를 입력하고 출력하는 입력/출력기능, 예를 들면 외부기기등으로부터 및 외부기기등으로 신호를 입력하고 출력하기 위한 입력/출력 유니트를 가지는 기능 유니트(32)를 장착함으로써 프로그램 가능 콘트롤러가 얻어진다.
한편, 위에서 인용된 입력/출력기능이외에, 기능 유니트(32)는 입력시정수기능, 인터럽션기능, 카운터기능, 펄스폭변조(PWM) 출력기능 및 위치결정기능과 같은 다양한 기능을 가진다. 그러한 기능을 가지는 유니트, 즉, 입력/출력 유니트, 입력시정수 유니트, 인터럽션 유니트, 카운터 유니트, 비교 및 출력 유니트, 펄스출력 유니트, PWM출력 유니트 및 위치결정 유니트는 이미 상업적으로 활용가능하다. 이들 유니트들의 구조 및 동작이 알려져 있기 때문에, 이들의 설명은 간략화를 위해 생략한다.
본 발명의 범용 기능 회로 K1에서 상술한 여러가지 기능을 실행하는 연산프로세서(3)는 프로그램이 용이하게 재기록 가능하고 처리속도가 CPU의 것보다 더 높으며 입력/출력기능, 입력시정수기능, 인터럽션기능, 카운터기능, 비교 및 출력기능, 펄스출력기능, PWM출력기능 및 위치결정기능과 같은 다양한 기능이 프로그램을 재기록함으로써 단일 범용 기능 회로 K1에서 얻어질 수 있는 PLD에 의해 형성되어 있다. 그래서, 기능 유니트(32)의 복수 종류의 회로구조가 서로 공통으로 만들어질 수 있기 때문에, 회로부품이 서로 공통으로 만들어 질 수 있고, 그러므로 생산관리가 편리하며, 이것에 의해 생산비 및 재고품이 감소하게 된다.
한편, 절연부(5)는 고속과 외부기기와 연산프로세서(3)사이의 다점 입력 및 출력을 가능하게 하여 주도록 고속의 광 분리기들(optical isolators)로 형성될 때, 입력/출력 유니트, 인터럽션 유니트, 카운터 유니트, 펄스출력 유니트, PWM출력 유니트 및 위치결정 유니트와 같은 다양한 기능 유니트가, 입력/출력 점의 수와 절연부(5)의 응답속도가 허용하는 한, 단일 회로구조내의 PLD에서 단순히 프로그램을 변경함으로써 만들어 질 수 있다. 복수의 기능 유니트를 공통으로 사용가능한 범용 유니트 A를 제공함으로써, 기능 유니트종류의 수가 경감될 수 있고, 따라서 기능 유니트의 생산관리가 편리하다. 또한, 다양한 기능 유니트가 회로구조를 공통으로 사용하고 프로그램을 단순히 변경하는 것 만으로 만들어질 수 있기 때문에 짧은 기간에 낮은 비용으로 새로운 제품의 기능변경이나 개발에 대한 수요를 맞출수가 있다. 더욱이, 범용 기능 유니트 K1를 다른 유니트로 접속하기 위한 통신방법이 장래에 새로운 것에 의하여 변경되거나 대체되는 경우에도, 회로구조를 변경할 필요없이 PLD내의 프로그램을 단순히 변경하는 것만으로 상호접속코넥터(2)로의 배선의 제한내에서 그와 같은 미래의 상황에 대처하는 것이 가능하다.
한편, 최종사용자의 편에서 설비등의 고장의 경우에 보수를 위해 예비품으로서 떼어놓은 기능 유니트가 범용 유니트 A에 통합될 수 있고, 따라서 용이하게 관리될 수 있다. 즉, 설비내에 설치된 기능 유니트의 종류 것과 동일한 수로 기능 유니트를 마련하여 관리하는 것이 지금까지 필요하였다. 반면에 본 발명의 범용 유니트 A에서는 지금까지 개별적으로 사용된 동일 기능 유니트의 수가 하나이어도 되기 때문에 기능 유니트의 제어가 편리하다. 더욱이나, 지금까지는 인터럽션 유니트, 카운터 유니트, 펄스유니트등이 개별적으로 배면(20)상에 장착되었기 때문에, 배면(20)은 이 배면(20)상에 이들 유니트를 장착하기 위한 공간, 즉 슬롯들은 가져야 한다. 그러나, 본 발명의 범용 유니트 A는 여러가지 기능을 달성하기 위하여 배면(20)상에 단지 하나의 슬롯만이 제공되어도 되며, 이것에 의해 공간이 절약된다.
(제 2 실시예)
연산프로세서(3)가 대규모이고 저렴한 PLD에 의해 형성되는 경우에, 현재에는 휘발성 PLD가 주로 이용할 수 있다. 그러나 프로그램은 전원(6)이 턴온될 때마다 휘발성 PLD로 다운로드되어야 한다. 그래서 의도되는 동작이 이 다운로딩이 정상적으로 완료될 때 까지는 수행될 수 없다. 이 문제를 해결하기 위하여, 본 발명의 제 2 실시예에 따른 프로그램 가능 콘트롤러를 위한 범용 기능 회로 K2는 다음 구조를 가진다.
도 3에 도시된 바와 같이, 연산프로세서(3)는 휘발성 PLD(3a), 불휘발성 PLD(3b) 및 전원(6)의 턴온시에 휘발성 PLD(3a)가 다운로드되는 프로그램을 저장하기 위한 판독전용 메모리(ROM)에 의해 구성된다. 범용 기능 회로 K2의 다른 구조는 범용 기능 회로 K1의 것들과 유사하므로 이들의 설명은 간략화를 위해 생략된다.
휘발성 PLD(3a)는, 예를 들면, 정적램(SRAM)토대의 필드 프로그램 가능 게이트 어레이(FPGA)에 의해 구성되고, ROM(3c)으로부터 다운로드된 프로그램을 토대로 하여 동작된다. ROM(3c)내에 저장된 프로그램을 변경함으로써, 휘발성 PLD(3a)는 입력/출력기능, 입력시정수기능, 인터럽션기능, 카운터기능, 비교 및 출력기능, 펄스출력기능, PWM출력기능 및 위치결정기능과 같은 여러가지 기능을 수행할 수 있다. 한편, 불휘발성 PLD(3b)는 예를 들면 프래쉬 ROM(FROM)토대의 복합 프로그램 가능 논리장치(CPLD) 또는 전기적으로 소거 및 프로그램 가능 ROM(EEPROM)토대의 CPLD에 의해 구성되고, 기능불량을 CPU 유니트(30)와 같은 다른 유니트들에게 알려주도록 전원(6)의 턴온시에 휘발성 PLD(3a)로 프로그램 다운로딩의 기능불량을 검출한다.
다음에, 전원(6)의 턴온시에 휘발성 PLD(3a)로 프로그램 다운로딩의 기능불량을 불휘발성 PLD(3b)가 검출하는 범용 기능 회로 K2의 동작에 대하여 설명한다. 불휘발성 PLD(3b)는 ROM(3c)으로부터 휘발성 PLD(3a)로 다운로드되는 프로그램 데이터에 부가된 체크비트와 휘발성 PLD(3a)로부터 수신된 프로그램 데이터의 체크합 결과를 비교한다. 체크비트가 체크합 결과와 일치할 때, 불휘발성 PLD(3b)는 기능불량이 발생하지 않는 것으로 판단한다. 반면에, 체크비트가 체크합 결과와 일치하지 않을때 불휘발성 PLD(3b)는 기능불량이 발생한 것으로 판단한다. 더욱이, 불휘발성 PLD(3b)는 기능불량이 일어나지 않는 것과 일어난 것을 판단하였을 때, 불휘발성 PLD(3b)는 상호접속코넥터(2)에 접속되는 소정 출력포트에 각각 하이레벨과 로우레벨로 설정한다. 기능불량이 발생한 것을 불휘발성 PLD(3b)가 판단하였을 때에만, 불휘발성 PLD(3b)는 상호접속코넥터(2)를 경유하여 다른 유니트들에 의하여 최초 엑세시의 타이밍에서 출력포트의 출력을 래치한다. 그 결과로서, 기능불량이 다운로딩에서 발생하고, 범용 기능 회로 K2의 상태에 대한 조회가 다른 유니트들에 의해 이루어졌을 때에만, 불휘발성 PLD(3b)는 기능불량을 다른 유니트들에게 알린다. 한편, 다운로딩이 정상적으로 완료되었을 때, 휘발성 PLD(3a)는 다른 유니트들과 통신한다.
이 실시예에서, 연산프로세서(3)에 CPU를 설치함이 없이 불휘발성 PLD(3b)는 전원(6)의 턴온시에 휘발성 PLD(3a)에 대한 프로그램 다운로딩의 기능불량을 검출하여서 이 기능불량에 대하여 다른 유니트들에게 알려준다. 따라서, 대규모 게이트가 이롭게 휘발성 PLD(3a)으로서 사용될 수 있다.
한편, 상호접속코넥터(2)를 통하여 배면(20)으로부터 범용 기능 회로 K2로 입력되는 공급전압 및 신호전압이 5V이고, 3.3V의 동작전압이 휘발성 PLD(3a)용으로 사용되고, 5V의 동작전압이 불휘발성 PLD(3b)용으로 사용된다면, 내부 프로세싱용으로 사용되는 3.3V의 전압과 다른 유니트들과의 통신용으로 사용되는 5V의 전압은 서로 다르다. 그러한 경우에, 두 전원사이에는 일반적으로 양방향 인터페이스 IC를 사용하는 것이 필요하며 따라서 부품의 수가 증가하게 된다.
그러나, 이 실시예에서, 연산처리용으로 사용되는 3.3V의 전압과 상호접속코넥터(2)를 통하여 장치와 유니트들간의 전송용으로 사용되는 5V의 전압을 포함하는 적어도 2개 전압으로 동작할 수 있는 장치가 불휘발성 PLD(3b)로서 사용된다.
그 다음에, 범용 기능 회로 K2에서, 연산프로세서(3)와 다른 유니트들간의 통신방법에 대하여 설명한다. 상호접속코넥터(2)를 경유하여 다른 유니트들로부터 연산프로세서(3)로 입력되는 신호가 불휘발성 PLD(3b)와 휘발성 PLD(3a)에 입력된다. 이 신호는 예를 들면, 이네이블신호, 어드레스신호, 판독신호, 기록신호 및 입력데이터이다. 한편, 휘발성 PLD(3a)에서 생성되어서 상호접속코넥터(2)를 통하여 다른 유니트들로 출력되는 신호, 예를 들면 출력데이터는 불휘발성 PLD(3b)를 경유하여 출력된다. 이 출력데이터는 휘발성 PLD(3a)로부터 공급되는 제어신호를 토대로 하여 제어된다. 이와 같은 방법으로, 불휘발성 PLD(3b)는 3.3V의 동작전압을 가지는 휘발성 PLD(3a)의 출력을 5V의 신호로 변환하여서 다른 유니트들로 5V의 신호를 출력한다. 따라서, 3.3V의 프로세싱 전압과 연산프로세서(3)와 다른 유니트들간의 통신용의 5V전압이 범용 기능 회로 K2에서 서로 다른 경우에도, 연산프로세서(3)와 다른 유니트들간의 통신이 수행될 수 있다. 따라서, 두 전원사이에 양방향 인터페이스 IC와 같은 부품이 제공될 필요가 없기 때문에 범용 기능 회로 K2와 범용 유니트 A는 콤팩트하고 값싸게 만들어 질 수 있다. 한편, 예를 들면 3.3V의 저전압으로 동작 가능한 장치가 범용 기능 회로 K2에 사용될 수 있기 때문에, 낮은 전압에서 용이하게 사용가능한 대규모 휘발성 PLD(3a)가 장착될 수 있고, 따라서 전력소모 및 방사잡음이 경감된다.
(제 3 실시예)
도 4는 본 발명의 제 3 실시예에 따른 프로그램 가능 콘트롤러를 위한 범용 기능 회로 K3를 나타낸 것이다. 범용 기능 회로 K3는 전원(6)의 턴온시에 상호접속코넥터(3)를 통하여 CPU 유니트(30)와 같은 다른 유니트들로부터 연산프로세서(3)의 휘발성 메모리(3a)로 프로그램 데이터가 다운로드되는 것에 특징으로 되어 있다.
그래서, 범용 기능 회로 K2에서 다운로드될 데이터를 저장하기 위한 ROM(3c)이 범용 기능 회로 K3의 연산프로세서(3)에 설치되어 있지 않다. 범용 기능 회로 K3의 다른 구조들은 범용 기능 회로 K2의 것들과 유사하므로 이들 설명은 간략화를 위해 생략된다.
본 실시예서, 휘발성 PLD(3a)로 다운로드될 데이터가 CPU 유니트(30)의 메모리에 저장되고, 전원(6)의 턴온시에 상호접속코넥터(2)를 경유하여 CPU 유니트(30)로부터 휘발성 PLD(3a)로 다운로드된다. 한편 다운로딩의 기능불량이 제 2 실시예와 같은 방법으로 불휘발성 PLD(3b)에 의해 감시된다.
따라서, CPU 유니트(30)의 메모리에 저장되는 프로그램을 변경함으로써, 범용 기능 회로 K3는 입력/출력기능, 입력시정수기능, 인터럽션기능, 카운터기능, 비교 및 출력기능, 펄스출력기능, PWM출력기능 및 위치결정기능과 같은 다양한 기능을 수행할 수 있다. CPU 유니트(30)의 메모리에 프로그램을 저장하기 위하여 다운로드될 프로그램이 전용의 응용소프트웨어를 사용하여 상위 호스트(upper host)에서 선택되어서 유저프로그램과 같이 CPU 유니트(30)로 전송되는 방법이 있다. 또는 상술한 다양의 기능들을 달성하기 위한 복수 종류의 프로그램이 인터넷에 접속되는 월드 와이드 웹(WWW) 서버나 또는 파일 전송 프로토콜(FTP) 서버에 저장되고 소망프로그램이 유저프로그램과 같이 CPU 유니트(30)로 전송되도록 인터넷을 통하여 서버로부터 상술한 상위의 호스트로 일시적으로 다운로드되는 방법이 또한 사용될 수 있다.
(제 4 실시예)
도 5는 본 발명의 제 4 실시예에 따른 프로그램 가능 콘트롤러를 위한 범용 기능 회로 K4를 나타낸 것이다. 범용 기능 회로 K4는 범용 기능 회로 K1의 연산프로세서(3)대신에 게이트 어레이(8)를 포함한다. 상호접속코넥터(2)를 통하여 게이트 어레이(8)로 접속되는 CPU 유니트(30)를 보조하기 위해 업그레이드된 복수의 특수기능들이 게이트 어레이(8)에 통합되어 있으며, 게이트 어레이(8)는 외부코넥터(1)를 경유하여 외부기기로 및 로부터 신호를 전송한다. 범용 기능 회로 K4는 확장기판(40)(도 6)과 확장기판(40)에 접속되는 확장코넥터(9)를 더 포함한다. 확장기판(40)은 게이트 어레이(8)에 통합되는 특수기능들을 확대함으로써 얻어지는 복수의 특수기능들을 더욱 부가하기 위해 제공된다. 한편, 게이트 어레이(8)는 확장코넥터(9)를 경유하여 게이트 어레이(8)를 확장기판(40)에 접속하기 위한 확장버스를 포함한다. 한편, 외부코넥터(1), 상호접속코넥터(2), 디스플레이(4), 절연부(5), 전원(6), 설정스위치(7), 게이트 어레이(8) 및 확장코넥터(9)는 단일의 인쇄기판에 의해 형성된 주 회로기판상에 장착된다. 범용 기능 회로 K4의 다른 구조는 범용 기능 회로 K1의 것들과 유사하므로 이들의 설명은 간략화를 위해 생략된다.
범용 기능 회로 K1의 연산프로세서(3)와 동일방법으로, 게이트 어레이(8)는 외부코넥터(1)를 통하여 게이트 어레이(8)에 접속되는 외부기기로 신호를 전송하고 이 외부기기로부터 신호를 수신하며, 외부기기로부터 수신된 신호를 토대로하여 논리연산을 수행하고 상호접속코넥터(2)를 경유하여 프로그램 가능 콘트롤러의 CPU 유니트등으로 상기 논리연산의 결과에 상응하는 신호를 전송하도록 하는 기능과 상호접속코넥터(2)를 경유하여 CPU 유니트(30)로부터 수신된 신호를 토대로 하여 논리연산을 수행하고, 이 논리연산의 결과에 상응하는 신호를 외부코넥터(1)를 통하여 외부기기에 전송하도록 하는 기능을 가진다.
한편, 게이트 어레이(8)에 통합되는 복수의 특수기능들은 입력/출력기능, 입력시정수기능, 인터럽션기능, 카운터기능, 비교 및 출력기능, 펄스출력기능, PWM출력기능 및 위치결정기능을 포함한다.
결국, 단일 범용 기능 회로 K4는 입력/출력 유니트, 인터럽션 유니트, 카운터 유니트, 펄스출력 유니트 및 위치결정 유니트로서 동작한다. 따라서 범용 기능 회로 K4는 복수의 이들 고기능 유니트 대신에 배면(20)상에 장착되어도 되기 때문에, 입력/출력 유니트, 인터럽션 유니트, 카운터 유니트, 펄스출력 유니트 및 위치결정 유니트가 배면(20)상에 장착되는 경우에 비교하여 공간이 절약될 수 있다.
도 6에 도시된 바와 같이, 확장기판(40)은 주 회로기판의 확장코넥터(9)에 접속되는 코넥터(44), 프로그램 가능 논리장치(PLD)(43), 상술한 추가의 특수기능들을 PLD(43)으로 나누어 주기 위해 프로그램을 저장하기 위한 ROM(45), 외부기기에 접속가능한 외부코넥터(47) 및 외부코넥터(47)와 PLD(43)사이에 제공되는 입력/출력모듈(46)을 포함한다. PLD(43)는 소위 JTAG포트를 포함하고, PLD(43)내의 프로그램은 PLD(43)가 확장기판(40)상에 장착되어 있는 후에도 JTAG포트를 사용함으로써 재기록가능하다. 한편, 입력/출력모듈(46)은 PLD(43)도 외부코넥터(47)를 경유하여 입력된 신호를 전송하는 기능과 PLD(43)로부터 외부코넥터(47)에 접속된 외부기기로 신호를 전송하는 기능을 가진다.
따라서, 범용 기능 회로 K4에서, 복수의 특수기능들이 게이트 어레이(8)에 의하여 얻어지기 때문에, 부품들이 서로 공통으로 만들어질 수 있으므로 생산관리가 편리하며, 이것에 의해 생산비용 및 재고품이 감소하게 된다. 또한, 게이트 어레이(8)에 통합되는 특수기능들을 확장함으로써 얻어지는 특수기능들을 더 부가하기 위한 확장기판(40)이 확장코넥터(9)에 접속될 때, 특수기능을 더욱 부가하는 것이 필요한 경우에 유저의 사양에 따라 확장코넥터(9)로 확장기판(40)을 적절히 접속함으로써 용이하게 특수기능들이 더욱 부가될 수 있다. 따라서 복수의 고기능 유니트들의 재고품관리 대신에 단일의 범용 기능 회로 K4의 재고품관리를 수행하는 것만이 필요하다.
더욱이, 유저사양에 일치하는 부가의 특수기능이 확장기판(40)상에 제공되는 PLD(43)에서 얻어질 수 있기 때문에 부가적인 특수기능의 변경이나 또는 증가에 용이하게 대처하는 것이 가능하다. 또한, 확장기판(40)은 범용 기능 회로 K4내에서 내부접속에 의하여 부가되기 때문에 새로운 특수기능을 확장기판(40)의 PLD(43)를 나누어줌으로써 고속처리를 수행하는 것이 가능하다. 한편, 확장기판(40)은 외부기기에 접속되는 외부접속기(47)로 제공되기 때문에, 확장기판(40)은 그들사이에 절연부(5)의 사용없이 외부기기로 접속될 수 있고, 그래서 확장기판(40)이 직접적으로 외부기기와 통신할 수 있고 이것에 의해 확장성이 향상된다.
(제 5 실시예)
도 7은 본 발명의 제 5 실시예에 따른 프로그램 가능 콘트롤러를 위한 범용 기능 회로 K5를 나타낸 것이다. 범용 기능 회로 K5는 도 8에 도시된 확장기판(50)을 포함한다. 범용 기능 회로 K5는 범용 기능 회로 K4의 확장기판(40)의 ROM(45) 대신에 외측으로부터 PLD(43)으로 회로 데이터를 다운로드할 수 있는 재기록 가능 불휘발성 메모리(48)가 확장기판(50)내에 제공된다. 예를 들면 EERPOM이 재기록 가능 불휘발성 메모리(48)로서 사용된다. PLD(43)는 EEPROM(48)에 저장된 회로 데이터를 토대로 하여 추가의 특수기능을 수행할 수 있다. 범용 기능 회로 K5의 다른 구조는 범용 기능 회로 K4의 것들과 유사하므로 이들의 설명은 간략화를 위해 생략된다.
확장기판(500의 코넥터(44)가 확장코넥터(9)에 접속될 때 PLD(43)으로 전달될 검파일되는 회로 데이터가 도 9 및 도 10에 도시된 바와 같이 CPU 유니트(30)의 툴 접속 포트(tool coupling port)를 통하여 EEPROM(48)으로 다운로드될 수 있다. 한편, 도 9에서 다른 유니트 C는 전원 유니트 및 다른 고기능 유니트들을 나타낸다.
이 실시예에서, 유저의 사양에 일치하는 추가의 특수기능이 응용소프트웨어(application software)로서 제공될 수 있기 때문에, 게이트의 수가 비교적 작은 값싼 PLD가 PLD(43)로서 사용될 수 있고, 따라서 생산비용이 떨어지게 된다. 한편, 제 4 실시예에서, 추가 특수기능들이 변경되는 경우에 ROM(45)이 대체되어야 한다. 다른 한편, 이 실시예에서, 그와 같은 경우에 EEPROM(48)이 대체될 필요가 없고 이것에 의해 생산비용이 경감된다.
한편, 복수의 독립된 회로 데이터가 EEPROM(48)에 저장되는 경우에, EEPROM(48)이 시퀀스 프로그램의 실행동안 이 시퀀스 프로그램의 내용에 따라서 PLD(43)로 복수의 회로 데이터중의 하나를 선택적으로 주게 된다. 따라서, PLD(43)의 회로 데이터는 시퀀스 프로그램의 실행동안에서도 재기록될 수 있으므로 복수의 특수기능이 게이트의 수가 비교적 작은 PLD에서도 얻어질 수 있다.
(제 6 실시예)
도 11은 본 발명의 제 6 실시예에 따른 프로그램 가능 콘트롤러를 위한 범용 기능 회로 K6를 나타낸 것이다. 범용 기능 회로 K6은 원시 프로그램(source program) 또는 다운로드될 대, 이 원시 프로그램 또는 회로 데이터를 PLD(43)의 동작가능한 회로 데이터로 컴파일하기 위한 컴파일러(컴파일시스템)이 게이트 어레이(8)에 제공되어 있는 것에 특징이 있다. 그러한 컴파일 시스템은 프로그램 가능 논리장치의 메이커(maker)로부터 제공받을 수 있다. 범용 기능 회로 K6의 다른 구조들은 범용 기능 회로 K5의 것들과 유사하므로 이들의 설명은 간략화를 위해 생략된다.
이 실시예에서 프로그램 가능 콘트롤러에서 일반적으로 사용되는 래더(ladder)와 같은 회로 데이터 또는 유저 프로그램으로 만들어진 원시 프로그램(오리지널 프로그램)이 CPU 유니트(30)와 마더버스(60)를 통하여 EEPROM(48)으로 다운로드될 때, 원시 프로그램은 컴파일러(49)에 의해 PLD(43)의 동작가능 회로 데이터로 자동적으로 컴파일되어서 EEPROM(48)에 저장된다. 따라서, 새로운 특수기능이 유저 프로그램 또는 회로 데이터를 정식화(formulating)함으로써 추가될 수 있다. 따라서, 유저는 PLD(43)에 응용에 상응하는 특수기능을 줄 수 있다.
상술한 프로그램 가능 콘트롤러에 대한 설명에서, 범용 유니트를 포함하는 여러가지 유니트들이 배면에 장착되어 있다. 그러나 본 발명은 여러가지 유니트들이 배면을 사용함이 없이 서로 직접 접속되는 형태와 프로그램 가능 콘트롤러가 케이블에 의해 확장 유니트로 접속되는 형태에도 또한 적용될 수 있다.
본 발명의 상세한 설명중에 포함되어 있음
Claims (15)
- 피제어 외부기기로 접속되는 외부코넥터;프로그램 가능 콘트롤러의 적어도 CPU 유니트에 접속되는 상호접속코넥터; 그리고,상기 외부코넥터를 통하여 접속되는 외부기기로 신호를 전송하고 외부기기로부터 신호를 수신하며, 외부기기로부터 수신되는 외부신호를 토대로 하여 논리연산을 수행하고 상기 논리연산의 결과에 상응하는 논리연산신호를 상호접속코넥터를 통하여 CPU 유니트로 전송하도록 하는 기능을 가지는 연산처리수단을 구비하고,상기 CPU 유니트는 시퀀스 프로그램을 수행하기 위한 CPU를 포함하고,상기 연산처리수단은 프로그램을 재기록함으로써 복수기능들의 선택을 가능하게 하여 주는 프로그램 가능 논리장치와,휘발성 프로그램 가능 논리장치, 불휘발성 프로그램 가능 논리장치 및 데이터가 상기 휘발성 프로그램 가능 논리장치에 정상적으로 다운로드되어 있는지 아닌지를 검출하기 위한 검출수단을 포함하고,상기 검출수단이 다운로딩의 기능불량을 검출하였을 때, 불휘발성 프로그램 가능 논리장치는 상호접속코넥터를 경유하여 상기 기능불량을 CPU 유니트에게 알려주도록 한 프로그램 가능 콘트롤러를 위한 범용 기능 회로.
- 삭제
- 삭제
- 제 1 항에 있어서,상기 불휘발성 프로그램 가능 논리장치는 연산처리를 위해 사용되는 제 1 전압과 상호접속코넥터를 통하여 불휘발성 프로그램 가능 논리장치와 CPU 유니트에서 전송을 위해 사용되는 제 2 전압을 포함하는 적어도 두 전압으로 동작가능한 프로그램 가능 콘트롤러를 위한 범용 기능 회로.
- 피제어의 외부기기로 접속되는 외부코넥터;적어도 프로그램 가능 콘트롤러의 CPU 유니트로 접속되는 상호접속코넥터;상기 외부코넥터를 통하여 접속되는 외부기기로 신호를 전송하고 외부기기로부터 신호를 수신하며, 외부기기로부터 수신된 외부신호를 토대로 하여 논리연산을 수행하고 상기 논리연산의 결과에 상응하는 논린연산신호를 상호접속코넥터를 경유하여 CPU 유니트로 전송하도록 하는 기능을 가지는 연산처리수단; 그리고,연산처리수단을 수용하고 그 외부표면에 외부코넥터 및 상호접속코넥터가 노출되도록 제공되어 있는 하우징을 구비하고,상기 CPU 유니트는 시퀀스 프로그램을 실행하기 위한 CPU를 포함하고,상기 연산처리수단은 프로그램을 재기록함으로써 복수기능들의 선택을 가능하게 하는 프로그램 가능 논리장치와; 그리고휘발성 프로그램 가능 논리장치, 불휘발성 프로그램 가능 논리장치 및 데이터가 상기 휘발성 프로그램 가능 논리장치에 정상적으로 다운로드되어 있는지 아닌지를 검출하기 위한 검출수단을 포함하고,상기 검출수단이 다운로딩의 기능불량을 검출하였을 때, 불휘발성 프로그램 가능 논리장치는 상호접속코넥터를 경유하여 상기 CPU 유니트에게 상기 기능불량을 알려주도록 한 프로그램 가능 콘트롤러를 위한 범용 유니트.
- 삭제
- 삭제
- 제 5 항에 있어서,불휘발성 프로그램 가능 논리장치는 연산처리를 위해 사용되는 제 1 전압과 상호접속코넥터를 통하여 상기 불휘발성 프로그램 가능 논리장치와 상기 CPU 유니트 사이에서 전송을 위해 사용되는 제 2 전압을 포함하는 적어도 2개 전압으로 동작할 수 있는 프로그램 가능 콘트롤러를 위한 범용 유니트.
- 피제어 외부기기로 접속되는 외부코넥터;프로그램 가능 콘트롤러의 적어도 CPU 유니트에 접속되는 상호접속코넥터; 그리고,상기 외부코넥터를 통하여 접속되는 외부기기로 신호를 전송하고 외부기기로부터 신호를 수신하며, 외부기기로부터 수신되는 외부신호를 토대로 하여 논리연산을 수행하고 상기 논리연산의 결과에 상응하는 논리연산신호를 상호접속코넥터를 통하여 CPU 유니트로 전송하도록 하는 기능을 가지는 연산처리수단을 구비하고,상기 CPU 유니트는 시퀀스 프로그램을 실행하기 위한 CPU를 포함하고,상기 연산처리수단은 통합되는 복수의 특수기능을 가진 게이트 어레이;범용 기능 회로와 분리하여 설치되고, 상기 특수기능들을 확장하여 얻어지는 복수의 특수기능들을 더 추가하기 위한 확장기판; 그리고,상기 확장기판에 접속되는 확장코넥터를 포함하도록 하는 프로그램 가능 콘트롤러를 위한 범용 기능 회로.
- 삭제
- 제 9 항에 있어서,상기 확장기판은 통합되는 특수기능을 더욱 가지는 프로그램 가능 논리장치와 확장코넥터에 접속되는 코넥터를 포함하는 프로그램 가능 콘트롤러를 위한 범용 기능 회로.
- 제 9 항에 있어서,상기 확장기판은 적어도 외부기기에 접속되는 확장외부코넥터를 포함하는 프로그램 가능 콘트롤러를 위한 범용 기능 회로.
- 제 11 항에 있어서.상기 확장기판은 외측으로부터 프로그램 가능 논리장치로 회로데이터를 다운로드할 수 있는 재기록 가능한 불휘발성 메모리를 포함하는 프로그램 가능 콘트롤러를 위한 범용 기능 회로.
- 제 13 항에 있어서.복수의 독립 회로데이터가 재기록 가능 불휘발성 메모리에 저장되고, 상기 재기록 가능 불휘발성 메모리는 시퀀스 프로그램의 실행동안 시퀀스 프로그램의 내용에 따라 프로그램 가능 논리장치로 복수의 회로데이터중의 하나를 선택적으로 제공하는 프로그램 가능 콘트롤러를 위한 범용 기능 회로.
- 제 13 항에 있어서,윈시 프로그램이나 또는 더 추가되는 특수기능을 실행하기 위한 추가 회로데이터가 프로그램 가능 논리장치로 다운로드될 때, 프로그램 가능 논리장치의 동작으로 하게 하는 더욱 더 추가 회로데이터로 상기 원시 프로그램이나 또는 추가 회로 데이터를 컴파일하기 위한 컴파일수단이 게이트 어레이에 제공되는 프로그램 가능 콘트롤러를 위한 범용 기능 회로.
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2000-00366388 | 2000-11-30 | ||
JP2000366388A JP4366860B2 (ja) | 2000-11-30 | 2000-11-30 | プログラマブルコントローラを構成するユニットの汎用機能回路及び汎用ユニット |
JPJP-P-2001-00018495 | 2001-01-26 | ||
JP2001018495A JP2002222003A (ja) | 2001-01-26 | 2001-01-26 | プログラマブルコントローラの汎用ユニット |
PCT/JP2001/010350 WO2002044821A2 (en) | 2000-11-30 | 2001-11-28 | General-purpose functional circuit and general-purpose unit for programmable controller |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030053061A KR20030053061A (ko) | 2003-06-27 |
KR100531095B1 true KR100531095B1 (ko) | 2005-11-28 |
Family
ID=26605034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2003-7006810A KR100531095B1 (ko) | 2000-11-30 | 2001-11-28 | 프로그램 가능 콘트롤러를 위한 범용 기능 회로와 범용 유니트 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7051057B2 (ko) |
EP (1) | EP1356353A2 (ko) |
KR (1) | KR100531095B1 (ko) |
CN (1) | CN1636171B (ko) |
TW (1) | TW539931B (ko) |
WO (1) | WO2002044821A2 (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4507125B2 (ja) * | 2007-09-10 | 2010-07-21 | 三菱電機株式会社 | プログラマブルコントローラ |
ES2630035T3 (es) * | 2008-06-02 | 2017-08-17 | Kabushiki Kaisha Toshiba | Dispositivo de control de procedimiento digital |
JP2011108036A (ja) * | 2009-11-18 | 2011-06-02 | Panasonic Electric Works Co Ltd | デジタル入力回路 |
JP4944939B2 (ja) * | 2009-11-25 | 2012-06-06 | パナソニック電工Sunx株式会社 | デジタル出力回路 |
CN102097077A (zh) * | 2010-12-11 | 2011-06-15 | 九江中弘电子科技有限公司 | 一种汽车集成信息液晶显示驱动技术 |
JP5916677B2 (ja) * | 2013-09-20 | 2016-05-11 | 株式会社日立製作所 | 制御コントローラ及びそのプログラミング方法 |
CN113703348B (zh) * | 2021-07-14 | 2023-03-28 | 深圳市有为信息技术发展有限公司 | 一种模式控制装置及其控制方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4498151A (en) * | 1980-04-17 | 1985-02-05 | Texas Instruments Incorporated | On board non-volatile memory programming |
US5056001A (en) | 1989-12-20 | 1991-10-08 | Ge Fanuc Automation North America, Inc. | Method for configuring an input/output module coupled to a programmable logic controller |
DE59107764D1 (de) * | 1991-02-22 | 1996-06-05 | Siemens Ag | Speicherprogrammierbare Steuerung |
EP0620510A1 (de) | 1993-04-15 | 1994-10-19 | Siemens Aktiengesellschaft | Elektrisches Gerät mit konfigurierbarer Schnittstelle |
US5731712A (en) * | 1995-11-09 | 1998-03-24 | Welch; John T. | Programmable gate array for relay ladder logic |
US5819050A (en) * | 1996-02-29 | 1998-10-06 | The Foxboro Company | Automatically configurable multi-purpose distributed control processor card for an industrial control system |
US5978593A (en) * | 1996-09-05 | 1999-11-02 | Ge Fanuc Automation North America, Inc. | Programmable logic controller computer system with micro field processor and programmable bus interface unit |
JP2000339008A (ja) * | 1999-05-27 | 2000-12-08 | Hitachi Ltd | プログラマブルコントローラ |
US6745090B1 (en) * | 2000-07-14 | 2004-06-01 | Rockwell Automation Technologies, Inc. | Page back system and method for remote paging in a control system |
-
2001
- 2001-11-27 TW TW090129297A patent/TW539931B/zh not_active IP Right Cessation
- 2001-11-28 US US10/415,652 patent/US7051057B2/en not_active Expired - Lifetime
- 2001-11-28 KR KR10-2003-7006810A patent/KR100531095B1/ko not_active IP Right Cessation
- 2001-11-28 WO PCT/JP2001/010350 patent/WO2002044821A2/en active IP Right Grant
- 2001-11-28 EP EP01998867A patent/EP1356353A2/en not_active Withdrawn
- 2001-11-28 CN CN018196721A patent/CN1636171B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1636171B (zh) | 2010-04-28 |
WO2002044821A3 (en) | 2003-08-07 |
US7051057B2 (en) | 2006-05-23 |
EP1356353A2 (en) | 2003-10-29 |
TW539931B (en) | 2003-07-01 |
KR20030053061A (ko) | 2003-06-27 |
WO2002044821A2 (en) | 2002-06-06 |
CN1636171A (zh) | 2005-07-06 |
US20040024799A1 (en) | 2004-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0992000B1 (en) | Bus interface system and method | |
US6470237B2 (en) | Robot having a body unit and plural component units connected thereto | |
CN102609286B (zh) | 一种基于处理器控制的fpga配置程序远程更新***及其方法 | |
JPH11143703A (ja) | 埋め込み型プログラマブルフラッシュメモリーを有するマイクロコントローラー | |
WO1994011802A1 (en) | Reconfigureable interface between a computer and peripheral devices | |
US5848250A (en) | Processor upgrade system for a personal computer | |
US20070067539A1 (en) | Enhanced CCID circuits and systems utilizing USB and PCI functions | |
KR100531095B1 (ko) | 프로그램 가능 콘트롤러를 위한 범용 기능 회로와 범용 유니트 | |
JPH1069453A (ja) | 増設ユニットを備えるプログラマブルコントローラ | |
US6535780B1 (en) | High speed programmer system | |
CN117097614A (zh) | 一种存储***及其外插卡通信工作模式切换装置 | |
US20080222404A1 (en) | In-system programming system and method for motherboard | |
JP4366860B2 (ja) | プログラマブルコントローラを構成するユニットの汎用機能回路及び汎用ユニット | |
JP2020523721A (ja) | 集積回路チップのデータ書き込み方法、システム、装置、デバイスおよび媒体 | |
CN111488161B (zh) | Bios升级*** | |
CN109408151B (zh) | 一种现场可编程门阵列配置模式自动切换装置和切换方法 | |
JP2002222003A (ja) | プログラマブルコントローラの汎用ユニット | |
CN204116869U (zh) | 一种控制器程序下载电路 | |
CN115422110B (zh) | 电子设备和PCIE Switch芯片的端口配置方法 | |
Mutha et al. | FPGA reconfiguration using UART and SPI flash | |
CN219961120U (zh) | 时钟功分组件装置、量子测控一体机及量子计算机 | |
CN111858226B (zh) | 搭载非挥发性内存固态硬盘的电子装置 | |
KR100375524B1 (ko) | Rom 에뮬레이터 | |
CN114996177A (zh) | 一种访问管理板Flash芯片的***、方法及服务器 | |
CN113608937A (zh) | 硬盘背板led无硬盘测试装置及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111019 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |