JPH1069453A - 増設ユニットを備えるプログラマブルコントローラ - Google Patents
増設ユニットを備えるプログラマブルコントローラInfo
- Publication number
- JPH1069453A JPH1069453A JP22570896A JP22570896A JPH1069453A JP H1069453 A JPH1069453 A JP H1069453A JP 22570896 A JP22570896 A JP 22570896A JP 22570896 A JP22570896 A JP 22570896A JP H1069453 A JPH1069453 A JP H1069453A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- connector
- extension
- bit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
ット番号を識別できるようにした増設ユニットを備える
プログラマブルコントローラを提供する。 【解決手段】CPUユニット1の増設用コネクタ11に
増設ユニット2の親側コネクタ21を接続し、増設ユニ
ット2の子側コネクタ22に他の増設ユニット2の親側
コネクタ21を接続する。親側コネクタ21と子側コネ
クタ22とはビットが循環シフトするように識別用信号
線231 〜233 を介して接続される。識別用信号線2
31 〜233 はプルアップされ、CPUユニット1では
増設用コネクタ11の1ビットのみ接地する。したがっ
て、各増設ユニット2では識別用信号線231 〜233
のビットの論理値が異なり、ユニット番号識別回路24
でその論理値を用いることでユニット番号を識別でき
る。
Description
設ユニットやCPUユニットを補助して高機能化する増
設ユニットなどを用いることができる増設ユニットを備
えるプログラマブルコントローラに関するものである。
出力ユニットや、特定の演算処理(たとえばPID制
御)のための専用の演算ユニットなどを増設ユニットと
してCPUユニットに接続することができるプログラマ
ブルコントローラ(以下PLCと略称する)が提供され
ている。
では、CPUユニットが各増設ユニットを個別に識別し
なければならない。そこで、増設ユニットにディップス
イッチによるユニット番号設定部を設け、各増設ユニッ
トにおいてユニット番号を設定するものが多く提供され
ている。また、ディップスイッチによるユニット番号設
定部では誤設定が生じる可能性が高いから、CPUユニ
ットが増設ユニットを順次アクセスし、各増設ユニット
がデータを順送りにすることによって増設ユニットにユ
ニット番号をデータとして記憶させるものも提案されて
いる(特開平4−181401号公報など)。さらに、
複数のコネクタを設けたマザーボードにCPUユニット
とともに増設ユニットを装着することによってPLCを
構成するものでは、マザーボード側でユニット番号を識
別するものもある。
ドを用いるPLCは大型であるから小型化する目的では
マザーボードを使用しないほうが望ましい。また、ディ
ップスイッチなどの機械的スイッチを用いてユニット番
号を設定するものでは誤設定の可能性がある。さらに、
ユニット番号をデータとして記憶させるものでは、何ら
かのノイズによって記憶内容が変更されたときには誤動
作が生じ、リセットなどの操作が必要になるという問題
がある。
あり、その目的は、マザーボードや機械的スイッチを用
いず、しかもノイズによるユニット番号の変更が生じる
ことのない増設ユニットを備えるプログラマブルコント
ローラを提供することにある。
ケンスプログラムに従って入出力を制御するCPUユニ
ットと、CPUユニットに接続されることによりCPU
ユニットとデータを授受する増設ユニットとからなるプ
ログラマブルコントローラにおいて、CPUユニットが
増設ユニットを接続する増設用コネクタを有し、増設ユ
ニットが、CPUユニットの増設用コネクタに接続可能
な親側コネクタと、他の増設ユニットの親側コネクタが
接続可能な子側コネクタと、親側コネクタと子側コネク
タとの間を接続する複数ビットの識別用信号線と、識別
用信号線のビット値に基づいてCPUユニットとの間に
他の増設ユニットが何個挿入されているかに応じたユニ
ット番号を識別するユニット番号識別回路とを有し、親
側コネクタと子側コネクタとの一方の各ビットを循環シ
フトさせて他方と接続するように識別用信号線の一部を
配線し、CPUユニットに増設ユニットを接続した状態
で増設用コネクタのうちの1ビットを他ビットとは異な
るビット値とすることを特徴とする増設ユニットを備え
るのである。
ニットの内部で循環シフトされるから、1つの増設ユニ
ットの識別用信号線のビット並びが、その増設ユニット
に接続される他の増設ユニットでは1ビットだけシフト
することになる。つまり、CPUユニットにおいて増設
ユニットに何らかのビット値を与えるようにすれば、増
設ユニットでは各識別用信号線から読み取るビット値が
順次シフトすることになる。このような関係をユニット
番号識別回路で読み取ることにより、増設ユニットでは
ユニット番号を知ることができるのである。つまり、マ
ザーボードや機械的スイッチは不要になる。しかも、デ
ータを順送りにするのではなく、識別用信号線の配線に
よってユニット番号を識別するから、ノイズなどではユ
ニット番号の変更が生じることはない。
て、増設ユニット内の各識別用信号線をそれぞれプルア
ップ抵抗を介して電源の高電位側に接続し、増設用コネ
クタは1ビットを電源の低電位側に接続したものであ
る。請求項3の発明は、請求項2の発明において、増設
用コネクタの最下位ビットと最上位ビットとの一方を電
源の低電位側に接続するとともに増設用コネクタの他の
ビットは他回路を非接続とし、増設ユニットのユニット
番号識別回路が子側コネクタのビット値に基づいてユニ
ット番号を識別するものである。
て、増設用コネクタの1ビットを電源の低電位側に接続
し、他のビットを電源の高電位側に接続したものであ
る。請求項5の発明は、請求項4の発明において、増設
用コネクタの最下位ビットと最上位ビットとの一方を電
源の低電位側に接続するとともに増設用コネクタの他の
ビットはプルアップ抵抗を介して電源の高電位側に接続
し、増設ユニットのユニット番号識別回路が子側コネク
タのビット値に基づいてユニット番号を識別するもので
ある。
て、増設ユニットの各識別用信号線をそれぞれプルアッ
プ抵抗を介して電源の高電位側に接続し、増設用コネク
タは1ビットを除いて電源の低電位側に接続したもので
ある。請求項7の発明は、請求項6の発明において、増
設用コネクタの最下位ビットと最上位ビットとの一方は
他回路を非接続とするとともに増設用コネクタの他のビ
ットは電源の低電位側に接続し、増設ユニットのユニッ
ト番号識別回路が子側コネクタのビット値に基づいてユ
ニット番号を識別するものである。
て、増設用コネクタの1ビットを電源の高電位側に接続
し、他のビットを電源の低電位側に接続したものであ
る。請求項9の発明は、請求項8の発明において、増設
用コネクタの最下位ビットと最上位ビットとの一方をプ
ルアップ抵抗を介して電源の高電位側に接続するととも
に増設用コネクタの他のビットは電源の低電位側に接続
し、増設ユニットのユニット番号識別回路が子側コネク
タのビット値に基づいてユニット番号を識別するもので
ある。
実施態様である。
ユニット2を最大で3台設ける例を示す。CPUユニッ
ト1は、マイクロプロセッサ、システムプログラムを格
納したシステムメモリ、シーケンスプログラムを格納す
るプログラムメモリ、シーケンスプログラム実行時の作
業領域や入出力データを保持するデータメモリなどを備
えたPLCの基本となるユニットであり、電源は内蔵な
いし別途のユニットとして設けられる。この電源は増設
ユニット2にも給電する。CPUユニット1には、増設
ユニット2を接続するための増設用コネクタ11が設け
られる。
器を接続するための入出力ユニットや、外部機器を制御
する際の特定の演算(PID演算など)を行なうための
演算ユニットや、PLCによるネットワークを構築する
際に用いる通信用ユニットなどであって、CPUユニッ
ト1を単独で用いるよりもPLCの機能を高機能化する
ものである。増設ユニット2にはCPUユニット1の増
設用コネクタ11に結合される親側コネクタ21が設け
られる。また、他の増設ユニット2の親側コネクタ21
が結合される子側コネクタ22が設けられる。増設用コ
ネクタ11、親側コネクタ21、子側コネクタ22は、
図では要部のみを示しているが、CPUユニット1と増
設ユニット2とを接続するためのバスもこれらのコネク
タ11,21,22により接続してもよい。
間には3本(つまり3ビット)の識別用信号線231 〜
233 が接続される。ここで、親側コネクタ21に対し
て子側コネクタ22では、ビット値が循環シフトするよ
うに識別用信号線231 〜233 が接続される。いま、
図1における親側コネクタ21および子側コネクタ22
の下端を最下位ビットとすれば、親側コネクタ21の最
下位ビットは子側コネクタ22では最上位ビットになる
ように識別用信号線231 が接続され、親側コネクタ2
1の最上位ビットは識別用信号線232 を介して子側コ
ネクタ22の中央のビットに、親側コネクタ21の中央
のビットは識別用信号線233 を介して子側コネクタ2
2の最下位ビットにそれぞれ接続される。各識別用信号
線231〜233 はそれぞれプルアップ抵抗R1 〜R3
を介して電源の高電位側(Vcc)に接続される。
タ11の最下位ビットを電源の低電位側(接地側)に接
続してあり、残りのビットは他の回路に対して非接続
(つまりオープン)にしてある。上述のような接続関係
により、CPUユニット1と増設ユニット2とを順に接
続すると、CPUユニット1に直接接続されている増設
ユニット2では識別用信号線231 のみが電源の低電位
側に接続され、他の識別用信号線232 ,233はプル
アップ抵抗R2 ,R3 により電源の高電位側に接続され
ることになる。要するに、識別用信号線231 〜233
の論理値(低電位側を0とすれば)は011になる。同
様にして、2台目の増設ユニット2では論理値は101
になり、3台目の増設ユニット2では論理値は110に
なる。このように各増設ユニット2において識別用信号
線231 〜233 の論理値が異なるから、各増設ユニッ
ト2に設けたマイクロコンピュータにより構成したユニ
ット番号識別回路24で、識別用信号線231 〜233
の論理値を読み取れば、各増設ユニット2に各別のユニ
ット番号を持たせることができるのである。
設ユニット2を接続できるものとして3本の識別用信号
線231 〜233 を備える増設ユニット2を説明した
が、CPUユニット1に接続される増設ユニット2の許
容最大数は3台に限定されるものではなく、許容最大数
がnであれば、識別用信号線もn本にすればよい。ま
た、上記構成ではCPUユニット1に対して必要台数の
増設ユニット2を順次結合するだけで、各増設ユニット
2は自身のユニット番号を識別するのであり、マザーボ
ードが不要であって小型であるとともに、ユニット番号
を設定するための機械的スイッチも不要である。さら
に、各増設ユニット2では識別用信号線231 〜233
の論理値を読み取ることでユニット番号を認識するので
あり、識別用信号線231 〜233 の論理値はノイズな
どによって消去されることはないから、各増設ユニット
2にユニット番号を記憶させるものよりも、ノイズに対
し強いものである。
ように、図1に示した実施形態1の構成とほぼ同様の構
成を有するが、各増設ユニット2においてプルアップ抵
抗R1 〜R3 を用いず、また、CPUユニット1の増設
用コネクタ11において実施形態1ではオープンになっ
ていたビットを、プルアップ抵抗R11,R12を介して電
源の高電位側に接続している点が異なる。要するに、各
増設ユニット2において識別用信号線231 〜233 に
それぞれプルアップ抵抗R1 〜R3 を接続する代わり
に、本実施形態ではCPUユニット1においてプルアッ
プ抵抗R11,R12を設け、増設ユニット2のプルアップ
抵抗R1 〜R3 を不要にしたものである。
て、識別用信号線231 〜233 の論理値は1台目の増
設ユニット2では011、2台目は101、3台目は1
10になる。本実施形態は抵抗の本数が低減する点で実
施形態1よりも優れている。 (実施形態3)本実施形態は、図3に示すように、増設
ユニット2は図1に示した実施形態1と同構成のものを
用い、CPUユニット1における論理値の設定を変更し
たものである。つまり、増設用コネクタ11の最上位ビ
ットのみをオープンにし、残りは電源の低電位側に接続
してある。この構成では識別用信号線231 〜233 の
論理値は、1台目の増設ユニット2で010、2台目で
001、3台目で100になる。つまり、ユニット番号
識別回路24については、実施形態1と判定値の異なる
ものを用いることになる。他の構成および動作は実施形
態1と同様である。
ように、増設ユニット2としては図2に示した実施形態
2と同構成のものを用いる。また、CPUユニット1で
は増設用コネクタ11の最上位ビットをプルアップ抵抗
R11を介して電源の高電位側に接続し、残りのビットは
電源の低電位側に接続してある。この構成では、各増設
ユニット2の識別用信号線231 〜233 の論理値は実
施形態3と同様に、1台目で010、2台目で001、
3台目で100になる。したがって、ユニット番号識別
回路24の判定値は実施形態3と同様のものを用いるこ
とになる。他の構成および動作は実施形態1と同様であ
る。
グラムに従って入出力を制御するCPUユニットと、C
PUユニットに接続されることによりCPUユニットと
データを授受する増設ユニットとからなるプログラマブ
ルコントローラにおいて、CPUユニットが増設ユニッ
トを接続する増設用コネクタを有し、増設ユニットが、
CPUユニットの増設用コネクタに接続可能な親側コネ
クタと、他の増設ユニットの親側コネクタが接続可能な
子側コネクタと、親側コネクタと子側コネクタとの間を
接続する複数ビットの識別用信号線と、識別用信号線の
ビット値に基づいてCPUユニットとの間に他の増設ユ
ニットが何個挿入されているかに応じたユニット番号を
識別するユニット番号識別回路とを有し、親側コネクタ
と子側コネクタとの一方の各ビットを循環シフトさせて
他方と接続するように識別用信号線の一部を配線し、C
PUユニットに増設ユニットを接続した状態で増設用コ
ネクタのうちの1ビットを他ビットとは異なるビット値
とすることを特徴とする増設ユニットを備えるものであ
り、識別用信号線が増設ユニットの内部で循環シフトさ
れるから、1つの増設ユニットの識別用信号線のビット
並びが、その増設ユニットに接続される他の増設ユニッ
トでは1ビットだけシフトするのであり、CPUユニッ
トにおいて増設ユニットに何らかのビット値を与えるよ
うにすれば、増設ユニットでは各識別用信号線から読み
取るビット値が順次シフトする。このような関係をユニ
ット番号識別回路で読み取ることにより、増設ユニット
ではユニット番号を知ることができるから、マザーボー
ドや機械的スイッチは不要になるという利点がある。し
かも、データを順送りにするのではなく、識別用信号線
の配線によってユニット番号を識別するから、ノイズな
どではユニット番号の変更が生じることはないという効
果がある。
Claims (9)
- 【請求項1】 シーケンスプログラムに従って入出力を
制御するCPUユニットと、CPUユニットに接続され
ることによりCPUユニットとデータを授受する増設ユ
ニットとからなるプログラマブルコントローラにおい
て、CPUユニットは増設ユニットを接続する増設用コ
ネクタを有し、増設ユニットは、CPUユニットの増設
用コネクタに接続可能な親側コネクタと、他の増設ユニ
ットの親側コネクタが接続可能な子側コネクタと、親側
コネクタと子側コネクタとの間を接続する複数ビットの
識別用信号線と、識別用信号線のビット値に基づいてC
PUユニットとの間に他の増設ユニットが何個挿入され
ているかに応じたユニット番号を識別するユニット番号
識別回路とを有し、親側コネクタと子側コネクタとの一
方の各ビットを循環シフトさせて他方と接続するように
識別用信号線の一部を配線し、CPUユニットに増設ユ
ニットを接続した状態で増設用コネクタのうちの1ビッ
トを他ビットとは異なるビット値とすることを特徴とす
る増設ユニットを備えるプログラマブルコントローラ。 - 【請求項2】 増設ユニット内の各識別用信号線をそれ
ぞれプルアップ抵抗を介して電源の高電位側に接続し、
増設用コネクタは1ビットを電源の低電位側に接続した
ことを特徴とする請求項1記載の増設ユニットを備える
プログラマブルコントローラ。 - 【請求項3】 増設用コネクタの最下位ビットと最上位
ビットとの一方を電源の低電位側に接続するとともに増
設用コネクタの他のビットは他回路を非接続とし、増設
ユニットのユニット番号識別回路は子側コネクタのビッ
ト値に基づいてユニット番号を識別することを特徴とす
る請求項2記載の増設ユニットを備えるプログラマブル
コントローラ。 - 【請求項4】 増設用コネクタは1ビットを電源の低電
位側に接続し、他のビットを電源の高電位側に接続した
ことを特徴とする請求項1記載の増設ユニットを備える
プログラマブルコントローラ。 - 【請求項5】 増設用コネクタの最下位ビットと最上位
ビットとの一方を電源の低電位側に接続するとともに増
設用コネクタの他のビットはプルアップ抵抗を介して電
源の高電位側に接続し、増設ユニットのユニット番号識
別回路は子側コネクタのビット値に基づいてユニット番
号を識別することを特徴とする請求項4記載の増設ユニ
ットを備えるプログラマブルコントローラ。 - 【請求項6】 増設ユニットの各識別用信号線をそれぞ
れプルアップ抵抗を介して電源の高電位側に接続し、増
設用コネクタは1ビットを除いて電源の低電位側に接続
したことを特徴とする請求項1記載の増設ユニットを備
えるプログラマブルコントローラ。 - 【請求項7】 増設用コネクタの最下位ビットと最上位
ビットとの一方は他回路を非接続とするとともに増設用
コネクタの他のビットは電源の低電位側に接続し、増設
ユニットのユニット番号識別回路は子側コネクタのビッ
ト値に基づいてユニット番号を識別することを特徴とす
る請求項6記載の増設ユニットを備えるプログラマブル
コントローラ。 - 【請求項8】 増設用コネクタは1ビットを電源の高電
位側に接続し、他のビットを電源の低電位側に接続した
ことを特徴とする請求項1記載の増設ユニットを備える
プログラマブルコントローラ。 - 【請求項9】 増設用コネクタの最下位ビットと最上位
ビットとの一方をプルアップ抵抗を介して電源の高電位
側に接続するとともに増設用コネクタの他のビットは電
源の低電位側に接続し、増設ユニットのユニット番号識
別回路は子側コネクタのビット値に基づいてユニット番
号を識別することを特徴とする請求項8記載の増設ユニ
ットを備えるプログラマブルコントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22570896A JP3740746B2 (ja) | 1996-08-27 | 1996-08-27 | 増設ユニットを備えるプログラマブルコントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22570896A JP3740746B2 (ja) | 1996-08-27 | 1996-08-27 | 増設ユニットを備えるプログラマブルコントローラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1069453A true JPH1069453A (ja) | 1998-03-10 |
JP3740746B2 JP3740746B2 (ja) | 2006-02-01 |
Family
ID=16833565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22570896A Expired - Lifetime JP3740746B2 (ja) | 1996-08-27 | 1996-08-27 | 増設ユニットを備えるプログラマブルコントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3740746B2 (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11294811A (ja) * | 1998-04-13 | 1999-10-29 | Osaka Gas Co Ltd | 換気扇の連動用制御装置 |
KR100330719B1 (ko) * | 2000-04-06 | 2002-04-03 | 이강욱 | 디바이스넷의 입출력 확장 모듈 장치 |
JP2006040261A (ja) * | 2004-06-25 | 2006-02-09 | Matsushita Electric Ind Co Ltd | スレーブ装置、マスタ装置及び積層装置 |
JP2007140627A (ja) * | 2005-11-15 | 2007-06-07 | Hitachi Industrial Equipment Systems Co Ltd | 計算機システム |
JP2008547124A (ja) * | 2005-06-22 | 2008-12-25 | インテル・コーポレーション | メモリデバイス識別 |
JP2009301310A (ja) * | 2008-06-13 | 2009-12-24 | Yokogawa Electric Corp | モジュールシステム |
JP2013524519A (ja) * | 2010-03-30 | 2013-06-17 | マイクロン テクノロジー, インク. | インターフェイスダイと複数のダイスタックとの間の同時通信を可能にする装置、スタック型デバイス内のインターリーブされた導電経路、ならびにその形成方法および動作方法 |
JP2022500109A (ja) * | 2018-09-07 | 2022-01-04 | エシコン エルエルシーEthicon LLC | デジタル論理を使用したモジュール位置認識を有するモジュール式外科用エネルギーシステム |
US11806062B2 (en) | 2018-09-07 | 2023-11-07 | Cilag Gmbh International | Surgical modular energy system with a segmented backplane |
US11950860B2 (en) | 2021-03-30 | 2024-04-09 | Cilag Gmbh International | User interface mitigation techniques for modular energy systems |
US11963727B2 (en) | 2021-03-30 | 2024-04-23 | Cilag Gmbh International | Method for system architecture for modular energy system |
US11978554B2 (en) | 2021-03-30 | 2024-05-07 | Cilag Gmbh International | Radio frequency identification token for wireless surgical instruments |
US11980411B2 (en) | 2021-03-30 | 2024-05-14 | Cilag Gmbh International | Header for modular energy system |
US12004824B2 (en) | 2021-03-30 | 2024-06-11 | Cilag Gmbh International | Architecture for modular energy system |
US12040749B2 (en) | 2021-03-30 | 2024-07-16 | Cilag Gmbh International | Modular energy system with dual amplifiers and techniques for updating parameters thereof |
-
1996
- 1996-08-27 JP JP22570896A patent/JP3740746B2/ja not_active Expired - Lifetime
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11294811A (ja) * | 1998-04-13 | 1999-10-29 | Osaka Gas Co Ltd | 換気扇の連動用制御装置 |
KR100330719B1 (ko) * | 2000-04-06 | 2002-04-03 | 이강욱 | 디바이스넷의 입출력 확장 모듈 장치 |
JP2006040261A (ja) * | 2004-06-25 | 2006-02-09 | Matsushita Electric Ind Co Ltd | スレーブ装置、マスタ装置及び積層装置 |
JP2008547124A (ja) * | 2005-06-22 | 2008-12-25 | インテル・コーポレーション | メモリデバイス識別 |
JP2007140627A (ja) * | 2005-11-15 | 2007-06-07 | Hitachi Industrial Equipment Systems Co Ltd | 計算機システム |
JP2009301310A (ja) * | 2008-06-13 | 2009-12-24 | Yokogawa Electric Corp | モジュールシステム |
JP2013524519A (ja) * | 2010-03-30 | 2013-06-17 | マイクロン テクノロジー, インク. | インターフェイスダイと複数のダイスタックとの間の同時通信を可能にする装置、スタック型デバイス内のインターリーブされた導電経路、ならびにその形成方法および動作方法 |
US11806062B2 (en) | 2018-09-07 | 2023-11-07 | Cilag Gmbh International | Surgical modular energy system with a segmented backplane |
JP2022500109A (ja) * | 2018-09-07 | 2022-01-04 | エシコン エルエルシーEthicon LLC | デジタル論理を使用したモジュール位置認識を有するモジュール式外科用エネルギーシステム |
US11896279B2 (en) | 2018-09-07 | 2024-02-13 | Cilag Gmbh International | Surgical modular energy system with footer module |
US11918269B2 (en) | 2018-09-07 | 2024-03-05 | Cilag Gmbh International | Smart return pad sensing through modulation of near field communication and contact quality monitoring signals |
US11950823B2 (en) | 2018-09-07 | 2024-04-09 | Cilag Gmbh International | Regional location tracking of components of a modular energy system |
US11998258B2 (en) | 2018-09-07 | 2024-06-04 | Cilag Gmbh International | Energy module for driving multiple energy modalities |
US11950860B2 (en) | 2021-03-30 | 2024-04-09 | Cilag Gmbh International | User interface mitigation techniques for modular energy systems |
US11963727B2 (en) | 2021-03-30 | 2024-04-23 | Cilag Gmbh International | Method for system architecture for modular energy system |
US11978554B2 (en) | 2021-03-30 | 2024-05-07 | Cilag Gmbh International | Radio frequency identification token for wireless surgical instruments |
US11980411B2 (en) | 2021-03-30 | 2024-05-14 | Cilag Gmbh International | Header for modular energy system |
US12004824B2 (en) | 2021-03-30 | 2024-06-11 | Cilag Gmbh International | Architecture for modular energy system |
US12040749B2 (en) | 2021-03-30 | 2024-07-16 | Cilag Gmbh International | Modular energy system with dual amplifiers and techniques for updating parameters thereof |
Also Published As
Publication number | Publication date |
---|---|
JP3740746B2 (ja) | 2006-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7096377B2 (en) | Method and apparatus for setting timing parameters | |
EP0992000B1 (en) | Bus interface system and method | |
JPH1069453A (ja) | 増設ユニットを備えるプログラマブルコントローラ | |
CA2446983A1 (en) | Programmable logic device including programmable interface core and central processing unit | |
US6339806B1 (en) | Primary bus to secondary bus multiplexing for I2C and other serial buses | |
JPH05158511A (ja) | 着脱式ファンクション・カード付きプログラマブル・コントローラ・プロセッサ | |
JPH06187283A (ja) | カード | |
JP3426171B2 (ja) | 通信プロトコル変換システム、モニタ装置 | |
EP1548607B1 (en) | Method of providing a microcontroller having an N-bit data bus width and a number of pins being equal or less than N | |
US5612634A (en) | Circuit for sensing whether or not an add-in board is inserted into a bus connector of a mother board | |
JP4015986B2 (ja) | 半導体集積回路装置 | |
US6484215B1 (en) | System having I/O module number assignment utilizing module number signal line having pair of inputs adapted for receiving module number signal and propagation of module number signal down stream | |
US20020069303A1 (en) | Universal controller expansion module system, method & apparatus | |
US7051057B2 (en) | General-purpose functional circuit and general-purpose unit for programmable controller | |
MXPA02009213A (es) | Sistema, metodo y aparato de interfaz de comunicacion. | |
KR100350031B1 (ko) | 프로그래머블제어기시스템에서베이스보드와,그위에장착된전원유니트및cpu유니트 | |
JP2002169602A (ja) | プログラマブルコントローラの汎用機能回路及び汎用ユニット | |
JP2007148622A (ja) | インターフェース設定方法 | |
CN115422110B (zh) | 电子设备和PCIE Switch芯片的端口配置方法 | |
JP2003099164A (ja) | 基板間の接続方法 | |
JPH0290256A (ja) | メモリバス切換え方式 | |
WO2001038997A1 (en) | Computer module and motherboard | |
JPH06324722A (ja) | プログラマブルコントローラ | |
JP2000339063A (ja) | 通信装置 | |
JP2006304385A (ja) | モータ制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050228 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050412 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050512 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051031 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081118 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131118 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |