KR100489586B1 - 반도체소자의접합부형성방법 - Google Patents

반도체소자의접합부형성방법 Download PDF

Info

Publication number
KR100489586B1
KR100489586B1 KR1019970079303A KR19970079303A KR100489586B1 KR 100489586 B1 KR100489586 B1 KR 100489586B1 KR 1019970079303 A KR1019970079303 A KR 1019970079303A KR 19970079303 A KR19970079303 A KR 19970079303A KR 100489586 B1 KR100489586 B1 KR 100489586B1
Authority
KR
South Korea
Prior art keywords
forming
semiconductor substrate
junction
oxygen ions
ions
Prior art date
Application number
KR1019970079303A
Other languages
English (en)
Other versions
KR19990059106A (ko
Inventor
박윤수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970079303A priority Critical patent/KR100489586B1/ko
Publication of KR19990059106A publication Critical patent/KR19990059106A/ko
Application granted granted Critical
Publication of KR100489586B1 publication Critical patent/KR100489586B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 반도체 소자의 접합부 형성 방법에 관한 것으로, 특히 산소 이온 및 P+ 이온의 이중 이온 주입공정을 실시하여 별도의 산화 공정 없이 고집적 반도체 소자의 얕은 접합부를 형성하는 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
반도체 소자가 고집적화되어 감에 따라 트랜지스터 영역이 작아지게 되고 따라서 보다 얕은 접합부가 요구되고 있으나 공정 상 얕은 접합부를 형성하는데 한계가 있음.
3. 발명의 해결 방법의 요지
산소 이온 및 P+ 이온의 이중 이온 주입공정을 실시하여 별도의 산화 공정 없이 고집적 반도체 소자의 얕은 접합부를 형성함.
4. 발명의 중요한 용도
반도체 소자의 접합부 형성 공정.

Description

반도체 소자의 접합부 형성 방법
본 발명은 반도체 소자의 접합부(junction) 형성 방법에 관한 것으로, 특히 산소(O2) 이온 및 P+ 이온의 이중 이온 주입공정(Double Ion Implanting)을 실시하여 별도의 산화 공정(oxidation) 없이 고집적 반도체 소자의 얕은 접합부(shallow junction)를 형성하는 방법에 관한 것이다.
반도체 소자의 제조 공정 중 모스 트랜지스터(MOS transistor)를 형성시키기 위한 소오스(source) 전극 및 드레인(drain) 전극 형성 공정은 가장 기본적이면서 반도체 소자의 전기적 특성을 결정짓는 중요한 기술이다. 그런데 반도체 소자가 초고집적화 됨에 따라 선폭(line width)이 0.1 ㎛ 이하인 게이트(gate)가 형성되면서 소오스 전극 및 드레인 전극의 얕은 접합은 필수 불가결한 요소가 되어 왔다.
종래의 기술에 있어서 P+ 타입의 얕은 접합을 형성시키기 위한 방법으로는 11B+ 이온을 소오스로 주입하되 오토믹 매스 유니트(Atomic Mass Unit)가 큰 49BF+ 2를 사용하였다. 최근에는 더욱 더 얕은 접합이 요구됨에 따라 이온 빔(ion beam)을 이용하여 이온 주입 공정을 진행한다. 먼저 반도체 기판 상에 산화막을 형성하고 마스크 패턴을 이용하여 반도체 기판의 선택된 영역에 이온 주입 공정을 실시하되, 반도체 기판의 법선 성분으로부터 7°이하의 기울기를 갖는 이온 주입 각도를 유지하여 이온 빔 이온 주입 공정을 실시한다. 이 때 이온 빔의 에너지를 점점 줄여 보다 낮은 접합이 형성되도록 하고 있으나, 에너지를 줄이는데 있어 한계점에 도달하였다. 또한 반도체 소자를 형성하기 위한 여러 가지 열 공정에 의하여 접밥부 영역이 스트레스(stress)를 받게되어 손상(damage)을 입게 되는 등의 문제점이 발생하고 있다.
본 발명은 위와 같은 문제점 없이 특성이 우수한 반도체 소자의 얕은 접합부를 형성하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 반도체 소자의 접합부 형성 방법은, 반도체 기판 상부에 게이트 전극 및 게이트 절연막을 형성한 후, 상기 반도체 기판의 선택된 영역이 노출되도록 감광막 패턴을 형성하는 단계와, 상기 노출된 반도체 기판에 산소 이온 주입 공정을 실시하되, 주입되는 산소 이온이 반도체 기판의 표면을 비정질화 시키고 격자 결함을 발생시켜 침투되도록 하는 단계와, 상기 산소 이온이 침투된 반도체 기판에 불순물 이온 주입 공정을 실시하여 접합부를 형성하되, 상기 주입된 산소 이온이 불순물 이온의 깊은 침투를 억제하여 얕은 접합이 형성되도록 하는 단계와, 이 후 반도체 소자를 제조하기 위한 열처리 공정에서 상기 산소 이온과 반도체 기판의 실리콘 성분이 자연스럽게 반응하여 산화막이 형성되도록 하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1(a) 내지 도 1(d)는 본 발명에 따른 반도체 소자의 접합부 형성 방법을 설명하기 위해 도시한 단면도이다.
도 1(a)는 반도체 기판(11) 상에 게이트 전극(12) 및 게이트 절연막(13)을 형성하고, 감광막 패턴(14)을 이용하여 반도체 기판(11) 상부의 소오스 전극 및 드레인 전극이 형성될 영역만을 노출 시킨 단면도이다.
이 후 공정으로 도 1(b)에 도시된 것과 같이, 감광막 패턴(14)을 마스크로 하여 반도체 기판의 노출된 영역에 이온 주입 공정을 실시한다. 먼저 산소 이온을 불순물 이온으로 주입하는데, 주입된 산소 이온은 반도체 기판(11) 표면을 비정질화 시키고 격자 결함을 발생시킨다. 또한 일부의 산소 이온은 이러한 반도체 기판(11)의 격자 결함 사이로 침투하게 된다.
도 1(c)는 산소 이온이 주입된 접합부(15) 영역에 P+ 타입의 접합부를 형성하기 위해 B+ 소오스 이온을 주입하여 P+ 접합부(16)를 형성한 단면도이다. P+ 접합부(16)의 소오스 이온으로는 49BF+ 2를 사용한다. 이 때 이전 공정에서 주입된 산소 이온으로 인하여, 이온 주입 공정시 흔히 발생할 수 있는 채널링(channeling) 현상이 발생하지 않는 장점이 있다. 또한 반도체 기판(11)의 표면을 개질하며 침투된 산소 이온이 B+ 이온의 깊은 침투를 억제하여, 상대적으로 낮은 접합부(16)가 형성된다.
도 1(d)는 감광막 패턴(14)을 제거한 후, 반도체 소자를 형성하기 위한 이 후 열처리 공정에서 주입된 산소 이온과 반도체 기판(11)의 실리콘 성분이 자연스럽게 반응하여 산화막(SiO2 ; 17)을 형성한 단면도이다. 그러므로 별도의 산화막 형성을 위한 열 공정 없이 산화막(17)이 형성되어, 미세한 얕은 접합부의 열 손상을 방지할 수 있게 된다.
상술한 바와 같이 본 발명에 의하면, 이중 이온 주입 공정을 통하여 접합부의 깊이를 제어할 수 있고, 산화막을 형성하기 위한 별도의 산화 공정이 없이 산화막을 형성시킴으로 접합부의 열적인 보호는 물론 공정의 단순화와 고집적 반도체 소자의 제조 공정 기술이 확보되는 탁월한 효과가 있다.
도 1(a) 내지 도 1(d)는 본 발명에 따른 반도체 소자의 접합부 형성 방법을 설명하기 위해 도시한 단면도.
<도면의 주요 부분에 대한 부호 설명>
11 : 반도체 기판 12 : 게이트 전극
13 : 게이트 절연막 14 : 감광막
15 : 산소 이온이 주입된 접합부 영역 16 : P+ 접합부
17 : 산화막

Claims (1)

  1. 반도체 기판 상부의 소정 영역에 게이트 전극을 형성한 후 상기 반도체 전극 측벽에 게이트 절연막을 형성하는 단계;
    상기 반도체 기판의 선택된 영역이 노출되도록 감광막 패턴을 형성하는 단계;
    상기 노출된 반도체 기판에 산소 이온 주입 공정을 실시하되, 주입되는 산소 이온이 반도체 기판의 표면을 비정질화시키고 격자 결함을 발생시켜 상기 산소 이온의 일부가 상기 격자 결함 사이로 침투되도록 하는 단계;
    상기 산소 이온이 침투된 반도체 기판에 불순물 이온 주입 공정을 실시하여 접합부를 형성하되, 상기 주입된 산소 이온이 불순물 이온의 깊은 침투를 억제하여 얕은 접합이 형성되도록 하는 단계; 및
    반도체 소자를 제조하기 위한 열처리 공정에서 상기 산소 이온과 반도체 기판의 실리콘 성분이 자연스럽게 반응하여 산화막이 형성되도록 하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 접합부 형성 방법.
KR1019970079303A 1997-12-30 1997-12-30 반도체소자의접합부형성방법 KR100489586B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970079303A KR100489586B1 (ko) 1997-12-30 1997-12-30 반도체소자의접합부형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970079303A KR100489586B1 (ko) 1997-12-30 1997-12-30 반도체소자의접합부형성방법

Publications (2)

Publication Number Publication Date
KR19990059106A KR19990059106A (ko) 1999-07-26
KR100489586B1 true KR100489586B1 (ko) 2005-09-06

Family

ID=37304456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970079303A KR100489586B1 (ko) 1997-12-30 1997-12-30 반도체소자의접합부형성방법

Country Status (1)

Country Link
KR (1) KR100489586B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100310174B1 (ko) * 1999-12-31 2001-09-28 황인길 이온주입 손상 회복 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5583263A (en) * 1978-12-19 1980-06-23 Fujitsu Ltd Mos semiconductor device
JPS61263274A (ja) * 1985-05-17 1986-11-21 Hitachi Ltd 半導体装置の製造方法
JPS63144575A (ja) * 1986-12-09 1988-06-16 Toshiba Corp 半導体装置の製造方法
JPH0794721A (ja) * 1993-09-24 1995-04-07 Nippon Steel Corp 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5583263A (en) * 1978-12-19 1980-06-23 Fujitsu Ltd Mos semiconductor device
JPS61263274A (ja) * 1985-05-17 1986-11-21 Hitachi Ltd 半導体装置の製造方法
JPS63144575A (ja) * 1986-12-09 1988-06-16 Toshiba Corp 半導体装置の製造方法
JPH0794721A (ja) * 1993-09-24 1995-04-07 Nippon Steel Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR19990059106A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
KR19990030992A (ko) 더블 스페이서를 구비한 반도체 장치 및 그 제조 방법
JPH05218075A (ja) 半導体金属酸化物半導体装置を製作するためのプロセス
JPS6214459A (ja) 半導体装置の製造方法
US6800528B2 (en) Method of fabricating LDMOS semiconductor devices
KR100489586B1 (ko) 반도체소자의접합부형성방법
US5994737A (en) Semiconductor device with bird&#39;s beak
JP2006310484A (ja) 半導体装置の製造方法
KR100217899B1 (ko) 반도체 소자의 트랜지스터 제조 방법
JP4180809B2 (ja) 半導体装置の製造方法
KR101025917B1 (ko) Ｍｏｓ 트랜지스터 및 그 제조 방법
KR100456579B1 (ko) 마스크 롬 장치 및 그 제조 방법
KR100406589B1 (ko) 반도체 소자의 제조방법
KR100370154B1 (ko) 반도체 소자의 제조 방법
KR100260366B1 (ko) 반도체 소자의 제조 방법
KR100520216B1 (ko) 반도체소자제조방법
JPH06244415A (ja) 半導体装置およびその製造方法
JPH10261795A (ja) 絶縁ゲート型電界効果トランジスタ及びその製造方法
KR100321753B1 (ko) 모스트랜지스터의제조방법
KR101051801B1 (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
KR0171734B1 (ko) 반도체 소자의 모스 트랜지스터 제조방법
KR0140703B1 (ko) 자기정열 슬로핑 폴리실리콘 소오스/드레인 셀 제조방법
KR20000004535A (ko) 반도체소자의 소자분리절연막 형성방법
JPH10163490A (ja) トランジスタの製造方法
KR19980046004A (ko) 반도체 소자 및 그의 제조방법
JPH0214788B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee