KR100607317B1 - 반도체소자의접합부형성방법 - Google Patents
반도체소자의접합부형성방법 Download PDFInfo
- Publication number
- KR100607317B1 KR100607317B1 KR1019970043854A KR19970043854A KR100607317B1 KR 100607317 B1 KR100607317 B1 KR 100607317B1 KR 1019970043854 A KR1019970043854 A KR 1019970043854A KR 19970043854 A KR19970043854 A KR 19970043854A KR 100607317 B1 KR100607317 B1 KR 100607317B1
- Authority
- KR
- South Korea
- Prior art keywords
- junction
- ions
- implanted
- forming
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 239000012535 impurity Substances 0.000 claims abstract description 31
- 150000002500 ions Chemical class 0.000 claims abstract description 22
- 229910052796 boron Inorganic materials 0.000 claims abstract description 10
- 229910052785 arsenic Inorganic materials 0.000 claims abstract description 8
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 8
- 239000011737 fluorine Substances 0.000 claims abstract description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 8
- -1 fluorine ions Chemical class 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 239000011574 phosphorus Substances 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- 125000006850 spacer group Chemical group 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 abstract description 10
- 230000005465 channeling Effects 0.000 abstract description 6
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract 1
- 230000007547 defect Effects 0.000 description 7
- 229910015900 BF3 Inorganic materials 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 2
- 229910021478 group 5 element Inorganic materials 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 접합부(junction) 형성방법에 관한 것으로, 바이폴라 트랜지스터의 에미터 및 모스 트랜지스터의 소오스/드레인을 형성하기 위해 주입된 불순물 이온(예를들어, P, As, B 이온등)의 채널링 및 확산 현상으로 인하여 신뢰성 있는 얕은 접합부를 형성하기 어려운 문제를 해결하기 위해, 불소(F19)이온을 주입한 후 접합부를 형성한다.
Description
본 발명은 반도체 소자의 접합부 형성방법에 관한 것으로, 특히 접합부를 형성하기 위해 주입된 불순물 이온의 채널링 및 측면 확산 현상을 방지하여 얕은 접합부를 형성할 수 있는 반도체 소자의 접합부 형성방법에 관한 것이다.
일반적으로, 반도체 소자중 바이폴라 트랜지스터(bipolar Transistor)의 에미터(emitter) 또는 모스 트랜지스터(MOS Transistor)의 소오스/드레인등을 제작할 때, 불순물 이온 예를들어, 인(P31), 비소(AS), 붕소(B11), 불화붕소(BF2)등을 주입한다. 이들 불순물 이온을 주입함에 의해 네가티브(negative) 또는 포지티브(positive) 접합부가 형성된다. 그런데 반도체 소자가 고집적화됨에 따라 채널의 길이는 짧아져 쇼트 채널 이펙트(short channel effect)가 증가하게 되므로 이에 상응하도록 얕은 접합부가 요구된다.
N-타입 접합부를 형성하기 위해 인 또는 비소를 주입하고, P-타입 접합부를 형성하기 위해 붕소 또는 불화붕소를 주입한다. 인, 비소 또는 붕소 이온을 주입하여 접합부를 형성할 때 후속 열처리 공정시 도판트의 측면 확산이 일어나 얕은 접합부를 형성하기 어렵다. 특히 질량(mass)이 작은 붕소 이온 주입시 측면 확산이 심하게 발생될 뿐만 아니라, 채널링 현상이 발생되어 얕은 접합부 형성을 더욱 어렵게 한다. 따라서, P-타입 접합부를 형성할 때 붕소 이온 대신에 측면 확산 및 채널링 현상이 적은 불화붕소 이온이 널리 사용되고 있다. 그러나 불화붕소 이온을 주입하여 P-타입 접합부를 형성할 경우 필요 이상의 불소 이온 주입 때문에 후속 열처리 공정을 거쳐도 접합내에 잔류 결함이 존재하여 트랜지스터 동작시 접합 누설 전류가 증가되는 단점이 있다.
도판트의 측면 확산을 방지하여 얕은 접합부를 형성하기 위해 낮은 온도에서 열처리를 수행하는 방법도 있으나, 이러한 방법은 접합부 형성을 위한 이온 주입시 발생된 결합이 회복되지 않아 접합부내 잔류 결함이 증가하게 된다. 접합부내 잔류 결함이 증가하면 트랜지스터가 동작할 때 접합에 누설 전류를 증가시키고, 그에 따라 소자가 동작할 때 리프레쉬(refresh) 특성이 취약해지는 문제가 발생된다.
따라서, 본 발명은 기존의 열처리를 그대로 적용하여 접합부내의 결함을 감소 시키면서, 도판트의 측면 확산 및 채널링 현상을 감소시켜 신뢰성 있는 얕은 접합부를 형성할 수 있는 반도체 소자의 접합부 형성방법을 제공함에 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 불순물 이온 주입 공정으로 반도체 기판의 선택된 영역에 불순물 이온을 주입하고, 이후 열처리 공정을 실시하여 반도체 소자의 접합부를 형성하는 방법에 있어서, 상기 반도체 기판의 선택된 영역에 불소 이온을 먼저 주입한 후 상기 불순물 이온 주입 공정을 실시하는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1(a) 내지 도 1(c)는 본 발명의 실시 예에 따른 반도체 소자의 접합부 형성방법을 설명하기 위한 소자의 단면도이다.
도 1(a)를 참조하면, 제 1 전도성 타입의 반도체 기판(11)의 선택된 부분에 게이트 전극(12)을 형성한 후, 제 1 전도성 타입과 반대 타입의 제 2 전도성 타입의 불순물 이온을 주입하여 게이트 전극(12) 양쪽의 반도체 기판(11)에 저농도 불순물 이온 영역(13)이 형성된다. 게이트 전극(12) 양측부에 스페이서(14)가 형성된다.
도 1(b)는 스페이서(14)가 형성된 상태에서 불소 이온(F19)을 반도체 기판(11)에 주입한 단면도이다.
도 1(c)를 참조하면, 불소 이온이 주입된 상태에서 제 2 전도성 타입과 동일 타입의 제 3 전도성 타입의 불순물 이온을 주입하여 저농도 불순물 이온 영역(13)과 중첩되는 고농도 불순물 이온 영역(15)이 형성되고, 이후 열처리 공정을 통해 저농도 불순물 이온 영역(13)과 고농도 불순물 이온 영역(15)으로 이루어진 LDD(Lightly Doped Drain)구조의 접합부(100)가 완성된다.
상기에서, 제 1 전도성 타입이 P-타입일 경우, 상기 제 2 및 3 전도성 타입은 N-타입이 된다. 반대로 제 1 전도성 타입이 N-타입일 경우, 상기 제 2 및 3 전도성 타입은 P-타입이 된다. 고농도 불순물 이온 영역(15)을 형성하기 위해 주입되는 제 3 전도성 타입이 N-타입일 경우 주로 5족 원소인 인(P31), 비소(As)등을 사용하고, 제 3 전도성 타입이 P-타입일 경우 3족 원소인 붕소(B11)등을 사용한다.
한편, 제 3 전도성 타입의 불순물 이온을 주입하기 전에 주입된 불소 이온은 높은 음전기성(electronegativity)을 갖는다. 주입된 불소 이온은 열처리 공정시 5족 원소인 인 이온 또는 비소 이온등을 포획하기 때문에 인 이온 또는 비소 이온의 측면 확산을 억제시켜 얕은 N-타입 접합부 형성을 가능하게 할 뿐만 아니라 동시에 결함의 성장을 억제시켜 신뢰성 있는 N-타입 접합부 형성을 가능하게 한다. 또한, 주입된 불소 이온은 3족 원소인 붕소 이온 주입시 발생되는 채널링 현상을 방지할 뿐만 아니라 후속 열공정시 붕소 이온의 빠른 측면 확산을 억제시켜 얕은 P-타입 접합부 형성을 가능하게 한다.
상술한 본 발명의 실시예는 LDD구조의 접합부를 갖는 NMOS 또는 PMOS 트랜지스터를 예로서 설명하였으나, NMOS 트랜지스터, PMOS 트랜지스터, CMOS 트랜지스터 또는 바이폴라 트랜지스터등과 같이 불순물 이온 주입으로 접합부를 형성하는 모든 반도체 소자의 제조공정에 상기한 본 발명의 원리를 적용할 수 있다. 즉, 불순물 이온 주입후 열처리 공정시, 주입된 불순물 이온이 측면 확산 되는 것을 방지하면서 불순물이 주입된 기판내의 결함 성장을 억제시켜야 하는 모든 반도체 소자의 제조공정에 적용할 수 있다.
상술한 바와 같이, 본 발명은 반도체 소자의 접합부를 형성하기 위한 불순물 이온 주입 공정전에 별도의 불소 이온을 먼저 주입하므로써, 불순물 이온 주입후에 실시하는 열처리 공정시 주입된 불순물의 측면 확산을 억제시키고, 불순물이 주입된 기판내의 결함 성장을 억제시킬 수 있어 신뢰성 있는 얕은 접합부 형성을 가능하게 한다.
도 1(a) 내지 도 1(c)는 본 발명의 실시 예에 따른 반도체 소자의 접합부 형성방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호 설명>
11 : 반도체 기판 12 : 게이트 전극
13 : 저농도 불순물 이온 영역 14 : 스페이서
15 : 고농도 불순물 이온 영역 100 : 접합부
Claims (3)
- 반도체 기판의 선택된 부분에 게이트 전극을 형성하고, 상기 게이트 양측의 상기 반도체 기판에 저농도 불순물 이온 주입 공정을 실시하는 단계;상기 게이트 전극 양측부에 스페이서를 형성하는 단계;상기 스페이서가 형성된 상태에서 불소 이온을 주입하는 단계; 및상기 불소 이온이 주입된 상태에서 고농도 불순물 이온 주입 공정을 실시한 후 열처리 공정을 실시하여 접합부를 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 접합부 형성방법.
- 제 1 항에 있어서, 상기 고농도 불순물 이온 주입 공정 시 인 또는 비소가 포함된 불순물 이온이 주입되는 반도체 소자의 접합부 형성방법.
- 제 1 항에 있어서, 상기 고농도 불순물 이온 주입 공정 시 붕소가 포함된 불순물 이온이 주입되는 반도체 소자의 접합부 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970043854A KR100607317B1 (ko) | 1997-08-30 | 1997-08-30 | 반도체소자의접합부형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970043854A KR100607317B1 (ko) | 1997-08-30 | 1997-08-30 | 반도체소자의접합부형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990020394A KR19990020394A (ko) | 1999-03-25 |
| KR100607317B1 true KR100607317B1 (ko) | 2006-10-11 |
Family
ID=37635332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970043854A KR100607317B1 (ko) | 1997-08-30 | 1997-08-30 | 반도체소자의접합부형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100607317B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100671594B1 (ko) * | 2000-12-19 | 2007-01-18 | 주식회사 하이닉스반도체 | 반도체 소자의 얕은 접합 트랜지스터 제조 방법 |
| KR100356822B1 (ko) * | 2001-01-09 | 2002-10-18 | 주식회사 하이닉스반도체 | 반도체장치의 제조방법 |
| KR101013625B1 (ko) * | 2003-12-23 | 2011-02-10 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| CN111785630A (zh) * | 2020-07-15 | 2020-10-16 | 上海华力集成电路制造有限公司 | Pnp双极型晶体管制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02211669A (ja) * | 1989-02-10 | 1990-08-22 | Nec Corp | 半導体装置の製造方法 |
| KR940016609A (ko) * | 1992-12-30 | 1994-07-23 | 김주용 | 불소이온이 주입된 n형 트랜지스터 제조방법 |
| JPH08335560A (ja) * | 1995-06-08 | 1996-12-17 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
-
1997
- 1997-08-30 KR KR1019970043854A patent/KR100607317B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02211669A (ja) * | 1989-02-10 | 1990-08-22 | Nec Corp | 半導体装置の製造方法 |
| KR940016609A (ko) * | 1992-12-30 | 1994-07-23 | 김주용 | 불소이온이 주입된 n형 트랜지스터 제조방법 |
| JPH08335560A (ja) * | 1995-06-08 | 1996-12-17 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990020394A (ko) | 1999-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100302187B1 (ko) | 반도체장치제조방법 | |
| KR100226758B1 (ko) | 씨모스펫 제조방법 | |
| KR20020067795A (ko) | 엘디디 구조를 갖는 모오스 트랜지스터의 제조방법 | |
| KR100244967B1 (ko) | 듀얼 게이트(dual-gate)의 반도체 장치 제조방법 | |
| KR100285995B1 (ko) | Mis트랜지스터의제조방법 | |
| KR100607317B1 (ko) | 반도체소자의접합부형성방법 | |
| KR20010065303A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR0146525B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100212010B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| US5681771A (en) | Method of manufacturing a LDD transistor in a semiconductor device | |
| KR0133965B1 (ko) | Mos 트랜지스터을 가진 반도체 장치 및 그 제조방법 | |
| KR100376295B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH0818047A (ja) | Ｍｉｓｆｅｔおよびその製造方法 | |
| KR100272507B1 (ko) | 반도체소자의제조방법 | |
| KR100195835B1 (ko) | 트랜지스터 형성방법 | |
| KR100406591B1 (ko) | 반도체소자의제조방법 | |
| KR100223829B1 (ko) | 씨모스 소자의 웰 형성방법 | |
| KR100386623B1 (ko) | 반도체 소자의 제조방법 | |
| KR950013787B1 (ko) | 절연 게이트형 전계효과 트랜지스터의 제조방법 | |
| KR100265851B1 (ko) | 반도체장치의전계효과트랜지스터제조방법 | |
| KR100679812B1 (ko) | 모스 트랜지스터 및 그 제조 방법 | |
| KR0156154B1 (ko) | 모스트랜지스터의 제조방법 | |
| KR19990011412A (ko) | 반도체 소자의 제조방법 | |
| KR100600253B1 (ko) | 반도체 소자 제조 방법 | |
| KR20020054898A (ko) | 씨모스 트랜지스터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |