KR100474546B1 - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR100474546B1
KR100474546B1 KR10-1999-0061849A KR19990061849A KR100474546B1 KR 100474546 B1 KR100474546 B1 KR 100474546B1 KR 19990061849 A KR19990061849 A KR 19990061849A KR 100474546 B1 KR100474546 B1 KR 100474546B1
Authority
KR
South Korea
Prior art keywords
film
forming
pattern
insulating film
layer
Prior art date
Application number
KR10-1999-0061849A
Other languages
English (en)
Other versions
KR20010063762A (ko
Inventor
김정호
김영서
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-1999-0061849A priority Critical patent/KR100474546B1/ko
Priority to US09/741,879 priority patent/US6287905B2/en
Priority to JP2000391917A priority patent/JP2001230387A/ja
Publication of KR20010063762A publication Critical patent/KR20010063762A/ko
Application granted granted Critical
Publication of KR100474546B1 publication Critical patent/KR100474546B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로, 고집적 반도체소자의 비트라인 및 저장전극 콘택플러그를 형성하는 경우에 모스전계효과 트랜지스터를 형성한 다음, 전체표면 상부에 소자분리막보호막을 형성하고, 콘택영역 상부에 희생절연막 패턴을 형성한 다음, 분리절연막으로 평탄화시킨 후 CMP공정으로 상기 희생절연막 패턴을 노출시키고, 상기 희생절연막 패턴을 제거한 다음, 콘택영역 상에 형성되어 있는 상기 소자분리막보호막을 제거한 다음, 콘택플러그를 형성하여 콘택영역을 노출시키기 위한 식각공정으로 반도체기판이 손상되는 것을 방지하여 콘택특성을 향상시키고, 소자분리막이 손상되어 누설전류가 발생하는 것을 억제할 수 있으며, 미스얼라인먼트(misalignment)에 대한 공정마진을 향상시켜 소자의 특성 및 수율을 향상시키는 기술이다.

Description

반도체소자의 제조방법{Fabricating method for semiconductor device}
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 고집적 소자의 비트라인 콘택 및 저장전극 콘택을 형성하되, 소자분리막 및 반도체기판의 손상없이 형성하는 방법에 관한 것이다.
최근의 반도체장치의 고집적화 추세는 미세 패턴 형성 기술의 발전에 큰 영향을 받고 있으며, 반도체장치의 제조공정 중에서 식각 또는 이온주입 공정 등의 마스크로 매우 폭 넓게 사용되는 감광막패턴의 미세화가 필수 요건이다.
상기 감광막패턴의 분해능(R)은 축소노광장치의 광원 파장(λ) 및 공정 변수(k)에 비례하고, 노광 장치의 렌즈 구경(numerical aperture : NA, 개구수)에 반비례한다.
[ R = k*λ/NA, R=해상도, λ=광원의 파장, NA=개구수]
여기서, 상기 축소노광장치의 광분해능을 향상시키기 위하여 광원의 파장을 감소시키게 되며, 예를 들어 파장이 436 및 365nm인 G-라인 및 i-라인 축소노광장치는 공정 분해능이 각각 약 0.7, 0.5㎛ 정도가 한계이고, 0.5㎛이하의 미세 패턴을 형성하기 위해 파장이 작은 원자외선(deep ultra violet ; DUV), 예를 들어 파장이 248㎚인 KrF 레이저나 193㎚인 ArF 레이저를 광원으로 사용하는 노광장치를 이용하거나, 공정상의 방법으로는 노광마스크(photo mask)를 위상 반전 마스크(phase shift mask)를 사용하는 방법과, 이미지 콘트라스트를 향상시킬 수 있는 별도의 박막을 웨이퍼 상에 형성하는 씨.이.엘.(contrast enhancement layer, 이하 CEL이라 함)방법이나 두 층의 감광막 사이에 SOG 등의 중간층을 개재시킨 삼층레지스트(tri layer resist, TLR) 방법 또는 감광막의 상측에 선택적으로 실리콘을 주입시키는 실리레이션 방법 등이 개발되어 분해능 한계치를 낮추고 있다.
또한 상하의 도전배선을 연결하는 콘택홀은 소자가 고집적화되어감에 따라 자체의 크기와 주변배선과의 간격이 감소되고, 콘택홀의 지름과 깊이의 비인 에스펙트비(aspect ratio)가 증가한다. 따라서, 다층의 도전배선을 구비하는 고집적 반도체소자에서는 콘택을 형성하기 위하여 제조 공정에서의 마스크들간의 정확하고 엄격한 정렬이 요구되어 공정여유도가 감소된다.
이러한 콘택홀은 간격유지를 위하여 마스크 정렬시 오배열의 여유(misalignment tolerance), 노광공정시의 렌즈 왜곡(lens distortion), 마스크 제작 및 사진식각 공정시의 임계크기 변화(critical dimension variation), 마스크간의 정합(registration) 등과 같은 요인들을 고려하여 마스크를 형성한다.
그리고, 콘택홀 형성시 리소그래피(lithography)공정의 한계를 극복하기 위하여 자기 정렬 방법으로 콘택홀을 형성하는 자기정렬콘택(self aligned contact, 이하 SAC 라 함)기술이 개발되었다.
상기 SAC 방법은 식각장벽층으로 사용하는 물질에 따라 다결정실리콘층이나 질화막 또는 산화질화막 등을 사용하는 것으로 나눌 수 있으며, 가장 유망한 것으로 질화막을 식각방어막으로 사용하는 방법이 있다.
도시되어 있지는 않으나, 종래 반도체소자의 SAC 제조방법에 관하여 살펴보면 다음과 같다.
먼저, 반도체기판 상에 소정의 하부구조물, 예를 들어 소자분리 절연막과 게이트 절연막, 마스크 산화막 패턴과 중첩되어 있는 게이트 전극 및 소오스/드레인영역 등의 모스 전계효과 트랜지스터(MOS field effect transistor : 이하 MOS FET 라 함) 등을 형성한 후, 상기 구조의 전표면에 식각방지막과 산화막 재질의 층간절연막을 순차적으로 형성한다.
그 다음, 상기 반도체기판에서 저장전극이나 비트라인 등의 콘택으로 예정되어 있는 부분 상의 층간절연막을 노출시키는 감광막패턴을 형성한 후, 상기 감광막패턴에 의해 노출되어 있는 층간절연막을 건식식각하여 식각방지막을 노출시키고, 다시 식각방지막을 식각하여 콘택홀을 형성한다.
그러나, 상기와 같이 종래기술에 따른 반도체소자의 제조방법에 따르면, 0.15㎛이하의 기술을 적용하는 소자의 비트라인 콘택과 저장전극 콘택을 형성하는 경우 종래의 원형타입의 콘택은 리소그래피공정의 미스얼라인먼트(misalignment)로 인하여 콘택영역 확보에 문제가 있으므로 소자제조에 적용할 수 없다. 이를 개선하기 위해 T-형과 I-형으로 마스크를 진행하여 산화막을 식각한 후 도전층을 형성하고, 이를 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)하여 플러그를 형성하는 기술이 제안되었다.
그러나, T-형은 비트라인 콘택의 미스얼라인먼트 마진은 충분히 여유가 있으나, 저장전극 콘택 형성지역은 미스얼라인먼트와 콘택 산화막 식각시 발생하는 경사단면으로 인하여 콘택영역 확보문제에 있어서, 0.13㎛ 이하의 기술을 적용하는 소자에서는 적용하기 어렵다. 또한 I-형은 소자분리마스크를 소자분리막 상에 시프트(shift)하여 산화막을 식각하는 것인데, 식각면적이 마스크면적보다 넓어 질화막에 대하여 고선택비 확보가 매우 어렵다. 산화막 식각시 질화막에 대하여 고선택비를 확보하기 위해서는 식각면적이 식각되지 않는 면적보다 크게 적어야 한다. 이는 식각면적이 식각되지 않는 면적보다 클 경우 폴리머가 충분히 질화막을 보호할 수 없기 때문이다. 이외에도 T-형이나 I-형은 식각이 반도체기판의 활성영역에서 진행되므로 산화막 식각공정시 활성영역이 플라즈마에 노출되어 손상을 받기 때문에 콘택의 저항과 접합누설전류가 크다는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 콘택플러그를 형성하는데 있어서, 소자분리막 상부에 소자분리막보호막을 형성하고, 콘택플러그 간에 절연을 위해 소자분리막 부위를 I-형으로 노출시키는 희생절연막 패턴을 형성하고, 다시 분리절연막을 형성하여 상기 노출되는 부분을 매립한 다음, 상기 희생절연막 패턴을 제거한 후 상기 희생절연막 패턴이 제거된 부분에 도전층을 형성하여 콘택플러그를 형성하는 반도체소자의 제조방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 제조방법은,
반도체기판에 소자분리막을 형성하고, 전체표면 상부에 게이트절연막을 형성하고, 게이트전극과 마스크절연막패턴의 적층구조와 상기 적층구조의 측벽에 절연막 스페이서와 소오스/드레인영역을 구비하는 모스전계효과 트랜지스터를 형성하는 공정과,
전체표면 상부에 소자분리막보호막을 형성하는 공정과,
전체표면 상부에 희생절연막을 형성하고, 상기 희생절연막 상부에 콘택으로 예정되는 부분을 보호하는 I-형 감광막패턴을 형성하는 공정과,
상기 감광막패턴을 식각마스크로 상기 희생절연막을 식각하여 콘택영역에 희생절연막패턴을 형성하고, 상기 감광막패턴을 제거하는 공정과,
전체표면 상부에 분리절연막을 형성한 다음, 상기 분리절연막을 상기 희생절연막 패턴을 노출시키도록 CMP공정 또는 전면식각공정으로 제거하여 분리절연막 패턴을 형성하는 공정과,
상기 상기 희생절연막 패턴과 소자분리막보호막을 제거하는 공정과,
전체표면 상부에 도전층을 형성한 다음, 상기 도전층과 분리절연막패턴을 상기 마스크절연막 패턴을 식각장벽으로 사용한 CMP공정으로 제거하여 콘택플러그를 형성하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 1 은 본 발명에 따른 반도체소자의 제조방법에 의한 레이아웃도로서, 소자분리막(13) 및 게이트전극(15)을 형성하고 콘택플러그가 형성될 부분을 보호하는 I-형 감광막패턴(25)이 형성되어 있는 것을 도시한다.
도 2a 내지 도 2i 는 도 1 의 선 A-A' 에 따라 반도체소자의 제조방법을 도시한 단면도이다.
먼저, 반도체기판(11)에서 소자분리영역으로 예정되는 부분에 소자분리막(13)을 형성하고, 전체표면 상부에 게이트절연막(도시안됨)을 형성한다.
다음, 상기 게이트절연막 상부에 게이트전극용 도전층(도시안됨)과 마스크절연막(도시안됨)의 적층구조를 형성하고, 게이트전극 마스크를 식각마스크로 상기 적층구조를 식각하여 게이트전극(15)과 마스크절연막 패턴(17)을 형성한다. 여기서, 상기 마스크절연막은 SiN막 또는 SiON막 또는 Si를 다량함유하는 SiON막(이하 SRON막 이라 함)으로 형성하고, 상기 식각공정은 CF4/O2/Ar혼합가스 또는 CHF3/O2/Ar혼합가스를 사용하여 식각면이 수직이 되게 한다.
그 다음, 전체표면 상부에 절연막을 형성한 다음, 전면식각하여 상기 게이트전극(15)과 마스크절연막 패턴(17)의 측벽에 절연막 스페이서(19)를 형성한다. 상기 절연막 스페이서(19)는 SiN막으로 형성한다. (도 2a참조)
다음, 도시되어 있지는 않지만 상기 절연막 스페이서(19)의 양쪽 반도체기판(11)에 저농도의 불순물을 이온주입하여 소오스/드레인영역(도시안됨)을 형성한다.
그 다음, 전체표면 상부에 소정 두께의 소자분리막 보호막(21)을 형성한다. 이때, 상기 소자분리막 보호막(21)은 후속공정시 소자분리막이 손상되는 것을 방지하기 위해서 SiN막 또는 SiON막 또는 Al2O3막 또는 Ta2O5막 또는 SiOCH막 또는 SiCH막으로 형성한다.
그 후, 전체표면 상부에 희생절연막(23a)을 형성한다. 상기 희생절연막(23a)은 PSG막 또는 BPSG막 또는 APL(advanced planarization layer) 등의 도프드 산화막으로 형성한다. (도 2b참조)
다음, 상기 희생절연막(23a) 상부에 비트라인 및 저장전극의 콘택으로 예정되는 부분을 보호하는 I-형 감광막패턴(25)을 형성한다. (도 2c 참조)
그 다음, 상기 I-형 감광막패턴(25)을 식각마스크로 상기 희생절연막(23a)을 식각하여 콘택으로 예정되는 부분을 보호하는 희생절연막 패턴(23b)을 형성하고, 상기 I-형 감광막패턴(25)을 제거한다. 상기 희생절연막(23a)은 C2F6 또는 C2F4 또는 C3F6 또는 C3F8또는 C4F6 또는 C4F8 또는 C5F8 또는 C5F10 또는 C2HF 5 등 다량의 폴리머를 유발하는 과탄소함유가스를 사용하여 실시하거나, 상기 과탄소함유가스에 CHF3, CH3F, CH2F2, CH2, CH4, C2H4, H2 등 수소를 함유하는 가스를 혼합한 혼합가스를 사용하여 실시할 수 있다. 그리고, 상기 과탄소함유가스 및 상기 혼합가스에 He, Ne, Ar 또는 Xe 등의 불활성가스를 포함시켜 식각공정을 실시함으로써 플라즈마안정 및 스퍼터효과를 증대시켜 식각멈춤현상을 개선하여 재현성있는 식각공정을 실시할 수 있다. 또한 상기 식각공정은 CxHyFz(x≥2, y≥2, z≥2)가스를 식각가스로 사용하여 마스크절연막 패턴(17) 및 절연막 스페이서(19)에 대해서 높은 식각선택비를 갖게 하고, 상기 CxHyFz(x≥2, y≥2, z≥2)가스에 불활성가스를 혼합한 혼합가스를 식각가스로 사용하여 식각공정을 실시할 수 있다.(도 2d참조)
다음, 전체표면 상부에 분리절연막(27a)을 형성하되, 상기 분리절연막(27a)은 상기 희생절연막 패턴(23b)에 대하여 식각선택비를 갖도록 저온산화막 또는 중온산화막 또는 고온산화막 또는 TEOS(tetra ethyl ortho silicate glass)산화막 또는 고밀도플라즈마 USG막 등의 언도프드산화막으로 형성하거나, SiN막 또는 SiON막으로 형성한다. (도 2e 참조)
그 다음, 상기 분리절연막(27a)을 CMP공정 또는 전면식각공정으로 제거하되, 상기 희생절연막 패턴(23b)을 식각장벽으로 사용하여 상기 희생절연막 패턴(23b)을 노출시킨다. (도 2f 참조)
다음, 상기 희생절연막 패턴(23b)과 분리절연막 패턴(27b)의 식각선택비 차이를 사용하여 상기 희생절연막 패턴(23b)을 식각한다. 상기 식각공정은 HF/DI(deionized water) 혼합용액 또는 NH4OH/HF/DI 혼합용액을 이용한 습식식각공정으로 진행하거나, CF4 또는 SF6 또는 NF3 또는 C2F6 등의 주식각가스와, O2 또는 CO2 또는 CO 또는 SO2 등 산소를 함유하는 가스와, He 또는 Ne 또는 Ar 또는 Xe 등의 불활성가스를 혼합한 혼합가스를 사용한 등방성 건식식각공정으로 진행한다.
그 다음, 상기 소자분리막 보호막(21)을 CF4 또는 SF6 또는 NF3 또는 C 2F6 등의 주식각가스와, O2 또는 CO2 또는 CO 또는 SO2 등 산소를 함유하는 가스와, He 또는 Ne 또는 Ar 또는 Xe 등의 불활성가스를 혼합한 혼합가스와 낮은 바이어스 파워를 사용하여 제거함으로써 반도체기판(11)의 손상을 최소화시킨다. (도 2g참조)
다음, 전체표면 상부에 도전층(29a)을 형성한다. 상기 도전층(29a)은 다결정실리콘층 또는 텅스텐막 또는 선택적으로 형성된 텅스텐막 또는 선택적 에피택셜 성장법으로 형성된 실리콘층을 사용한다. (도 2h참조)
그 다음, 상기 도전층(29a)과 분리절연막패턴(27b)을 상기 마스크절연막 패턴(17)이 노출되도록 CMP공정으로 제거하여 콘택플러그(29b)를 형성한다. 여기서, 상기 도전층(29a)을 선택적으로 형성된 텅스텐막 또는 선택적 에피택셜 성장법으로 형성된 실리콘층으로 형성하는 경우 CMP공정을 생략할 수 있다. (도 2i참조)
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 제조방법은, 고집적 반도체소자의 비트라인 및 저장전극 콘택플러그를 형성하는 경우에 모스전계효과 트랜지스터를 형성한 다음, 전체표면 상부에 소자분리막보호막을 형성하고, 콘택영역 상부에 희생절연막 패턴을 형성한 다음, 분리절연막으로 평탄화시킨 후 CMP공정으로 상기 희생절연막 패턴을 노출시키고, 상기 희생절연막 패턴을 제거한 다음, 콘택영역 상에 형성되어 있는 상기 소자분리막보호막을 제거한 다음, 콘택플러그를 형성하여 콘택영역을 노출시키기 위한 식각공정으로 반도체기판이 손상되는 것을 방지하여 콘택특성을 향상시키고, 소자분리막이 손상되어 누설전류가 발생하는 것을 억제할 수 있으며, 미스얼라인먼트에 대한 공정마진을 향상시켜 소자의 특성 및 수율을 향상시키는 이점이 있다.
도 1 은 본 발명에 따른 반도체소자의 제조방법에 의한 레이아웃도.
도 2a 내지 도 2i 는 도 1 의 선 A-A' 에 따라 반도체소자의 제조방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11 : 반도체기판 13 : 소자분리막
15 : 게이트전극 17 : 마스크절연막패턴
19 : 절연막 스페이서 21 : 소자분리막 보호막 패턴
23a : 희생산화막 23b : 희생산화막 패턴
25 : I-형 감광막패턴 27a : 분리절연막
27b : 분리절연막 패턴 29a : 도전층
29b : 콘택플러그

Claims (7)

  1. 반도체기판에 소자분리막을 형성하고, 전체표면 상부에 게이트절연막을 형성하고, 게이트전극과 마스크절연막패턴의 적층구조와 상기 적층구조의 측벽에 절연막 스페이서와 소오스/드레인영역을 구비하는 모스전계효과 트랜지스터를 형성하는 공정과,
    전체표면 상부에 소자분리막보호막을 형성하는 공정과,
    전체표면 상부에 희생절연막을 형성하고, 상기 희생절연막 상부에 콘택으로 예정되는 부분을 보호하는 I-형 감광막패턴을 형성하는 공정과,
    상기 감광막패턴을 식각마스크로 상기 희생절연막을 식각하여 콘택영역에 희생절연막패턴을 형성하고, 상기 감광막패턴을 제거하는 공정과,
    전체표면 상부에 분리절연막을 형성한 다음, 상기 분리절연막을 상기 희생절연막 패턴을 노출시키도록 CMP공정 또는 전면식각공정으로 제거하여 분리절연막 패턴을 형성하는 공정과,
    상기 상기 희생절연막 패턴과 소자분리막보호막을 제거하는 공정과,
    전체표면 상부에 도전층을 형성한 다음, 상기 도전층과 분리절연막패턴을 상기 마스크절연막 패턴을 식각장벽으로 사용한 CMP공정으로 제거하여 콘택플러그를 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 마스크절연막 패턴은 SiN막 또는 SiON막 또는 Al2O3막 또는 Ta2O5막 또는 SiOCH막 또는 SiCH막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 절연막 스페이서는 SiN막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 소자분리막보호막은 상기 소자분리막과 식각선택비를 갖는 SiN막 또는 SiON막 또는 Al2O3막 또는 Ta2O5막 또는 SiOCH막 또는 SiCH막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 희생절연막은 PSG막 또는 BPSG막 또는 APL 등의 도프드 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  6. 제 1 항에 있어서,
    상기 분리절연막은 상기 희생절연막에 대하여 식각선택비를 갖는 저온산화막 또는 중온산화막 또는 고온산화막 또는 TEOS(tetra ethyl ortho silicate glass)산화막 또는 고밀도플라즈마 USG막 등의 언도프드산화막 또는 SiN막 또는 SiON막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  7. 제 1 항에 있어서,
    상기 도전층은 다결정실리콘층 또는 텅스텐막 또는 선택적으로 형성된 텅스텐막 또는 선택적 에피택셜 성장법으로 형성된 실리콘층으로 형성하는 경우 후속공정으로 CMP공정을 생략하는 것을 특징으로 하는 반도체소자의 제조방법.
KR10-1999-0061849A 1999-12-24 1999-12-24 반도체소자의 제조방법 KR100474546B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-1999-0061849A KR100474546B1 (ko) 1999-12-24 1999-12-24 반도체소자의 제조방법
US09/741,879 US6287905B2 (en) 1999-12-24 2000-12-22 Method for fabricating semiconductor device
JP2000391917A JP2001230387A (ja) 1999-12-24 2000-12-25 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0061849A KR100474546B1 (ko) 1999-12-24 1999-12-24 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20010063762A KR20010063762A (ko) 2001-07-09
KR100474546B1 true KR100474546B1 (ko) 2005-03-08

Family

ID=19629415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0061849A KR100474546B1 (ko) 1999-12-24 1999-12-24 반도체소자의 제조방법

Country Status (3)

Country Link
US (1) US6287905B2 (ko)
JP (1) JP2001230387A (ko)
KR (1) KR100474546B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432182B2 (en) * 2004-07-26 2008-10-07 Dongbu Electronics Co. Ltd. Semiconductor device and method for manufacturing the same

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6602434B1 (en) * 1998-03-27 2003-08-05 Applied Materials, Inc. Process for etching oxide using hexafluorobutadiene or related fluorocarbons and manifesting a wide process window
KR100341663B1 (ko) * 1999-09-27 2002-06-24 윤종용 사진공정이 감소된 반도체 장치의 비트라인 콘택홀을 형성하는 방법
KR100527577B1 (ko) * 1999-12-24 2005-11-09 주식회사 하이닉스반도체 반도체소자의 제조방법
US6432318B1 (en) * 2000-02-17 2002-08-13 Applied Materials, Inc. Dielectric etch process reducing striations and maintaining critical dimensions
KR100390838B1 (ko) * 2001-06-28 2003-07-12 주식회사 하이닉스반도체 반도체 소자의 랜딩 플러그 콘택 형성방법
US6723655B2 (en) * 2001-06-29 2004-04-20 Hynix Semiconductor Inc. Methods for fabricating a semiconductor device
US6989108B2 (en) * 2001-08-30 2006-01-24 Micron Technology, Inc. Etchant gas composition
AU2002353145A1 (en) * 2001-12-13 2003-06-30 Applied Materials, Inc. Self-aligned contact etch with high sensitivity to nitride shoulder
KR100704469B1 (ko) * 2001-12-14 2007-04-09 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100492898B1 (ko) * 2001-12-14 2005-06-03 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR20030058584A (ko) * 2001-12-31 2003-07-07 주식회사 하이닉스반도체 반도체소자의 콘택 형성방법
KR100465835B1 (ko) * 2002-06-29 2005-01-13 주식회사 하이닉스반도체 반도체소자 제조방법
US7541270B2 (en) * 2002-08-13 2009-06-02 Micron Technology, Inc. Methods for forming openings in doped silicon dioxide
DE10314274B3 (de) * 2003-03-29 2004-09-16 Infineon Technologies Ag Verfahren zum Herstellen einer Kontaktlochebene in einem Speicherbaustein
DE10332600B3 (de) * 2003-07-17 2005-04-14 Infineon Technologies Ag Verfahren zum Herstellen eines elektrisch leitenden Kontaktes
DE102004019786B3 (de) * 2004-04-23 2005-09-01 Infineon Technologies Ag Verfahren zum Herstellen einer ersten Kontaktlochebene eines Speicherbausteins
KR100538101B1 (ko) * 2004-07-07 2005-12-21 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR100602092B1 (ko) 2004-07-26 2006-07-14 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100695431B1 (ko) * 2005-06-22 2007-03-15 주식회사 하이닉스반도체 반도체 소자의 컨택홀 형성방법
US20100084709A1 (en) * 2005-07-05 2010-04-08 Ryuta Tsuchiya Semiconductor device and method for manufacturing same
EP1938334A2 (en) * 2005-08-19 2008-07-02 BEYDER, Arthur Oscillator and method of making for atomic force microscope and other applications
KR100732272B1 (ko) * 2006-01-26 2007-06-25 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP4205734B2 (ja) * 2006-05-25 2009-01-07 エルピーダメモリ株式会社 半導体装置の製造方法
KR100732773B1 (ko) * 2006-06-29 2007-06-27 주식회사 하이닉스반도체 절연층들간의 들뜸을 방지한 반도체 소자 제조 방법
KR101185988B1 (ko) * 2009-12-30 2012-09-25 에스케이하이닉스 주식회사 반도체 메모리소자의 랜딩플러그컨택 형성방법
CN102637629B (zh) * 2011-02-14 2013-11-20 旺宏电子股份有限公司 用于具叠层接触层的ic装置的减少数量的掩模组合及方法
DE112016006630T5 (de) * 2016-03-24 2018-12-13 Tokyo Electron Limited Verfahren zum Herstellen einer Halbleitereinrichtung
CN117677192B (zh) * 2024-01-31 2024-04-26 合肥晶合集成电路股份有限公司 半导体器件的制作方法以及半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148564A (ja) * 1994-11-22 1996-06-07 Sony Corp 半導体装置の製造方法
KR19990004940A (ko) * 1997-06-30 1999-01-25 김영환 반도체 장치 제조 방법
KR0139891B1 (ko) * 1994-12-29 1999-04-15 김주용 반도체 소자의 콘택 형성방법
KR100365742B1 (ko) * 1995-12-16 2003-03-03 주식회사 하이닉스반도체 반도체소자의콘택홀형성방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296400A (en) * 1991-12-14 1994-03-22 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a contact of a highly integrated semiconductor device
DE69211329T2 (de) * 1992-03-27 1996-11-28 Ibm Verfahren zum Herstellen von pseudo-planaren Dünnschicht PFET-Anordnungen und hierdurch erzeugte Struktur
JP3703885B2 (ja) * 1995-09-29 2005-10-05 株式会社東芝 半導体記憶装置とその製造方法
JPH09270461A (ja) * 1996-03-29 1997-10-14 Mitsubishi Electric Corp 半導体装置
JPH1022385A (ja) * 1996-07-04 1998-01-23 Mitsubishi Electric Corp 半導体装置とその製造方法
JPH10261628A (ja) * 1996-10-24 1998-09-29 Hyundai Electron Ind Co Ltd 半導体素子のコンタクトホール製造方法
JP3127955B2 (ja) * 1997-06-30 2001-01-29 日本電気株式会社 半導体装置及びその製造方法
US6183655B1 (en) * 1997-09-19 2001-02-06 Applied Materials, Inc. Tunable process for selectively etching oxide using fluoropropylene and a hydrofluorocarbon
US6124164A (en) * 1998-09-17 2000-09-26 Micron Technology, Inc. Method of making integrated capacitor incorporating high K dielectric
JP4260275B2 (ja) * 1999-03-18 2009-04-30 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148564A (ja) * 1994-11-22 1996-06-07 Sony Corp 半導体装置の製造方法
KR0139891B1 (ko) * 1994-12-29 1999-04-15 김주용 반도체 소자의 콘택 형성방법
KR100365742B1 (ko) * 1995-12-16 2003-03-03 주식회사 하이닉스반도체 반도체소자의콘택홀형성방법
KR19990004940A (ko) * 1997-06-30 1999-01-25 김영환 반도체 장치 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432182B2 (en) * 2004-07-26 2008-10-07 Dongbu Electronics Co. Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2001230387A (ja) 2001-08-24
US20010005614A1 (en) 2001-06-28
KR20010063762A (ko) 2001-07-09
US6287905B2 (en) 2001-09-11

Similar Documents

Publication Publication Date Title
KR100474546B1 (ko) 반도체소자의 제조방법
KR100535030B1 (ko) 반도체소자의 제조방법
US6528418B1 (en) Manufacturing method for semiconductor device
KR100726148B1 (ko) 반도체소자의 제조방법
KR100465596B1 (ko) 반도체소자의 제조방법
KR100527577B1 (ko) 반도체소자의 제조방법
KR20020058288A (ko) 반도체소자의 제조방법
KR100420413B1 (ko) 반도체소자의 제조방법
KR100546144B1 (ko) 반도체소자의 제조방법
KR100596831B1 (ko) 반도체소자의 제조방법
KR100307556B1 (ko) 반도체소자의 제조방법
KR100324023B1 (ko) 반도체소자의제조방법
KR100324015B1 (ko) 반도체소자의콘택홀제조방법
KR100307560B1 (ko) 반도체소자의 제조방법
KR20030058573A (ko) 반도체소자의 제조방법
KR100400321B1 (ko) 반도체소자의 형성방법
KR100433093B1 (ko) 반도체소자의 제조방법
KR100333548B1 (ko) 반도체소자의 제조방법
KR20000045358A (ko) 반도체소자의 제조방법
KR20010059981A (ko) 반도체소자의 제조방법
KR20010063856A (ko) 반도체소자의 제조방법
KR20030058635A (ko) 반도체소자의 제조방법
KR20000027639A (ko) 반도체소자의 콘택 플러그 제조방법
KR20010005156A (ko) 반도체소자의 제조방법
KR20010059016A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120126

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee