KR100467009B1 - 반도체 웨이퍼 표면의 오염을 방지할 수 있는 반도체웨이퍼의 박층화 방법 및 반도체 웨이퍼의 이면 연삭장치 - Google Patents

반도체 웨이퍼 표면의 오염을 방지할 수 있는 반도체웨이퍼의 박층화 방법 및 반도체 웨이퍼의 이면 연삭장치 Download PDF

Info

Publication number
KR100467009B1
KR100467009B1 KR10-2001-0030195A KR20010030195A KR100467009B1 KR 100467009 B1 KR100467009 B1 KR 100467009B1 KR 20010030195 A KR20010030195 A KR 20010030195A KR 100467009 B1 KR100467009 B1 KR 100467009B1
Authority
KR
South Korea
Prior art keywords
wafer
vacuum chuck
chuck stage
semiconductor wafer
protective tape
Prior art date
Application number
KR10-2001-0030195A
Other languages
English (en)
Other versions
KR20020017929A (ko
Inventor
이와사키노리키
후쿠나가사토루
인토타다유키
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000236894A external-priority patent/JP3514712B2/ja
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20020017929A publication Critical patent/KR20020017929A/ko
Application granted granted Critical
Publication of KR100467009B1 publication Critical patent/KR100467009B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/27—Work carriers
    • B24B37/30—Work carriers for single side lapping of plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B41/00—Component parts such as frames, beds, carriages, headstocks
    • B24B41/06—Work supports, e.g. adjustable steadies
    • B24B41/068—Table-like supports for panels, sheets or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

반도체 웨이퍼의 박층화 방법에 있어서, 반도체 웨이퍼의 표면에 상기 반도체 웨이퍼보다 크기가 작은 보호 테이프를 부착하고 당해 반도체 웨이퍼의 이면을 에칭한다. 반도체 웨이퍼 보다 보호 테이프의 크기가 작기 때문에 에칭시에 약액이 보호 테이프상에 축적되지 않고 낙하된다.

Description

반도체 웨이퍼 표면의 오염을 방지할 수 있는 반도체 웨이퍼의 박층화 방법 및 반도체 웨이퍼의 이면 연삭장치{Method of thinning semiconductor wafer capable of preventing its front from being contaminated and back grinding device for semiconductor wafers}
본 발명은 반도체 웨이퍼의 표면에 보호 테이프를 부착하여 이면을 연삭/에칭하는 반도체 웨이퍼의 박층화 방법, 및 표면에 보호 테이프가 부착된 반도체 웨이퍼의 이면을 연삭하는 반도체 웨이퍼의 이면 연삭장치에 관한 것이다.
근년, 반도체 패키지에 대하여 보다 박형화가 요구되어오고 있다. 이 박형화를 실현하기 위해서는 반도체의 조립공정에 있어서 웨이퍼 프로세스가 완료된 후 웨이퍼의 두께를 얇게하는 공정이 도입되고 있다. 이 공정에서는 일반적으로 웨이퍼 표면에 보호 테이프를 부착한 후 연삭에 의해 당해 웨이퍼의 이면을 연삭하도록 하고 있다.
또한 상기 웨이퍼의 두께를 보다 얇게하고 또 연삭가공시 발생하는 웨이퍼 손상층을 제거하는 것에 의해 반도체 칩의 가로축 강도를 강화하기 위해 연삭공정을 종료한 웨이퍼의 이면을 습윤에칭(이하, 간단히 에칭이라 칭한다)하는 경우가 증대하고 있다.
일반적으로, 상기 웨이퍼의 표면에 보호 테이프를 부착하여 이면 연삭하는 경우, 그 보호 테이프의 크기는 웨이퍼 외형과 동등하거나 그 이상의 크기로 설정되어 있다. 그 이유는 연삭공정에서 웨이퍼와 연삭 스테이지 간에 위치하는 보호 테이프의 직경을 웨이퍼의 직경과 동일하든가 그 이상으로 하는 것에 의해 웨이퍼와 연삭 스테이지 간에 보호 테이프를 균일하게 존재시키기 때문이다. 그 결과, 웨이퍼의 진동을 억제하고 안정한 이면 연삭을 실시할 수 있다.
또한 상기 웨이퍼의 표면에 보호 테이프를 접착하는 방법으로서는 특개평 6-310480호 공보에 개시되어 있는 바와 같이, 긴 테이프를 웨이퍼의 표면에 부착시킨 후 웨이퍼 외주변을 따라 당해 테이프를 절단하는 것이 일반적이다. 이것에 대하여, 미리 원형으로 절단한 쉬트를 웨이퍼 표면에 부착하는 방법도 실용화되어 있다.
도 5a 내지 도 5c는 웨이퍼의 표면을 먼저 연삭한 후 에칭하는 웨이퍼의 박층화 방법의 설명도이다.
상기 박층화 방법에서, 도 5a에 도시한 바와 같이, 보호 테이프(2)를 웨이퍼(1)의 표면에 먼저 도포한 다음 웨이퍼(1)로부터 돌출된 보호 테이프(2) 부분을 웨이퍼의 외주부를 따라 커터(3)로 절단한다. 이어 도 5b에 도시한 바와 같이, 웨이퍼(1)를 보호 테이프(2)를 통하여 연삭하기 위한 진공 척 테이블(4)에 고정한다. 이어 진공 테이블(4)을 회전시키고 웨이퍼(1)의 이면을 회전 연삭 휠(5)과 접촉시켜 연삭을 실시한다. 그후, 도 5c에 도시한 바와 같이, 그라운드 웨이퍼(1)를 보호 테이프(2)를 통하여 에칭하기 위한 진공 척 테이블(6)에 고정한다. 이어 이 진공 척 테이블(6)을 회전시키고 약액(chemical liquid)(7)을 상부 위치로부터 회전 웨이퍼(1)에 첨가하여 웨이퍼(1)의 이면 에칭을 실시한다.
그러나, 웨이퍼의 이면을 연삭한 다음 에칭하는 통상의 박층화 방법은 다음과 같은 문제를 갖고 있다. 먼저, 도 6a 및 도 6b에 도시한 바와 같이 웨이퍼(1)의 직경(W)보다 보호 테이프(2)의 직경(L)이 클 경우, 약액(7)은 에칭 공정동안 웨이퍼(1)의 외주변 근처 영역에서 보호 테이프(2)상에 축적되는 경향이 있다. 따라서, 축적된 약액(7)의 일부(7')가 웨이퍼(1)의 표면측으로 침투하게되어 웨이퍼의 표면을 오염시키게된다.
한편, 웨이퍼(1)의 직경(W)이 보호 테이프(2)의 직경(L)과 동일한 경우, 웨이퍼(1)의 외주변이 약액(7)에 의해 에칭되어, 서서히 웨이퍼(1)의 직경(W)을 감소시킨다. 그 결과, 보호 테이프(2)의 직경(L)이 직경(W)보다 더 크게되어, 상술한 바와 같은 동일한 효과를 발생하게되어 웨이퍼(1)의 표면을 오염시키게된다. 따라서, W ≤ L인 경우, 디바이스의 품질과 신뢰성의 열화를 피할 수 없다.
따라서, 본 발명의 목적은 웨이퍼 표면의 오염을 제거함으로써 반도체 디바이스의 고품질화 및 고신뢰성화를 도모할 수 있는 반도체 웨이퍼의 박층화 방법을 제공하는 것이다. 본 발명의 다른 목적은 반도체 웨이퍼의 박층화 방법을 실행하기 위하여 표면에 보호 테이프가 부착된 반도체 웨이퍼의 이면을 연삭하는 반도체 웨이퍼의 이면 연삭장치를 제공하는 것이다.
본 발명은 이하의 상세한 설명과 첨부한 도면으로부터 충분하게 이해될 수 있을 것이다. 첨부한 도면을 설명을 위한 것이고 본 발명을 제한하는 것은 아니다.
도 1a, 도 1b 및 도 1c는 본 발명의 반도체 웨이퍼의 박층화 방법의 순서를 나타내는 개략도,
도 2a 및 도 2b는 도 1a 내지 도 1c에 도시된 순서에 이용된 웨이퍼의 직경과 보호 테이프의 직경 간의 관계를 도시,
도 3a, 도 3b 및 도 3c는 본 발명의 반도체 웨이퍼의 이면 연삭장치에 있어서 연삭용 진공 척 스테이지 부분의 부분 측면도,
도 4는 도 3a 내지 도 3c에 도시한 제2 진공 척 스테이지의 상단부와 그 근방의 상세한 단면도,
도 5a, 도 5b 및 도 5c는 웨이퍼의 이면을 연삭하고 에칭하기 위한 종래의 방법을 도시하는 개략도,
도 6a 및 도 6b는 도 5a 내지 도 5c에 도시한 방법에 사용된 웨이퍼의 직경과 보호 테이프의 직경 간의 관계를 도시.
상기 목적을 달성하기 위하여, 본 발명은
반도체 웨이퍼의 표면에 보호 테이프를 부착시키는 공정, 및
상기 반도체 웨이퍼의 이면을 에칭하여 반도체 웨이퍼를 박층화하는 공정을 포함하며, 상기 보호 테이프는 반도체 웨이퍼의 크기보다 작은 것을 특징으로 하는반도체 웨이퍼의 박층화 방법을 제공한다.
상기 구성에 의하면, 보호 테이프를 통하여 반도체 웨이퍼를 진공 척 스테이지에 고정한 경우, 웨이퍼에 도포된 약액이 반도체 웨이퍼의 외주부에서 보호 테이프상에 잔존함없이 흘러내려간다. 이것은 약액이 반도체 웨이퍼의 표면에 침투되어 표면을 오염시키는 것을 방지한다.
일개 실시예로서, 상기 방법은 또한 반도체 웨이퍼의 표면에 보호 테이프를 부착하고 반도체 웨이퍼의 이면을 에칭하는 사이에, 반도체 웨이퍼의 이면을 연삭하는 공정을 추가로 더 포함한다.
일개 실시예로서, 반도체 웨이퍼의 직경(W) 및 보호 테이프의 직경(L)은 다음 관계를 갖는다:
L = W - a (0 mm < a ≤ 3 mm).
상기 구성에 의하면, 이면을 연삭하는 공정에서, 적합한 연삭 동작은 연삭 휠의 연삭력에 의해 생긴 진동에 의해 상기 반도체 웨이퍼의 주변이 파손됨없이 안정하게 상기 연삭을 실시할 수 있다. 또한 이면을 에칭하는 공정에서, 반도체 웨이퍼와 진공 척 스테이지 사이에 배치된 보호 테이프의 직경은 반도체 웨이퍼의 직경보다 더 크지 않아 안정한 에칭을 가능하게한다.
또한 일개 실시예로서, 상기 반도체 웨이퍼는 그의 모서리를 따라 모따기 부분을 갖고 있고 보호 테이프의 주변부는 반도체 웨이퍼의 모서리의 모따기 부분과 중첩되지 않는다.
상기 구성에 따르면, 반도체 웨이퍼에 부착되지 않은 보호 테이프의 주변부는 웨이퍼 모서리의 모따기 부분과 중첩되지 않기 때문에, 부착된 보호 테이프는 웨이퍼로부터 그 모서리에서도 떨어지지 않는다.
본 발명은 또한 반도체 웨이퍼의 크기보다 작은 크기의 보호 테이프가 표면에 부착된 상기 반도체 웨이퍼의 이면을 연삭하는 반도체 웨이퍼의 이면 연삭장치에 있어서, 상기 반도체 웨이퍼의 표면에 따른 상기 보호 테이프가 부착된 제1 영역을 상기 보호 테이프를 통하여 진공 고정하는 제1 진공 척 스테이지와 상기 반도체 웨이퍼의 표면 외주부에 따른 상기 보호 테이프가 부착되어 있지 않는 제2 영역을 진공 고정하는 제2 진공 척 스테이지를 구비하는 것을 특징으로 하고 있다.
상기 구성에 의하면, 보호 테이프가 부착된 제1 영역이 제1 진공 척 스테이지에 표면 진공 고정된다. 또한 보호 테이프가 부착되어 있지 않은 제2 영역은 제2 진공 척 스테이지에 진공 고정된다. 이렇게하여 상기 반도체 웨이퍼의 표면 전체가 진공 고정된다. 따라서 상기 반도체 웨이퍼의 이면 외주부가 연삭되는 경우에 진동이 거의 발생하지 않으므로 연삭 휠의 입도를 미세하게하거나 이면 연삭의 가공 속도를 지연함없이 안정한 반도체 웨이퍼의 이면 연삭을 실시할 수 있다.
또한 일 실시예로서, 이면 연삭장치는,
상기 반도체 웨이퍼가 고정된 제1 진공 척 스테이지의 표면과 상기 반도체 웨이퍼의 제2 영역간의 거리를 검출하는 거리 검출수단; 및
상기 거리 검출수단에 의한 검출 결과로부터 얻은 거리만큼 상기 제2 진공 척 스테이지를 상승시켜 제2 진공 척 스테이지를 상기 반도체 웨이퍼의 제2 영역과 접촉시켜, 상기 웨이퍼의 이면 연삭이 완료된 후, 상기 제2 진공 척 스테이지를 상기 제1 진공 척 스테이지와 동일 수준까지 하강시키기 위한 제2 진공 척 스테이지 이동수단;
을 구비하고 있다.
상기 구성에 의하면, 상기 반도체 웨이퍼의 제2 영역이 제2 진공 척 스테이지에 진공 고정된 경우에 상기 반도체 웨이퍼가 고정된 제1 진공 척 스테이지의 표면과 상기 반도체 웨이퍼의 제2 영역간의 거리가 거리 검출수단에 의해 검출된다. 이어, 제2 진공 척 스테이지 이동수단은 상기 거리 검출수단에 의한 검출결과를 기초로하여 얻은 거리만큼 상기 제2 진공 척 스테이지를 상승시켜 제2 진공 척 스테이지를 반도체 웨이퍼의 제2 영역과 접촉시킨다. 이렇게하여 상기 보호 테이프의 두께가 변동하여도 상기 반도체 웨이퍼의 제2 영역이 상기 제2 진공 척 스테이지에 의해 흡입되어 돌출됨없이 굴곡없이 안정한 상태로 진공 고정된다.
또한 상기 웨이퍼의 이면 연삭이 완료된 후에 상기 제2 진공 척 스테이지 이동수단에 의해 상기 제2 진공 척 스테이지가 상기 제1 진공 척 스테이지와 동일 레벨까지 하강된다. 이에 의해 상기 제1 진공 척 스테이지(23) 및 제2 진공 척 스테이지(24)의 상단면을 동시에 세정할 수 있게되어, 이면 연삭시에 생기는 연삭 먼지 등을 용이하게 제거할 수 있다.
또한 일 실시예로서, 제1 진공 척 스테이지는 보호 테이프의 직경보다 약간 크거나 동일한 직경을 갖는다.
상기 구성에 따르면, 제2 진공 척 스테이지가 상승하여 반도체 웨이퍼의 제2 영역과 접촉하게되면, 제2 진공 척 스테이지는 보호 테이프에 접촉함없이 접촉위치까지 신속하게 상승하게된다. 또한, 제2 진공 척 스테이지는 제2 영역의 거의 전체를 균일하게 진공 고정시킨다.
이하, 본 발명을 첨부한 도면을 참조하여 상세하게 설명한다.
(제1 실시예)
도 1a 내지 도 1c는 본 실시예에서 반도체 웨이퍼의 박층화 방법의 순서를 도시한다. 보다 자세하게는, 도 1a는 보호 테이프의 부착 공정을 도시하고, 도 1b는 웨이퍼 이면의 연삭공정을 도시하며, 도 1c는 웨이퍼 이면의 에칭 공정을 도시한다.
먼저, 도 1a에 도시한 바와 같이, 웨이퍼(11)의 이면에 웨이퍼(11)의 직경보다 작은 직경을 갖는 보호 테이프(12)를 부착한다. 이 경우의 부착 방법으로서는 길이가 긴 보호 테이프를 웨이퍼(11)에 부착한 후에 웨이퍼 외주변보다 약간 작게 보호 테이프를 잘단하는 방법 및 보호 테이프를 웨이퍼(11)의 크기보다 작게 미리 절단한 다음 웨이퍼(11)에 중첩시켜 부착하는 방법이 있다.
이어, 도 1b에 도시한 바와 같이, 상기 웨이퍼(11)의 표면에 부착된 보호 테이프(12)를 연삭용 진공 척 스테이지(13)에 진공 고정하고 연삭용 진공 척 스테이지(13)를 회전시키면서 웨이퍼(11)의 이면을 회전하는 연삭 휠(14)에 접촉시켜 연삭한다.
상술한 바와 같이 보호 테이프(12)의 직경은 웨이퍼(11)의 직경보다 작다. 따라서 최종 품질을 유지하기 위해, 연삭 휠(14)의 입도를 감소시키거나 연삭 속도를 저하시키는 것에 의해 웨이퍼(11)의 진동을 억제하는 것이 바람직하다.
이어, 도 1c에 도시한 바와 같이, 보호 테이프(12)를 에칭에 사용하기 위해 진공 척 스테이지(15)에 진공 고정하여 웨이퍼(11)를 고정시킨다. 이어, 진공 척 스테이지(15)를 회전시키는 동안 약액(16)을 웨이퍼(11)의 상방으로부터 도포하여 웨이퍼(11)의 이면을 에칭한다.
그때, 웨이퍼(11)의 이면의 중앙부에 적하된 약액(16)은 웨이퍼(11)의 중앙부로부터 웨이퍼의 주변부로 퍼져나가서 상기 약액(16)은 웨이퍼(11)의 주변부로부터 하방으로 떨어진다. 이 경우, 보호 테이프(12)의 직경은 웨이퍼(11)의 직경보다 작고, 약액(16)은 보호 테이프(12)상에 축적되지 않는다. 따라서, 도 5c의 경우와는 달리, 약액(16)의 일부는 웨이퍼(11)의 표면측으로 침투되지 않는다.
도 2a 및 도 2b는 본 실시예에 따른 웨이퍼(11)의 직경(W)과 보호 테이프(12)의 직경(L) 간의 관계를 도시한다. 도 2a는 오리엔테이션 플랫(orientation flat) 유형의 웨이퍼를 도시하고, 도 2b는 V-노치 유형의 웨이퍼를 도시한다. 본 실시예에서, 보호 테이프(12)의 직경(L)은 웨이퍼(11)의 직경(W) 보다 작다. 따라서, 진동으로 인한 웨이퍼(11) 주변의 파손이나 균열없이 안정한 연삭을 실시하고 약액(16)의 표면측으로 오염없는 에칭을 실시하기 위해, 웨이퍼(11)의 직경(W)과 보호 테이프(12)의 직경(L)을 하기 식(1)에서 나타내는 조건을 만족하도록 설정한다:
L = W - a .......(1)
0 mm < a ≤ 3 mm
또한 실험적으로 a = 2 mm(편측 1 mm)인 경우에 가장 좋은 효과를 얻을 수있다. 통상, 웨이퍼 직경에 따라 차이가 있긴 하지만, 웨이퍼(11)의 모서리부에는 파손, 파쇄 및/또는 균열을 방지하기 위해 약 0.5 mm의 모따기가 실시되어 있다. 부착된 보호 테이프(12)가 박리되지 않도록 하기 위해, 보호 테이프(12)는 상기 모따기부와 중첩되지 않게 배치되는 것이 바람직하다. 따라서 상기와 같은 측면을 고려할 때 상술한 바와 같이 a = 2 mm로 되도록 웨이퍼(11)의 직경(W)과 보호 테이프(12)의 직경(L)을 설정하는 것이 바람직하다.
이와 같이, 본 실시예에서는 웨이퍼(11)의 표면에 보호 테이프(12)를 부착시켜 웨이퍼(11)의 이면을 연삭/에칭하는 경우에 웨이퍼(11)의 직경(W)과 보호 테이프(12)의 직경(L)을 식(1)의 관계가 성립하도록 설정한다. 즉, 보호 테이프(12)의 직경(L)은 웨이퍼(11)의 직경(W) 보다도 a만큼 작다. 따라서, 에칭 공정에서 웨이퍼의 이면에 적하되는 약액(16)은 보호 테이프(12)상에 잔류함없이 웨이퍼(11)의 회전과 함께 웨이퍼(11)의 주변부로부터 하방으로 낙하된다. 따라서 약액(16)의 일부가 웨이퍼(11)의 표면측으로 침투하여 오염되는 것을 방지할 수 있다.
또한 상기 보호 테이프(12)의 직경(L)과 웨이퍼(11)의 직경(W)의 차의 값은 3 mm(편측 1.5 mm) 이하로 설정된다. 따라서 연삭공정에서 절취력에 기인한 웨이퍼(11)의 진동을 제어하거나 억제할 수 있어, 웨이퍼(11) 주변의 파쇄없이 안정한 이면 연삭을 실시할 수 있다. 또한 보다 안정한 연삭 작업을 위하여, 연삭 휠(14)의 입도를 작게하거나 연삭 속도를 지연시키는 것이 바람직하다.
즉, 본 실시예에 따르면, 반도체 디바이스의 고품질화 및 고신뢰성화를 가져오는 반도체 웨이퍼의 박층화 방법을 제공할 수 있다.
상기 실시예에서는 상기 웨이퍼(11)에 대하여 연삭 휠(14)을 사용한 연삭공정과 약액(16)에 의한 에칭 공정 모두를 실시하는 경우에 관하여 설명하고 있다. 그러나 본 발명은 에칭 공정만에도 적용될 수 있다.
(제2 실시예)
도 1b에 도시한 바와 같이, 이면 연삭장치는 웨이퍼(11)의 크기보다 작은 보호 테이프(12)를 통하여 웨이퍼(11)를 진공 척 스테이지(13)에 진공 고정하고, 연삭 휠(14)을 회전시키는 것에 의해 웨이퍼(11)의 이면을 연삭한다. 보호 테이프(12)로 피복되지 않은 웨이퍼(11)의 표면의 주변부는 진공 척 스테이지(13)에 진공 고정되어 있지 않다. 따라서, 주변부에 대한 연삭 공정중에는 진동이 발생한다.
웨이퍼(11)의 진동을 제어하여 안정한 이면 연삭 공정을 실시하기 위하여, 상술한 바와 같이 연삭 휠(14)의 입도를 줄이거나 연삭 속도를 감소시키는 것이 필요하지만, 이러한 것은 이면 연삭장치의 처리능력을 저하시키게된다.
따라서, 제2 실시예는 웨이퍼 크기보다 작은 보호 테이프가 부착된 웨이퍼의 이면을 안정하게 연삭시킬 수 있는 반도체 웨이퍼의 이면 연삭장치에 관한 것이다.
도 3a 내지 도 3c는 제2 실시예에서 이면 연삭장치의 부분적 측면도로서, 이면 연삭장치의 연삭에 이용하기 위한 진공 척 스테이지(이후, 진공 척 스테이지로 칭함)를 도시한다. 이들 도에는 웨이퍼(21), 보호 테이프(22), 제1 진공 척 스테이지(23), 제2 진공 척 스테이지(24), 거리 검출장치(25) 및 연삭 휠(26)이 있다. 참조부호 (21a)는 보호 테이프(22)가 부착되지 않은 웨이퍼(21)의 표면의 주변 영역을 나타낸다.
상기 구성을 갖는 반도체 웨이퍼의 이면 연삭장치는 다음과 같이 동작한다. 먼저, 도 3a에 도시한 바와 같이, 웨이퍼(21)의 크기보다 작은 크기 또는 직경을 갖는 부착된 보호 테이프(22)를 통하여 웨이퍼(21)의 표면을 제1 진공 척 스테이지(23)에 진공 고정한다. 이 경우, 제1 진공 척 스테이지(23)의 직경을 보호 테이프(22)의 직경보다 약간 크거나 동일하게 설정한다. 웨이퍼(21)의 표면의 주변 영역(21a)의 형상에 상응하는 환상 단면형상을 갖는 원통형 제2 진공 척 스테이지(24)는 제1 진공 척 스테이지(23)의 중심축을 따라 습동가능하게 원통형 또는 칼럼형 제1 진공 척 스테이지(23)에 고정된다.
이어, 도 3b에 도시한 바와 같이, 제2 진공 척 스테이지(24)를 하강한다. 이어, 제2 진공 척 스테이지가 도 3a에 도시된 상태에 있을 때 제2 진공 척 스테이지(24)의 측방에 배치된 거리 검출기(25)를 웨이퍼(21) 표면의 주변영역(21a)의 하방 위치까지 전진시킨다. 이어, 거리 검출기(25)는 웨이퍼(21)의 외주부 영역(21a)에 대하여 레이저 빔과 같은 광을 조사한다. 웨이퍼(21)로부터의 광의 반사광을 수광하면, 거리 검출기(25)는 비접촉식으로 웨이퍼(21)까지 거리를 검출한다. 웨이퍼(21)까지의 거리를 검출한 후, 거리 검출기(25)는 원래 위치로 후퇴한다.
이어, 도 3c에 도시한 바와 같이, 상기 거리 검출기(25)에 의해 제공된 거리 검출 결과에 기초한 거리만큼 제2 진공 척 스테이지(24)가 도 3a에 도시한 원래 위치 보다도 상승하고 제2 진공 척 스테이지(24)의 상단이 웨이퍼(21)의 영역(21a)과 접촉하게되어 영역(21a)을 하측으로부터 진공 지지한다. 이렇게하여 웨이퍼(21)의표면에 따른 보호 테이프(22)가 부착되어 있는 영역 및 부착되어 있지 않은 영역(21a)의 전체가 제1 진공 척 스테이지(23) 및 제2 진공 척 스테이지(24)에 의해 진공지지되는 것이다. 이어, 도 3c에 도시한 바와 같이, 회전하는 연삭 휠(26)을 상기 웨이퍼(21)의 이면에 상방으로부터 접촉시켜 이면 연삭 가공을 종래 기술과 동일하게 실시할 수 있다.
이렇게하여 상기 웨이퍼(21)의 이면 연삭 가공을 종료한 후, 웨이퍼(21)의 영역(21a)을 진공 고정 상태로부터 해제한 후, 제2 진공 척 스테이지(24)를 제1 진공 척 스테이지(23)와 동일 수준인 원래 수준까지 하강시킨다. 그후, 제1 진공 척 스테이지(23)에 의한 진공으로부터 웨이퍼(21)를 해제하고 또 표면에 보호 테이프(22)가 부착되어 있는 이면 연삭된 웨이퍼(21)를 이면 연삭장치로부터 빼낸다. 이어 이 웨이퍼(21)를 에칭 공정에 보내서 이면 연삭 공정시에 생긴 손상을 제거한다.
이렇게한 후 상기 제1 진공 척 스테이지(23) 및 제2 진공 척 스테이지(24)가 동일 수준으로 위치한 상태에서, 이면 연삭시에 생기는 먼지 등을 제거하도록 제1 진공 척 스테이지(23)와 제2 진공 척 스테이지(24)의 상면을 연삭 휠(26), 브러쉬 (도시되지 않음) 등으로 세정한다. 세정을 완료한 후, 연삭될 다음 웨이퍼(21)를 도 3a에 도시한 바와 같이 보호 테이프(22)를 통하여 제1 진공 척 스테이지(23)에 진공 고정하여 이면 연삭 가공 대기 상태로 한다.
도 4는 상기 제2 진공 척 스테이지(24)의 상단부 근방의 상세한 단면도이다. 이하 도 4를 따라 제2 진공 척 스테이지의 동작을 상세하게 설명한다. 24a는 제2진공 척 스테이지(24)의 진공구이다.
도 4에서, 웨이퍼(21)는 웨이퍼(21)의 직경보다 작은 크기로 부착된 보호 테이프(22)를 통하여 제1 진공 척 스테이지(23)에 지지된다. 이 경우, 제1 진공 척 스테이지(23)의 직경은 보호 테이프(22)의 직경 보다도 약간 큰 크기로 설정되어 있다. 또한 제1 진공 척 스테이지(23)의 외주부에는 웨이퍼(21)의 표면에서의 영역(21a)의 형상(환상 형상)에 적합한 단면 형상을 갖는 제2 진공 척 스테이지(24)가 배치되어 있다. 이 제2 진공 척 스테이지(24)의 상단면은 제1 진공 척 스테이지(23)의 상단면과 동일 수준이다. 이 수준을 제2 진공 척 스테이지(24)의 원래의 수준 (a)로서 설정된다. 상술한 바와 같이 제1 진공 척 스테이지(23)와 제2 진공 척 스테이지(24)의 상면을 세정하는 경우에는, 제2 진공 척 스테이지(24)는 원점(a)에 위치하고 있다. 또한 이면 연삭 가공전 또는 가공후의 웨이퍼(21)의 공급 및 처분은 원래의 수준(a)에서 실시한다.
상술한 바와 같이, 웨이퍼(21)가 제1 진공 척 스테이지(23)에 의해 진공 지지된 후, 제2 진공 척 스테이지(24)를 최저 수준(b)까지 하강시킨다. 이 최저 수준(b)에서, 원래 수준에서부터 웨이퍼(21)의 외주부 영역(21a)까지의 거리(H)는 상술한 바와 같이 거리 검출기(25)에 의해 검출한다. 거리 검출기(25)에 의한 검출 결과를 기초로하여, 제2 진공 척 스테이지(24)는 외주부 영역(21a)의 수준(c)까지 상승하여 외주부 영역(21a)과 접촉하게되고, 웨이퍼는 진공구(24a)를 통하여 진공에 의해 지지되어 이면 연삭 가공처리된다. 상기 거리(H)는 일반적으로 보호 테이프(22)의 두께와 동일하다.
상술한 바와 같이, 본 실시예에 따른 반도체 웨이퍼의 이면 연삭장치는 보호 테이프(22)보다 약간 더 크거나 동일한 크기 또는 직경을 갖고 또 웨이퍼(21)보다 더 작은 크기 또는 직경을 갖는 부착 보호 테이프(22)를 통하여 웨이퍼(21)의 표면을 진공 고정하는 원통형 제1 진공 척 스테이지(23)를 포함한다. 또한 상기 원통형 제1 진공 척 스테이지(23)의 외주에는 웨이퍼(21)의 표면 외주부에서 보호 테이프(22)가 부착되어 있지 않은 영역(21a)의 형상에 적합한 단면 형상을 갖는 원통상의 제2 진공 척 스테이지(24)를 제1 진공 척 스테이지(23)의 중심축을 따라 습동가능하게 고정하고 있다.
상기 제2 진공 척 스테이지(24)의 상단면이 제1 진공 척 스테이지(23)의 상단면과 동일 수준인 원점 수준(a)에 있는 조건에서, 이면 연삭가공될 웨이퍼(21)를 공급하고 웨이퍼(21)의 표면을 보호 테이프(22)를 통하여 제1 진공 척 스테이지(23)에 진공 고정한다. 이어, 제2 진공 척 스테이지(24)를 최저 수준(b)까지 하강시키고, 그곳에서 원래 수준(a)로부터 웨이퍼(21)의 영역(21a)까지의 거리(H)를 거리 검출기(25)로써 검출한다. 검출된 거리(H)를 기초로하여, 제2 진공 척 스테이지(24)를 영역(21a)의 수준(c)(즉, 웨이퍼 지지 수준)까지 상승시켜 웨이퍼(21)와 접촉시킨다. 제2 진공 척 스테이지(24)의 진공구(24a)를 통하여, 웨이퍼(21)의 표면의 외주부를 진공 고정한다.
본 실시예에 따르면, 보호 테이프(22)가 부착되지 않은 웨이퍼(21)의 표면의 외주부 영역(21a)은 제2 진공 척 스테이지(24)에 진공 고정될 수 있으므로 웨이퍼(21) 이면의 외주부를 연삭할 때 진동의 발생을 억제할 수 있다. 따라서, 연삭휠(26)의 입도를 감소시키거나 연삭 속도를 감소시킴없이 웨이퍼의 안정한 이면 연삭을 실시할 수 있어 처리능력의 저하를 방지할 수 있다.
제2 진공 척 스테이지(24)를 상승시키고 하강시키기 위한 이동수단 또는 메카니즘은 특정 유형의 장치에 한정되지 않으며 어떤 유형에도 적용될 수 있다. 그러나, 제1 진공 척 스테이지(23) 및 제2 진공 척 스테이지(24)는 웨이퍼(21)를 진공 고정하도록 되어 있기 때문에, 공기 실린더와 같은 공기 압력을 이용하는 승강장치를 이용하는 것이 바람직하다.
상기 설명으로부터 분명하듯이, 본 발명의 실시예에 따른 반도체 웨이퍼의 박층화 방법에서, 반도체 웨이퍼의 표면에 부착된 보호 테이프는 반도체 웨이퍼의 크기보다 작다. 따라서, 반도체 웨이퍼가 보호 테이프를 통하여 진공 척 스테이지에 고정된 다음 이면 에칭처리되면, 보호 테이프상에 약액이 축적되지 않는다. 따라서, 반도체 웨이퍼의 표면에 약액이 침투되지 않아서 반도체 웨이퍼의 표면이 오염되는 것이 방지된다.
또한 반도체 웨이퍼의 직경(W)과 보호 테이프의 직경(L)이 제1 실시예에서 L = W - a (0 mm < a ≤ 3 mm)의 관계를 갖는 것으로 설정되어 있으므로, 반도체 웨이퍼의 외주부는 연삭 휠을 사용한 연삭공정시 연삭력에 기인한 진동에 의하여 균열되거나 파쇄되지 않는다. 즉, 이면 연삭 동작이 안정하게 실시된다. 또한 반도체 웨이퍼의 크기가 이면 에칭 공정시에 감소되더라도, 보호 테이프는 반도체 웨이퍼의 크기보다 크게되는 것이 방지되어 안정한 에칭 공정을 가능하게한다.
본 발명에 따르면, 고품질이고 고신뢰성의 반도체 디바이스를 생산성 높은 방법에 의해 제공할 수 있다.
또한 일실시예에서는 상기 보호 테이프의 외주부가 상기 반도체 웨이퍼에서 웨이퍼 모서리의 모따기부와 중첩되지 않도록 배치되기 때문에 상기 보호 테이프는 웨이퍼로부터 외주부 모서리에서 박리되는 것이 방지될 수 있다.
또한, 본 발명의 다른 특징에 따른 반도체 웨이퍼의 이면 연삭장치는 보호 테이프 부착된 웨이퍼의 표면의 제1 영역을 진공 고정하기 위한 제1 진공 척 스테이지 및 보호 테이프 부착없이 반도체 웨이퍼의 표면의 제2 영역을 진공 고정하기 위한 제2 진공 척 스테이지를 포함하고 있기 때문에, 반도체 웨이퍼의 표면 전체가 반도체 웨이퍼의 이면 연삭공정에서 잘 고정될 수 있다. 따라서, 반도체 웨이퍼의 이면의 외주부를 연삭할 때 생기는 진동이 방지될 수 있다.
즉, 본 발명은 이면 연삭을 위하여 연삭 휠의 입도를 저하시키거나 연삭 속도를 하강할 필요없이 안정한 이면 연삭 공정을 실시한다. 그 결과, 반도체 웨이퍼의 이면 연삭 처리 능력은 종래의 이면 연삭장치를 이용한 경우에 비하여 1.5배 더 높을 수 있다.
또한 일실시예로서, 제2 진공 척 스테이지는 반도체 웨이퍼가 진공 고정된 제1 진공 척 스테이지의 상면과 반도체 웨이퍼의 표면의 제2 영역간의 거리를 검출하는 거리 검출기에 의해 제공된 검출 결과를 기초로한 거리만큼 제2 진공 척 스테이지 이동수단에 의해 상승된 반도체 웨이퍼의 제2 영역과 접촉하게된다. 따라서, 제2 진공 척 스테이지는 반도체 웨이퍼의 제2 영역을 당겨 내리거나 밀려 올리지않기 때문에 보호 테이프의 두께가 변하더라도 웨이퍼의 굽힘없이 우수한 조건으로 반도체 웨이퍼를 고정시킬 수 있다.
또한 웨이퍼의 이면 연삭이 종료된 후에, 제2 진공 척 스테이지 이동 수단은 제1 진공 척 스테이지와 동일한 수준으로 제2 진공 척 스테이지를 하강시킨다. 이것은 제1 진공 척 스테이지(23)와 제2 진공 척 스테이지(24)의 표면을 동시에 세정하여 이면 연삭 공정중에 생긴 연삭 먼지 등의 제거를 용이하게한다.
또한 일실시예에서는, 제1 진공 척 스테이지의 직경이 보호 테이프의 직경 보다 약간 크거나 동일하게 설정되기 때문에, 제2 진공 척 스테이지는 순조롭게 보호 테이프에 의해 방해되지 않고 웨이퍼의 제2 영역과 접촉하는 위치로 상승한다. 또한 제2 진공 척 스테이지는 거의 전체 제2 영역을 균일하게 진공 고정한다.
상술한 본 발명은 다양한 방식으로 다양하게 변경될 수 있다. 이러한 변형은 본 발명의 정신과 범위를 벗어나지 않는 것으로 간주되며, 이러한 모든 변형은 당업자에게 분명한 것이며 이하의 특허청구범위내에 포함되는 것이다.

Claims (7)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 반도체 웨이퍼의 크기보다 작은 크기의 보호 테이프가 표면에 부착된 반도체 웨이퍼의 이면을 연삭하는 반도체 웨이퍼의 이면 연삭장치에 있어서,
    상기 반도체 웨이퍼의 이면을 연삭하는 연삭 휠;
    상기 반도체 웨이퍼의 표면에서의 상기 보호 테이프가 부착된 제1 영역을 상기 보호 테이프를 통하여 진공 고정하는 제1 진공 척 스테이지; 및
    상기 반도체 웨이퍼의 표면 외주부에서의 상기 보호 테이프가 부착되어 있지 않는 제2 영역을 진공 고정하는 제2 진공 척 스테이지를 포함하는 것을 특징으로 하는 반도체 웨이퍼의 이면 연삭장치.
  6. 제5항에 있어서,
    반도체 웨이퍼가 고정된 제1 진공 척 스테이지의 표면과 상기 반도체 웨이퍼의 제2 영역간의 거리를 검출하는 거리 검출수단; 및
    상기 거리 검출수단에 의한 검출 결과로부터 얻은 거리만큼 상기 제2 진공 척 스테이지를 상승시켜 제2 진공 척 스테이지를 상기 반도체 웨이퍼의 제2 영역과 밀착시키고, 상기 웨이퍼의 이면 연삭이 완료된 후, 상기 제2 진공 척 스테이지를 상기 제1 진공 척 스테이지와 동일 수준까지 하강시키기 위한 제2 진공 척 스테이지 이동수단을 구비하는, 반도체 웨이퍼의 이면 연삭장치.
  7. 제5항에 있어서, 제1 진공 척 스테이지의 직경이 보호 테이프의 직경보다 약간 크거나 동일한 직경을 갖는 것을 특징으로 하는, 반도체 웨이퍼의 이면 연삭장치.
KR10-2001-0030195A 2000-08-04 2001-05-30 반도체 웨이퍼 표면의 오염을 방지할 수 있는 반도체웨이퍼의 박층화 방법 및 반도체 웨이퍼의 이면 연삭장치 KR100467009B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-236894 2000-08-04
JP2000236894A JP3514712B2 (ja) 1999-12-01 2000-08-04 半導体ウエハの裏面研削装置

Publications (2)

Publication Number Publication Date
KR20020017929A KR20020017929A (ko) 2002-03-07
KR100467009B1 true KR100467009B1 (ko) 2005-01-24

Family

ID=18728860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0030195A KR100467009B1 (ko) 2000-08-04 2001-05-30 반도체 웨이퍼 표면의 오염을 방지할 수 있는 반도체웨이퍼의 박층화 방법 및 반도체 웨이퍼의 이면 연삭장치

Country Status (2)

Country Link
US (2) US6520844B2 (ko)
KR (1) KR100467009B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101580102B1 (ko) 2015-02-10 2015-12-28 장경덕 수압을 이용한 웨이퍼 이면 연마장치

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467009B1 (ko) * 2000-08-04 2005-01-24 샤프 가부시키가이샤 반도체 웨이퍼 표면의 오염을 방지할 수 있는 반도체웨이퍼의 박층화 방법 및 반도체 웨이퍼의 이면 연삭장치
JP2003209080A (ja) * 2002-01-11 2003-07-25 Disco Abrasive Syst Ltd 半導体ウェーハ保護部材及び半導体ウェーハの研削方法
JP2003209082A (ja) * 2002-01-15 2003-07-25 Nitto Denko Corp 保護テープの貼付方法およびその装置並びに保護テープの剥離方法
US6960532B2 (en) * 2003-02-28 2005-11-01 International Business Machines Corporation Suppressing lithography at a wafer edge
US20040214432A1 (en) * 2003-04-24 2004-10-28 Mutsumi Masumoto Thinning of semiconductor wafers
US7371676B2 (en) * 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7393770B2 (en) * 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
US7307348B2 (en) 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
JP5320619B2 (ja) 2009-09-08 2013-10-23 三菱電機株式会社 半導体装置の製造方法
US8963337B2 (en) * 2010-09-29 2015-02-24 Varian Semiconductor Equipment Associates Thin wafer support assembly
KR102012538B1 (ko) * 2012-06-12 2019-08-20 에리히 탈너 기판-제품 기판 조합 및 기판-제품 기판 조합을 제조하기 위한 장치 및 방법
WO2014003056A1 (ja) * 2012-06-29 2014-01-03 日立化成株式会社 半導体装置の製造方法
CN103123913A (zh) * 2012-07-03 2013-05-29 上海华力微电子有限公司 一种打薄晶圆降低***闪存单元失败率的工艺方法
JP6061590B2 (ja) * 2012-09-27 2017-01-18 株式会社ディスコ 表面保護部材および加工方法
JP6510393B2 (ja) 2015-12-15 2019-05-08 三菱電機株式会社 半導体装置の製造方法
SG11202010427SA (en) * 2018-04-24 2020-11-27 Disco Hi Tec Europe Gmbh Device and method for attaching protective tape on semiconductor wafer
US10727216B1 (en) 2019-05-10 2020-07-28 Sandisk Technologies Llc Method for removing a bulk substrate from a bonded assembly of wafers

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990071818A (ko) * 1995-12-04 1999-09-27 가나이 쓰도무 반도체웨이퍼의 가공방법과 ic카드의 제조방법 및 캐리어

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2610703B2 (ja) * 1990-09-05 1997-05-14 住友電気工業株式会社 半導体素子の製造方法
JP3325646B2 (ja) 1993-04-27 2002-09-17 富士フイルムマイクロデバイス株式会社 半導体ウエハの裏面研削方法および保護テープ貼付機
JP3169120B2 (ja) * 1995-07-21 2001-05-21 信越半導体株式会社 半導体鏡面ウェーハの製造方法
JP3620554B2 (ja) * 1996-03-25 2005-02-16 信越半導体株式会社 半導体ウェーハ製造方法
JPH11145089A (ja) * 1997-11-04 1999-05-28 Hitachi Ltd 半導体ウエハの裏面研削方法およびそれに使用される保護テープ
US5964646A (en) * 1997-11-17 1999-10-12 Strasbaugh Grinding process and apparatus for planarizing sawed wafers
KR100286980B1 (ko) * 1998-02-11 2001-04-16 윤종용 웨이퍼 연마 설비 및 웨이퍼 연마 방법
US6030275A (en) * 1998-03-17 2000-02-29 International Business Machines Corporation Variable control of carrier curvature with direct feedback loop
US6153536A (en) * 1999-03-04 2000-11-28 International Business Machines Corporation Method for mounting wafer frame at back side grinding (BSG) tool
JP2000260738A (ja) * 1999-03-10 2000-09-22 Hitachi Ltd 半導体基板の研削加工方法ならびに半導体装置および半導体装置の製造方法
JP3303294B2 (ja) * 1999-06-11 2002-07-15 株式会社東京精密 半導体保護テープの切断方法
JP3607143B2 (ja) 1999-11-19 2005-01-05 株式会社タカトリ 半導体ウエハへの保護テープ貼り付け方法及び装置
US6376395B2 (en) * 2000-01-11 2002-04-23 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
KR100467009B1 (ko) * 2000-08-04 2005-01-24 샤프 가부시키가이샤 반도체 웨이퍼 표면의 오염을 방지할 수 있는 반도체웨이퍼의 박층화 방법 및 반도체 웨이퍼의 이면 연삭장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990071818A (ko) * 1995-12-04 1999-09-27 가나이 쓰도무 반도체웨이퍼의 가공방법과 ic카드의 제조방법 및 캐리어

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101580102B1 (ko) 2015-02-10 2015-12-28 장경덕 수압을 이용한 웨이퍼 이면 연마장치

Also Published As

Publication number Publication date
KR20020017929A (ko) 2002-03-07
US6520844B2 (en) 2003-02-18
US6984586B2 (en) 2006-01-10
US20020016135A1 (en) 2002-02-07
US20030082915A1 (en) 2003-05-01

Similar Documents

Publication Publication Date Title
KR100467009B1 (ko) 반도체 웨이퍼 표면의 오염을 방지할 수 있는 반도체웨이퍼의 박층화 방법 및 반도체 웨이퍼의 이면 연삭장치
US7622328B2 (en) Processing method of wafer
US7495315B2 (en) Method and apparatus of fabricating a semiconductor device by back grinding and dicing
US9887091B2 (en) Wafer processing method
US9935008B2 (en) Semiconductor device chip manufacturing method
JP2008294287A (ja) 半導体ウエハの保持方法
US20150357242A1 (en) Wafer processing method
US9806036B2 (en) Semiconductor wafer, semiconductor structure and method of manufacturing the semiconductor wafer
KR20190016914A (ko) 절삭 장치 및 웨이퍼의 가공 방법
US20220266312A1 (en) Separating apparatus and separating method
US20220181157A1 (en) Processing apparatus and processing method
JP3514712B2 (ja) 半導体ウエハの裏面研削装置
US6752694B2 (en) Apparatus for and method of wafer grinding
EP0860862B1 (en) Method of manufacturing a bonding substrate
CN113471069A (zh) 红外探测器、混成芯片及其背减薄划痕处理方法
JP7412131B2 (ja) 基板処理方法及び基板処理システム
JP2008108837A (ja) 半導体ウエハの研削装置および半導体装置の製造方法
US20210391177A1 (en) Substrate processing apparatus and substrate processing method
JP4808458B2 (ja) ウェハ加工方法
US20170316978A1 (en) Wafer processing method
EP1458021A2 (en) Semiconductor device fabrication method
JP2002353296A (ja) ウェハの保護テープ剥離装置およびウェハのマウント装置
US20140057052A1 (en) Wafer support device
US20220130689A1 (en) Substrate processing apparatus and substrate processing method
US20240112928A1 (en) Trimming method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101222

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee