KR100464854B1 - 반도체 기판의 정렬 방법 및 정렬 장치 - Google Patents

반도체 기판의 정렬 방법 및 정렬 장치 Download PDF

Info

Publication number
KR100464854B1
KR100464854B1 KR10-2002-0036013A KR20020036013A KR100464854B1 KR 100464854 B1 KR100464854 B1 KR 100464854B1 KR 20020036013 A KR20020036013 A KR 20020036013A KR 100464854 B1 KR100464854 B1 KR 100464854B1
Authority
KR
South Korea
Prior art keywords
light
alignment mark
semiconductor substrate
diffracted
alignment
Prior art date
Application number
KR10-2002-0036013A
Other languages
English (en)
Other versions
KR20040000971A (ko
Inventor
구두훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0036013A priority Critical patent/KR100464854B1/ko
Priority to US10/606,050 priority patent/US7068371B2/en
Publication of KR20040000971A publication Critical patent/KR20040000971A/ko
Application granted granted Critical
Publication of KR100464854B1 publication Critical patent/KR100464854B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

반도체 기판의 정렬 방법 및 장치가 개시되어 있다. 반도체 기판에 형성된 정렬 마크 상으로 제1 광을 조사한다. 상기 조사된 제1 광이 상기 정렬 마크에서 회절된 제1 회절광을 센싱하여 상기 정렬 마크의 제1 위치를 파악한다. 상기 정렬 마크 상으로 상기 제1 위치의 오차를 보정하는 제2 광을 조사한다. 상기 조사된 제2 광이 상기 정렬 마크에서 회절된 제2 회절광을 센싱하여 상기 정렬 마크의 제2 위치를 파악한다. 상기 제2 위치와 제1 위치의 차이를 이용하여 보정값을 구한다. 상기 보정값에 따라 반도체 기판의 정렬한다. 상기 방법에 의해 정렬 마크에 단차가 발생하더라도 정확히 기판을 정렬할 수 있다.

Description

반도체 기판의 정렬 방법 및 정렬 장치{Method for aligning of wafer and apparatus for same}
본 발명은 반도체 기판의 정렬 방법 및 정렬 장치에 관한 것으로, 보다 상세하게는 사진 공정시에 반도체 기판의 정렬 방법 및 정렬 장치에 관한 것이다.
반도체 산업에서 경쟁력 강화를 위한 일환으로 높은 생산 수율을 보장할 수 있는 각각의 단위 공정이 개발되고 있으며, 동시에 각 단위 공정에서의 공정 에러를 측정하는 방법 및 장치도 활발하게 연구되고 있다. 특히 핵심 반도체 제조 공정들 중의 하나인 사진 공정(Photo-lithographic Process)의 경우에도 공정 조건의 변화가 빈번하여 이에 대처할 수 있는 공정 개발 및 이를 수행하기 위한 장치가 필요한 실정이다.
사진 공정 시에 고려되어야 하는 문제점 중의 하나는 노광 및 현상에 의해 형성되는 포토레지스트 패턴의 미스얼라인(misalign)이다. 상기 미스얼라인은 반도체 장치의 고집적화에 따른 얼라인 마진(align margin)의 축소 및 웨이퍼의 대구경화 등에 따라 정확한 얼라인이 점점 어려워지면서, 더욱 심각한 문제점으로 대두되고 있다. 상기 미스얼라인 불량을 방지하기 위해, 웨이퍼를 정확히 얼라인시키는 과정이 필수적으로 요구된다.
통상적인 사진 공정의 순서는 다음과 같다.
먼저, 웨이퍼의 상부에 포토레지스트막을 스핀 코팅한다.
이어서, 노광 설비에서 단색광의 레이저에 의한 회절광의 세기(intensity) 변화나 광대역(broadband)의 백색광에 의한 명암의 차이를 통해 전 단계의 사진 및 식각 공정에 의해 형성된 얼라인 마크(align mark)의 좌표값을 읽고 그 보정값을 산출하여 노광하고자 하는 부위를 소정 위치에 정확히 얼라인시킨다.
도 1은 종래의 웨이퍼 정렬 장치를 개략적으로 도시한 도면이다.
도 1을 참조하여, 구체적으로 상기 얼라인 마크에 의해 웨이퍼를 정렬하는 방법을 설명한다.
포토레지스트막이 코팅된 웨이퍼(W)를 웨이퍼 스테이지(10)상에 놓는다. 상기 웨이퍼(W)에서 칩과 칩 사이에는 스크라이브 라인 영역이 구비되고, 상기 스크라이브 라인에는 이 전 단계에서 정렬 마크 및 오버레이 마크들이 형성되어 있다.
상기 웨이퍼(W)에 형성되어 있는 정렬 마크과 수직한 방향으로 광(12)을 조사한다. 이 때, 상기 광(12)은 다수의 회절 격자형으로 마련되는 정렬 마크 상으로 연속하여 조사된다. 상기 조사된 광(12)은 상기 정렬 마크들로부터 회절되고, 상기 회절광 중에서 주로 1차광 또는 2차광을 센싱한다.
상기 센싱된 회절광(14)을 광전 변환시켜 DC신호 파형으로 디스플레이한다. 상기 신호 파형으로부터 상기 정렬 마크의 위치 좌표를 산출한다.
상기 웨이퍼(W)상의 각 영역 별로 형성되어 있는 정렬 마크는 상기 방법에 의해 각각의 위치가 산출된다. 이어서, 설계상의 정렬 마크의 좌표와 상기 방법에의해 수득되는 정렬 마크의 위치 좌표를 비교하여 웨이퍼(W)를 정확한 위치에 정렬시킨다.
상기와 같이 웨이퍼의 정렬을 수행한 후, 자외선, 전자-빔 또는 X-선과 같은 광선의 조사에 의해 포토레지스트막을 선택적으로 노광한다. 계속해서, 현상 공정을 통해 포토레지스트막을 패터닝한 후, 별도의 오버레이 측정장치에서 오버레이 키를 이용하여 현 단계에서 형성하는 패턴이 전 단계에서 형성되었던 패턴과 일치되는지의 여부를 측정한다.
이어서, 오버레이 측정 결과를 판독하여 그 측정치가 스펙-인(spec-in)이면 식각 공정과 같은 후속 공정을 진행하고, 측정치가 스펙-아웃(spec-out)이면 미스-얼라인먼트에 대한 보정값을 산출한 후 다시 노광 및 현상 공정을 진행한다.
그런데, 상기 설명한 방법대로 정렬 마크에 광(12)을 조사하여 웨이퍼(W)를 정렬할 경우에는 상기 정렬 마크의 단차가 웨이퍼(W)전체 영역에서 균일하여야만 상기 웨이퍼(W)를 정확하게 정렬시킬 수 있다. 만일, 상기 정렬 마크의 각 패턴들의 단차가 웨이퍼(W)의 영역별로 발생한다면, 상기 웨이퍼(W)의 정렬 마크의 위치 좌표가 실제의 위치 좌표와는 다르게 산출된다.
도 2는 종래의 정렬 장치에서 정렬 마크의 단차에 따라 회절광이 센싱되는 위치를 도시한 것이다.
도 2를 참조하여 구체적으로 설명하면, 상기 웨이퍼(W)상에 형성되어 있는 정렬 마크(20)가 동일한 좌표 상에 위치하여 있을지라도, 상기 각 정렬 마크 패턴(20)들의 높이가 △Z 만큼 차이가 난다면, 상대적으로 높은 정렬 마크패턴(20a)에서 회절되는 회절광이 센싱되는 위치와, 상대적으로 낮은 정렬 마크 패턴(20b)에서 회절되는 회절광이 센싱되는 위치는 동일하지 않다. 구체적으로, 상대적으로 낮은 정렬 마크 패턴(20a)에서 회절되는 회절광(24a)이 센싱되는 위치는 상대적으로 높은 정렬 마크 패턴(20b)에서 회절되는 회절광(24b)이 센싱되는 위치에 비해 양(+)의 방향으로 △X만큼 쉬프트(shift)되어 있다. 즉, 상기 단차에 의해서 정렬 마크의 위치에 오차가 발생되는 것이다.
이러한 단차 발생은 반도체 공정들 중에서 주요한 공정 중의 하나인 CMP공정을 수행하면서부터 더욱 심화되고 있다. 상기 CMP공정은 웨이퍼 전면을 평탄화시키기 때문에, 때때로 상기 정렬 마크까지도 연마하거나 또는 손상을 입힌다. 더구나, 상기 웨이퍼 전면이 균일하게 연마되지 않을 경우에는 상기 웨이퍼의 각 영역별로 상기 정렬 마크에 포함되는 패턴들의 높이 차이가 현저하게 발생된다.
또한, 상기 정렬 마크에서 회절된 회절광들 중에서 고차광을 센싱할 경우, 상기 수직으로 조사되는 광과 센싱되는 상기 고차 회절광이 이루는 각이 더욱 커지게 된다. 때문에, 상기 고차 회절광에 의해 산출되는 상기 정렬 마크의 위치는 오차가 더욱 크게 발생된다. 따라서, 상기 회절광이 센싱되는 위치를 기준으로 계산되는 정렬 마크의 위치 좌표에 의해 웨이퍼를 정렬시키면, 정확한 위치에 웨이퍼가 정렬되지 못하게 된다.
상기 설명한 방법에서는 웨이퍼에 형성되어 있는 정렬 마크 상에 수직한 방향으로 광을 조사하여 웨이퍼를 정렬시켰다. 그러나, 상기 정렬 마크 상에 광을 경사 입사하여 웨이퍼를 정렬하는 방법도 가능하다.
마스크 및 웨이퍼의 회절 격자에 대해 얼라인먼트광을 경사 입사시켜 광 투과율을 제어하는 방법 및 장치의 일 예가 일본 공개 특허 평 4-237114호에 개시되어 있다.
주파수가 다른 파장의 광을 입사하여 위치를 정렬하는 방법의 일 예가 일본 공개 특허 소62-058628호에 개시되어 있다.
그러나, 상기 방법에 의해서도 정렬 마크의 단차에 의한 위치의 오차는 보상할 수 없다.
따라서, 본 발명의 제1 목적은 정렬 마크의 단차에 의한 오차가 보상되는 웨이퍼 정렬 방법을 제공하는데 있다.
본 발명의 제2 목적은 정렬 마크의 단차에 의한 오차가 보상되는 웨이퍼 정렬 장치를 제공하는데 있다.
도 1은 종래의 웨이퍼 정렬 장치를 개략적으로 도시한 도면이다.
도 2는 종래의 정렬 장치에서 정렬 마크의 단차에 따라 회절광이 센싱되는 위치를 도시한 것이다.
도 3은 본 발명의 제1 실시예에 따른 반도체 기판 정렬 장치의 간략한 단면도이다.
도 4는 본 발명의 제2 실시예에 따른 반도체 기판 정렬 장치의 간략한 단면도이다.
도 5는 본 발명의 일 실시예에 따른 반도체 기판 정렬 방법의 플로 챠트이다.
도 6은 본 발명에서 정렬 마크의 단차에 의해 제1 광 및 제2 광의 회절광이 센싱되는 위치를 도시한 것이다.
도 7은 본 발명에서 제1 및 제2 펙터를 구하는 방법을 설명하기 위한 참고도이다.
<도면의 주요 부분에 대한 부호의 설명>
100, 200 : 스테이지 102 : 제1 광원
104 : 제2 광원 202 : 광원부
110, 210 : 제1 센싱부 112, 212 : 제2 센싱부
114, 214 : 위치 보상부
상기한 제1 목적을 달성하기 위하여 본 발명은,
i)정렬 마크가 형성되어 있는 반도체 기판을 제공하는 단계;
ii)상기 정렬 마크와 수직하게 상기 정렬 마크 상으로 제1 광을 조사하는 단계;
iii)상기 조사된 제1 광이 상기 정렬 마크에서 회절된 제1 회절광을 센싱하여 상기 정렬 마크의 제1 위치 좌표를 파악하는 단계;
iv)상기 정렬 마크 상으로 상기 제1 위치 좌표의 오차를 보정하기 위하여 보상광을 조사하는 단계;
v)상기 조사된 보상광이 상기 정렬 마크에서 회절된 제2 회절광을 센싱하여 상기 정렬 마크의 제2 위치 좌표를 파악하는 단계;
vi)상기 제2 위치 좌표와 제1 위치 좌표의 차이를 이용하여 기판을 정렬하기 위한 보정값을 계산하는 단계;
vii)상기 보정값에 의해 반도체 기판의 정렬하는 단계를 수행하는 반도체 기판의 정렬 방법을 제공한다.
상기한 제2 목적을 달성하기 위하여 본 발명은,
반도체 기판이 놓여지는 스테이지;
상기 반도체 기판의 상부면에 제1 광과 상기 제1 광과 다른 입사각을 갖는 제2 광을 조사하는 광원부;
상기 제1 광이 상기 반도체 기판에서 회절되는 제1 회절광을 센싱하여, 상기 제1 광이 회절되는 반도체 기판상의 제1 위치 좌표를 파악하는 제1 센싱부;
상기 제2 광이 상기 반도체 기판에서 회절되는 제2 회절광을 센싱하여, 상기 제2광이 회절되는 반도체 기판상의 제2 위치 좌표를 파악하는 제2 센싱부;
상기 제1 및 제2 위치 좌표를 전송받고, 상기 제1 및 제2 위치 좌표의 차이를 이용하여 상기 반도체 기판 상의 표면 단차에 의해 발생하는 오차가 보정되는 보정값을 계산하는 위치 보상부를 구비하는 반도체 기판의 정렬 장치를 제공한다.
상기 제1 광 및 제2 광에 의해 산출되는 상기 정렬 마크의 위치 좌표의 차이를 이용하여 보정값을 계산함으로서, 상기 정렬 마크의 단차에 의해 발생되는 정렬시의 오차를 최소화시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
실시예 1
도 3은 본 발명의 제1 실시예에 따른 반도체 기판 정렬 장치의 간략한 단면도이다.
반도체 기판(W)이 놓여지는 스테이지(100)가 구비된다. 상기 스테이지(100)는 구동부(100a)에 의해 X, Y, Z 방향으로 구동한다. 또한, 상기 스테이지(100)는 상기 구동부(100a)에 의해 상기 스테이지(100)의 중심부를 축으로 수평 회전 구동한다.
상기 반도체 기판(W)의 상부면과 수직한 방향으로 제1 광(102a)을 제공하는 제1 광원(102)을 구비한다. 상기 제1 광원(102)은 상기 반도체 기판 상에 형성되어 있는 정렬 마크 상으로 상기 제1 광(102a)이 스캔할 수 있도록 이송부(도시안함)와 연결된다. 상기 제1 광원(102)은 헬륨 네온(He-Ne), 아르곤(Ar), KrF, ArF, F2, X-ray를 사용할 수 있다. 상기 반도체 기판 상에 수직 입사한 제1 광(102a)은 상기 반도체 기판 상에 형성되어 있는 정렬 마크에서 회절되어, 상기 제1 광(102a)과 소정각을 이루는 0차 내지 n차 회절광으로 산란된다.
상기 제1 광(102a)이 상기 반도체 기판(W)의 정렬 마크에서 회절되는 제1 회절광(102b)을 센싱하여, 상기 제1 광(102a)이 회절되는 반도체 기판상의 제1 위치 좌표를 파악하는 제1 센싱부(110)가 구비된다. 상기 제1 센싱부(110)는 제1 센서(110a), 광전 변환 소자(110b), 디스플레이부(110c) 및 위치 계산부(110d)가 구비된다.
상기 제1 센서(110a)는 제1 광(102a)의 회절광들 중에서 소정 차수의 회절광인 제1 회절광을 선택하여 센싱한다. 예컨대, 상기 제1 센서는(110a) 상기 회절광들에서 1차광만을 센싱한다. 상기 광전 변환 소자(110b)는 상기 제1 센서(110a)로부터 센싱된 제1 회절광을 광전 변환시킨다. 그리고, 상기 디스플레이부(110c)는 상기 광전 변환된 상기 광의 세기를 DC신호 파형으로 디스플레이한다. 상기 계산부(110d)는 상기 DC신호 파형으로부터 상기 정렬 마크의 제1 위치 좌표를 산출한다.
상기 반도체 기판의 상부면과 0°초과 90°미만의 입사각을 가지면서 제2 광(104a)을 제공하는 제2 광원(104)을 구비한다. 상기 제2 광원(104)은 헬륨 네온(He-Ne), 아르곤(Ar), KrF, ArF, F2, X-ray를 사용할 수 있다. 상기 반도체 기판 상에 사입사되는 제2 광(104a)은 상기 반도체 기판 상에 형성되어 있는 정렬 마크에서 회절되어, 상기 제2 광(104a)과 소정각을 이루는 0차 내지 n차 회절광으로 산란된다.
상기 제2 광(104a)이 상기 반도체 기판(W)에서 회절되는 제2 회절광(104b)을 센싱하여, 상기 제2 광(104a)이 회절되는 반도체 기판(W)상의 제2 위치를 파악하는제2 센싱부(112)가 구비된다. 상기 제2 센싱부(112)는 제2 센서(112a), 광전 변환 소자(112b), 디스플레이부(112c)및 위치 계산부(112d)가 구비된다. 상기 제2 센서(112a)는 상기 제2 광(104a)의 회절광들 중에서 소정 차수의 회절광인 제2 회절광(104b)을 선택하여 센싱한다. 상기 광전 변환 소자(112b)는 상기 제2 센서(112a)로부터 센싱된 제2 회절광을 광전 변환시킨다. 그리고, 상기 디스플레이부(112c)는 상기 광전 변환된 상기 광의 세기를 DC신호 파형으로 디스플레이한다. 상기 계산부(112d)는 상기 DC신호 파형으로부터 상기 정렬 마크의 제2 위치 좌표를 산출한다.
상기 제2 센싱부(112)에 포함되는 광전 변환 소자(112b), 디스플레이부(112c) 및 위치 계산부(112d)는 따로 구비하지 않고, 상기 제1 센싱부(110)에 포함되는 광전 변환 소자(110b), 디스플레이부(110c) 및 위치 계산부(110d)와 공유하여 사용할 수도 있다.
상기 센싱부들(110, 112)에서 계산된 제1 및 제2 위치 좌표를 전송받고, 상기 제 2 위치 좌표의 차이를 이용하여 상기 반도체 기판 상의 표면 단차에 의해 발생하는 오차가 보정되는 보정값을 계산하는 위치 보상부(114)를 구비한다.
상기 위치 보상부(114)는, 반도체 기판(W)이 정확히 정렬되었을 때, 설계상의 정렬 마크의 위치를 메모리하는 메모리부(114a)를 구비한다. 그리고, 상기 제1 광(102a) 및 제2 광(104a)의 회절광들(102b, 104b)에 의해 계산된 상기 제1 위치 좌표 및 제2 위치 좌표들을 각각 입력받고, 상기 메모리부(114a)에 저장되어 있는 정렬 마크의 위치 좌표와 상기 제1 위치 좌표의 차이인 제1 변위차와, 상기 정렬마크의 위치 좌표와 상기 제2 위치 좌표의 차이인 제2 변위차를 각각 계산하는 변위차 계산부(114b)를 구비한다. 상기 계산된 제1 변위차 및 제2 변위차를 입력받고, 상기 제1 변위차 및 제2 변위차에 각각 제1 및 제2 펙터를 곱하고, 상기 값들을 서로 합산 또는 감산하여 보정값을 구하는 보정부(114c)를 구비한다.
상기 보정값에 의해 반도체 기판의 위치를 이동시켜 상기 반도체 기판을 정확한 위치에 정렬한 수 있다. 상기 보정값은 상기 제1 광 및 제2 광에 의해 계산된 위치 좌표들의 차이를 이용하여 상기 정렬 마크를 이루는 패턴들이 단차가 있을 경우에 발생하는 오차를 최소화하도록 계산된 값이다. 때문에, 상기 반도체 기판 정렬 장치를 사용하면, 상기 정렬 마크를 이루는 패턴들이 단차가 있을 경우에도 반도체 기판을 정확히 정렬시킬 수 있다.
실시예 2
도 4는 본 발명의 제2 실시예에 따른 반도체 기판 정렬 장치의 간략한 단면도이다.
이하에서 설명하는 반도체 기판 정렬 장치는 상기 제 1 실시예에 따른 장치와 제1 광 및 제 2광을 제공하는 장치만이 달라질 뿐 매우 유사한 구성을 갖는다.
반도체 기판(W)이 놓여지는 스테이지(200)가 구비된다. 상기 스테이지(200)는 구동부(200a)에 의해 X, Y, Z 방향으로 구동한다. 또한, 상기 스테이지(200)는 상기 구동부(200a)에 의해 상기 스테이지(200)의 중심부를 축으로 수평 회전 구동한다.
상기 반도체 기판(W)의 상부면에 대해 제1 입사각을 갖는 제1 광(203a) 및 상기 제1 입사각과는 다른 제2 입사각을 갖는 제2 광(203b)을 조사하는 광원부(202)를 구비한다.
상기 광원부(202)는 하나의 광원(202a)을 구비한다. 그리고, 상기 광원(202a)으로부터 조사되는 광의 경로 상에 위치하여 상기 광이 제1 광(203a) 및 제2 광(203b)으로 분리되는 광 분리기(202b)를 구비한다. 상기 광원(202a) 및 상기 광분리기(202b)는 상기 제1 광(203a) 및 상기 제 2광(203b)이 상기 반도체 기판 상의 정렬 마크를 스캔할 수 있도록 이송부(도시 안함)와 연결된다. 이 때, 상기 광원 (202a)및 광 분리기(202b)는 상기 제1 입사각이 90°가 되도록 위치하는 것이 바람직하다.
상기 광원(202a)은 헬륨 네온(He-Ne), 아르곤(Ar), KrF, ArF, F2, X-ray를 사용할 수 있다. 상기 반도체 기판(W) 상에 입사한 제1 광(203a) 및 제2 광(203b)은 상기 반도체 기판(W) 상에 형성되어 있는 정렬 마크에서 회절되어, 상기 제1 광 및 제2 광과 소정의 각을 이루는 0차 내지 n차 회절광으로 각각 산란된다.
상기 제1 광(203a)이 상기 반도체 기판(W)에서 회절되는 회절광(205a)을 센싱하여, 상기 제1 광(203a)이 회절되는 반도체 기판(W)상의 제1 위치 좌표를 파악하는 제1 센싱부(210)가 구비된다.
상기 제2 광(203b)이 상기 반도체 기판(W)에서 회절되는 회절광(205b)을 센싱하여, 상기 제2 광(203b)이 회절되는 반도체 기판(W)상의 제2 위치를 파악하는제2 센싱부(212)가 구비된다.
상기 센싱부들(210, 212)에서 계산된 제1 및 제2 위치 좌표를 전송받고, 상기 제 2 위치 좌표의 차이를 이용하여 상기 반도체 기판 상의 표면 단차에 의해 발생하는 오차가 보정되는 보정값을 계산하는 위치 보상부(214)를 구비한다.
상기 제1, 제2 센싱부(210,212) 및 위치 보상부(214)는 상기 제1 실시예의 구성과 동일하므로 설명을 생략한다.
따라서, 상기 보정값에 의해 반도체 기판의 위치를 이동시켜 상기 반도체 기판을 정확한 위치에 정렬한 수 있다. 상기 반도체 기판 정렬 장치를 사용하면, 상기 정렬 마크를 이루는 패턴들이 단차가 있을 경우에도 반도체 기판을 정확히 정렬시킬 수 있다.
이하에서는, 상기 설명한 정렬 장치를 사용하여 반도체 기판을 정렬하는 방법을 설명한다.
도 5는 본 발명의 일 실시예에 따른 반도체 기판 정렬 방법의 플로 챠트이다.
정렬 마크가 형성되어 있는 반도체 기판을 스테이지 상부에 로딩한다.(S10) 상기 반도체 기판의 표면에는 포토레지스트막이 코팅되어 있다. 그리고, 상기 포토레지스트막의 하부에는 이 전의 노광 및 식각 공정에 의해 정렬 마크들이 형성되어 있다. 상기 정렬 마크는 상기 반도체 기판에 형성되는 칩과 칩 사이의 스크라이브 라인 상의 소정의 위치에 형성된다. 상기 정렬 마크는 소정 높이의 패턴들이 균일한 간격으로 형성되어 있으며, 상기 패턴들이 입사되는 광을 회절하는 회절 격자로서의 역할을 한다.
이어서, 제 1광은 상기 정렬 마크 상에 수직하게 조사한다.(S12) 상기 제1 광은 상기 반도체 기판 상에 형성되어 있는 정렬 마크 상을 연속적으로 스캔한다.
상기 정렬 마크 상으로 조사된 제1 광은 상기 정렬 마크에서 회절되어, 상기 제1 광과 소정각을 이루는 0차 내지 n차 회절광으로 산란된다. 이 때, 상기 정렬 마크에 포함되는 각 패턴들 간의 간격을 d, 회절각을 θ, 제1 광의 파장을 λ라고 하였을 때,
dsinθ = nλ (n=0, ±1, ±2, ±3 ....)
을 만족하는 각 θ로 회절광이 검출된다.
상기 제1 광이 상기 반도체 기판에서 회절되는 회절광을 선택적으로 센싱하고, 광전 변환시킨다. 그리고, 상기 광의 세기를 DC신호 파형으로 디스플레이한다. 상기 DC신호 파형에 일반적인 정렬 처리 알로리즘을 수행하여 상기 정렬 마크의 제1 위치 좌표를 산출한다.(S14)
상기 제2 광은 상기 정렬 마크 상에 0 초과 90°미만에서 선택된 어느 하나의 입사각으로 조사한다.(S16) 상기 제2 광은 상기 제1 광에 의해 산출된 제1 위치 좌표의 오차를 보상하기 위해 제공되는 광이다. 상기 제2 광은 상기 제1 광을 기판 상에 조사할 때 동시에 조사할 수 있다. 이 때, 사용자는 상기 제2 광의 파장 및 상기 정렬 마크 상으로 입사하는 입사각의 각은 반드시 알고 있어야 한다. 상기 제2 광은 상기 반도체 기판 상에 형성되어 있는 정렬 마크 상을 연속적으로 스캔한다. 이 때, 상기 제2 광은 상기 제1 광이 스캔하는 방향과 동일한 방향으로 스캔한다.
상기 제2 광이 상기 반도체 기판에서 회절되는 회절광을 센싱하고, 광전 변환시킨다. 그리고, 상기 광의 세기를 DC신호 파형으로 디스플레이한다. 상기 DC신호 파형에 일반적인 정렬 처리 알로리즘을 수행하여 상기 정렬 마크의 제2 위치 좌표를 산출한다.(S18)
이상적으로는, 동일한 정렬 마크 상에서 상기 방법에 의해 제1 위치 좌표 및 제2 위치 좌표를 각각 산출하면 상기 좌표값은 동일하여야 한다. 그런데, 상기 웨이퍼 상에 형성되어 있는 정렬 마크의 패턴들이 원하는 두께 이하로 형성되거나, 국부적으로 상기 정렬 마크 패턴들 간에 단차가 발생한다면, 상기 제1 위치 좌표 및 제2 위치 좌표는 동일하지 않고 또한 정확한 값으로 산출되지 않는다.
구체적으로, 반도체 기판 상에 형성되는 정렬 마크가 동일한 좌표 상에 위치하고, 각 정렬 마크의 패턴들이 높이의 차이가 있을 경우를 도 6을 참조하여 살펴보자.
상기 제1 광(250)을 제1 높이를 갖는 정렬 마크(254a)에 수직하게 조사하면, 상기 제1 광(250)에 의한 회절광이 센싱되는 위치는 A지점이 된다. 그리고, 상기 제1 광(250)을 상기 제1 높이에 비해 낮은 제2 높이를 갖는 정렬 마크(254b)에 수직하게 조사하면, 상기 제1 광(250)에 의한 회절광이 센싱되는 위치는 상기 A지점에서 양의 방향으로 △Y1 만큼 이격된 B지점이 된다.
즉, 상기 정렬 마크가 이전 공정에 의해 손상되거나 또는 연마되어 상기 정렬 마크의 높이가 낮아져 제2 높이를 가질 경우에는 회절광이 센싱되는 위치가 양의 방향으로 △Y1 만큼 이동한다. 때문에, 상기 센싱된 회절광을 광전 변환시켜 광의 세기를 DC신호 파형으로 전환하여 산출되는 제1 위치 좌표는 원래의 정렬 마크 위치에 비해 양의 방향으로 이동되어 있다.
반면에, 상기 제2 광(260)을 제1 높이를 갖는 정렬 마크(254a)에 소정의 입사각을 가지면서 사입사시키면, 상기 제2 광(250)에 의한 회절광(252a)이 센싱되는 위치는 C지점이 된다. 그리고, 상기 제2 광(250)을 상기 제1 높이에 비해 낮은 제2 높이를 갖는 정렬 마크(254b)에 상기와 동일한 입사각을 가지면서 사입사시키면, 상기 제2 광(260)에 의한 회절광(252b)이 센싱되는 위치는 상기 C지점에서 음의 방향으로 △Y2 만큼 이격된 D지점이 된다.
즉, 상기 정렬 마크가 이전 공정에 의해 손상되거나 또는 연마되어 상기 정렬 마크의 높이가 낮아져 제2 높이를 가질 경우에는 회절광이 센싱되는 위치가 음의 방향으로 △Y2 만큼 이동한다. 때문에, 상기 센싱된 회절광을 광전 변환시켜 광의 세기를 DC신호 파형으로 전환하여 산출되는 제2 위치 좌표는 원래의 위치에 비해 음의 방향으로 이동되어 있다.
상기 제1 위치 좌표와 제2 위치 좌표간의 차이를 이용하여 정렬 마크 패턴의 단차에 따른 오차가 보정되면서, 정확한 위치로 기판을 정렬할 수 있는 보정값을 계산한다.(S20)
간단히 설명하면, 상기에서 예를 들어 설명한 것과 같이 정렬 마크의 높이가 낮아지면 상기 제1 위치 좌표 및 제2 위치 좌표는 각각 오차가 발생하고, 상기 제1 위치 좌표 및 제2 위치 좌표가 동일한 값을 갖지 못한다. 그런데, 상기 제1 광의회절광이 센싱되는 위치는 상기 설계된 정렬 마크로부터 회절광이 센싱되는 위치로부터 제1 방향으로 쉬프트된다. 반면에, 상기 제2 광의 회절광이 센싱되는 위치는 상기 설계된 정렬 마크로부터 회절광이 센싱되는 위치로부터 상기 제1 방향과 구분되는 제2 방향으로 쉬프트된다. 즉, 상기 정렬 마크의 설계된 높이와 다를 경우, 상기 제1 광 및 제2 광의 회절광이 센싱되는 위치의 변위는 원래 설계된 정렬 마크로부터 회절광이 센싱되는 위치 서로 반대 방향으로 각각 이동한다. 이를 이용하여 오차를 보상하는 것이다.
이하에서, 오차 보상의 방법에 대해 좀 더 상세히 설명한다.
설계상의 정렬 마크의 설계상의 상기 제1 광에 의해 수득되는 제1 위치 좌표값의 차이로서 제1 변위차를 지정한다. 이어서, 설계상의 정렬 마크의 좌표와 상기 제2 광에 의해 수득되는 제2 위치 좌표값의 차이로서 제2 변위차를 지정한다. 그리고, 상기 제1 변위차 및 제2 변위차에 각각 제1 및 제2 펙터를 취하고 이를 합산하여 보정값을 구한다.
여기에서, 상기 제1 펙터 및 제2 펙터를 구하는 방법을 설명한다.
우선, 상기 정렬 마크의 높이에 따라 상기 제1 광에 의해 수득되는 제1 위치 좌표값들을 각각 계산한다. 이 때, 상기 정렬 마크의 높이가 낮아져 있다면, 상기 계산된 제1 위치 좌표는 원래 설계된 정렬 마크 위치로부터 제1 방향으로 쉬프트된 좌표값이 된다. 상기 정렬 마크에 포함되는 패턴들의 높이 감소에 따라 상기 제1 위치 좌표가 제1 방향으로 이동하는 정도를 수치화한다.
이어서, 상기 정렬 마크의 높이에 따라 상기 제2 광에 의해 수득되는 제2 위치 좌표들을 각각 계산한다. 이 때, 상기 제2 광이 상기 정렬 마크로 사입사되는 각에 따라 상기 제2 위치 좌표값들이 달라지므로, 상기 제2 광의 입사각은 0°초과 90°미만의 어느 하나의 각으로 지정되어 있어야 한다.
이 때, 상기 정렬 마크의 높이가 낮아져 있다면, 상기 계산된 제2 위치 좌표는 원래의 정렬 마크 위치로부터 상기 제1 방향과 구분되는 방향인 제2 방향으로 쉬프트된 좌표값이 된다. 이 때, 상기 정렬 마크에 포함되는 패턴들의 높이 감소에 따라 상기 제2 위치 좌표가 제2 방향으로 이동하는 정도를 수치화한다.
이어서, 상기 정렬 마크에 포함되는 패턴들의 높이가 동일할 경우, 상기 제1 방향으로 쉬프트되는 변위값(△A) 및 제2 방향으로 쉬프트되는 변위값(△B)에 각각 작용하여 이들의 합산값이 0이 되도록 하는 작용값들을 계산한다.(도 7 참조) 이 때, 상기 작용값들 중에서, 상기 제1 방향으로 쉬프트되는 변위값에 곱해지는 값이 제1 펙터가 되고, 상기 제2 방향으로 쉬프트되는 변위값에 곱해지는 값이 제2 펙터가 되는 것이다. 상기 정렬 마크에 포함되는 패턴의 위치 변화는 없고, 다만 상기 패턴들의 단차만이 달라질 경우, 상기 제1 펙터 및 제2 펙터가 취해진 변위값들을 합산하면 0이 된다.
때문에, 상기 정렬 패턴의 단차에 의해 위치 좌표에 오차가 발생하더라도, 정확한 보정값을 구할 수 있다. 상기 정렬 마크의 높이가 동일한 높이 만큼 낮아지더라도, 상기 제1 위치 좌표가 이동하는 정도와 제2 위치 좌표가 쉬프트되는 정도가 다르므로 상기 제1 펙터 및 제2 펙터는 서로 다른 값을 갖게 된다.
이어서, 상기 제1 변위차 및 제2 변위차에 각각 제1 및 제2 펙터를 취하고이를 합산하여 구해지는 보정값에 의해 반도체 기판을 정렬한다. (S22)
상기 방법에 의해 보정값을 구함으로서, 상기 정렬 마크에 포함되는 패턴의 단차에 따른 오차를 최소화하면서 반도체 기판을 정렬할 수 있다.
상기 방법에 의하면, 정렬 마크가 형성되어 있는 영역별로 상기 정렬 마크에 포함된 패턴들의 단차가 발생하더라도, 오차가 보상되는 보정값을 구해내어 상기 반도체 기판을 정확히 정렬시킬 수 있다.
상술한 바와 같이 본 발명에 의하면, 반도체 기판의 영역별로 상기 정렬 마크에 포함된 패턴들의 단차가 발생하거나 또는 상기 정렬 마크의 손상에 의해 패턴들의 높이가 불규칙하더라도 상기 정렬 마크의 정확한 위치 좌표를 수득할 수 있다. 이로 인해, 상기 위치 좌표가 정확히 측정되지 않아서 발생되는 반도체 기판의 정렬 오류를 방지할 수 있어서, 상기 반도체 기판을 항상 정확한 위치에 정렬시킬 수 있다. 그러므로, 반도체 기판 정렬이 특히 중요하게 다루어지는 포토 리소그라피 공정 시에 공정 불량을 감소시킬 수 있다. 이러한 공정 불량의 감소로 인해 반도체 장치의 수율 향상 및 신뢰성 향상을 이룰 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (18)

  1. i)정렬 마크가 형성되어 있는 반도체 기판을 제공하는 단계;
    ii)상기 정렬 마크와 수직하게 상기 정렬 마크 상으로 제1 광을 조사하는 단계;
    iii)상기 조사된 제1 광이 상기 정렬 마크에서 회절된 제1 회절광을 센싱하여 상기 정렬 마크의 제1 위치 좌표를 파악하는 단계;
    iv)상기 정렬 마크 상으로 상기 제1 위치 좌표의 오차를 보정하기 위하여 보상광을 조사하는 단계;
    v)상기 조사된 보상광이 상기 정렬 마크에서 회절된 제2 회절광을 센싱하여 상기 정렬 마크의 제2 위치 좌표를 파악하는 단계;
    vi)상기 제2 위치 좌표와 제1 위치 좌표의 차이를 이용하여 기판을 정렬하기 위한 보정값을 계산하는 단계;
    vii)상기 보정값에 의해 반도체 기판의 정렬하는 단계를 수행하는 것을 특징으로 하는 반도체 기판의 정렬 방법.
  2. 제1항에 있어서, 상기 보상광은 상기 반도체 기판 상에 입사하는 각이 0 °초과 90°미만인 각에서 선택된 어느 하나의 각인 것을 특징으로 하는 반도체 기판의 정렬 방법.
  3. 제1항에 있어서, 상기 i)단계를 수행한 이 후에, 상기 ii) 및 iv) 단계를 동시에 수행하는 것을 특징으로 하는 반도체 기판의 정렬 방법.
  4. 제1항에 있어서, 상기 vi) 단계는,
    설계상의 정렬 마크의 좌표와 상기 제1 광에 의해 수득되는 제1 위치 좌표값의 차이로서 제1 변위차를 지정하는 단계;
    설계상의 정렬 마크의 좌표와 상기 제2 광에 의해 수득되는 제2 위치 좌표값의 차이로서 제2 변위차를 지정하는 단계;
    상기 제1 변위차 및 제2 변위차에 각각 제1 및 제2 펙터를 취하고 이를 합산하는 단계를 수행하여 이루어지는 것을 특징으로 하는 반도체 기판의 정렬 방법.
  5. 제4항에 있어서, 상기 제1 펙터와 제2 펙터는,
    정렬 마크에 포함되는 패턴의 높이에 따라, 상기 제1 광에 의해 수득되는 제1 위치 좌표값들을 각각 계산하는 단계;
    상기 계산된 상기 제1 위치 좌표값들이 설계된 정렬 마크의 위치 좌표로부터 제1 방향으로 쉬프트되는 정도를 수치화하는 단계;
    정렬 마크에 포함되는 패턴의 높이에 따라, 상기 제2 광에 의해 수득되는 제2 위치 좌표값들을 각각 계산하는 단계;
    상기 계산된 상기 제2 위치 좌표값들이 설계된 정렬 마크의 위치 좌표로부터 제2 방향으로 쉬프트되는 정도를 수치화하는 단계;
    상기 정렬 마크에 포함되는 패턴의 높이가 동일할 경우, 상기 제1 방향으로 쉬프트되는 변위값 및 상기 제2 방향으로 쉬프트되는 변위값에 각각 작용하여 이들의 합산값이 0이 되도록 하는 작용값들을 계산하는 단계를 수행하여 결정하는 것을 특징으로 하는 반도체 기판의 정렬 방법.
  6. 제1항에 있어서, 상기 제1 광은 상기 정렬 마크의 형성 방향을 따라 이동하면서 조사하는 것을 특징으로 하는 반도체 기판의 정렬 방법.
  7. 제6항에 있어서, 상기 보상광은 상기 제1 광의 이동 방향과 동일한 방향으로 이동하면서, 상기 제1 광이 조사되는 정렬 마크를 연속적으로 조사하는 것을 특징으로 하는 반도체 기판의 정렬 방법.
  8. 반도체 기판이 놓여지는 스테이지;
    상기 반도체 기판의 상부면에 상기 반도체 기판 표면과 수직하게 제1 광을 조사하고, 상기 제1 광과는 다른 입사각을 가지면서 제2 광을 조사하는 광원부;
    상기 제1 광이 상기 반도체 기판에서 회절되는 제1 회절광을 센싱하여, 상기 제1 광이 회절되는 반도체 기판 상의 제1 위치 좌표를 파악하는 제1 센싱부;
    상기 제2 광이 상기 반도체 기판에서 회절되는 제2 회절광을 센싱하여, 상기 제2 광이 회절되는 반도체 기판 상의 제2 위치 좌표를 파악하는 제2 센싱부; 및
    상기 제1 및 제2 위치 좌표를 전송받고, 상기 제1 및 제2 위치 좌표의 차이를 이용하여 상기 반도체 기판 상의 표면 단차에 의해 발생하는 오차가 보정되는 보정값을 계산하는 위치 보상부를 구비하는 것을 특징으로 하는 반도체 기판의 정렬 장치.
  9. 삭제
  10. 삭제
  11. 제8항에 있어서, 상기 광원부는,
    하나의 광원;
    상기 광원으로부터 제공되는 광을 상기 반도체 기판에 대해 2개의 방향을 갖는 제1 광 및 제2 광으로 분리하는 광 분리기로 구성되는 것을 특징으로 하는 반도체 기판의 정렬 장치.
  12. 제11항에 있어서, 상기 광원 및 광 분리기는 상기 반도체 기판과 평행하게 이동 가능하도록 이송부와 연결되는 것을 특징으로 하는 반도체 기판의 정렬 장치.
  13. 제8항에 있어서, 상기 광원부는,
    제1 광을 제공하는 제1 광원; 및
    제2 광을 제공하는 제2 광원으로 구성되는 것을 특징으로 하는 반도체 기판의 정렬 장치.
  14. 제13항에 있어서, 상기 제1 광원 및 제2 광원은 상기 반도체 기판과 평행하게 이동하도록 이송부와 연결되는 것을 특징으로 하는 반도체 기판의 정렬 장치.
  15. 제8항에 있어서, 상기 위치 보상부는,
    설계상의 정렬 마크의 좌표들을 메모리하는 메모리부;
    상기 반도체 기판 상에 상기 제1 광 및 제2 광의 회절광의 위치들을 센싱하여 계산된 각 위치 좌표들을 입력받고, 상기 설계상의 정렬 마크의 좌표와 상기 제1 위치 좌표를 차이인 제1 변위차 및 상기 설계상의 정렬 마크의 좌표와 상기 제2 위치 좌표를 차이인 제2 변위차 각각 계산하는 변위차 계산부;
    상기 제1 변위차 및 제2 변위차에 각각 제1 및 제2 펙터를 취하고, 상기 값들을 서로 합산하여 보정값을 구하는 보정부를 구비하는 것을 특징으로 하는 반도체 기판의 정렬 장치.
  16. 제8항에 있어서, 상기 광원부에서 사용되는 광은 핼륨 네온(HeNe),아르곤(Ar), KrF, ArF, F2, 엑스레이 레이저로 이루어진 군에서 선택되는 적어도 어느 하나인 것을 특징으로 하는 반도체 기판의 정렬 장치.
  17. 제8항에 있어서, 상기 제1 센싱부는,
    상기 제1 광의 회절광들 중에서 소정 차수의 회절광인 제1 회절광을 센싱하는 제1 센서;
    상기 제1 센서로부터 센싱된 제1 회절광을 광전 변환하는 광전 변환 소자;
    상기 광전 변환된 광의 세기를 DC신호 파형으로 디스플레이하는 디스플레이부; 및
    상기 DC신호 파형으로부터 상기 정렬 마크의 제1 위치 좌표를 산출하는 위치 계산부를 구비하는 것을 특징으로 하는 반도체 기판의 정렬 장치.
  18. 제8항에 있어서, 상기 제2 센싱부는,
    상기 제2 광의 회절광들 중에서 소정 차수의 회절광인 제2 회절광을 센싱하는 제2 센서;
    상기 제2 센서로부터 센싱된 제2 회절광을 광전 변환하는 광전 변환 소자;
    상기 광전 변환된 광의 세기를 DC신호 파형으로 디스플레이하는 디스플레이부; 및
    상기 DC신호 파형으로부터 상기 정렬 마크의 제2 위치 좌표를 산출하는 위치 계산부를 구비하는 것을 특징으로 하는 반도체 기판의 정렬 장치.
KR10-2002-0036013A 2002-06-26 2002-06-26 반도체 기판의 정렬 방법 및 정렬 장치 KR100464854B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0036013A KR100464854B1 (ko) 2002-06-26 2002-06-26 반도체 기판의 정렬 방법 및 정렬 장치
US10/606,050 US7068371B2 (en) 2002-06-26 2003-06-25 Methods and apparatus for aligning a wafer in which multiple light beams are used to scan alignment marks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0036013A KR100464854B1 (ko) 2002-06-26 2002-06-26 반도체 기판의 정렬 방법 및 정렬 장치

Publications (2)

Publication Number Publication Date
KR20040000971A KR20040000971A (ko) 2004-01-07
KR100464854B1 true KR100464854B1 (ko) 2005-01-06

Family

ID=29774944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0036013A KR100464854B1 (ko) 2002-06-26 2002-06-26 반도체 기판의 정렬 방법 및 정렬 장치

Country Status (2)

Country Link
US (1) US7068371B2 (ko)
KR (1) KR100464854B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7065737B2 (en) * 2004-03-01 2006-06-20 Advanced Micro Devices, Inc Multi-layer overlay measurement and correction technique for IC manufacturing
US7308368B2 (en) * 2004-09-15 2007-12-11 Asml Netherlands B.V. Method and apparatus for vibration detection, method and apparatus for vibration analysis, lithographic apparatus, device manufacturing method, and computer program
US7656529B1 (en) * 2006-05-30 2010-02-02 Mehrdad Nikoonahad Overlay error measurement using fourier optics
EP2275871B1 (en) * 2009-07-16 2018-06-27 ASML Netherlands B.V. Position Calibration of Alignment Heads in a Multi-Head Alignment System
NL2005389A (en) * 2009-10-21 2011-04-26 Asml Netherlands Bv Lithographic apparatus, device manufacturing method, and method of applying a pattern to a substrate.
JP6228420B2 (ja) 2013-10-08 2017-11-08 キヤノン株式会社 検出装置、リソグラフィ装置、および物品の製造方法
JP6685821B2 (ja) * 2016-04-25 2020-04-22 キヤノン株式会社 計測装置、インプリント装置、物品の製造方法、光量決定方法、及び、光量調整方法
KR101817209B1 (ko) * 2016-06-24 2018-02-22 세메스 주식회사 기판 처리 장치 및 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6258628A (ja) * 1985-09-09 1987-03-14 Nippon Telegr & Teleph Corp <Ntt> 位置合わせ方法および位置合わせ装置
JPH04237114A (ja) * 1991-01-21 1992-08-25 Soltec:Kk アライメント光透過率制御方法及びその装置
KR960026075A (ko) * 1994-12-09 1996-07-20 양승택 웨이퍼 스텝퍼에서 정렬광의 경사조명에 의한 웨이퍼 정렬방법과 그 장치
KR980010641A (ko) * 1996-07-10 1998-04-30 문정환 반도체 노광장비의 얼라인 키 인식방법
KR19990024983A (ko) * 1997-09-09 1999-04-06 이해규 노광기의 기판 위치 정렬장치
US5906901A (en) * 1995-01-11 1999-05-25 Nikon Corporation Alignment method and exposure apparatus for use in such alignment method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2598797B1 (fr) * 1986-05-07 1990-05-11 Nippon Telegraph & Telephone Procede de mesure et/ou d'ajustement du deplacement d'un objet et appareil pour la mise en oeuvre de ce procede
JPH0540013A (ja) * 1991-08-05 1993-02-19 Canon Inc ずれ測定方法及びこの方法を用いた露光装置
JP3187093B2 (ja) * 1991-09-27 2001-07-11 キヤノン株式会社 位置ずれ測定装置
CA2078732A1 (en) * 1991-09-27 1993-03-28 Koichi Sentoku Displacement measuring device and displacement measuring method
JPH07260424A (ja) * 1994-03-23 1995-10-13 Nikon Corp プロキシミテイ露光装置のアライメント方法
JPH1022213A (ja) * 1996-06-28 1998-01-23 Canon Inc 位置検出装置及びそれを用いたデバイスの製造方法
JP3892656B2 (ja) * 2000-09-13 2007-03-14 株式会社ルネサステクノロジ 合わせ誤差測定装置及びそれを用いた半導体デバイスの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6258628A (ja) * 1985-09-09 1987-03-14 Nippon Telegr & Teleph Corp <Ntt> 位置合わせ方法および位置合わせ装置
JPH04237114A (ja) * 1991-01-21 1992-08-25 Soltec:Kk アライメント光透過率制御方法及びその装置
KR960026075A (ko) * 1994-12-09 1996-07-20 양승택 웨이퍼 스텝퍼에서 정렬광의 경사조명에 의한 웨이퍼 정렬방법과 그 장치
KR0160544B1 (ko) * 1994-12-09 1999-02-01 양승택 웨이퍼 스텝퍼에서 정렬광의 경사조명에 의한 웨이퍼 정렬방법과 그 장치
US5906901A (en) * 1995-01-11 1999-05-25 Nikon Corporation Alignment method and exposure apparatus for use in such alignment method
KR980010641A (ko) * 1996-07-10 1998-04-30 문정환 반도체 노광장비의 얼라인 키 인식방법
KR19990024983A (ko) * 1997-09-09 1999-04-06 이해규 노광기의 기판 위치 정렬장치

Also Published As

Publication number Publication date
US7068371B2 (en) 2006-06-27
US20040002172A1 (en) 2004-01-01
KR20040000971A (ko) 2004-01-07

Similar Documents

Publication Publication Date Title
US6278957B1 (en) Alignment method and apparatus therefor
US6876946B2 (en) Alignment method and apparatus therefor
US5124927A (en) Latent-image control of lithography tools
KR0170909B1 (ko) 반도체 소자의 오버레이 검사방법
US9977344B2 (en) Metrology target, method and apparatus, computer program and lithographic system
KR101087515B1 (ko) 얼라인먼트 조건 결정 방법 및 장치, 그리고 노광 방법 및장치
US8908148B2 (en) Calibration method and inspection apparatus
US6416912B1 (en) Method of manufacturing microdevice utilizing combined alignment mark
US7855035B2 (en) Exposure mask, manufacturing method of electronic device, and checking method of exposure mask
KR102128523B1 (ko) 위치 측정 방법, 리소그래피 장치, 리소 셀 및 디바이스 제조 방법
JP2009188404A (ja) アラインメントマーク及びこのようなアラインメントマークを備える基板の位置合わせ方法
TWI750640B (zh) 判定與標記佈局相關聯的對準模型之方法、電腦程式產品、量測系統及微影裝置
JP4235459B2 (ja) アライメント方法及び装置並びに露光装置
KR100464854B1 (ko) 반도체 기판의 정렬 방법 및 정렬 장치
KR20150100780A (ko) 평가 방법 및 장치, 가공 방법, 및 노광 시스템
US5668042A (en) Method for aligning micro patterns of a semiconductor device
KR100271048B1 (ko) 얼라인먼트 방법
US9766559B2 (en) Edge-dominant alignment method in exposure scanner system
KR101250125B1 (ko) 포토마스크 블랭크 또는 그의 제조 중간체의 검사 방법, 고에너지선의 조사 에너지량의 결정 방법 및 포토마스크 블랭크의 제조 방법
KR20070014585A (ko) 기판 얼라인 장치
WO2022258371A1 (en) Intensity imbalance calibration on an overfilled bidirectional mark
TW202318098A (zh) 監測微影程序之方法及其相關設備
JPH07226359A (ja) 位置合わせ方法
JPH07226360A (ja) 位置合わせ方法
JPH08115873A (ja) 位置合わせ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091214

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee