JP3892656B2 - 合わせ誤差測定装置及びそれを用いた半導体デバイスの製造方法 - Google Patents
合わせ誤差測定装置及びそれを用いた半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP3892656B2 JP3892656B2 JP2000283776A JP2000283776A JP3892656B2 JP 3892656 B2 JP3892656 B2 JP 3892656B2 JP 2000283776 A JP2000283776 A JP 2000283776A JP 2000283776 A JP2000283776 A JP 2000283776A JP 3892656 B2 JP3892656 B2 JP 3892656B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- circuit pattern
- layer
- circuit
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000003384 imaging method Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 16
- 238000012545 processing Methods 0.000 claims description 11
- 238000005286 illumination Methods 0.000 claims description 10
- 238000012937 correction Methods 0.000 claims description 7
- 238000001228 spectrum Methods 0.000 claims description 6
- 238000006073 displacement reaction Methods 0.000 claims description 5
- 230000010287 polarization Effects 0.000 claims description 4
- 230000001131 transforming effect Effects 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims 5
- 230000002194 synthesizing effect Effects 0.000 claims 1
- 230000003287 optical effect Effects 0.000 description 15
- 230000010363 phase shift Effects 0.000 description 10
- 239000011295 pitch Substances 0.000 description 10
- 238000001514 detection method Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000013041 optical simulation Methods 0.000 description 1
- 239000003504 photosensitizing agent Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体デバイスの製造方法に関し、特に露光工程における合わせずれを高精度に検出し、補正する方法および装置ならびに補正した結果に基づいて半導体デバイスを製造する方法に関する。
【０００２】
【従来の技術】
半導体デバイスの製造は、ウエハ上に成膜し、この上に感光剤であるレジストを塗布、レチクル上の回路パターンをレジストに露光、現像した後、膜をエッチングすることによってウエハ上に回路パターンを生成するといった工程を各層で繰り返すことによって行われている。この時、下地層パターンに対し、露光時の回路パターンの位置ずれがあると回路は断線またはショートし、半導体デバイスの不良となる。このため、露光、現像後にレジストで形成された合わせマークと下地層の合わせマークの相対的位置ずれを光学的顕微鏡で自動測定することにより測定し、ずれ量を次回露光時、露光装置にフィードバックして補正する方法がとられている。通常この合わせマークは露光エリア端の回路パターンの無い領域に設けられている。また、合わせマークは光学的検出法で解像可能なように、回路線幅と比べて大きい、２〜４μｍの線幅で構成されている。
【０００３】
【発明が解決しようとする課題】
ところが、今後開発される0.1μｍ線幅のDRAMの場合、合わせずれ許容誤差は30nm程度となるため、従来は考慮不要だった次のような問題点があることが本発明者により見いだされた。
【０００４】
第１の問題は、レチクルの描画誤差の問題である。レチクル上のパターンは電子線描画装置で描画されるが、その描画位置誤差はレチクル上で50nm程度、１／５縮小露光の場合、ウエハ上で10nm程度となり、許容誤差30nmに対し無視できない大きさとなる。
【０００５】
従って、露光エリア端の合わせマークでのずれ量は、露光エリア内の回路部での合わせずれ量とは必ずしも一致しない。
【０００６】
第２の問題は、露光装置投影レンズの歪みの問題である。投影レンズによりウエハ上に転写されるレチクル像の歪み量も10nm程度あるため、これも合わせマークと回路部で合わせずれ量が一致しない原因となる。
【０００７】
これらの問題を解消するためには、合わせずれを露光エリア端の合わせマークではなく、回路パターンそのもので計測する必要がある。この時、従来の光学的顕微鏡では0.1μｍ幅の回路パターンを解像することが困難なため、エッチング後にSEM(Scanning Electron Microscope)を用いて回路部の合わせずれを測定する方法が、例えば'SPIE、 Vol.3677、 pp239-247、 1999'により開示されている。これは配線層間の接続穴の輪郭と穴底の下地層配線パターンのエッジとの距離を計測することによって行われる。
【０００８】
しかし、SEMは観察対象物表面で発生する２次電子の多少で像検出を行うため、表面形状の検出しかできない。すなわち、接続穴径より下地層配線パターンが大きい場合は穴底からは配線パターンのエッジが検出できないので、SEMにより合わせずれ測定は不可能となる。
【０００９】
本発明の目的は、半導体露光工程での合わせずれを、回路部において、表面に下地層パターンが露出しないような工程でも計測を可能にする方法を与えることである。本発明の新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を説明すれば、以下のとおりである。
【００１１】
半導体デバイスの製造方法であって、
（１）基板上に第１のパターンを形成するステップと
（２）前記第１のパターン上に第２のパターンを形成するステップと
（３）前記第１のパターンと前記第２のパターンを第１の波長の照明光で第１の像を検出するステップと、
（４）前記第１のパターンと前記第２のパターンを前記第１の波長とは異なる第２の波長の照明光で第２の像を検出するステップと、
（５）前記第１の像と前記第２の像の相対位置ずれを算出するステップと、
（６）前記第１の像と前記第２の像の相対位置ずれと前記第１のパターンに対する前記第２のパターンの位置ずれの対応関係を予め求めておくステップと、
（７）前記対応関係に、前記第１の像と前記第２の像の相対位置ずれを入力し、（８）前記第１のパターンに対する前記第２のパターンの位置ずれ量を算出するステップと、
（９）前記位置ずれ量を次回に前記第２のパターンを形成する露光装置に補正値としてフィードバックするステップ
フィードバックされた補正値を用いて露光装置で第２のパターンを露光して第１のパターンに対する位置ずれが補正された第２のパターンを形成するステップと、
を有することを特徴とする。
【００１２】
これにより、第１のパターンに対する光学的解像限界以下の微細な第２のパターンの位置ずれを測定することが可能となるため、レンズ歪みやレチクル描画誤差の影響を含めた回路部内での合わせずれ量を求めることができ、露光装置に対する高精度な補正が可能となる。
【００１３】
また、前記半導体製造方法は、前記第１の像を検出するステップおよび前記第２の像を検出するステップで検出される光は、前記第１のパターンまたは第２のパターンの長手方向に平行な偏光であることを特徴とする。
【００１４】
これにより、前記第１の像および前記第２の像を高いコントラストで検出できるため、高精度な合わせずれ測定が可能となる。
【００１５】
さらに、前記半導体製造方法は、前記第１のパターンと前記第２のパターンが、互いに同一ピッチの複数のパターンであることを特徴とする。
【００１６】
これにより、前記第１のパターンと前記第２のパターンの相対的位置ずれが等しい複数のパターンを像検出することができるため、局所的なパターン変形の影響の小さい高精度な合わせずれ測定が可能となる。
【００１７】
また、前記半導体製造方法は、前記第１の像と前記第２の像の相対位置ずれを算出するステップが、前記複数のパターンの像を前記複数のパターンの並び方向にフーリエ変換して得られる最大スペクトルに対応した周波数における位相を算出し、該位相から相対位置ずれを算出することを特徴とする。
【００１８】
これにより、前記複数のパターンでの前記第１のパターンと前記第２のパターンの平均的な相対位置ずれが高速かつ高精度に算出できる。
【００１９】
【発明の実施の形態】
まず、本発明に関わる半導体製造方法の一実施例について、図１を用いて説明する。
【００２０】
ステップ１において、第１のパターン２１は、図示しない露光装置により、基板上の感光剤を露光後、現像し、エッチングすることにより製作される。
【００２１】
次にステップ２において、第２のパターン２２は、第１のパターン２１上に、酸化膜２２１を成膜後、研磨、さらに酸化膜２２２を成膜後、図示しない露光装置により、基板上の感光剤を露光後、現像し、エッチングすることにより製作される。
【００２２】
次に、ステップ３において、第２のパターン２２の像２２１０を合わせ誤差測定装置１により、撮像する。まず、制御処理部１０が、第１波長の光源１１０をオンにする。第１波長の光源１１を射出した光１０１は、ビームスプリッタ１２を透過、ビームスプリッタ１３で反射し、結像レンズ１４、対物レンズ１５を介して、第２のパターン２２を照明する。第２のパターン２２の反射光１０２は対物レンズ１５、結像レンズ１４およびビームスプリッタ１３を介して撮像デバイス１６の撮像面１６０上に結像される。第１波長による第２のパターンの像２２１０は制御処理部１０により画像処理され、中心位置１１０が算出される。
【００２３】
次に制御処理部１０は、第１波長の光源１１をオフし、第２波長の光源１２０をオンする。上述の第１波長の光源を射出した光１０１と同一の光路を通り、撮像デバイス１６の撮像面に、第２波長の光による第２のパターンが結像される。第２波長による第２のパターンの像２２２０は制御処理部１０により画像処理され、中心位置１２００が算出される。
【００２４】
制御処理部は、第１波長による第２のパターン像の中心位置１１００と第２波長による第２のパターン像の中心位置１２００との差分Δξを算出する。尚、第１のパターンと第２のパターンは互いに等ピッチの複数の線パターンとして検出すると、複数のパターンの位置ずれの平均値として差分Δξが算出でき、平均化効果により精度が向上する。トランジスタは等ピッチで配置されているため、第１のパターンと第２のパターンのピッチは、通常は等しく、等ピッチの複数の線パターンとして検出することは可能である。
【００２５】
さらに、ステップ４において、予め算出しておいた、第１波長と第２波長による第２のパターン像中心位置の差分と第１と第２のパターンの合わせ誤差の関係１３００から、合わせずれ誤差ΔＸを算出する。このΔＸを、次回ステップ２で第２のパターンを露光する時、合わせ補正値として露光装置にフィードバックする。
【００２６】
露光装置は、このフィードバックされた合わせ補正値の情報を用いて、第１のパターンが形成されて表面にレジストが塗布された新たな基板に、第２のパターンを露光する。この第２のパターンが露光された基板を現像し、エッチングすることにより、基板上に第１のパターンに対して位置ずれが補正された第２のパターンを形成することができる。
【００２７】
ここで、第１のパターンと第２のパターンの合わせずれを測定する本方式の測定原理を説明する。まず、第１と第２のパターンは互いに等ピッチの複数の線パターンとする。例えば、図２に示すように、第１のパターンは、シリコン２１０の段差パターンであり、凹部が酸化膜２１１で平坦化されることにより、0.15μｍ幅のアイソレーションパターンを形成する。第２のパターンとしては、メタルゲート形成用の0.08μｍ幅の酸化膜２１２の溝を想定する。ピッチは0.3μｍとする。パターンの光学的な解像度Ｒ(μｍ)は、次式で定義される。
【００２８】
【数１】
【００２９】
ここに、λは図１の光源１１または光源１２の波長、NAは対物レンズ１５の開口率である。NAは0.9、λはYAGレーザの第４高調波である266nmとした時、「数１」式よりR=0.148μｍであり、第２のパターンである0.08μｍの線幅は解像度以下のパターンである。図３に示すように、仮にシリコン２１０上に第２のパターン２２のみが形成された場合の像の光強度分布２２１１は、余弦波となり第２のパターン２２を解像していない。
【００３０】
ここで、第１のパターン２１と第２のパターン２２の像が両方余弦波としてとなり、それらの合成で撮像面１６０上の像が得られる場合を考える。
【００３１】
第１のパターン２１の像を次式、
【００３２】
【数２】
【００３３】
で表し、第１のパターン２１に対してΔＸずれた第２のパターン２２の像を次式
【００３４】
【数３】
【００３５】
で表す。但し、Ｘは撮像面１６０上の座標、Ｐは第１のパターンと第２のパターンのピッチである。
【００３６】
（数２）式と（数３）式の和を取ると次式となる。
【００３７】
【数４】
【００３８】
但し、Ｃ、Ｄはそれぞれ定数であり、（数５）、（数６）で表される。
【００３９】
【数５】
【００４０】
【数６】
【００４１】
（数４）式により、合成像は第１のパターン２１に対して位相ずれεのある余弦波であることが分かる。従って、合わせずれΔＸと位相ずれεの関係を予め求めておけば、位相ずれεから合わせずれΔＸを算出することが可能である。
【００４２】
但し、撮像面１６０上の余弦波の位相ずれε、すなわち移動量はウエハのアライメント誤差によって変動するので、単純に位相ずれεだけからはΔＸを求めることができない。
【００４３】
そこで、第１の波長とは異なる第２の波長の光で第１のパターン２１および第２のパターン２２を照明し、この時の撮像面１６０上の像の位相ずれε'を求める。第２の波長での位相ずれε'とΔＸの関係は、第１の波長での関係とは異なる。従って、第１の波長と第２の波長での位相ずれの差Δε（=ε-ε'）を取ることにより、上記のウエハのアライメント誤差の影響がキャンセルされ、ΔεとΔＸの関係からΔＸを求めることが可能となる。
【００４４】
図４、図５にYAGレーザ第４高調波の波長266nmとXeCLエキシマレーザの波長308nmでの位相ずれε、ε'と合わせずれΔＸでの関係を波動光学シミュレーションによって求めた結果を示す。また、図６に、これらの位相ずれの差ΔεとΔＸの関係を示す。
【００４５】
次に、余弦波となる複数の線パターンの像から位相εを算出する方法を図７により説明する。まず、撮像デバイス１６により余弦波２２１１が撮像され、制御処理回路１０に強度分布として送られる。次に、制御処理回路１０は余弦波２２１１をFFT(Fast Fouier Transform)によりフーリエ変換を行い、周波数に対するスペクトル強度の分布２２２１を得る。この結果から、位相εは（数７）式より算出する。
【００４６】
【数７】
【００４７】
ここに、Smは最大スペクトルの周波数に対応する、フーリエ変換後の正弦波の係数、Cmは最大スペクトルの周波数に対応する、フーリエ変換後の余弦波の係数である。
【００４８】
尚、このフローにおいて最大スペクトルを安定に判別するためには、複数の線パターンの像が、概略余弦波となることが望ましい。このためには、対物レンズ１４は、複数の線パターンからの１次回折光は透過し、２次以上の回折光は透過しない条件が必要である。
【００４９】
この条件について図７を用いて説明する。図７は、対物レンズ１４によりインコヒーレント結像（照明系のNAと対物レンズのNAの比が１以上の照明による結像）させる場合のパターンの空間周波数と像コントラストの関係を示す。像コントラストの無くなるカットオフ周波数fcは次式で与えられる。
【００５０】
【数８】
【００５１】
ここに、NAは対物レンズの開口率、λは照明波長である。従って、上記の１次回折光は透過し、２次以上の回折光は透過しない条件は、すなわちパターンの基準周波数はカットオフ周波数fc以下、倍周波数はfcを越えることと同等であり、次式で与えられる。
【００５２】
【数９】
【００５３】
ここに、Ｐはパターンのピッチである。例えば、パターンピッチＰが0.3μｍの場合、1/P=3.33（1/μｍ）、2/P=6.67（1/μｍ）となる。NA=0.9、λ=308nmの場合、2NA/λ=5.84となり（数９）式を満たす。また、λ=266nmの場合は2NA/λ=6.77で（数9）式の右側の不等式は満たさないが、2/P（２次回折光）のコントラストは（6.77-6.67）/6.67*100=1.5%であり、２次回折光のコントラストは実質無く、（数９）式を概略満たしている。
【００５４】
１次回折光のコントラストを大きくすることは、位相算出の精度向上させる上で重要であるが、装置上での改良策の原理について図９、図１０を用いて説明する。図９はパターン２３の像をパターン長手方向に平行な偏光の光で検出する場合のパターン像２２１２を示す。この時、０次光１０００と−１次回折光１００１および１次回折光１００２の撮像面１６０上での偏光方向は紙面垂直な方向に揃っており、これらの光が干渉することによって良好な像コントラストが得られる。一方、図１０のようにパターン長手方向に垂直方向の偏光で検出する場合は、撮像面１６０上では０次光１０１０、−１次回折光１０１１、１次回折光１０１２の偏光方向が揃っておらず、干渉に寄与する−１次回折光１０１１および１次回折光１０１２は０次光１０１０に対する余弦成分となり、パターン像２２１３のコントラストは低下する。従ってパターン長手方向に平行な偏光のみで検出すればパターン像のコントラストは向上する。
【００５５】
次に上記のコントラスト向上の原理を装置上で実現する手段について図１１、図１２を用いて説明する。図１１では撮像デバイス１６の手前に、パターン長手方向（紙面垂直方向）の偏光のみを透過する偏光素子１９１を挿入する。また、別の実施例として図１２では光源１１および光源１２の出射側にパターン長手方向（紙面垂直方向）の偏光のみを透過する偏光素子１９２、偏光素子１９２を挿入する。さらに別の実施例として、光源１１または光源１２がレーザのような直線偏光を発生する光源の場合、光源１１または光源１２の設置方向を偏光がパターン長手方向（紙面垂直方向）に合わせても良い。
【００５６】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００５７】
すなわち、露光エリア端の合わせマークではなく、半導体デバイスの回路内の実パターンを用いて下地パターンとの合わせずれが測定できるだめ、レチクル描画誤差やレンズ歪みを含めた回路パターンの真の合わせずれ測定が可能となる。これにより、回路パターンで不良を発生させないための適正な補正値を露光装置にフィードバックすることが可能となり、今後の0.1μｍ以下の微細な半導体デバイスの歩留まり向上に役立つ。
【図面の簡単な説明】
【図１】本発明による半導体デバイス製造の概略の工程を説明する工程図である。
【図２】本発明の合わせずれ算出算出の対象となる、複数の線パターンよりなる第１および第２のパターンを説明する半導体デバイスの断面図である。
【図３】第２のパターンの光学像を説明する図である。
【図４】波長266nmでの光学像の位相と合わせずれの関係を説明するグラフである。
【図５】波長308nmでの光学像の位相と合わせずれの関係を説明するグラフである。
【図６】波長266nmと波長308nmの光学像の位相差と合わせずれの関係を説明するグラフである。
【図７】光学像から位相を算出するフローを説明する図である。
【図８】対物レンズのパターン空間周波数に対するコントラスト特性を示すグラフである。
【図９】パターン長手方向に平行な偏光での像検出を行う光学系の略正面図と検出した像の光強度分布の状態示すグラフである。
【図１０】パターン長手方向に垂直な偏光での像検出を行う光学系の略正面図と検出した像の光強度分布の状態示すグラフである。
【図１１】パターン長手方向に垂直な偏光を選択する一実施例を説明する光学系の略正面図である。
【図１２】パターン長手方向に垂直な偏光を選択する別の実施例を説明する光学系の略正面図である。
【符号の説明】
１…合わせ誤差測定装置 １１０…第１の波長の光源 １２０…第２の波長の光源
１０…制御・処理回路 １２…ビームスプリッタ １３…ビームスプリッタ
１４…対物レンズ １６…撮像デバイス １６０…撮像面
２１…第１のパターン ２２…第２のパターン ２２１０…第１の波長でのパターン像 ２２２０…第２の波長でのパターン像
１１００…第１の波長でのパターン像の中心位置 １２００…第２の波長でのパターン像の中心位置 １３００…パターン像の位置ずれ差と合わせずれの関係図
２１０…シリコン ２１１…酸化膜 ２１２…酸化膜
１９１…偏光素子 １９２…偏光素子 １９３…偏光素子
【発明の属する技術分野】
本発明は、半導体デバイスの製造方法に関し、特に露光工程における合わせずれを高精度に検出し、補正する方法および装置ならびに補正した結果に基づいて半導体デバイスを製造する方法に関する。
【０００２】
【従来の技術】
半導体デバイスの製造は、ウエハ上に成膜し、この上に感光剤であるレジストを塗布、レチクル上の回路パターンをレジストに露光、現像した後、膜をエッチングすることによってウエハ上に回路パターンを生成するといった工程を各層で繰り返すことによって行われている。この時、下地層パターンに対し、露光時の回路パターンの位置ずれがあると回路は断線またはショートし、半導体デバイスの不良となる。このため、露光、現像後にレジストで形成された合わせマークと下地層の合わせマークの相対的位置ずれを光学的顕微鏡で自動測定することにより測定し、ずれ量を次回露光時、露光装置にフィードバックして補正する方法がとられている。通常この合わせマークは露光エリア端の回路パターンの無い領域に設けられている。また、合わせマークは光学的検出法で解像可能なように、回路線幅と比べて大きい、２〜４μｍの線幅で構成されている。
【０００３】
【発明が解決しようとする課題】
ところが、今後開発される0.1μｍ線幅のDRAMの場合、合わせずれ許容誤差は30nm程度となるため、従来は考慮不要だった次のような問題点があることが本発明者により見いだされた。
【０００４】
第１の問題は、レチクルの描画誤差の問題である。レチクル上のパターンは電子線描画装置で描画されるが、その描画位置誤差はレチクル上で50nm程度、１／５縮小露光の場合、ウエハ上で10nm程度となり、許容誤差30nmに対し無視できない大きさとなる。
【０００５】
従って、露光エリア端の合わせマークでのずれ量は、露光エリア内の回路部での合わせずれ量とは必ずしも一致しない。
【０００６】
第２の問題は、露光装置投影レンズの歪みの問題である。投影レンズによりウエハ上に転写されるレチクル像の歪み量も10nm程度あるため、これも合わせマークと回路部で合わせずれ量が一致しない原因となる。
【０００７】
これらの問題を解消するためには、合わせずれを露光エリア端の合わせマークではなく、回路パターンそのもので計測する必要がある。この時、従来の光学的顕微鏡では0.1μｍ幅の回路パターンを解像することが困難なため、エッチング後にSEM(Scanning Electron Microscope)を用いて回路部の合わせずれを測定する方法が、例えば'SPIE、 Vol.3677、 pp239-247、 1999'により開示されている。これは配線層間の接続穴の輪郭と穴底の下地層配線パターンのエッジとの距離を計測することによって行われる。
【０００８】
しかし、SEMは観察対象物表面で発生する２次電子の多少で像検出を行うため、表面形状の検出しかできない。すなわち、接続穴径より下地層配線パターンが大きい場合は穴底からは配線パターンのエッジが検出できないので、SEMにより合わせずれ測定は不可能となる。
【０００９】
本発明の目的は、半導体露光工程での合わせずれを、回路部において、表面に下地層パターンが露出しないような工程でも計測を可能にする方法を与えることである。本発明の新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を説明すれば、以下のとおりである。
【００１１】
半導体デバイスの製造方法であって、
（１）基板上に第１のパターンを形成するステップと
（２）前記第１のパターン上に第２のパターンを形成するステップと
（３）前記第１のパターンと前記第２のパターンを第１の波長の照明光で第１の像を検出するステップと、
（４）前記第１のパターンと前記第２のパターンを前記第１の波長とは異なる第２の波長の照明光で第２の像を検出するステップと、
（５）前記第１の像と前記第２の像の相対位置ずれを算出するステップと、
（６）前記第１の像と前記第２の像の相対位置ずれと前記第１のパターンに対する前記第２のパターンの位置ずれの対応関係を予め求めておくステップと、
（７）前記対応関係に、前記第１の像と前記第２の像の相対位置ずれを入力し、（８）前記第１のパターンに対する前記第２のパターンの位置ずれ量を算出するステップと、
（９）前記位置ずれ量を次回に前記第２のパターンを形成する露光装置に補正値としてフィードバックするステップ
フィードバックされた補正値を用いて露光装置で第２のパターンを露光して第１のパターンに対する位置ずれが補正された第２のパターンを形成するステップと、
を有することを特徴とする。
【００１２】
これにより、第１のパターンに対する光学的解像限界以下の微細な第２のパターンの位置ずれを測定することが可能となるため、レンズ歪みやレチクル描画誤差の影響を含めた回路部内での合わせずれ量を求めることができ、露光装置に対する高精度な補正が可能となる。
【００１３】
また、前記半導体製造方法は、前記第１の像を検出するステップおよび前記第２の像を検出するステップで検出される光は、前記第１のパターンまたは第２のパターンの長手方向に平行な偏光であることを特徴とする。
【００１４】
これにより、前記第１の像および前記第２の像を高いコントラストで検出できるため、高精度な合わせずれ測定が可能となる。
【００１５】
さらに、前記半導体製造方法は、前記第１のパターンと前記第２のパターンが、互いに同一ピッチの複数のパターンであることを特徴とする。
【００１６】
これにより、前記第１のパターンと前記第２のパターンの相対的位置ずれが等しい複数のパターンを像検出することができるため、局所的なパターン変形の影響の小さい高精度な合わせずれ測定が可能となる。
【００１７】
また、前記半導体製造方法は、前記第１の像と前記第２の像の相対位置ずれを算出するステップが、前記複数のパターンの像を前記複数のパターンの並び方向にフーリエ変換して得られる最大スペクトルに対応した周波数における位相を算出し、該位相から相対位置ずれを算出することを特徴とする。
【００１８】
これにより、前記複数のパターンでの前記第１のパターンと前記第２のパターンの平均的な相対位置ずれが高速かつ高精度に算出できる。
【００１９】
【発明の実施の形態】
まず、本発明に関わる半導体製造方法の一実施例について、図１を用いて説明する。
【００２０】
ステップ１において、第１のパターン２１は、図示しない露光装置により、基板上の感光剤を露光後、現像し、エッチングすることにより製作される。
【００２１】
次にステップ２において、第２のパターン２２は、第１のパターン２１上に、酸化膜２２１を成膜後、研磨、さらに酸化膜２２２を成膜後、図示しない露光装置により、基板上の感光剤を露光後、現像し、エッチングすることにより製作される。
【００２２】
次に、ステップ３において、第２のパターン２２の像２２１０を合わせ誤差測定装置１により、撮像する。まず、制御処理部１０が、第１波長の光源１１０をオンにする。第１波長の光源１１を射出した光１０１は、ビームスプリッタ１２を透過、ビームスプリッタ１３で反射し、結像レンズ１４、対物レンズ１５を介して、第２のパターン２２を照明する。第２のパターン２２の反射光１０２は対物レンズ１５、結像レンズ１４およびビームスプリッタ１３を介して撮像デバイス１６の撮像面１６０上に結像される。第１波長による第２のパターンの像２２１０は制御処理部１０により画像処理され、中心位置１１０が算出される。
【００２３】
次に制御処理部１０は、第１波長の光源１１をオフし、第２波長の光源１２０をオンする。上述の第１波長の光源を射出した光１０１と同一の光路を通り、撮像デバイス１６の撮像面に、第２波長の光による第２のパターンが結像される。第２波長による第２のパターンの像２２２０は制御処理部１０により画像処理され、中心位置１２００が算出される。
【００２４】
制御処理部は、第１波長による第２のパターン像の中心位置１１００と第２波長による第２のパターン像の中心位置１２００との差分Δξを算出する。尚、第１のパターンと第２のパターンは互いに等ピッチの複数の線パターンとして検出すると、複数のパターンの位置ずれの平均値として差分Δξが算出でき、平均化効果により精度が向上する。トランジスタは等ピッチで配置されているため、第１のパターンと第２のパターンのピッチは、通常は等しく、等ピッチの複数の線パターンとして検出することは可能である。
【００２５】
さらに、ステップ４において、予め算出しておいた、第１波長と第２波長による第２のパターン像中心位置の差分と第１と第２のパターンの合わせ誤差の関係１３００から、合わせずれ誤差ΔＸを算出する。このΔＸを、次回ステップ２で第２のパターンを露光する時、合わせ補正値として露光装置にフィードバックする。
【００２６】
露光装置は、このフィードバックされた合わせ補正値の情報を用いて、第１のパターンが形成されて表面にレジストが塗布された新たな基板に、第２のパターンを露光する。この第２のパターンが露光された基板を現像し、エッチングすることにより、基板上に第１のパターンに対して位置ずれが補正された第２のパターンを形成することができる。
【００２７】
ここで、第１のパターンと第２のパターンの合わせずれを測定する本方式の測定原理を説明する。まず、第１と第２のパターンは互いに等ピッチの複数の線パターンとする。例えば、図２に示すように、第１のパターンは、シリコン２１０の段差パターンであり、凹部が酸化膜２１１で平坦化されることにより、0.15μｍ幅のアイソレーションパターンを形成する。第２のパターンとしては、メタルゲート形成用の0.08μｍ幅の酸化膜２１２の溝を想定する。ピッチは0.3μｍとする。パターンの光学的な解像度Ｒ(μｍ)は、次式で定義される。
【００２８】
【数１】
ここに、λは図１の光源１１または光源１２の波長、NAは対物レンズ１５の開口率である。NAは0.9、λはYAGレーザの第４高調波である266nmとした時、「数１」式よりR=0.148μｍであり、第２のパターンである0.08μｍの線幅は解像度以下のパターンである。図３に示すように、仮にシリコン２１０上に第２のパターン２２のみが形成された場合の像の光強度分布２２１１は、余弦波となり第２のパターン２２を解像していない。
【００３０】
ここで、第１のパターン２１と第２のパターン２２の像が両方余弦波としてとなり、それらの合成で撮像面１６０上の像が得られる場合を考える。
【００３１】
第１のパターン２１の像を次式、
【００３２】
【数２】
で表し、第１のパターン２１に対してΔＸずれた第２のパターン２２の像を次式
【００３４】
【数３】
で表す。但し、Ｘは撮像面１６０上の座標、Ｐは第１のパターンと第２のパターンのピッチである。
【００３６】
（数２）式と（数３）式の和を取ると次式となる。
【００３７】
【数４】
但し、Ｃ、Ｄはそれぞれ定数であり、（数５）、（数６）で表される。
【００３９】
【数５】
【数６】
（数４）式により、合成像は第１のパターン２１に対して位相ずれεのある余弦波であることが分かる。従って、合わせずれΔＸと位相ずれεの関係を予め求めておけば、位相ずれεから合わせずれΔＸを算出することが可能である。
【００４２】
但し、撮像面１６０上の余弦波の位相ずれε、すなわち移動量はウエハのアライメント誤差によって変動するので、単純に位相ずれεだけからはΔＸを求めることができない。
【００４３】
そこで、第１の波長とは異なる第２の波長の光で第１のパターン２１および第２のパターン２２を照明し、この時の撮像面１６０上の像の位相ずれε'を求める。第２の波長での位相ずれε'とΔＸの関係は、第１の波長での関係とは異なる。従って、第１の波長と第２の波長での位相ずれの差Δε（=ε-ε'）を取ることにより、上記のウエハのアライメント誤差の影響がキャンセルされ、ΔεとΔＸの関係からΔＸを求めることが可能となる。
【００４４】
図４、図５にYAGレーザ第４高調波の波長266nmとXeCLエキシマレーザの波長308nmでの位相ずれε、ε'と合わせずれΔＸでの関係を波動光学シミュレーションによって求めた結果を示す。また、図６に、これらの位相ずれの差ΔεとΔＸの関係を示す。
【００４５】
次に、余弦波となる複数の線パターンの像から位相εを算出する方法を図７により説明する。まず、撮像デバイス１６により余弦波２２１１が撮像され、制御処理回路１０に強度分布として送られる。次に、制御処理回路１０は余弦波２２１１をFFT(Fast Fouier Transform)によりフーリエ変換を行い、周波数に対するスペクトル強度の分布２２２１を得る。この結果から、位相εは（数７）式より算出する。
【００４６】
【数７】
ここに、Smは最大スペクトルの周波数に対応する、フーリエ変換後の正弦波の係数、Cmは最大スペクトルの周波数に対応する、フーリエ変換後の余弦波の係数である。
【００４８】
尚、このフローにおいて最大スペクトルを安定に判別するためには、複数の線パターンの像が、概略余弦波となることが望ましい。このためには、対物レンズ１４は、複数の線パターンからの１次回折光は透過し、２次以上の回折光は透過しない条件が必要である。
【００４９】
この条件について図７を用いて説明する。図７は、対物レンズ１４によりインコヒーレント結像（照明系のNAと対物レンズのNAの比が１以上の照明による結像）させる場合のパターンの空間周波数と像コントラストの関係を示す。像コントラストの無くなるカットオフ周波数fcは次式で与えられる。
【００５０】
【数８】
ここに、NAは対物レンズの開口率、λは照明波長である。従って、上記の１次回折光は透過し、２次以上の回折光は透過しない条件は、すなわちパターンの基準周波数はカットオフ周波数fc以下、倍周波数はfcを越えることと同等であり、次式で与えられる。
【００５２】
【数９】
ここに、Ｐはパターンのピッチである。例えば、パターンピッチＰが0.3μｍの場合、1/P=3.33（1/μｍ）、2/P=6.67（1/μｍ）となる。NA=0.9、λ=308nmの場合、2NA/λ=5.84となり（数９）式を満たす。また、λ=266nmの場合は2NA/λ=6.77で（数9）式の右側の不等式は満たさないが、2/P（２次回折光）のコントラストは（6.77-6.67）/6.67*100=1.5%であり、２次回折光のコントラストは実質無く、（数９）式を概略満たしている。
【００５４】
１次回折光のコントラストを大きくすることは、位相算出の精度向上させる上で重要であるが、装置上での改良策の原理について図９、図１０を用いて説明する。図９はパターン２３の像をパターン長手方向に平行な偏光の光で検出する場合のパターン像２２１２を示す。この時、０次光１０００と−１次回折光１００１および１次回折光１００２の撮像面１６０上での偏光方向は紙面垂直な方向に揃っており、これらの光が干渉することによって良好な像コントラストが得られる。一方、図１０のようにパターン長手方向に垂直方向の偏光で検出する場合は、撮像面１６０上では０次光１０１０、−１次回折光１０１１、１次回折光１０１２の偏光方向が揃っておらず、干渉に寄与する−１次回折光１０１１および１次回折光１０１２は０次光１０１０に対する余弦成分となり、パターン像２２１３のコントラストは低下する。従ってパターン長手方向に平行な偏光のみで検出すればパターン像のコントラストは向上する。
【００５５】
次に上記のコントラスト向上の原理を装置上で実現する手段について図１１、図１２を用いて説明する。図１１では撮像デバイス１６の手前に、パターン長手方向（紙面垂直方向）の偏光のみを透過する偏光素子１９１を挿入する。また、別の実施例として図１２では光源１１および光源１２の出射側にパターン長手方向（紙面垂直方向）の偏光のみを透過する偏光素子１９２、偏光素子１９２を挿入する。さらに別の実施例として、光源１１または光源１２がレーザのような直線偏光を発生する光源の場合、光源１１または光源１２の設置方向を偏光がパターン長手方向（紙面垂直方向）に合わせても良い。
【００５６】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００５７】
すなわち、露光エリア端の合わせマークではなく、半導体デバイスの回路内の実パターンを用いて下地パターンとの合わせずれが測定できるだめ、レチクル描画誤差やレンズ歪みを含めた回路パターンの真の合わせずれ測定が可能となる。これにより、回路パターンで不良を発生させないための適正な補正値を露光装置にフィードバックすることが可能となり、今後の0.1μｍ以下の微細な半導体デバイスの歩留まり向上に役立つ。
【図面の簡単な説明】
【図１】本発明による半導体デバイス製造の概略の工程を説明する工程図である。
【図２】本発明の合わせずれ算出算出の対象となる、複数の線パターンよりなる第１および第２のパターンを説明する半導体デバイスの断面図である。
【図３】第２のパターンの光学像を説明する図である。
【図４】波長266nmでの光学像の位相と合わせずれの関係を説明するグラフである。
【図５】波長308nmでの光学像の位相と合わせずれの関係を説明するグラフである。
【図６】波長266nmと波長308nmの光学像の位相差と合わせずれの関係を説明するグラフである。
【図７】光学像から位相を算出するフローを説明する図である。
【図８】対物レンズのパターン空間周波数に対するコントラスト特性を示すグラフである。
【図９】パターン長手方向に平行な偏光での像検出を行う光学系の略正面図と検出した像の光強度分布の状態示すグラフである。
【図１０】パターン長手方向に垂直な偏光での像検出を行う光学系の略正面図と検出した像の光強度分布の状態示すグラフである。
【図１１】パターン長手方向に垂直な偏光を選択する一実施例を説明する光学系の略正面図である。
【図１２】パターン長手方向に垂直な偏光を選択する別の実施例を説明する光学系の略正面図である。
【符号の説明】
１…合わせ誤差測定装置 １１０…第１の波長の光源 １２０…第２の波長の光源
１０…制御・処理回路 １２…ビームスプリッタ １３…ビームスプリッタ
１４…対物レンズ １６…撮像デバイス １６０…撮像面
２１…第１のパターン ２２…第２のパターン ２２１０…第１の波長でのパターン像 ２２２０…第２の波長でのパターン像
１１００…第１の波長でのパターン像の中心位置 １２００…第２の波長でのパターン像の中心位置 １３００…パターン像の位置ずれ差と合わせずれの関係図
２１０…シリコン ２１１…酸化膜 ２１２…酸化膜
１９１…偏光素子 １９２…偏光素子 １９３…偏光素子
Claims (8)
- 基板上に回路パターンを積層して形成する半導体デバイスの製造方法であって、
基板上の第１の層の回路部に第１の回路パターンを形成するステップと、
前記第１の層の第１の回路パターンと重なる位置に第２の層の回路部の第２の回路パターンを形成するステップと、
前記第１の層の回路部の第１の回路パターンと前記第２の層の回路部の第２の回路パターンとを形成した前記基板に第１の波長の照明光を照射して該照射された前記基板からの反射光による前記第１の回路パターンの像と前記第２の回路パターンの像とを合成した第１の像を検出するステップと、
前記第１の層の回路部の第１の回路パターンと前記第２の層の回路部の第２の回路パターンとを形成した前記基板に前記第１の波長とは異なる第２の波長の照明光を照射して該照射された前記基板からの反射光による前記第１の回路パターンの像と前記第２の回路パターンの像とを合成した第２の像を検出するステップと、
前記検出した第１の像と前記検出した第２の像の相対位置ずれを算出するステップと、
予め求めておいた前記第１の像と前記第２の像の相対位置ずれと前記第１の層の回路部の第１の回路パターンに対する前記第２の層の回路部の第２の回路パターンの位置ずれの対応関係を用いて前記第１の像と前記第２の像の相対位置ずれの前記算出した結果から前記第１の層の回路部の第１の回路パターンに対する前記第２の層の回路部の第２の回路パターンの位置ずれ量を算出するステップと、
前記位置ずれ量を次回に前記第２の層の回路部の第２の回路パターンを形成する露光装置に補正値としてフィードバックするステップと、
を有することを特徴とする半導体デバイスの製造方法。 - 前記第１の像を検出するステップおよび前記第２の像を検出するステップで検出される光は、前記第１の層の回路部の第１の回路パターンまたは第２の層の回路部の第２の回路パターンの長手方向に平行な偏光であることを特徴とする請求項１記載の半導体デバイスの製造方法。
- 前記第１の層の回路部の第１の回路パターンと第２の層の回路部の第２の回路パターンは、互いに同一ピッチの複数のパターンであることを特徴とする請求項１記載の半導体デバイスの製造方法。
- 前記第１の像と前記第２の像の相対位置ずれを算出するステップは、前記複数のパターンの像を前記複数のパターンの並び方向にフーリエ変換して得られる最大スペクトルに対応した周波数における位相を算出し、該位相から相対位置ずれを算出することを特徴とする請求項２記載の半導体デバイスの製造方法。
- 半導体デバイスの製造方法であって、
第１の層の回路部の第１の回路パターンと該第１の回路パターンに重なるように形成した第２の層の回路部の第２の回路パターンとを形成した基板に第１の波長の照明光を照射して該照射された前記基板からの反射光による前記第１の回路パターンの像と前記第２の回路パターンの像とを合成した第１の像を検出するステップと、
前記基板に第２の波長の照明光を照射して該照射された前記基板からの反射光による前記第１の回路パターンの像と前記第２の回路パターンの像とを合成した第２の像を検出するステップと、
該検出した第１の像と前記第２の像の相対位置ずれを算出するステップと、
予め求めておいた前記第１の像と前記第２の像の相対位置ずれと前記第１の層の回路部の第１の回路パターンに対する前記第２の層の回路部の第２の回路パターンの位置ずれの対応関係を用いて前記算出した相対位置ずれの情報から前記第１の層の回路部の第１の回路パターンに対する前記第２の層の回路部の第２の回路パターンの位置ずれ量を算出するステップと、
該算出した位置ずれ量の情報を前記第２の層の回路部の第２の回路パターンを形成する露光工程に送信するステップと、
該送信された情報に基づいて第１の層の回路部の第１の回路パターンが形成された新たな基板上に第２の層の回路部の第２の回路パターンを露光すること
を有することを特徴とする半導体デバイスの製造方法。 - 第１の層の回路部の第１の回路パターン上に第２の層の回路部の第２の回路パターンが形成された対象物の該第１の層の回路部の第１の回路パターンと該第２の層の回路部の第２の回路パターンの合わせ誤差を測定する合わせ誤差測定装置であって、
前記対象物を第１の波長の光で照明して該照射された前記対象物からの反射光による前記第１の回路パターンの像と前記第２の回路パターンの像とを合成して第１の像を形成する第１の照明手段と、
前記対象物を該第１の波長と異なる第２の波長の光で照明して該照射された前記対象物からの反射光による前記第１の回路パターンの像と前記第２の回路パターンの像とを合成して第２の像を形成する第２の照明手段と、
前記対象物を撮像する撮像手段と、
前記第１の波長の光と前記第２の波長の光の選択手段と、
予め求めておいた前記第１の像と前記第２の像の相対位置ずれと前記第１の層の回路部の第１の回路パターンに対する前記第２の層の回路部の第２の回路パターンの位置ずれの対応関係を記憶する記憶手段と、
前記第１の波長の光で撮像された前記対象物の第１の像の位置と前記第２の波長の光で撮像された前記対象物の第２の像の位置の差を求めて前記記憶手段に記憶しておいた前記第１の像と前記第２の像の相対位置ずれと前記第１の層の回路部の第１の回路パターンに対する前記第２の層の回路部の第２の回路パターンの位置ずれの対応関係から前記第１の層の回路部の第１の回路パターンと前記第２の層の回路部の第２の回路パターンの合わせ誤差を算出する画像処理手段と、
を具備することを特徴とする合わせ誤差測定装置。 - 前記第１の層の回路部の第１の回路パターンまたは第２の層の回路部の第２の回路パターンの長手方向に平行な偏光のみを選択して検出する偏光選択手段を具備することを特徴とする請求項６記載の合わせ誤差測定装置。
- 前記第１の層の回路部の第１の回路パターンと第２の層の回路部の第２の回路パターンは、互いに同一ピッチの複数のパターンであることを特徴とする請求項６記載の合わせ誤差測定装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000283776A JP3892656B2 (ja) | 2000-09-13 | 2000-09-13 | 合わせ誤差測定装置及びそれを用いた半導体デバイスの製造方法 |
| US09/796,613 US6667806B2 (en) | 2000-09-13 | 2001-03-02 | Process and apparatus for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000283776A JP3892656B2 (ja) | 2000-09-13 | 2000-09-13 | 合わせ誤差測定装置及びそれを用いた半導体デバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002093689A JP2002093689A (ja) | 2002-03-29 |
| JP3892656B2 true JP3892656B2 (ja) | 2007-03-14 |
Family
ID=18768085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000283776A Expired - Fee Related JP3892656B2 (ja) | 2000-09-13 | 2000-09-13 | 合わせ誤差測定装置及びそれを用いた半導体デバイスの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6667806B2 (ja) |
| JP (1) | JP3892656B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7310437B2 (en) * | 2000-03-08 | 2007-12-18 | Fujifilm Corporation | Image processing method and system, and storage medium |
| KR100464854B1 (ko) * | 2002-06-26 | 2005-01-06 | 삼성전자주식회사 | 반도체 기판의 정렬 방법 및 정렬 장치 |
| KR20050026088A (ko) * | 2002-08-01 | 2005-03-14 | 몰레큘러 임프린츠 인코퍼레이티드 | 임프린트 리소그래피용 산란측정 정렬 |
| JP4078257B2 (ja) * | 2003-06-27 | 2008-04-23 | 株式会社日立ハイテクノロジーズ | 試料寸法測定方法及び荷電粒子線装置 |
| US7935545B2 (en) * | 2007-03-30 | 2011-05-03 | Tokyo Electron Limited | Method and apparatus for performing a site-dependent dual patterning procedure |
| JP2011091171A (ja) * | 2009-10-21 | 2011-05-06 | Nuflare Technology Inc | 荷電粒子ビーム描画方法および荷電粒子ビーム描画装置システム |
| JP2012164811A (ja) * | 2011-02-07 | 2012-08-30 | Toshiba Corp | 半導体装置の製造方法、露光マスクの出荷判定方法及び作製方法 |
| US9349660B2 (en) * | 2011-12-01 | 2016-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit manufacturing tool condition monitoring system and method |
| US9262819B1 (en) * | 2014-09-26 | 2016-02-16 | GlobalFoundries, Inc. | System and method for estimating spatial characteristics of integrated circuits |
| US9846934B2 (en) * | 2015-04-13 | 2017-12-19 | Anchor Semiconductor Inc. | Pattern weakness and strength detection and tracking during a semiconductor device fabrication process |
| CN106647180B (zh) * | 2016-11-28 | 2018-09-28 | 湖北凯昌光电科技有限公司 | 直写曝光机中基于标定板的误差校正和补偿方法 |
| US11022877B2 (en) | 2017-03-13 | 2021-06-01 | Applied Materials, Inc. | Etch processing system having reflective endpoint detection |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1919991C3 (de) * | 1969-04-19 | 1973-11-29 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Anordnung zur automatischen Aus richtung von zwei aufeinander einzu justierenden Objekten |
| JPS61201427A (ja) * | 1985-03-04 | 1986-09-06 | Nippon Kogaku Kk <Nikon> | 位置ずれ検出方法 |
| JPS62208630A (ja) * | 1986-03-10 | 1987-09-12 | Canon Inc | 露光装置 |
| DE69133624D1 (de) * | 1990-03-27 | 2009-12-03 | Canon Kk | Messverfahren und -vorrichtung |
| US5272501A (en) * | 1991-08-28 | 1993-12-21 | Nikon Corporation | Projection exposure apparatus |
| US5585923A (en) * | 1992-11-14 | 1996-12-17 | Canon Kabushiki Kaisha | Method and apparatus for measuring positional deviation while correcting an error on the basis of the error detection by an error detecting means |
| US5402205A (en) * | 1992-12-21 | 1995-03-28 | Ultratech Stepper, Inc. | Alignment system for a Half-Field Dyson projection system |
| JP3326902B2 (ja) * | 1993-09-10 | 2002-09-24 | 株式会社日立製作所 | パターン検出方法及びパターン検出装置及びそれを用いた投影露光装置 |
| JP3379200B2 (ja) * | 1994-03-25 | 2003-02-17 | 株式会社ニコン | 位置検出装置 |
| JPH0886612A (ja) * | 1994-09-19 | 1996-04-02 | Canon Inc | 光ヘテロダイン干渉を利用した位置ずれ検出装置 |
| US5795687A (en) * | 1995-02-24 | 1998-08-18 | Nikon Corporation | Projection exposure method and alignment |
| JPH08264427A (ja) * | 1995-03-23 | 1996-10-11 | Nikon Corp | アライメント方法及びその装置 |
| JPH09246160A (ja) * | 1996-03-11 | 1997-09-19 | Nikon Corp | 投影露光装置 |
| US6023338A (en) * | 1996-07-12 | 2000-02-08 | Bareket; Noah | Overlay alignment measurement of wafers |
| EP0841594A3 (en) * | 1996-11-07 | 1999-08-25 | Nikon Corporation | Mark for position detection, mark detecting method and apparatus, and exposure system |
| JP3570728B2 (ja) * | 1997-03-07 | 2004-09-29 | アーエスエム リソグラフィ ベスローテン フェンノートシャップ | 離軸整列ユニットを持つリトグラフ投射装置 |
| IL125337A0 (en) * | 1998-07-14 | 1999-03-12 | Nova Measuring Instr Ltd | Method and apparatus for lithography monitoring and process control |
| US6218200B1 (en) * | 2000-07-14 | 2001-04-17 | Motorola, Inc. | Multi-layer registration control for photolithography processes |
-
2000
- 2000-09-13 JP JP2000283776A patent/JP3892656B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-02 US US09/796,613 patent/US6667806B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6667806B2 (en) | 2003-12-23 |
| JP2002093689A (ja) | 2002-03-29 |
| US20020048020A1 (en) | 2002-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6636311B1 (en) | Alignment method and exposure apparatus using the same | |
| JP4150256B2 (ja) | 基準位置合わせマークに対する基板の位置合わせを測定する方法 | |
| CN111656281B (zh) | 自参考和自校准干涉图案叠加测量 | |
| US6649923B2 (en) | Positional deviation detecting method and device manufacturing method using the same | |
| JP3892656B2 (ja) | 合わせ誤差測定装置及びそれを用いた半導体デバイスの製造方法 | |
| JP4404814B2 (ja) | アライメントシステムおよびそのようなアライメントシステムを備えたリソグラフィ装置 | |
| CN102272678A (zh) | 检验方法和设备、光刻设备、光刻处理单元和器件制造方法 | |
| US9046788B2 (en) | Method for monitoring focus on an integrated wafer | |
| JP4434372B2 (ja) | 投影露光装置およびデバイス製造方法 | |
| US7268360B2 (en) | Method and apparatus for self-referenced dynamic step and scan intra-field scanning distortion | |
| JP3796363B2 (ja) | 位置検出装置及びそれを用いた露光装置 | |
| US7349105B2 (en) | Method and apparatus for measuring alignment of layers in photolithographic processes | |
| KR102492186B1 (ko) | 제조 장치 및 연관된 장치를 제어하는 방법 | |
| JP5219534B2 (ja) | 露光装置及びデバイスの製造方法 | |
| TWI803763B (zh) | 在度量衡目標中的改進 | |
| JPH05343291A (ja) | 位置合わせ方法及びそれを用いた投影露光装置 | |
| KR20130024859A (ko) | 리소그래피 장치용 레벨 센서 배열체, 리소그래피 장치, 및 디바이스 제조방법 | |
| KR100392040B1 (ko) | 반도체 제조 장치, 반도체 장치의 제조 방법, 및 반도체장치 | |
| US7764357B2 (en) | Exposure apparatus and device manufacturing method | |
| US8077290B2 (en) | Exposure apparatus, and device manufacturing method | |
| JP3600882B2 (ja) | 位置合わせ方法、露光方法、及び素子製造方法、並びに位置合わせ装置及び露光装置 | |
| JP2013149928A (ja) | リソグラフィー装置および物品を製造する方法 | |
| JP3368266B2 (ja) | 投影露光装置 | |
| JP2008124341A (ja) | 露光装置 | |
| US20200232933A1 (en) | Patterning device, manufacturing method for a patterning device, system for patterning a reticle, calibration method of an inspection tool, and lithographic apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040309 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060713 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060822 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061018 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061026 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061128 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061207 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |