KR100455848B1 - Voltage regulation circuit - Google Patents
Voltage regulation circuit Download PDFInfo
- Publication number
- KR100455848B1 KR100455848B1 KR10-2001-0087987A KR20010087987A KR100455848B1 KR 100455848 B1 KR100455848 B1 KR 100455848B1 KR 20010087987 A KR20010087987 A KR 20010087987A KR 100455848 B1 KR100455848 B1 KR 100455848B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- potential
- node
- flash memory
- memory cell
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Abstract
본 발명은 전압 레귤레이션 회로에 관한 것으로, 비교기의 출력 신호에 따라 구동되는 오실레이터와, 상기 오실레이터의 출력 신호에 따라 전원 전압을 펌핑하여 고전압을 출력하기 위한 차지 펌프 회로와, 상기 차지 펌프 회로의 고전압을 분배하기 위한 분배 회로와, 상기 분배 회로로부터의 분배 전압에 따라 구동되어 제 1 노드의 전위를 조절하기 위한 제 1 플래쉬 메모리 셀과, 접지 전압에 따라 제 2 노드의 전위를 소정 전위로 유지하기 위한 제 2 플래쉬 메모리 셀과, 상기 제 1 노드 및 상기 제 2 노드의 전위를 비교하기 위한 비교기와, 상기 비교기의 출력 신호에 따라 상기 펌핑 고전압 출력 단자의 전위를 조절하기 위한 프리차지 수단을 포함하여 이루어져, 온도, 동작 전원 또는 공정 변화에 의해서도 원하는 전압 레벨로 레귤레이션할 수 있는 전압 레귤레이션 회로가 제시된다.The present invention relates to a voltage regulation circuit, comprising: an oscillator driven according to an output signal of a comparator, a charge pump circuit for outputting a high voltage by pumping a power supply voltage according to the output signal of the oscillator, and a high voltage of the charge pump circuit. A distribution circuit for distributing, a first flash memory cell driven according to the distribution voltage from the distribution circuit to adjust the potential of the first node, and for maintaining the potential of the second node at a predetermined potential in accordance with the ground voltage And a second flash memory cell, a comparator for comparing the potentials of the first node and the second node, and precharge means for adjusting the potential of the pumped high voltage output terminal according to the output signal of the comparator. Can be regulated to desired voltage levels by temperature, operating power or process changes A pressure regulation circuit is provided.
Description
본 발명은 전압 레귤레이션 회로에 관한 것으로, 특히 약하게 프로그램된 제 1 플래쉬 메모리 셀과 과도 소거된 제 2 플래쉬 메모리 셀의 전류차를 감지하여 펌핑 고전압을 레귤레이션함으로써 원하는 전압 레벨을 정확하게 결정할 수 있도록 하고, 과도 소거된 제 2 플래쉬 메모리 셀을 이용하여 동작 전원의 변화에 영향을 받지 않도록 하며, 제 1 및 제 2 플래쉬 메모리 셀이 연결된 회로를 대칭적으로 구성하여 온도나 공정 변화에 따른 영향을 받지 않도록 하는 전압 레귤레이션 회로에 관한 것이다.TECHNICAL FIELD The present invention relates to a voltage regulation circuit. In particular, the present invention senses a current difference between a weakly programmed first flash memory cell and an over erased second flash memory cell to regulate a pumped high voltage so that a desired voltage level can be accurately determined. The second flash memory cell is erased so as not to be affected by the change in operating power supply, and the circuit in which the first and second flash memory cells are connected symmetrically is configured so as not to be affected by temperature or process change. It relates to a regulation circuit.
플래쉬 메모리 소자는 셀을 프로그램 또는 소거등의 동작을 위해 전원 전압보다 높은 전압을 필요로 한다. 이러한 프로그램 또는 소거를 위한 고전압은 펌핑 회로를 이용하여 발생시키며, 펌핑 회로의 출력을 동작에 필요한 안정된 전압으로 조절하기 위해 레귤레이션 회로를 이용한다.Flash memory devices require a voltage higher than the power supply voltage to operate the cell or program the cell. This high voltage for programming or erasing is generated using a pumping circuit, and a regulation circuit is used to regulate the output of the pumping circuit to a stable voltage for operation.
도 1은 종래의 펌핑 전압 레귤레이션 회로도로서, 그 구성 및 구동 방법을 설명하면 다음과 같다.1 is a diagram of a conventional pumping voltage regulation circuit, and its configuration and driving method are as follows.
오실레이터(oscilator)(11)의 출력 신호에 따라 펌핑 회로(12)는 전원 전압을 펌핑하여 플래쉬 메모리 셀의 동작에 따른 펌핑 전압(VPP)을 발생시킨다. 펌핑 전압(VPP) 출력 단자와 접지 단자(Vss) 사이에 다수의 PMOS 트랜지스터가 다이오드형태로 직렬 연결된 다이오드 체인(13)은 차지 펌프 회로(12)로부터의 펌핑 전압(VPP)를 분배한다(INa). 비교기(15)는 기준 전압 발생기(14)로부터의 기준 전압(INa)과 다이오드 체인(13)에 의한 분배 전압(INb)를 입력하고, 두 전압을 비교하여 그 결과를 출력한다. 비교기(15)의 출력 신호는 오실레이터(11)를 제어하는 동시에 펌핑 전압(VPP) 출력 단자와 접지 단자(Vss) 사이에 접속된 NMOS 트랜지스터(N11) 및 저항(R11)으로 구성된 디스차지 회로(16)를 구동시켜 펌핑 전압(VPP) 출력 단자의 전위를 조절한다.According to the output signal of the oscillator 11, the pumping circuit 12 pumps a power supply voltage to generate a pumping voltage VPP according to the operation of the flash memory cell. The diode chain 13 in which a plurality of PMOS transistors are connected in series in the form of a diode between the pumping voltage VPP output terminal and the ground terminal Vss distributes the pumping voltage VPP from the charge pump circuit 12 (INa). . The comparator 15 inputs the reference voltage INa from the reference voltage generator 14 and the divided voltage INb by the diode chain 13, compares the two voltages, and outputs the result. The output signal of the comparator 15 controls the oscillator 11 and comprises a discharge circuit 16 composed of an NMOS transistor N11 and a resistor R11 connected between a pumping voltage VPP output terminal and a ground terminal Vss. ) To adjust the potential of the pumping voltage (VPP) output terminal.
상기와 같은 구성에서 펌핑 전압(VPP)이 상승함에 따라 다이오드 체인(13)에 의한 분배 전압(INb)도 상승하게 된다. 분배 전압(INb)이 기준 전압(INa)보다 상승하게 되면 비교기(15)는 이를 검출하여 소정의 전위를 갖는 신호를 출력하게 된다. 비교기(15)의 출력 신호에 의해 디스차지 회로(16)의 NMOS 트랜지스터(N11)가 구동되어 펌핑 전압(VPP) 출력 단자의 전위를 접지 단자(Vss)로 패스시키게 된다. 이와 동시에 오실레이터(11)를 제어하여 차지 펌프 회로(12)가 펌핑 동작을 실시하지 못하도록 한다. 이러한 방법에 의해 펌핑 전압을 레귤레이션시킨다.In the above configuration, as the pumping voltage VPP increases, the distribution voltage INb by the diode chain 13 also increases. When the divided voltage INb rises above the reference voltage INa, the comparator 15 detects this and outputs a signal having a predetermined potential. The NMOS transistor N11 of the discharge circuit 16 is driven by the output signal of the comparator 15 to pass the potential of the pumping voltage VPP output terminal to the ground terminal Vss. At the same time, the oscillator 11 is controlled to prevent the charge pump circuit 12 from performing a pumping operation. In this way, the pumping voltage is regulated.
상기와 같은 전압 레귤레이션 회로의 정확한 레귤레이션을 위해서는 온도나 공정 뿐만 아니라 동작 전압의 변화에도 영향을 받지 않는 기준 전압 발생기를 필요로 한다. 그러나, 이러한 특성을 모두 갖춘 기준 전압 발생기를 구성하기 어려울 뿐만 아니라 실제 회로와 시뮬레이션 결과 사이에 차이가 발생할 경우 회로를 다시 수정해야 하는 문제점이 있다.Accurate regulation of such a voltage regulation circuit requires a reference voltage generator that is not affected by changes in operating voltage as well as temperature or process. However, not only is it difficult to construct a reference voltage generator having all these characteristics, but there is a problem that the circuit must be modified again when a difference occurs between the actual circuit and the simulation result.
따라서, 온도, 공정 또는 동작 전압에 따라 변화하는 기준 전압 발생기를 이용한 전압 레귤레이션 회로는 일정한 전압을 구현할 수 없기 때문에 플래쉬 메모리 셀의 프로그램 또는 소거 문턱 전압을 제어할 수 없고, 이에 따라 소자의 신뢰성을 저하시키게 된다.Therefore, a voltage regulation circuit using a reference voltage generator that varies with temperature, process, or operating voltage cannot control a program or erase threshold voltage of a flash memory cell because it cannot implement a constant voltage, thereby reducing the reliability of the device. Let's go.
본 발명의 목적은 온도, 공정 또는 동작 전압에 따라 변화되지 않은 기준 전압에 의해 펌핑 고전압을 원하는 전압 레벨로 레귤레이션할 수 있는 전압 레귤레이션 회로를 제공하는데 있다.It is an object of the present invention to provide a voltage regulation circuit capable of regulating a pumping high voltage to a desired voltage level by a reference voltage that does not change with temperature, process or operating voltage.
본 발명에서는 기준 전압 발생기를 사용하는 대신에 약하게 프로그램된 제 1 플래쉬 메모리 셀과 과도 소거된 제 2 플래쉬 메모리 셀의 전류차를 감지하여 펌핑 전압을 원하는 전압 레벨로 레귤레이션할 수 있도록 한다. 뿐만 아니라 과도 소거된 플래쉬 메모리 셀을 이용함으로써 동작 전원의 변화에 영향을 받지 않고 일정한 전류를 확보할 수 있도록 하고, 제 1 및 제 2 플래쉬 메모리 셀이 연결된 회로를 대칭적으로 구성하여 온도나 공정 변화에 따른 영향을 받지 않도록 한다.Instead of using a reference voltage generator, the present invention senses the current difference between a weakly programmed first flash memory cell and an over erased second flash memory cell to regulate the pumping voltage to a desired voltage level. In addition, by using a flash memory cell that is excessively erased, it is possible to ensure a constant current without being affected by changes in the operating power supply, and symmetrically configures a circuit to which the first and second flash memory cells are connected to change temperature or process. Do not be affected by
도 1은 종래의 전압 레귤레이션 회로도.1 is a conventional voltage regulation circuit diagram.
도 2는 본 발명에 따른 전압 레귤레이션 회로도.2 is a voltage regulation circuit diagram according to the present invention.
도 3(a) 및 도 3(b)은 본 발명에 따른 전압 레귤레이션 회로의 전류 및 전압 특성 곡선.3 (a) and 3 (b) are curves of current and voltage characteristics of a voltage regulation circuit according to the present invention.
도 4는 본 발명에 따른 전압 레귤레이션 회로의 시뮬레이션 결과 그래프.4 is a graph of simulation results of a voltage regulation circuit according to the present invention;
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
21 : 오실레이터 22 : 차지 펌프 회로21: oscillator 22: charge pump circuit
23 : 다이오드 체인 24 : 비교기23: diode chain 24: comparator
25 : 프리차지 회로25: precharge circuit
N21 내지 N25 : 제 1 내지 제 5 NMOS 트랜지스터N21 to N25: first to fifth NMOS transistors
M21 및 M22 : 제 1 및 제 2 플래쉬 메모리 셀M21 and M22: first and second flash memory cells
I21 및 I22 : 제 1 및 제 2 인버터I21 and I22: first and second inverter
본 발명에 따른 전압 레귤레이션 회로는 비교기의 출력 신호에 따라 구동되는 오실레이터와, 상기 오실레이터의 출력 신호에 따라 전원 전압을 펌핑하여 고전압을 출력하기 위한 차지 펌프 회로와, 상기 차지 펌프 회로의 고전압을 분배하기 위한 분배 회로와, 상기 분배 회로로부터의 분배 전압에 따라 구동되어 제 1 노드의 전위를 조절하기 위한 제 1 플래쉬 메모리 셀과, 접지 전압에 따라 제 2 노드의 전위를 소정 전위로 유지하기 위한 제 2 플래쉬 메모리 셀과, 상기 제 1 노드 및 상기 제 2 노드의 전위를 비교하기 위한 비교기와, 상기 비교기의 출력 신호에 따라 상기 펌핑 고전압 출력 단자의 전위를 조절하기 위한 프리차지 수단을 포함하여 이루어진 것을 특징으로 한다.The voltage regulation circuit according to the present invention includes an oscillator driven according to an output signal of a comparator, a charge pump circuit for outputting a high voltage by pumping a power supply voltage according to the output signal of the oscillator, and distributing a high voltage of the charge pump circuit. And a first flash memory cell driven according to the distribution voltage from the distribution circuit to adjust the potential of the first node, and a second for maintaining the potential of the second node at a predetermined potential according to the ground voltage. A flash memory cell, a comparator for comparing the potentials of the first node and the second node, and precharge means for adjusting the potential of the pumped high voltage output terminal according to the output signal of the comparator. It is done.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도 2는 본 발명에 따른 전압 레귤레이션 회로도로서, 다음과 같이 구성된다.2 is a voltage regulation circuit diagram according to the present invention and is configured as follows.
오실레이터(oscilator)(21)의 출력 신호에 따라 펌핑 회로(22)는 전원 전압을 펌핑하여 플래쉬 메모리 셀의 동작에 따른 펌핑 전압(VPP)을 발생시킨다. 펌핑 전압(VPP) 출력 단자와 접지 단자(Vss) 사이에 다수의 PMOS 트랜지스터가 다이오드 형태로 직렬 연결된 다이오드 체인(23)은 차지 펌프 회로(22)로부터의 펌핑 전압(VPP)를 분배한다. 전원 단자(Vcc)와 제 1 노드(Q21) 사이에 제 1 부하로서, 제 1 NMOS 트랜지스터(N21)로 구성된 다이오드가 접속된다. 제 1 노드(Q21)와 제 3 노드(Q23), 즉 제 1 플래쉬 메모리 셀(M21)의 드레인 단자 사이에 제 3 노드(Q23)의 전위를 반전시키는 제 1 인버터(I21)의 출력에 따라 구동되는 제 3 NMOS 트랜지스터(N23)가 접속되어 제 3 노드(Q23)의 전위를 조절한다. 그리고, 제 3 노드(Q23)와 접지 단자(Vss) 사이에 다이오드 체인(23)에 의한 분배 전압에 의해 구동되는제 1 플래쉬 메모리 셀(M21)이 접속된다. 제 1 플래쉬 메모리 셀(M21)은 약한 프로그램 상태를 유지하는 셀로 구성한다. 한편, 전원 단자(Vcc)와 제 2 노드(Q21) 사이에 제 2 부하로서, 제 2 NMOS 트랜지스터(N22)로 구성된 다이오드가 접속된다. 제 2 노드(Q22)와 제 4 노드(Q24), 즉 제 2 플래쉬 메모리 셀(M22)의 드레인 단자 사이에 제 4 노드(Q24)의 전위를 반전시키는 제 2 인버터(I22)의 출력에 따라 구동되는 제 4 NMOS 트랜지스터(N24)가 접속되어 제 4 노드(Q24)의 전위를 조절한다. 그리고, 제 4 노드(Q24)와 접지 단자(Vss) 사이에 게이트 단자가 접지 단자(Vss)에 접속된 제 2 플래쉬 메모리 셀(M22)이 접속된다. 제 2 플래쉬 메모리 셀(M22)은 과도 소거된 셀로서 동작 전원에 관계없이 일정한 기준 전류(Ib)를 만들어낸다. 비교기(24)는 제 1 노드(Q21)의 전위(INa)와 제 2 노드(Q22)의 전위(INb)를 입력하고 비교하여 그 결과를 출력한다. 비교기(24)의 출력 신호(REG)는 오실레이터(21)를 제어하여 차지 펌프 회로(22)를 제어하도록 하는 동시에 펌핑 전압(VPP) 출력 단자와 접지 단자(Vss) 사이에 접속된 제 5 NMOS 트랜지스터(N25) 및 저항(R21)으로 구성된 디스차지 회로(25)를 구동시켜 펌핑 전압(VPP) 출력 단자의 전위를 조절한다.According to the output signal of the oscillator 21, the pumping circuit 22 pumps a power supply voltage to generate a pumping voltage VPP according to the operation of the flash memory cell. The diode chain 23 in which a plurality of PMOS transistors are connected in series in the form of a diode between the pumping voltage VPP output terminal and the ground terminal Vss distributes the pumping voltage VPP from the charge pump circuit 22. A diode composed of the first NMOS transistor N21 is connected as a first load between the power supply terminal Vcc and the first node Q21. Drives according to the output of the first inverter I21 which inverts the potential of the third node Q23 between the first node Q21 and the third node Q23, that is, the drain terminal of the first flash memory cell M21. The third NMOS transistor N23 is connected to adjust the potential of the third node Q23. Then, the first flash memory cell M21 driven by the distribution voltage by the diode chain 23 is connected between the third node Q23 and the ground terminal Vss. The first flash memory cell M21 is configured as a cell maintaining a weak program state. On the other hand, a diode composed of the second NMOS transistor N22 is connected between the power supply terminal Vcc and the second node Q21 as a second load. Drives according to the output of the second inverter I22 which inverts the potential of the fourth node Q24 between the second node Q22 and the fourth node Q24, that is, the drain terminal of the second flash memory cell M22. The fourth NMOS transistor N24 is connected to adjust the potential of the fourth node Q24. The second flash memory cell M22 having a gate terminal connected to the ground terminal Vss is connected between the fourth node Q24 and the ground terminal Vss. The second flash memory cell M22 is a cell that is excessively erased to produce a constant reference current Ib regardless of the operating power supply. The comparator 24 inputs and compares the potential INa of the first node Q21 and the potential INb of the second node Q22 and outputs the result. The output signal REG of the comparator 24 controls the oscillator 21 to control the charge pump circuit 22 and at the same time a fifth NMOS transistor connected between the pumping voltage VPP output terminal and the ground terminal Vss. A discharge circuit 25 composed of N25 and a resistor R21 is driven to adjust the potential of the pumping voltage VPP output terminal.
상기와 같이 구성되는 본 발명에 따른 펌핑 전압 레귤레이션 회로의 구동 방법을 설명하면 다음과 같다.The driving method of the pumping voltage regulation circuit according to the present invention configured as described above is as follows.
다이오드 형태로 연결된 제 1 NMOS 트랜지스터(N21)를 통해 제 1 노드(Q21)로 전원 전압(Vcc)이 공급되며, 제 1 노드(Q21)는 제 3 NMOS 트랜지스터(N23) 및 제 1 플래쉬 메모리 셀(M21)의 상태에 따라 조절된 전위를 갖는다. 여기서, 제 3NMOS 트랜지스터(N23)는 제 1 플래쉬 메모리 셀(M21)의 드레인 전위, 즉 제 3 노드(Q23)의 전위를 반전시키는 제 1 인버터(I21)의 출력 신호에 따라 구동되고, 제 1 플래쉬 메모리 셀(M21)은 약한 프로그램 상태를 유지하는 셀로서 다이오드 체인(23)에 의한 분배 전압에 따라 구동된다. 펌핑 고전압(VPP)이 증가될수록 다이오드 체인(23)에 의한 분배 전압이 증가하게 되고, 제 1 플래쉬 메모리 셀(M21)의 게이트 단자에 인가되는 전압이 증가하게 된다. 이에 따라 제 1 플래쉬 메모리 셀(M21)을 통한 제 1 전류(Ia)가 증가하게 되고, 제 1 노드(Q21)의 전위(INa)는 낮아지게 된다.The power supply voltage Vcc is supplied to the first node Q21 through the first NMOS transistor N21 connected in a diode form, and the first node Q21 is connected to the third NMOS transistor N23 and the first flash memory cell. Has a potential adjusted according to the state of M21). Here, the third NMOS transistor N23 is driven according to the output signal of the first inverter I21 inverting the drain potential of the first flash memory cell M21, that is, the potential of the third node Q23, and the first flash. The memory cell M21 is a cell that maintains a weak program state and is driven according to the distribution voltage by the diode chain 23. As the pumping high voltage VPP increases, the distribution voltage by the diode chain 23 increases, and the voltage applied to the gate terminal of the first flash memory cell M21 increases. Accordingly, the first current Ia through the first flash memory cell M21 is increased, and the potential INa of the first node Q21 is lowered.
마찬가지로, 제 2 노드(Q22)는 다이오드 형태로 연결된 제 2 NMOS 트랜지스터(N22)를 통해 공급된 전원 전압(Vcc)이 제 4 NMOS 트랜지스터(N24) 및 제 2 플래쉬 메모리 셀(M22)의 상태에 따라 조절된 전위를 갖는다. 여기서, 제 4 NMOS 트랜지스터(N24)는 제 2 플래쉬 메모리 셀(M22)의 드레인 전위, 즉 제 4 노드(Q24)의 전위를 반전시키는 제 2 인버터(I22)의 출력 신호에 따라 구동되고, 제 2 플래쉬 메모리 셀(M22)는 과도 소거된 셀로서, 게이트 단자가 접지 단자(Vss)와 접속된다. 제 2 플래쉬 메모리 셀(M22)은 게이트 단자가 접지 단자(Vss)와 접속되기 때문에 제 2 플래쉬 메모리 셀(M22)를 통한 제 2 전류(Ib)는 일정한 양을 유지하게 되고, 이에 따라 제 2 노드(Q22)의 전위(INb)는 일정 전위를 유지하게 된다.Similarly, the second node Q22 has a power supply voltage Vcc supplied through the second NMOS transistor N22 connected in a diode form according to the states of the fourth NMOS transistor N24 and the second flash memory cell M22. Has a regulated potential. Here, the fourth NMOS transistor N24 is driven according to the output signal of the second inverter I22 which inverts the drain potential of the second flash memory cell M22, that is, the potential of the fourth node Q24, and the second The flash memory cell M22 is a cell that is excessively erased, and a gate terminal thereof is connected to the ground terminal Vss. Since the second flash memory cell M22 has a gate terminal connected to the ground terminal Vss, the second current Ib through the second flash memory cell M22 maintains a constant amount. The potential INb of Q22 maintains a constant potential.
오실레이터(21)의 출력 신호에 따라 차지 펌프(22)가 펌핑 동작을 실시하여 펌핑 고전압(VPP)을 생성하고, 이 펌핑 고전압(VPP)이 다이오드 체인(23)에 의해 분배된다. 다이오드 체인(23)에 의한 분배 전압은 제 1 플래쉬 메모리 셀(M21)의게이트 단자에 인가된다. 다이오드 체인(23)에 의한 분배 전압이 제 1 플래쉬 메모리 셀(M21)의 게이트 단자에 인가됨에 따라 제 1 플래쉬 메모리 셀(M21)를 통해 제 1 전류(Ia)가 흐르게 된다. 도 3(a)에 도시된 바와 같이 제 1 전류(Ia)가 제 2 전류(Ib)에 비해 적게 흐를 경우 도 3(b)에 도시된 바와 같이 제 1 노드(Q21)의 전위(INa)는 제 2 노드(Q22)의 전위(INb)보다 높게 되고, 이에 따라 비교기(24)는 로우 상태의 신호를 출력한다. 이에 따라 프리차지 회로(25)의 제 5 NMOS 트랜지스터 (N25)를 턴오프시켜 펌핑 고전압(VPP)이 출력 단자로 출력되도록 하는 동시에 오실레이터(21)를 동작시켜 차지 펌프 회로(22)가 펌핑 동작을 계속 실시하도록 한다. 그런데, 펌핑 고전압(VPP)이 증가하면 다이오드 체인(23)에 의한 분배 전압도 증가하게 된다. 이에 따라 제 1 플래쉬 메모리 셀(M21)을 통한 제 1 전류(Ia)가 증가하게 되고, 제 1 노드(Q21)의 전위(INa)는 감소하게 된다. 도 3(a)에 도시된 바와 같이 제 1 전류(Ia)가 제 2 전류(Ib)보다 높아지게 되면 도 3(b)에 도시된 바와 같이 제 1 노드(Q21)의 전위(INa)가 제 2 노드(Q22)의 전위(INb)보다 낮아지게 된다. 이 시점이 레귤레이션 포인트(regulation point)로서 비교기(24)는 하이 상태의 신호를 출력하게 되고, 이에 의해 프리차지 회로(25)의 제 5 NMOS 트랜지스터 (N25)를 턴온시켜 펌핑 고전압(VPP) 출력 단자를 프리차지시키고, 이와 동시에 오실레이터(21)를 통해 펌핑 회로(22)가 구동되지 못하도록 한다.According to the output signal of the oscillator 21, the charge pump 22 performs a pumping operation to generate a pumping high voltage VPP, which is distributed by the diode chain 23. The division voltage by the diode chain 23 is applied to the gate terminal of the first flash memory cell M21. As the divided voltage by the diode chain 23 is applied to the gate terminal of the first flash memory cell M21, the first current Ia flows through the first flash memory cell M21. As shown in FIG. 3 (a), when the first current Ia flows less than the second current Ib, as shown in FIG. 3 (b), the potential INa of the first node Q21 is It becomes higher than the potential INb of the second node Q22, so that the comparator 24 outputs a low state signal. Accordingly, the fifth NMOS transistor N25 of the precharge circuit 25 is turned off to output the pumping high voltage VPP to the output terminal, and the oscillator 21 is operated to operate the charge pump circuit 22 to perform the pumping operation. Keep doing it. However, when the pumping high voltage VPP increases, the distribution voltage by the diode chain 23 also increases. Accordingly, the first current Ia through the first flash memory cell M21 increases, and the potential INa of the first node Q21 decreases. As shown in FIG. 3A, when the first current Ia becomes higher than the second current Ib, the potential INa of the first node Q21 becomes second as shown in FIG. 3B. It becomes lower than the potential INb of the node Q22. At this point, as a regulation point, the comparator 24 outputs a high state signal, thereby turning on the fifth NMOS transistor N25 of the precharge circuit 25 to pump high voltage (VPP) output terminals. Precharge and at the same time prevent the pumping circuit 22 from being driven by the oscillator 21.
상기 레귤레이션 포인트는 제 1 및 제 2 플래쉬 메모리 셀(M21 및 M22)의 문턱 전압을 조절하여 원하는 값으로 변경할 수 있다. 또한, 제 1 및 제 2 플래쉬 메모리 셀(M21 및 M22)이 연결된 회로를 대칭으로 구성함으로써 온도나 공정 변화의영향을 받지 않도록 한다.The regulation point may be changed to a desired value by adjusting threshold voltages of the first and second flash memory cells M21 and M22. In addition, by symmetrically configuring the circuit to which the first and second flash memory cells M21 and M22 are connected, the temperature and the process change are not affected.
도 4는 본 발명에 따른 전압 레귤레이션 회로의 시뮬레이션 결과 그래프로서, -40℃의 온도와 3.6V의 동작 전압으로 구동한 경우와 35℃의 온도와 3.0V의 동작 전압으로 구동한 경우, 그리고 90℃의 온도와 2.6V의 동작 전압으로 구동한 경우의 펌핑 고전압(VPP)의 변화 그래프이다. 도시된 바와 같이 온도나 공정 변화를 모두 감안하더라도 레귤레이션 전압은 최대 변화가 0.5V 이하임을 알 수 있다.4 is a graph of a simulation result of the voltage regulation circuit according to the present invention. This is a graph of the change in pumped high voltage (VPP) when driven at a temperature of 2.6V and an operating voltage of 2.6V. As shown, even when considering both temperature and process changes, the regulation voltage can be seen that the maximum change is 0.5V or less.
상술한 바와 같이 본 발명에 의하면 약하게 프로그램된 제 1 플래쉬 메모리 셀과 과도 소거된 제 2 플래쉬 메모리 셀의 전류차를 감지하여 펌핑 고전압을 레귤레이션함으로써 원하는 전압 레벨을 정확하게 결정할 수 있도록 하고, 과도 소거된 제 2 플래쉬 메모리 셀을 이용하여 동작 전원의 변화에 영향을 받지 않도록 하며, 제 1 및 제 2 플래쉬 메모리 셀이 연결된 회로를 대칭적으로 구성하여 온도나 공정 변화에 따른 영향을 받지 않도록 할 수 있다.As described above, according to the present invention, the current difference between the weakly programmed first flash memory cell and the over erased second flash memory cell is sensed to regulate the pumped high voltage, thereby accurately determining a desired voltage level. The two flash memory cells may be used to not be affected by the change in the operating power supply, and the circuits to which the first and second flash memory cells are connected may be symmetrically configured so as not to be affected by temperature or process change.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0087987A KR100455848B1 (en) | 2001-12-29 | 2001-12-29 | Voltage regulation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0087987A KR100455848B1 (en) | 2001-12-29 | 2001-12-29 | Voltage regulation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030057885A KR20030057885A (en) | 2003-07-07 |
| KR100455848B1 true KR100455848B1 (en) | 2004-11-06 |
Family
ID=32215643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0087987A KR100455848B1 (en) | 2001-12-29 | 2001-12-29 | Voltage regulation circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100455848B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101224919B1 (en) * | 2006-02-07 | 2013-01-22 | 삼성전자주식회사 | Semiconductor memory device controlling output voltage level of high voltage generator according to temperature varation |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100455442B1 (en) * | 2001-12-29 | 2004-11-06 | 주식회사 하이닉스반도체 | Low voltage detector |
| KR100525923B1 (en) * | 2002-07-18 | 2005-11-02 | 주식회사 하이닉스반도체 | Voltage generator for flash memory device |
| KR100560822B1 (en) | 2004-09-02 | 2006-03-13 | 삼성전자주식회사 | Semiconductor device capable of generating ripple-free voltage internally |
| KR100804705B1 (en) * | 2006-07-31 | 2008-02-18 | 충북대학교 산학협력단 | The low voltage electric charge pump circuit which uses the nonvloatile memory device |
| KR100897304B1 (en) * | 2008-04-11 | 2009-05-14 | 주식회사 하이닉스반도체 | Circuit for comparing voltage of semiconductor memory apparatus and circuit for regulating voltage using the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5966330A (en) * | 1998-04-30 | 1999-10-12 | Eon Silicon Devices, Inc. | Method and apparatus for measuring the threshold voltage of flash EEPROM memory cells being applied a variable control gate bias |
| US6114876A (en) * | 1999-05-20 | 2000-09-05 | Pericom Semiconductor Corp. | Translator switch transistor with output voltage adjusted to match a reference by controlling gate and substrate charge pumps |
| KR20010047530A (en) * | 1999-11-22 | 2001-06-15 | 박종섭 | High voltage generator |
| KR20030001866A (en) * | 2001-06-28 | 2003-01-08 | 주식회사 하이닉스반도체 | Semiconductor memory device |
| KR20030057884A (en) * | 2001-12-29 | 2003-07-07 | 주식회사 하이닉스반도체 | Low voltage detector |
-
2001
- 2001-12-29 KR KR10-2001-0087987A patent/KR100455848B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5966330A (en) * | 1998-04-30 | 1999-10-12 | Eon Silicon Devices, Inc. | Method and apparatus for measuring the threshold voltage of flash EEPROM memory cells being applied a variable control gate bias |
| US6114876A (en) * | 1999-05-20 | 2000-09-05 | Pericom Semiconductor Corp. | Translator switch transistor with output voltage adjusted to match a reference by controlling gate and substrate charge pumps |
| KR20010047530A (en) * | 1999-11-22 | 2001-06-15 | 박종섭 | High voltage generator |
| KR20030001866A (en) * | 2001-06-28 | 2003-01-08 | 주식회사 하이닉스반도체 | Semiconductor memory device |
| KR20030057884A (en) * | 2001-12-29 | 2003-07-07 | 주식회사 하이닉스반도체 | Low voltage detector |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101224919B1 (en) * | 2006-02-07 | 2013-01-22 | 삼성전자주식회사 | Semiconductor memory device controlling output voltage level of high voltage generator according to temperature varation |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030057885A (en) | 2003-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100383769B1 (en) | Pumping voltage regulation circuit | |
| US8471537B2 (en) | Low power high voltage regulator for non-volatile memory device | |
| JP2001035177A5 (en) | ||
| KR20010077519A (en) | Voltage regulator circuit built in a semiconductor memory device | |
| KR100455848B1 (en) | Voltage regulation circuit | |
| KR100684911B1 (en) | Voltage regulator circuit built in a semiconductor memory device | |
| KR100455442B1 (en) | Low voltage detector | |
| KR100554841B1 (en) | High voltage switch circuit | |
| US6768366B2 (en) | Charge pump system and clock generator | |
| KR100525923B1 (en) | Voltage generator for flash memory device | |
| KR101153793B1 (en) | Apparatus for generating internal voltage | |
| KR100525913B1 (en) | Post program verify circuit for flash memory device | |
| KR100553715B1 (en) | Multi-level high voltage generator | |
| KR100560769B1 (en) | High voltage switch pump circuit | |
| KR100714045B1 (en) | Control circuit for high voltage switch | |
| KR100282728B1 (en) | A flash memory device | |
| KR100427536B1 (en) | Protection circuit | |
| KR100351900B1 (en) | Circuit for Setting Cell of Flash Memory Device | |
| KR100192581B1 (en) | High voltage generating circuit | |
| KR100399921B1 (en) | Charge pump circuit | |
| CN114977778A (en) | Charge pump circuit, method of operating the same, and semiconductor device including the same | |
| KR20020055253A (en) | Circuit for programming of flash memory cell | |
| KR20000027056A (en) | Oscillator for generating high voltage of flash memory device | |
| KR20040001196A (en) | Power up reset circuit | |
| KR19990030152U (en) | Pump Regulation Circuit for Semiconductor Memory Devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |