KR100455848B1 - 전압 레귤레이션 회로 - Google Patents

전압 레귤레이션 회로 Download PDF

Info

Publication number
KR100455848B1
KR100455848B1 KR10-2001-0087987A KR20010087987A KR100455848B1 KR 100455848 B1 KR100455848 B1 KR 100455848B1 KR 20010087987 A KR20010087987 A KR 20010087987A KR 100455848 B1 KR100455848 B1 KR 100455848B1
Authority
KR
South Korea
Prior art keywords
voltage
potential
node
flash memory
memory cell
Prior art date
Application number
KR10-2001-0087987A
Other languages
English (en)
Other versions
KR20030057885A (ko
Inventor
오세은
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0087987A priority Critical patent/KR100455848B1/ko
Publication of KR20030057885A publication Critical patent/KR20030057885A/ko
Application granted granted Critical
Publication of KR100455848B1 publication Critical patent/KR100455848B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 전압 레귤레이션 회로에 관한 것으로, 비교기의 출력 신호에 따라 구동되는 오실레이터와, 상기 오실레이터의 출력 신호에 따라 전원 전압을 펌핑하여 고전압을 출력하기 위한 차지 펌프 회로와, 상기 차지 펌프 회로의 고전압을 분배하기 위한 분배 회로와, 상기 분배 회로로부터의 분배 전압에 따라 구동되어 제 1 노드의 전위를 조절하기 위한 제 1 플래쉬 메모리 셀과, 접지 전압에 따라 제 2 노드의 전위를 소정 전위로 유지하기 위한 제 2 플래쉬 메모리 셀과, 상기 제 1 노드 및 상기 제 2 노드의 전위를 비교하기 위한 비교기와, 상기 비교기의 출력 신호에 따라 상기 펌핑 고전압 출력 단자의 전위를 조절하기 위한 프리차지 수단을 포함하여 이루어져, 온도, 동작 전원 또는 공정 변화에 의해서도 원하는 전압 레벨로 레귤레이션할 수 있는 전압 레귤레이션 회로가 제시된다.

Description

전압 레귤레이션 회로{Voltage regulation circuit}
본 발명은 전압 레귤레이션 회로에 관한 것으로, 특히 약하게 프로그램된 제 1 플래쉬 메모리 셀과 과도 소거된 제 2 플래쉬 메모리 셀의 전류차를 감지하여 펌핑 고전압을 레귤레이션함으로써 원하는 전압 레벨을 정확하게 결정할 수 있도록 하고, 과도 소거된 제 2 플래쉬 메모리 셀을 이용하여 동작 전원의 변화에 영향을 받지 않도록 하며, 제 1 및 제 2 플래쉬 메모리 셀이 연결된 회로를 대칭적으로 구성하여 온도나 공정 변화에 따른 영향을 받지 않도록 하는 전압 레귤레이션 회로에 관한 것이다.
플래쉬 메모리 소자는 셀을 프로그램 또는 소거등의 동작을 위해 전원 전압보다 높은 전압을 필요로 한다. 이러한 프로그램 또는 소거를 위한 고전압은 펌핑 회로를 이용하여 발생시키며, 펌핑 회로의 출력을 동작에 필요한 안정된 전압으로 조절하기 위해 레귤레이션 회로를 이용한다.
도 1은 종래의 펌핑 전압 레귤레이션 회로도로서, 그 구성 및 구동 방법을 설명하면 다음과 같다.
오실레이터(oscilator)(11)의 출력 신호에 따라 펌핑 회로(12)는 전원 전압을 펌핑하여 플래쉬 메모리 셀의 동작에 따른 펌핑 전압(VPP)을 발생시킨다. 펌핑 전압(VPP) 출력 단자와 접지 단자(Vss) 사이에 다수의 PMOS 트랜지스터가 다이오드형태로 직렬 연결된 다이오드 체인(13)은 차지 펌프 회로(12)로부터의 펌핑 전압(VPP)를 분배한다(INa). 비교기(15)는 기준 전압 발생기(14)로부터의 기준 전압(INa)과 다이오드 체인(13)에 의한 분배 전압(INb)를 입력하고, 두 전압을 비교하여 그 결과를 출력한다. 비교기(15)의 출력 신호는 오실레이터(11)를 제어하는 동시에 펌핑 전압(VPP) 출력 단자와 접지 단자(Vss) 사이에 접속된 NMOS 트랜지스터(N11) 및 저항(R11)으로 구성된 디스차지 회로(16)를 구동시켜 펌핑 전압(VPP) 출력 단자의 전위를 조절한다.
상기와 같은 구성에서 펌핑 전압(VPP)이 상승함에 따라 다이오드 체인(13)에 의한 분배 전압(INb)도 상승하게 된다. 분배 전압(INb)이 기준 전압(INa)보다 상승하게 되면 비교기(15)는 이를 검출하여 소정의 전위를 갖는 신호를 출력하게 된다. 비교기(15)의 출력 신호에 의해 디스차지 회로(16)의 NMOS 트랜지스터(N11)가 구동되어 펌핑 전압(VPP) 출력 단자의 전위를 접지 단자(Vss)로 패스시키게 된다. 이와 동시에 오실레이터(11)를 제어하여 차지 펌프 회로(12)가 펌핑 동작을 실시하지 못하도록 한다. 이러한 방법에 의해 펌핑 전압을 레귤레이션시킨다.
상기와 같은 전압 레귤레이션 회로의 정확한 레귤레이션을 위해서는 온도나 공정 뿐만 아니라 동작 전압의 변화에도 영향을 받지 않는 기준 전압 발생기를 필요로 한다. 그러나, 이러한 특성을 모두 갖춘 기준 전압 발생기를 구성하기 어려울 뿐만 아니라 실제 회로와 시뮬레이션 결과 사이에 차이가 발생할 경우 회로를 다시 수정해야 하는 문제점이 있다.
따라서, 온도, 공정 또는 동작 전압에 따라 변화하는 기준 전압 발생기를 이용한 전압 레귤레이션 회로는 일정한 전압을 구현할 수 없기 때문에 플래쉬 메모리 셀의 프로그램 또는 소거 문턱 전압을 제어할 수 없고, 이에 따라 소자의 신뢰성을 저하시키게 된다.
본 발명의 목적은 온도, 공정 또는 동작 전압에 따라 변화되지 않은 기준 전압에 의해 펌핑 고전압을 원하는 전압 레벨로 레귤레이션할 수 있는 전압 레귤레이션 회로를 제공하는데 있다.
본 발명에서는 기준 전압 발생기를 사용하는 대신에 약하게 프로그램된 제 1 플래쉬 메모리 셀과 과도 소거된 제 2 플래쉬 메모리 셀의 전류차를 감지하여 펌핑 전압을 원하는 전압 레벨로 레귤레이션할 수 있도록 한다. 뿐만 아니라 과도 소거된 플래쉬 메모리 셀을 이용함으로써 동작 전원의 변화에 영향을 받지 않고 일정한 전류를 확보할 수 있도록 하고, 제 1 및 제 2 플래쉬 메모리 셀이 연결된 회로를 대칭적으로 구성하여 온도나 공정 변화에 따른 영향을 받지 않도록 한다.
도 1은 종래의 전압 레귤레이션 회로도.
도 2는 본 발명에 따른 전압 레귤레이션 회로도.
도 3(a) 및 도 3(b)은 본 발명에 따른 전압 레귤레이션 회로의 전류 및 전압 특성 곡선.
도 4는 본 발명에 따른 전압 레귤레이션 회로의 시뮬레이션 결과 그래프.
<도면의 주요 부분에 대한 부호의 설명>
21 : 오실레이터 22 : 차지 펌프 회로
23 : 다이오드 체인 24 : 비교기
25 : 프리차지 회로
N21 내지 N25 : 제 1 내지 제 5 NMOS 트랜지스터
M21 및 M22 : 제 1 및 제 2 플래쉬 메모리 셀
I21 및 I22 : 제 1 및 제 2 인버터
본 발명에 따른 전압 레귤레이션 회로는 비교기의 출력 신호에 따라 구동되는 오실레이터와, 상기 오실레이터의 출력 신호에 따라 전원 전압을 펌핑하여 고전압을 출력하기 위한 차지 펌프 회로와, 상기 차지 펌프 회로의 고전압을 분배하기 위한 분배 회로와, 상기 분배 회로로부터의 분배 전압에 따라 구동되어 제 1 노드의 전위를 조절하기 위한 제 1 플래쉬 메모리 셀과, 접지 전압에 따라 제 2 노드의 전위를 소정 전위로 유지하기 위한 제 2 플래쉬 메모리 셀과, 상기 제 1 노드 및 상기 제 2 노드의 전위를 비교하기 위한 비교기와, 상기 비교기의 출력 신호에 따라 상기 펌핑 고전압 출력 단자의 전위를 조절하기 위한 프리차지 수단을 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2는 본 발명에 따른 전압 레귤레이션 회로도로서, 다음과 같이 구성된다.
오실레이터(oscilator)(21)의 출력 신호에 따라 펌핑 회로(22)는 전원 전압을 펌핑하여 플래쉬 메모리 셀의 동작에 따른 펌핑 전압(VPP)을 발생시킨다. 펌핑 전압(VPP) 출력 단자와 접지 단자(Vss) 사이에 다수의 PMOS 트랜지스터가 다이오드 형태로 직렬 연결된 다이오드 체인(23)은 차지 펌프 회로(22)로부터의 펌핑 전압(VPP)를 분배한다. 전원 단자(Vcc)와 제 1 노드(Q21) 사이에 제 1 부하로서, 제 1 NMOS 트랜지스터(N21)로 구성된 다이오드가 접속된다. 제 1 노드(Q21)와 제 3 노드(Q23), 즉 제 1 플래쉬 메모리 셀(M21)의 드레인 단자 사이에 제 3 노드(Q23)의 전위를 반전시키는 제 1 인버터(I21)의 출력에 따라 구동되는 제 3 NMOS 트랜지스터(N23)가 접속되어 제 3 노드(Q23)의 전위를 조절한다. 그리고, 제 3 노드(Q23)와 접지 단자(Vss) 사이에 다이오드 체인(23)에 의한 분배 전압에 의해 구동되는제 1 플래쉬 메모리 셀(M21)이 접속된다. 제 1 플래쉬 메모리 셀(M21)은 약한 프로그램 상태를 유지하는 셀로 구성한다. 한편, 전원 단자(Vcc)와 제 2 노드(Q21) 사이에 제 2 부하로서, 제 2 NMOS 트랜지스터(N22)로 구성된 다이오드가 접속된다. 제 2 노드(Q22)와 제 4 노드(Q24), 즉 제 2 플래쉬 메모리 셀(M22)의 드레인 단자 사이에 제 4 노드(Q24)의 전위를 반전시키는 제 2 인버터(I22)의 출력에 따라 구동되는 제 4 NMOS 트랜지스터(N24)가 접속되어 제 4 노드(Q24)의 전위를 조절한다. 그리고, 제 4 노드(Q24)와 접지 단자(Vss) 사이에 게이트 단자가 접지 단자(Vss)에 접속된 제 2 플래쉬 메모리 셀(M22)이 접속된다. 제 2 플래쉬 메모리 셀(M22)은 과도 소거된 셀로서 동작 전원에 관계없이 일정한 기준 전류(Ib)를 만들어낸다. 비교기(24)는 제 1 노드(Q21)의 전위(INa)와 제 2 노드(Q22)의 전위(INb)를 입력하고 비교하여 그 결과를 출력한다. 비교기(24)의 출력 신호(REG)는 오실레이터(21)를 제어하여 차지 펌프 회로(22)를 제어하도록 하는 동시에 펌핑 전압(VPP) 출력 단자와 접지 단자(Vss) 사이에 접속된 제 5 NMOS 트랜지스터(N25) 및 저항(R21)으로 구성된 디스차지 회로(25)를 구동시켜 펌핑 전압(VPP) 출력 단자의 전위를 조절한다.
상기와 같이 구성되는 본 발명에 따른 펌핑 전압 레귤레이션 회로의 구동 방법을 설명하면 다음과 같다.
다이오드 형태로 연결된 제 1 NMOS 트랜지스터(N21)를 통해 제 1 노드(Q21)로 전원 전압(Vcc)이 공급되며, 제 1 노드(Q21)는 제 3 NMOS 트랜지스터(N23) 및 제 1 플래쉬 메모리 셀(M21)의 상태에 따라 조절된 전위를 갖는다. 여기서, 제 3NMOS 트랜지스터(N23)는 제 1 플래쉬 메모리 셀(M21)의 드레인 전위, 즉 제 3 노드(Q23)의 전위를 반전시키는 제 1 인버터(I21)의 출력 신호에 따라 구동되고, 제 1 플래쉬 메모리 셀(M21)은 약한 프로그램 상태를 유지하는 셀로서 다이오드 체인(23)에 의한 분배 전압에 따라 구동된다. 펌핑 고전압(VPP)이 증가될수록 다이오드 체인(23)에 의한 분배 전압이 증가하게 되고, 제 1 플래쉬 메모리 셀(M21)의 게이트 단자에 인가되는 전압이 증가하게 된다. 이에 따라 제 1 플래쉬 메모리 셀(M21)을 통한 제 1 전류(Ia)가 증가하게 되고, 제 1 노드(Q21)의 전위(INa)는 낮아지게 된다.
마찬가지로, 제 2 노드(Q22)는 다이오드 형태로 연결된 제 2 NMOS 트랜지스터(N22)를 통해 공급된 전원 전압(Vcc)이 제 4 NMOS 트랜지스터(N24) 및 제 2 플래쉬 메모리 셀(M22)의 상태에 따라 조절된 전위를 갖는다. 여기서, 제 4 NMOS 트랜지스터(N24)는 제 2 플래쉬 메모리 셀(M22)의 드레인 전위, 즉 제 4 노드(Q24)의 전위를 반전시키는 제 2 인버터(I22)의 출력 신호에 따라 구동되고, 제 2 플래쉬 메모리 셀(M22)는 과도 소거된 셀로서, 게이트 단자가 접지 단자(Vss)와 접속된다. 제 2 플래쉬 메모리 셀(M22)은 게이트 단자가 접지 단자(Vss)와 접속되기 때문에 제 2 플래쉬 메모리 셀(M22)를 통한 제 2 전류(Ib)는 일정한 양을 유지하게 되고, 이에 따라 제 2 노드(Q22)의 전위(INb)는 일정 전위를 유지하게 된다.
오실레이터(21)의 출력 신호에 따라 차지 펌프(22)가 펌핑 동작을 실시하여 펌핑 고전압(VPP)을 생성하고, 이 펌핑 고전압(VPP)이 다이오드 체인(23)에 의해 분배된다. 다이오드 체인(23)에 의한 분배 전압은 제 1 플래쉬 메모리 셀(M21)의게이트 단자에 인가된다. 다이오드 체인(23)에 의한 분배 전압이 제 1 플래쉬 메모리 셀(M21)의 게이트 단자에 인가됨에 따라 제 1 플래쉬 메모리 셀(M21)를 통해 제 1 전류(Ia)가 흐르게 된다. 도 3(a)에 도시된 바와 같이 제 1 전류(Ia)가 제 2 전류(Ib)에 비해 적게 흐를 경우 도 3(b)에 도시된 바와 같이 제 1 노드(Q21)의 전위(INa)는 제 2 노드(Q22)의 전위(INb)보다 높게 되고, 이에 따라 비교기(24)는 로우 상태의 신호를 출력한다. 이에 따라 프리차지 회로(25)의 제 5 NMOS 트랜지스터 (N25)를 턴오프시켜 펌핑 고전압(VPP)이 출력 단자로 출력되도록 하는 동시에 오실레이터(21)를 동작시켜 차지 펌프 회로(22)가 펌핑 동작을 계속 실시하도록 한다. 그런데, 펌핑 고전압(VPP)이 증가하면 다이오드 체인(23)에 의한 분배 전압도 증가하게 된다. 이에 따라 제 1 플래쉬 메모리 셀(M21)을 통한 제 1 전류(Ia)가 증가하게 되고, 제 1 노드(Q21)의 전위(INa)는 감소하게 된다. 도 3(a)에 도시된 바와 같이 제 1 전류(Ia)가 제 2 전류(Ib)보다 높아지게 되면 도 3(b)에 도시된 바와 같이 제 1 노드(Q21)의 전위(INa)가 제 2 노드(Q22)의 전위(INb)보다 낮아지게 된다. 이 시점이 레귤레이션 포인트(regulation point)로서 비교기(24)는 하이 상태의 신호를 출력하게 되고, 이에 의해 프리차지 회로(25)의 제 5 NMOS 트랜지스터 (N25)를 턴온시켜 펌핑 고전압(VPP) 출력 단자를 프리차지시키고, 이와 동시에 오실레이터(21)를 통해 펌핑 회로(22)가 구동되지 못하도록 한다.
상기 레귤레이션 포인트는 제 1 및 제 2 플래쉬 메모리 셀(M21 및 M22)의 문턱 전압을 조절하여 원하는 값으로 변경할 수 있다. 또한, 제 1 및 제 2 플래쉬 메모리 셀(M21 및 M22)이 연결된 회로를 대칭으로 구성함으로써 온도나 공정 변화의영향을 받지 않도록 한다.
도 4는 본 발명에 따른 전압 레귤레이션 회로의 시뮬레이션 결과 그래프로서, -40℃의 온도와 3.6V의 동작 전압으로 구동한 경우와 35℃의 온도와 3.0V의 동작 전압으로 구동한 경우, 그리고 90℃의 온도와 2.6V의 동작 전압으로 구동한 경우의 펌핑 고전압(VPP)의 변화 그래프이다. 도시된 바와 같이 온도나 공정 변화를 모두 감안하더라도 레귤레이션 전압은 최대 변화가 0.5V 이하임을 알 수 있다.
상술한 바와 같이 본 발명에 의하면 약하게 프로그램된 제 1 플래쉬 메모리 셀과 과도 소거된 제 2 플래쉬 메모리 셀의 전류차를 감지하여 펌핑 고전압을 레귤레이션함으로써 원하는 전압 레벨을 정확하게 결정할 수 있도록 하고, 과도 소거된 제 2 플래쉬 메모리 셀을 이용하여 동작 전원의 변화에 영향을 받지 않도록 하며, 제 1 및 제 2 플래쉬 메모리 셀이 연결된 회로를 대칭적으로 구성하여 온도나 공정 변화에 따른 영향을 받지 않도록 할 수 있다.

Claims (9)

  1. 비교기의 출력 신호에 따라 구동되는 오실레이터와,
    상기 오실레이터의 출력 신호에 따라 전원 전압을 펌핑하여 고전압을 출력하기 위한 차지 펌프 회로와,
    상기 차지 펌프 회로의 고전압을 분배하기 위한 분배 회로와,
    상기 분배 회로로부터의 분배 전압에 따라 구동되어 제 1 노드의 전위를 조절하기 위한 프로그램된 제 1 플래쉬 메모리 셀과,
    접지 전압에 따라 제 2 노드의 전위를 소정 전위로 유지하기 위한 과도 소거된 제 2 플래쉬 메모리 셀과,
    상기 제 1 노드 및 상기 제 2 노드의 전위를 비교하기 위한 비교기와,
    상기 비교기의 출력 신호에 따라 상기 펌핑 고전압 출력 단자의 전위를 조절하기 위한 프리차지 수단을 포함하여 이루어진 것을 특징으로 하는 전압 레귤레이션 회로.
  2. 제 1 항에 있어서, 상기 분배 회로는 다수의 PMOS 트랜지스터가 다이오드 형태로 직렬 접속된 다이오드 체인인 것을 특징으로 하는 전압 레귤레이션 회로.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서, 상기 제 1 노드에 전원 전압을 공급하기 위한 제 1 부하 수단과,
    상기 제 1 플래쉬 메모리 셀의 드레인 단자의 전위에 따라 상기 제 1 노드의 전위를 조절하기 위한 제 1 스위칭 수단을 더 포함하는 것을 특징으로 하는 전압 레귤레이션 회로.
  6. 제 5 항에 있어서, 상기 제 1 스위칭 수단은 상기 제 1 플래쉬 메모리 셀의 드레인 단자의 전위를 반전시키기 위한 제 1 인버팅 수단과,
    상기 제 1 인버팅 수단의 출력에 따라 구동되는 제 1 NMOS 트랜지스터로 이루어진 것을 특징으로 하는 전압 레귤레이션 회로.
  7. 제 1 항에 있어서, 상기 제 2 노드에 전원 전압을 공급하기 위한 제 2 부하 수단과,
    상기 제 2 플래쉬 메모리 셀의 드레인 단자의 전위에 따라 상기 제 2 노드의 전위를 조절하기 위한 제 2 스위칭 수단을 더 포함하는 것을 특징으로 하는 전압 레귤레이션 회로.
  8. 제 7 항에 있어서, 상기 제 2 스위칭 수단은 상기 제 2 플래쉬 메모리 셀의 드레인 단자의 전위를 반전시키기 위한 제 2 인버팅 수단과,
    상기 제 2 인버팅 수단의 출력에 따라 구동되는 제 2 NMOS 트랜지스터로 이루어진 것을 특징으로 하는 전압 레귤레이션 회로.
  9. 제 1 항에 있어서, 상기 프리차지 수단은 상기 펌핑 고전압 출력 단자와 접지 단자 사이에 접속되어 상기 비교기의 출력 신호에 따라 구동되는 NMOS 트랜지스터인 것을 특징으로 하는 전압 레귤레이션 회로.
KR10-2001-0087987A 2001-12-29 2001-12-29 전압 레귤레이션 회로 KR100455848B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0087987A KR100455848B1 (ko) 2001-12-29 2001-12-29 전압 레귤레이션 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0087987A KR100455848B1 (ko) 2001-12-29 2001-12-29 전압 레귤레이션 회로

Publications (2)

Publication Number Publication Date
KR20030057885A KR20030057885A (ko) 2003-07-07
KR100455848B1 true KR100455848B1 (ko) 2004-11-06

Family

ID=32215643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0087987A KR100455848B1 (ko) 2001-12-29 2001-12-29 전압 레귤레이션 회로

Country Status (1)

Country Link
KR (1) KR100455848B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101224919B1 (ko) * 2006-02-07 2013-01-22 삼성전자주식회사 온도 변화에 따라 고전압 발생 회로의 출력 전압 레벨을조절하는 반도체 메모리 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100455442B1 (ko) * 2001-12-29 2004-11-06 주식회사 하이닉스반도체 저전압 검출기
KR100525923B1 (ko) * 2002-07-18 2005-11-02 주식회사 하이닉스반도체 플래쉬 메모리 장치용 전압 생성기
KR100560822B1 (ko) 2004-09-02 2006-03-13 삼성전자주식회사 리플-프리 내부 전압을 발생하는 반도체 장치
KR100804705B1 (ko) * 2006-07-31 2008-02-18 충북대학교 산학협력단 비휘발성 메모리 소자를 이용한 저전압 차지 펌프 회로
KR100897304B1 (ko) 2008-04-11 2009-05-14 주식회사 하이닉스반도체 반도체 메모리 장치의 전압 레벨 비교 회로 및 이를 이용한전압 조정 회로

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966330A (en) * 1998-04-30 1999-10-12 Eon Silicon Devices, Inc. Method and apparatus for measuring the threshold voltage of flash EEPROM memory cells being applied a variable control gate bias
US6114876A (en) * 1999-05-20 2000-09-05 Pericom Semiconductor Corp. Translator switch transistor with output voltage adjusted to match a reference by controlling gate and substrate charge pumps
KR20010047530A (ko) * 1999-11-22 2001-06-15 박종섭 고전압 발생기
KR20030001866A (ko) * 2001-06-28 2003-01-08 주식회사 하이닉스반도체 반도체 메모리 장치
KR20030057884A (ko) * 2001-12-29 2003-07-07 주식회사 하이닉스반도체 저전압 검출기

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966330A (en) * 1998-04-30 1999-10-12 Eon Silicon Devices, Inc. Method and apparatus for measuring the threshold voltage of flash EEPROM memory cells being applied a variable control gate bias
US6114876A (en) * 1999-05-20 2000-09-05 Pericom Semiconductor Corp. Translator switch transistor with output voltage adjusted to match a reference by controlling gate and substrate charge pumps
KR20010047530A (ko) * 1999-11-22 2001-06-15 박종섭 고전압 발생기
KR20030001866A (ko) * 2001-06-28 2003-01-08 주식회사 하이닉스반도체 반도체 메모리 장치
KR20030057884A (ko) * 2001-12-29 2003-07-07 주식회사 하이닉스반도체 저전압 검출기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101224919B1 (ko) * 2006-02-07 2013-01-22 삼성전자주식회사 온도 변화에 따라 고전압 발생 회로의 출력 전압 레벨을조절하는 반도체 메모리 장치

Also Published As

Publication number Publication date
KR20030057885A (ko) 2003-07-07

Similar Documents

Publication Publication Date Title
US8471537B2 (en) Low power high voltage regulator for non-volatile memory device
JP2001035177A5 (ko)
KR20020048264A (ko) 펌핑 전압 레귤레이션 회로
KR100455848B1 (ko) 전압 레귤레이션 회로
KR100684911B1 (ko) 반도체 메모리 장치의 전압 레귤레이터 회로
KR100455442B1 (ko) 저전압 검출기
US6097179A (en) Temperature compensating compact voltage regulator for integrated circuit device
KR100554841B1 (ko) 고전압 스위치 회로
US6768366B2 (en) Charge pump system and clock generator
US6922360B2 (en) Drain pump for flash memory
KR100525923B1 (ko) 플래쉬 메모리 장치용 전압 생성기
KR101153793B1 (ko) 내부 전압 발생 장치
KR100525913B1 (ko) 플래쉬 메모리 소자의 포스트 프로그램 검증 회로
KR100553715B1 (ko) 멀티 레벨 고전압 레귤레이터
KR100560769B1 (ko) 고전압 펌핑 회로
KR100714045B1 (ko) 고전압 스위치 제어 회로
KR100282728B1 (ko) 플래쉬메모리장치
KR100427536B1 (ko) 프로텍션 회로
KR100351900B1 (ko) 플레쉬 메모리 소자의 셀 설정 회로
KR960009954B1 (ko) 퓨즈를 이용한 고전압 발생회로
KR100192581B1 (ko) 고전압 발생회로
KR100399921B1 (ko) 차지 펌프 회로
CN114977778A (zh) 电荷泵电路、其操作方法和包括电荷泵电路的半导体装置
KR20000027056A (ko) 플래시 메모리 장치의 고전압 발생을 위한 발진기
KR20040001196A (ko) 파워업 리셋 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee