KR100445710B1 - 액티브매트릭스액정표시장치 - Google Patents

액티브매트릭스액정표시장치 Download PDF

Info

Publication number
KR100445710B1
KR100445710B1 KR1019960007523A KR19960007523A KR100445710B1 KR 100445710 B1 KR100445710 B1 KR 100445710B1 KR 1019960007523 A KR1019960007523 A KR 1019960007523A KR 19960007523 A KR19960007523 A KR 19960007523A KR 100445710 B1 KR100445710 B1 KR 100445710B1
Authority
KR
South Korea
Prior art keywords
circuit
line driver
signal line
switching
driver circuit
Prior art date
Application number
KR1019960007523A
Other languages
English (en)
Other versions
KR970066646A (ko
Inventor
야스쿠니 야마네
준 고야마
히데히코 지무라
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼, 샤프 가부시키가이샤 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR970066646A publication Critical patent/KR970066646A/ko
Application granted granted Critical
Publication of KR100445710B1 publication Critical patent/KR100445710B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Thin Film Transistor (AREA)

Abstract

단지 적은 량의 전력만을 소비하는 액티브 매트릭스 액정 표시 장치가 개시된다. 액정 표시 장치는 두 세트의 신호선을 각각 구동하는 두 구동기 회로를 구비한다. 한 세트의 신호선은 화면 스크린 상에 표시되는 영상 프레임의 상측 반을 생성시키는 한편, 다른 세트의 신호선은 상기 영상의 하측 반을 생성시킨다. 상기 영상 프레임을 생성시키는 영상 신호가 상기 두 구동기 회로에 교대로 공급되어, 하나의 구동기 회로가 동작중일 때 다른 회로는 중지되거나 스탠바이 상태로 된다.

Description

액티브 매트릭스 액정 표시 장치
발명의 배경
발명의 분야
본 발명은 액티브 매트릭스 액정 표시 장치에 관한 것으로, 특히 종래보다 전력량 소모가 적은 액티브 매트릭스 액정 표시 장치에 관한 것이다.
관련 기술의 설명
액티브 매트릭스 액정 표시 장치에 있어서, 화소는 매트릭스 구조의 각 교차부에 배치된다. 모든 화소에는 스위칭 소자가 설치된다. 화소 정보는 상기 스위칭 소자를 턴온 및 오프시킴으로써 표시된다. 액정은 상기 표시 장치에서 표시매체로서 사용된다. 본 발명에서, 세 개의 단자, 즉, 게이트, 소스 및 드레인을 갖는 박막 트랜지스터(TFT)가 스위칭 소자로서 사용된다.
본 명세서에서, 매트릭스 구조의 행은, 상기 행에 평행하게 배치된 주사선(게이트 라인)을 의미하며, 상기 행의 TFT의 게이트 전극과 접속된다. 매트릭스 구조의 열은, 상기 열에 평행하게 배치된 신호선(소스 라인)을 의미하며, 상기 열의 TFT의 소스(또는 드레인) 전극과 접속된다. 상기 주사선을 구동하기 위한 회로는 주사선 구동기 회로로 칭해진다. 신호선을 구동하기 위한 회로는 신호선 구동기 회로로 칭해진다.
제 2도는 한 종래의 액티브 매트릭스 액정 표시 장치를 도시하고 있다. 신호선 구동기 회로(21)와 주사선 구동기 회로(22)는 각각 신호선(23) 및 주사선(24)을 구동하기 위해 상측 및 좌측에 배치된다. 상기 주사선 구동기(22) 및 신호선 구동기(21) 회로는 클럭 발생기와 같은 신호 발생 회로로부터 클럭 펄스들과 같은 신호들을 수신한다.
제 3도의 (a)에 도시된 바와 같이 시프트 레지스터를 사용한 주사선 구동기 회로(22)가 통상적으로 사용된다. 클럭 펄스(CL1, CL2)가 입력될 때마다, 출력 펄스가 한 위치(position)씩 시프팅된다. 상기 출력 펄스는 NAND 게이트(33) 및 버퍼 회로(34)를 거쳐 한 주사선(32)에 공급된다. 이러한 방식으로, 상기 주사선(32)은 연속적으로 구동된다.
제 3도의 (b)는 주사선 구동기 회로(22)의 타이밍 챠트를 도시한다.
비디오 그래픽 어레이(VGA)의 경우, 각 주사선은 대략 31㎲로 주사된다.
신호선 구동기 회로(21)의 한 예가 제 4 도에 도시된다. 신호선 구동기 회로(21)는 주사선 구동기 회로(22)와 같은 방식으로 시프트 레지스터(41)를 통상적으로 사용한다. 그러나, 상기 신호선 구동기 회로(21)는 주사선 구동기 회로(22)와는 달리 신호선(44)을 직접 구동시키지 않는다. 시프트 레지스터(41)로부터의 출력 신호는 버퍼 회로(42)를 통해 샘플링 아날로그 스위치(43)를 구동시킨다. 아날로그 비디오 신호(45)는 샘플링되어 신호선(44)에 공급된다.
VGA의 경우, 이상적인 샘플링 시간은 대략 40nsec이다. 신호선 구동기 회로(21)가 TFT로 구성되는 경우, 샘플링 시간은 TFT의 성능을 고려한 320nsec 또는 640nsce로 설정된다. 이 경우, 위상이 40nsec 시프팅된 4상 또는 8상 클럭 펄스들이 사용된다.
다른 종래의 액티브 매트릭스 액정 표시 장치가 일본 공개 특허 제 186281/1992호에 기술되며 제 5도에 도시된다. 이러한 구성에서, 신호선(50)은 다수의 그룹들로 분할된다. 신호선(50)은 상기 표시 장치의 양단으로부터 구동된다. 신호의 부하용량과 부하저항이 반감되기 때문에 신호선(50)을 용이하게 구동시킬 수 있다.
액티브 매트릭스 액정 표시 장치를 사용한 시제품의 일례는 노트북 컴퓨터 및 포터블 인텔리전트 단말이다. 이러한 시제품들은 배터리로 구동되도록 요구된다. 그러나, 현존하는 액티브 매트릭스 액정 표시 장치의 서비스 시간은 표시 장치에 의해 소모되는 전력량에 의해 제한된다. 따라서, 장시간의 서비스 시간을 얻기 위해서는 액티브 매트릭스 액정 표시 장치에 의해 소모되는 전력을 감소시키는 것이 중요하다.
현재 세계적인 추세는 자원 절약에 있다. 유망한 차세대 표시 장치라고 간주되는 액티브 매트릭스 액정 표시 장치는 저전력 소모를 달성해야 한다.
전력 소모를 줄이는 한가지 방법은 인가된 전압 또는 동작 주파수를 줄이는 것이다. 그러나, 이 방법은 성능을 저하시킨다. 따라서, 전력 소모를 줄이면서 성능을 유지시키는 방법이 모색되어 왔다.
제 5도와 관련하여 이미 기술된 종래 방법에 있어서 신호선 용량은 반감된다. 신호선이 구동될 때 소모되는 전력을 P2라고 한다. 제 2도와 관련하여 이미 기술된 구성으로 신호선이 구동될 때 소모되는 전력을 P1이라고 한다. 이때 다음의 관계가 성립한다.
P2 = C1 / 2 × V2 × f
= P1 / 2
여기서, C1은 신호선의 용량이며, V는 상기 신호의 진폭이며, f는 동작 주파수이다.
이러한 방식으로, 제 5도에 도시된 구성으로 소모되는 전력은 제 2도에 도시된 구성으로 소모되는 전력과 비교하여 반감될 수 있다. 그러나, 상기 표시 장치의 대향 단부에 배치할 두 개의 구동기 회로가 필요하게 된다. 따라서, 상기 구동기 회로에 의해 소모되는 전체 전력은 제 2도에 도시된 구동기 회로에 의해 소모되는 전력과 비교할 때 두 배로 되고, 따라서, 소모되는 전력이 증가된다. 구동기 회로와 관련해, 부하는 반감되나, 각각의 구동기 회로는 제 2도에 도시된 구성의 구동기 회로의 시프트 레지스터 스테이지와 동일한 수의 시프트 레지스터 스테이지를 가져야 한다. 따라서, 상기 시프트 레지스터를 구동하는 전력은 두 배로 된다. 또한, 상기 시프트 레지스터에 클럭 펄스들을 인가시키는 공통 클럭 단자를 구동하는데 필요한 전력은 두 배로 된다. 또한, 비디오 신호 입력단자를 구동하는데 요구되는 전력은 두 배로 된다. 이러한 전력들은 신호선을 구동하기 위한 전력보다 크거나 같다.
상술된 일본 공개특허 제 186281/1992호에 기술된 방법은 원래 대화면의 표시 장치를 구동하기 위해 개발되었다. 따라서, 이 발명은 전력 소모를 경감시키는데 있어서는 단점이 있다.
발명의 개요
본 발명의 목적은 화면 스크린 상에 한 프레임의 영상을 생성시키는 신호 라인을 갖는 액티브 매트릭스 액정 표시 장치를 제공하는데 있으며, 상기 신호 라인들은 제 5도에 도시된 종래 구성과 동일한 방식으로 신호선의 부하용량에 의해 소비되는 전력을 감소시키도록 상측 및 하측 그룹으로 분할된다.
상기 화면 스크린이 상측에서 하측으로 순차 주사될 때, 가령 상기 스크린의 상측 반이 주사될 때 하측 반에 대한 구동기 회로는 구동될 필요가 없음을 주지시켰다. 따라서, 본 발명은 상기 하측 신호선에 대한 구동기 회로를 중지시키는 중지수단이나 상기 구동기 회로를 스탠바이시키는 수단을 제공한다. 명백하게도, 표시화면의 하측 반이 주사될 때, 상측 신호선에 대한 구동기 회로는 스탠바이 상태로 되거나 정지된다.
본 발명의 다른 목적 및 특징들은 하기에서 명백히 설명된다.
양호한 실시예의 상술
제 1도를 참조하면, 본 발명의 사상을 구현한 액티브 매트릭스 액정 표시 장치가 도시된다. 이 액정 표시 장치는 상기 액정 표시 장치의 화면 스크린 상에 표시되는 영상 프레임의 중앙선에 대해 대향된 측의 상측 화소 매트릭스(11a)와 하측 화소 매트릭스(11b)를 구동시키는 신호선(10)을 갖는다. 상기 상측 화소 매트릭스(11a)에 대한 신호선(10a)은 상측 신호선 구동기 회로(12a)에 의해 구동된다. 상기 하측 화소 매트릭스(11b)에 대한 신호선(10b)은 하측 신호선 구동기 회로(12b)에 의해 구동된다. 상기 액정 표시 장치는 주사선 구동기(13)와, 두 신호선 구동기(12a, 12b)를 교대로 중지시키는 상태 스위칭 회로(state-switching circuit:14)를 더 구비한다.
제 6도는 본 발명에 따른 상태 스위칭 회로의 일례를 도시하고 있다. 이 예에서, 주사선 구동기 회로에 인가될 클럭 펄스들(60)은 먼저 상기 상태 스위칭 회로에 공급된다. 이 상태 스위칭 회로는 주파수 분할 회로(frequency division circuit:61), 상기 주파수 분할 회로(61)의 출력에 접속된 상측 AND 게이트(62a), 상기 주파수 분할 회로(61)의 출력에 접속된 인버터(63), 및 상기 인버터(63)에 접속된 하측 AND 게이트(62b)를 구비한다. VGA(비디오 그래픽 어레이)의 경우, 상기 주파수 분할 회로(61)는 240(divided-by-240) 주파수 분할 회로이다. 상기 상측 AND 게이트(62a)의 출력은 상측 신호선 구동기 회로(12a)의 클럭 입력 단자(64a)에 접속된다. 마찬가지로, 하측 AND 게이트(62b)의 출력은 하측 신호선 구동기(12b)의 클럭 입력 단자(64b)에 접속된다. 상기 스위칭 회로(14)는 상기 신호선 구동기 회로들(12)에 공급된 클럭 펄스들(65)을 제어한다.
제 6 도의 (b)의 타이밍 챠트에 도시된 바와 같이, 영상의 상측 반이 주사될때, 클럭 펄스들(65)은 하측 신호선 구동기(12b)에 입력되지 못한다. 영상의 하측 반이 주사될 때, 클럭 펄스들(65)은 상측 신호선 구동기(12a)에 입력되지 못한다. 상기 상태 스위칭 회로(14)를 부가함으로써, 하나의 신호선 구동기 회로(12)에 의한 원하지 않는 전력 소비가 제거될 수 있다.
제 7도는 본 발명에 따른 상태 스위칭 회로(14)의 다른 실시예를 도시하고 있다. 두 신호선 구동기(70a, 70b)에 공급될 전력은 화면 스크린상의 영상 프레임의 상측 반 주사와 하측 반의 주사 사이에서 스위칭된다 제 6도와 관련하여 이미 기술한 방법과 동일한 방식으로, 영상 프레임의 상측 반과 하측 반 사이의 스위칭 신호는 시프트 레지스터를 교대로 중지시키는데 사용된다.
제 8도는 신호선 구동기 회로에 디코더 회로가 사용되는 일례를 도시하고 있다.
제 9도는 본 발명에 따른 상태 스위칭 회로(14)의 다른 일례를 도시하고 있다. 현재 사용되지 않는 신호선 구동기의 동작은 디코더 회로에 공급되는 어드레스 신호를 차단시킴으로써 중지될 수 있다.
본 발명에 따른 액티브 매트릭스 회로를 사용한 액정 표시 장치의 TFT 기판 제조 방법이 하기에 기술된다.
제 10도의 (A) 내지 (D)와 제 11도의 (A) 내지 (B)는 본 예의 모놀리식 액티브 매트릭스 회로를 제조하기 위한 저온 폴리실리콘 공정 단계를 도시하고 있다. 주변 논리 회로를 형성하는 TFT를 제조하는 공정 순서는 제 10도의 (A) 내지 (D)의 좌측에 도시된다. 액티브 매트릭스 회로를 제조하는 공정 순서는 우측에 도시된다.먼저, 실리콘 산화물막(1002)이 1000 내지 3000 Å의 두께로 글래스 기판(1001)상의 버퍼 산화물막(1002)으로서 형성된다. 이 실리콘 산화물막은 산소 분위기 중에서 스퍼터링 또는 플라즈마 CVD 공정에 의해 형성될 수 있다.
다음에, 아몰퍼스 실리콘막이 플라즈마 CVD 또는 LPCVD 공정에 의해 300 내지 1500 Å의 두께, 양호하게는 500 내지 1000 Å의 두께로 형성된다. 아몰퍼스막은 상기 아몰퍼스 실리콘막을 결정화하거나 결정성을 향상시키도록 500℃ 이상의 온도, 양호하게는 500 내지 600 ℃의 온도에서 열적 어닐링된다. 결정화이후, 결정성(crystallinity)은 레이저광을 이용한 포토어닐링(photo-annealing)을 행함으로써 더 향상될 수 있다. 또한, 일본 공개 특허 제 244103/1994호 및 제 244104/1994호에 기재된 바와 같이 열적 어닐링을 이용한 결정화동안, 실리콘 결정 화를 증진시키기 위한 니켈 같은 요소(즉, 촉매 요소)가 부가될 수 있다.
다음에, 상기 실리콘막은 구동기 회로를 형성하는 P채널 TFT용 액티브층(1003)의 아일랜드(islands), N채널 TFT용 액티브층(1004)의 아일랜드, 및 매트릭스 회로를 형성하는 화소 TFT용 액티브층(1005)의 아일랜드를 형성하도록 에칭된다. 또한, 실리콘 산화물의 게이트 절연막(1006)은 산소 분위기 중에서 스퍼터링 공정에 의해 500 내지 2000 Å의 두께로 형성된다. 상기 게이트 절연막은 플라즈마 CVD 공정으로 형성될 수 있다. 실리콘 산화물막이 플라즈마 CVD 공정에 의해 형성되는 경우, 원료 가스(gaseous raw material)로서 N2O를 사용하는 것이 바람직하다. 대안적으로, 산소(O2)및 모노실란(monosilane: SiH4)이 이용될 수 있다.
이어서, 2000 내지 6000 Å의 두께를 갖는 알루미늄층은 스퍼터링 공정에 의해 라미네이트(laminate)의 전체 표면에 형성된다. 알루미늄은 나중의 열처리 단계에서 힐록(hillocks) 발생이 방지되도록 실리콘, 스칸듐(scandium), 팔라듐(palladium), 또는 다른 물질을 함유할 수 있다. 상기 게이트 절연막(1006)은 게이트 전극(1007, 1008, 및 1009)(제 10도(A))을 형성하도록 에칭된다.
이후, 알루미늄층은 표면상에 알루미늄 산화물(1010, 1011, 및 1012)을 형성하도록 양극처리된다. 이러한 알루미늄 영역들은 절연체(제 10도의 (B))로서 기능한다.
다음에, P채널 TFT의 액티브 층을 덮는 포토레지스트 마스크(1013)가 형성된다. 도펀트 가스로서 포스핀(phosphine)을 이용하는 이온 도핑 공정에 의해 인 이온이 주입된다. 도즈량은 1×1012내지 5×1013원자/㎠ 이다. 그 결과, 강하게 도핑된 N형 영역들, 또는 소스(1014) 및 드레인(1015)이 형성된다(제 10도의 (C)).
이후, N채널 TFT용 액티브층과 화소 TFT용 액티브층을 덮는 포토레지스트 마스크(1016)가 형성된다. 도펀트 가스로서 디보란(B2H6)을 이용하는 이온 도핑 공정에 의해 붕소 이온이 다시 주입된다. 도즈량은 5×1014내지 8×1015원자/㎠이다. 그 결과, P형 영역(1017)이 형성된다. 지금까지 설명한 도핑 단계들로 인해, 강하게 도핑된 N형 영역(소스 및 드레인(1014 및 1015))과 강하게 도핑된 P형 영역(소스 및 드레인(1017))이 형성된다(제 10도의 (D)).
다음에, 상기 라미네이트는 상기 도핑 공정에 의해 생성된 결함을 수선하도록 450 내지 850℃의 온도로 0.5 내지 3 시간 동안 열적 어닐링된다. 이러한 방식으로 상기 도펀트가 액티베이션된다. 동시에, 실리콘의 결정성이 회복된다. 이후, 제 11도의 (A)에 도시된 바와 같이 3000 내지 6000 Å의 두께를 갖는 실리콘 산화물막이 플라즈마 CVD 공정에 의해 전체 표면상의 층간 유전체(1018)로서 형성된다. 이것은 실리콘 질화물막 또는 실리콘 산화물층과 실리콘 질화물층의 다층막일 수 있다. 상기 층간 유전체(1018)는 소스/드레인 영역에서 콘택홀(contact holes)을 형성하도록 습식 에칭 공정 또는 건식 에칭 공정에 의해 에칭된다.
다음에, 알루미늄막 또는 티타늄과 알루미늄의 다층막은 스퍼터링 공정에 의해 2000 내지 6000 Å의 두께를 갖도록 형성된다. 이 막은 주변 회로용의 전극/상 호접속부(1019, 1020 및 1021)와, 화소 TFT용 화소/상호접속부(1022 및 1023)를 생성시키도록 에칭된다(제 11도(A)).
이어서, 실리콘 질화물막(1024)은 플라즈마 CVD 공정에 의해 1000 내지 3000 Å의 두께를 갖는 패시베이션막(passivation film)으로서 형성된다. 이 실리콘 질 화물막은 화소 TFT의 전극(1023)에까지 연장된 콘택 홀을 생성시키도록 에칭된다. 500 내지 1500 Å의 두께를 갖는 ITO(인듐-주석 산화물)막은 스퍼터링 공정에 의해 형성된다. 마지막으로, 상기 ITO막은 화소 전극(1025)을 형성하도록 에칭된다. 이러한 방식으로, 상기 주변 구동기 회로 및 액티브 매트릭스 회로가 일체적으로(integrally) 형성된다(제 11도의 (B)).
본 실시예의 공정 순서는 실리콘 게이트 폴리실리콘 TFT를 제조하기 위한 고온 공정을 일례로서 제 12도의 (A) 내지 (D)를 참조하여 기술된다.
주변 논리 회로를 형성하는 TFT를 제조하는 공정순서는 제 12도의 (A) 내지 (D)의 좌측에 도시된다. 액티브 매트릭스 회로를 제조하는 공정순서는 그 우측에 도시된다. 먼저, 실리콘 산화물막은 1000 내지 3000 Å의 두께로 석영 기판(1101)상의 버퍼 산화물막(1102)으로서 형성된다. 이 실리콘 산화물막은 산소분위기에서 스퍼터링 또는 플라즈마 CVD 공정에 의해 형성된다.
다음에, 아몰퍼스 또는 다결정 실리콘막은 플라즈마 CVD 또는 LPCVD 공정에의해 300 내지 1500 Å의 두께, 양호하게는 500 내지 1000 Å의 두께로 형성된다.상기 실리콘막은 실리콘막을 결정화하거나 또는 결정성을 향상시키기 위해 500℃ 이상의 온도, 양호하게는 800 내지 950 ℃의 온도로 열적 어닐링된다. 결정화 이후, 포토어닐링 공정을 행함으로써 결정성이 더욱 향상될 수 있다. 또한, 열적 어닐링을 이용하는 결정화동안, 일본국 공개 특허 제 244103/1994호 및 제 244104/1994호에 기재된 바와 같이 실리콘의 결정화를 증대시키는 니켈과 같은 요소(즉, 촉매 요소)가 부가될 수 있다.
다음에, 실리콘막은 구동기 회로를 형성하는 P채널 TFT용 액티브층(1103)의 아일랜드, N채널 TFT용 액티브층(1104)의 아일랜드, 및 매트릭스 회로를 형성하는 화소 TFT용 액티브층(1105)의 아일랜드를 형성하도록 에칭된다. 또한, 실리콘 산화물의 게이트 절연막(1106)은 산소 분위기에서 스퍼터링 공정에 의해 500 내지 2000 Å의 두께로 형성된다. 게이트 절연막은 플라즈마 CVD 공정에 의해 형성될 수 있다. 실리콘 산화물막이 플라즈마 CVD 공정에 의해 형성되는 경우, 원료 가스로서일산화질소(N2O)를 사용하는 것이 바람직하다. 대안적으로는 산소(O2)와 모노실란(SiH4)이 이용될 수 있다.
이어서, 2000Å 내지 5㎛의, 양호하게는 2000 내지 6000 Å의 두께를 갖는 다결정 실리콘막은 라미네이트의 전체 표면상에 LPCVD 공정에 의해 형성된다. 전기 전도성을 증대시키기 위해서는 다결정 실리콘막에 미량의 인이 부가된다. 이 폴리실리콘막은 게이트 전극(1107, 1108, 및 1109)을 형성하도록 에칭된다(제 12도의 (A)).
다음에, 인 이온은 포스핀(PH3)을 도펀트 가스로 사용하는 자기 정렬된 이온 주입법에 의해 액티브층의 모든 아일랜드 내에 주입된다. 이때, 상기 게이트 전극은 마스크로서 사용된다. 도즈량은 1×1012내지 5×1013원자/㎠이다. 그 결과, 약하게 도핑된 N형 영역(1110, 1111, 및 1112)이 형성된다(제 12도의 (B)).
이후, P채널 TFT용 액티브층을 덮는 포토레지스트 마스크(1113)가 형성된다.화소 TFT용 액티브층을 게이트 전극의 단부로부터 3㎛의 간격을 둔 부분에까지 덮는 다른 포토레지스트 마스크(1114)가 형성된다. 다시, 포스핀(PH3)을 도펀트 가스로서 사용하는 이온 도핑법에 의해 인 이온이 주입된다. 도즈량은 1×1012내지 5 ×1013원자/㎠이다. 그 결과, 강하게 도핑된 N형 영역, 또는 소스 및 드레인(1115 및 1116)이 형성된다. 마스크로 덮여있는, 화소 TFT용 액티브층의 약하게 도핑된 N형 영역의 영역들은 이때 인 이온이 주입되지 못하며, 따라서 이 영역들은 약하게도핑된 N형으로 유지된다(제 12도의 (C)).
다음에, N채널 TFT용 액티브층을 덮는 포토레지스트 마스크(1117)가 형성된다. 붕소 이온은 디보란(B2H6)을 도펀트 가스로서 사용하는 이온 도핑법에 의해 다시 주입된다. 도즈량은 5×1014내지 8×1015원자/㎠이다. 결과적으로, 붕소의 도 즈량은 인의 도즈량을 초과하고 있다. 이전에 형성된 약하게 도핑된 N형 영역들은 강하게 도핑된 P형 영역(1118)들로 변화된다. 이러한 도핑 단계들의 결과, 강하게 도핑된 영역(소스 및 드레인 1115 및 1116)), 강하게 도핑된 P형 영역(소스 및 드레인(1118)), 및 약하게 도핑된 N형 영역(1112)이 형성된다(제 12도의 (D)).
다음에, 라미네이트는 도핑법에 의해 생성된 결함을 수선하도록 450 내지 850 ℃에서 0.5 내지 3 시간동안 열적 어닐링된다. 이러한 방식으로, 도펀트가 액티베이션된다. 동시에, 실리콘의 결정성이 회복된다. 이후, 제 13도의 (A)에 도시된 바와 같이, 3000 내지 6000 Å의 두께를 갖는 실리콘 산화물막은 플라즈마 CVD 공정에 의해 전체 표면상에서 층간 유전체(1119)로서 형성된다. 이것은 실리콘 질화물막 또는 실리콘 산화물층과 실리콘 질화물층의 다층막일 수 있다. 상기 층간 유전체(1119)는 소스/드레인 영역에서 콘택홀을 형성하도록 건식 에칭 공정 또는 습식 에칭 공정에 의해 에칭된다.
다음에, 알루미늄막 또는 티타늄과 알루미늄의 다층막은 스퍼터링 공정에 의해 2000 내지 6000 Å의 두께로 형성된다. 이 막은 주변 회로용 전극/상호 접속부(1120, 1121, 및 1122)와 화소 TFT용 전극/상호접속부(1123과 1124)를 생성시키도록 에칭된다(제 13도의 (A)).
이어서, 실리콘 질화물막(1125)이 플라즈마 CVD 공정에 의해 1000 내지 3000 Å의 두께를 갖는 패시베이션막으로서 형성된다. 이 실리콘 질화물막은 화소 TFT의 전극(1124)에 연장되는 콘택홀을 생성시키도록 에칭된다. 500 내지 1500 Å의 두께를 갖는 ITO(인듐-주석 산화물)막은 스퍼터링 공정에 의해 형성된다. 마지막으로, ITO막은 화소 전극(1126)을 형성하도록 에칭된다. 이러한 방식으로, 주변 구동기 회로와 액티브 매트릭스 회로가 형성된다(제 13도의 (B)).
지금까지 설명한 예를 통해 구동기 회로 및 화소 매트릭스 회로가 형성될 수 있다. 따라서, 화면 스크린 상에 표시된 영상 프레임의 상측 반과 하측 반으로 각각 할당된 두 세트의 신호선을 각각 작동시키기 위한 두 분리된 신호선 구동기 회로가 제공되면, 넓은 면적을 필요로 하지 않게 된다. 따라서, 사이즈가 경감된 액정 표시 장치가 가능케 된다. 또한, 신호선이 두 그룹으로 수직 분할되므로, 신호선의 부하 용량 및 부하 저항은 반감된다. 그 결과, 상기 표시 장치는 짧은 시간에 작은 구동 능력으로 구동될 수 있다. 상기 구동기 회로는 점순차 주사 방식(point-at-a-time scanning system)으로 구성된다. 이것은, 선순차(line-at-a-time) 구동 방법이 채택되는 경우에 통상 필요시 되는 아날로그 버퍼 및 대용량의 샘플 앤드 홀드 캐패시터를 불필요로 한다. 결과적으로, 구동기 회로자체가 차지하는 면적이 감소될 수 있다. 이것은 소형화를 위한 또다른 이점이 된다.
상술의 예에서, 상기 구동기 회로는 모놀리식 구성으로 된다. 본 발명은 외부 글래스 기판에 부착된 외부 구동기 회로와 함께 아몰퍼스 TFT로 구성된 액티브매트릭스 회로를 구비한 표시 장치에 또한 적용될 수 있다.
지금까지 기술한 바와 같이, 본 발명의 신호선은 표시되는 영상 프레임의 상 측 반과 하측 반에 대응하는 두 세트로 분할된다. 이 두 세트의 신호선은 각각 두 신호선 구동기 회로에 의해 구동된다. 두 구동기 회로의 하나가 동작중일 때, 다른 구동은 중지된다. 그 결과, 소비되는 전력을 크게 경감시킬 수 있다.
제 1도는 본 발명에 따른 액티브 매트릭스 액정 표시 장치의 블록도.
제 2도는 공지된 액티브 매트릭스 액정 표시 장치의 블록도.
제 3도는 일반적인 주사선 구동기 회로도.
제 4도는 일반적인 신호선 구동기 회로도.
제 5도는 또다른 공지된 액티브 매트릭스 액정 표시 장치의 블록도.
제 6도는 본 발명에 따라 두 신호선 구동기 회로를 교대로 중지시키기 위한 상태 스위칭 회로도.
제 7도는 본 발명에 따라 두 신호선 구동기 회로를 교대로 중지시키기 위한 다른 상태 스위칭 회로도.
제 8도는 본 발명에 따라 디코더 회로를 사용한 신호선 구동기의 회로도.
제 9도는 본 발명에 따라 두 신호선 구동기 회로에 어드레스 신호 공급을 교대로 중지시키기 위한 또다른 상태 스위칭 회로도.
제 10도의 (A) 내지 (D)는 액티브 매트릭스 액정 표시 장치를 제조하는 몇몇 저온 폴리실리콘 공정 단계를 설명하는 액티브 매트릭스 액정 표시 장치의 단면도.
제 11도의 (A) 및 (B)는 저온 폴리실리콘 공정 단계를 도시하는 단면도.
제 12도의 (A) 내지 (D)는 제 11도의 (A) 및 (B)에 도시된 단계 후에 실행되는 고온 폴리실리콘 공정 단계를 도시하는 단면도.
제 13도의 (A) 및 (B)는 고온 폴리실리콘 공정 단계를 도시하는 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
10a, 10b : 신호선 11a, 11b : 화소 매트릭스
12a, 12b : 신호선 구동기 13 : 주사선 구동기
14 : 상태 스위칭 회로

Claims (16)

  1. 액티브 매트릭스 표시 장치에 있어서,
    매트릭스 형태의 제 1 화소들을 갖는 제 1 화소 영역과,
    상기 제 1 화소들에 영상 신호들을 공급하기 위한 제 1 신호선들과,
    상기 제 1 신호선들을 구동하기 위한 제 1 신호선 구동 회로와,
    매트릭스 형태의 제 2 화소들을 갖는 제 2 화소 영역과,
    상기 제 2 화소들에 영상 신호들을 공급하기 위한 제 2 신호선들과,
    상기 제 2 신호선들을 구동하기 위한 제 2 신호선 구동 회로와,
    상기 제 1 및 제 2 화소들에 주사 신호들을 공급하기 위한 주사 신호선들과,
    상기 주사 신호선들을 구동하기 위한 주사선 구동기 회로와,
    상기 제 1 및 제 2 신호선 구동 회로들을 위한 클럭 펄스들의 공급을 제어하기 위한 제어 수단으로서, 상기 제 2 신호선 구동 회로의 주사동안 상기 제 1 신호선 구동 회로에 대한 상기 클럭 펄스들의 공급을 중지하고, 상기 제 1 신호선 구동회로의 주사동안 상기 제 2 신호선 구동 회로에 대한 상기 클록 펄스들의 공급을 중지하는, 상기 제어 수단과,
    상기 제 1 및 제 2 신호선 구동 회로들 사이에서의 동작을 교대로 스위칭하기 위한 스위칭 수단을 포함하며,
    상기 제어 수단은,
    상기 주사선 구동기 회로로의 제 1 클럭 펄스들을 분할하기 위한 주파수 분할 회로와,
    상기 주파수 분할 회로로부터의 출력 및 제 2 클럭 펄스들에 응답하여 상기 제 1 신호 구동 회로로의 클럭 펄스들의 공급을 발생시키는 제 1 의 AND 게이트와,
    상기 주파수 분할 회로로부터의 반전된 출력 및 상기 제 2 클럭 펄스들에 응답하여 상기 제 2 신호 구동 회로로의 클록 펄스들의 공급을 발생시키는 제 2 의 AND 게이트를 포함하는, 액티브 매트릭스 표시 장치.
  2. 액티브 매트릭스 표시 장치에 있어서,
    매트릭스 형태의 제 1 화소들을 갖는 제 1 화소 영역과,
    상기 제 1 화소에 영상 신호들을 공급하기 위한 제 1 신호선들과,
    상기 제 1 신호선들을 구동하기 위한 제 1 신호선 구동 회로와,
    매트릭스 형태의 제 2 화소들을 갖는 제 2 화소 영역과,
    상기 제 2 화소들에 영상 신호들을 공급하기 위한 제 2 신호선들과,
    상기 제 2 신호선들을 구동하기 위한 제 2 신호선 구동 회로와,
    상기 제 1 및 제 2 화소들에 주사 신호들을 공급하기 위한 주사 신호선들과,
    상기 주사 신호선들을 구동하기 위한 주사선 구동기 회로와,
    상기 제 1 및 제 2 신호선 구동 회로들 사이에서의 동작을 교대로 스위칭하기 위한 스위칭 수단과,
    상기 제 1 및 제 2 신호선 구동 회로들에 대한 전원 공급을 제어하기 위한 제어 수단으로서, 상기 제 2 신호선 구동 회로의 주사동안 상기 제 1 신호선 구동회로에 대한 전원 공급을 중지시키고, 상기 제 1 신호선 구동 회로의 주사동안 상기 제 2 신호선 구동 회로에 대한 전원 공급을 중지시키는, 상기 제어 수단을 포함하며,
    상기 제어 수단은,
    상기 주사선 구동기 회로에 인가될 제 1 클럭 펄스들을 구동하기 위한 주파수 분할 회로와,
    상기 주파수 분할 회로의 출력에 응답하여 상기 제 1 신호선 구동 회로에 대한 전원 공급을 제어하기 위한 제 1 스위칭 회로와,
    상기 주파수 분할 회로의 출력에 응답하여 상기 제 2 신호 구동회로에 대한전원 공급을 제어하기 위한 제 2 스위칭 회로로서, 상기 제 1 스위칭 회로와는 별개인, 상기 제 2 스위칭 회로를 포함하며,
    상기 제 1 스위칭 회로는 상기 제 2 스위칭 회로가 OFF 상태일 때 ON 상태에 있으며, 상기 제 1 스위칭 회로는 상기 제 2 스위칭 회로가 ON 상태일 때 OFF 상태에 있는, 액티브 매트릭스 표시 장치.
  3. 제 2항에 있어서,
    상기 액티브 매트릭스 표시 장치는 액정 장치인 액티브 매트릭스 표시 장치.
  4. 액티브 매트릭스 표시 장치에 있어서,
    기판과,
    상기 기판 상에 형성된 다수의 화소 전극들과,
    상기 화소 전극들을 스위칭하기 위해 상기 기판 상에 형성된 다수의 스위칭소자들로서, 상기 스위칭 소자들 각각은 적어도 하나의 박막 트랜지스터를 포함하는, 상기 다수의 스위칭 소자들과,
    상기 다수의 스위칭 소자들을 구동하기 위한 적어도 제 1 및 제 2 신호선 구 동기 회로들과,
    상기 다수의 스위칭 소자들을 주사하기 위한 주사 구동기 회로와,
    상기 주사선 구동기 회로에 인가될 제 1 클럭 펄스들을 분할하기 위한 주파수 분할 회로와,
    상기 주파수 분할 회로의 출력 및 제 2 클럭 펄스들에 응답하여 상기 제 1 신호 구동기 회로에 클럭 펄스들을 공급하는 제 1 의 AND 게이트와,
    상기 주파수 분할 회로의 반전된 출력 및 상기 제 2 클럭 펄스들에 응답하여 상기 제 2 신호 구동기 회로에 클럭 펄스들을 공급하는 제 2 의 AND 게이트를 포함하는, 액티브 매트릭스 표시 장치.
  5. 제 4 항에 있어서,
    상기 액티브 매트릭스 표시 장치는 액정 장치인 액티브 매트릭스 표시 장치.
  6. 제 4 항에 있어서,
    상기 제 1 및 제 2 신호선 구동기 회로들 각각은 상기 기판 상에 형성된 박막 트랜지스터들을 포함하는 액티브 매트릭스 표시 장치.
  7. 액티브 매트릭스 표시 장치에 있어서,
    기판과,
    상기 기판 상에 형성된 다수의 화소 전극들과,
    상기 화소 전극들을 스위칭하기 위해 상기 기판 상에 형성된 다수의 스위칭소자들로서, 상기 스위칭 소자들 각각은 적어도 하나의 박막 트랜지스터를 포함하는, 상기 다수의 스위칭 소자들과,
    상기 다수의 스위칭 소자들을 구동하기 위한 적어도 제 1 및 제 2 신호선 구 동기 회로들과,
    상기 다수의 스위칭 소자들을 주사하기 위한 주사 구동기 회로와,
    상기 주사선 구동기 회로에 인가될 제 1 클럭 펄스들을 분할하기 위한 주파수 분할 회로와,
    상기 주파수 분할 회로의 출력에 응답하여 상기 제 1 신호선 구동기 회로에 대한 전원 공급을 제어하기 위한 제 1 스위칭 회로와,
    상기 주파수 분할 회로의 출력에 응답하여 상기 제 2 신호 구동기 회로에 대한 전원 공급을 제어하기 위한 제 2 스위칭 회로로서, 상기 제 1 스위칭 회로와는 별개인, 상기 제 2 스위칭 회로를 포함하며,
    상기 제 1 스위칭 회로는 상기 제 2 스위칭 회로가 OFF 상태일 때 ON 상태에 있고, 상기 제 1 스위칭 회로는 상기 제 2 스위칭 회로가 ON 상태일 때 OFF 상태에있는, 액티브 매트릭스 표시 장치.
  8. 제 7 항에 있어서,
    상기 액티브 매트릭스 표시 장치는 액정 장치인 액티브 매트릭스 표시 장치.
  9. 제 7 항에 있어서,
    상기 제 1 및 제 2 신호선 구동기 회로들 각각은 상기 기판 상에 형성된 박막 트랜지스터들을 포함하는 액티브 매트릭스 표시 장치.
  10. 액티브 매트릭스 표시 장치에 있어서,
    매트릭스 형태의 제 1 화소들을 갖는 제 1 화소 영역과,
    상기 제 1 화소들에 영상 신호들을 공급하기 위한 제 1 신호선들과,
    상기 제 1 신호선들을 구동하기 위한 제 1 신호선 구동 회로와,
    매트릭스 형태의 제 2 화소들을 갖는 제 2 화소 영역과,
    상기 제 2 화소들에 영상 신호들을 공급하기 위한 제 2 신호선들과,
    상기 제 2 신호선들을 구동하기 위한 제 2 신호선 구동 회로와,
    상기 제 1 및 제 2 화소들에 주사 신호들을 공급하기 위한 주사 신호선들과,
    상기 주사 신호선들을 구동하기 위한 주사선 구동기 회로와,
    상기 제 1 및 제 2 신호선 구동 회로들에 대한 클럭 펄스들의 공급을 제어하기 위한 제어 수단으로서, 상기 제 2 신호선 구동 회로의 주사동안 상기 제 1 신호선 구동 회로에 대한 상기 클럭 펄스들의 공급을 중지하고, 상기 제 1 신호선 구동회로의 주사동안 상기 제 2 신호선 구동 회로에 대한 상기 클럭 펄스들의 공급을 중지하는, 상기 제어 수단과,
    상기 제 1 및 제 2 신호선 구동 회로들 사이의 동작을 스위칭하기 위한 스위칭 수단을 포함하며,
    상기 제어 수단은,
    제 1 펄스 및 제 2 펄스를 발생시키기 위한 수단으로서, 상기 제 1 화소들에 주사 신호를 공급하는 주기동안의 상기 제 1 및 제 2 펄스들의 각각의 레벨은 상기 제 2 화소들에 주사 신호들을 공급하는 주기동안의 상기 레벨과 서로 다른, 상기 펄스들을 발생시키기 위한 수단과,
    상기 제 1 펄스 및 제 2 클럭 펄스들에 응답하여 상기 제 1 신호 구동 회로로의 클록 펄스들의 공급을 발생시키는 제 1 의 AND 게이트와,
    상기 제 2 펄스 및 상기 제 2 클럭 펄스들에 응답하여 상기 제 2 신호 구동회로로의 클럭 펄스들의 공급을 발생시키는 제 2 의 AND 게이트를 포함하는, 액티브 매트릭스 표시 장치.
  11. 제 10 항에 있어서,
    상기 제 1 펄스는 주파수 분할 회로의 출력이고, 상기 제 2 펄스는 상기 주파수 분할 회로의 반전된 출력인, 액티브 매트릭스 표시 장치.
  12. 액티브 매트릭스 표시 장치에 있어서,
    매트릭스 형태의 제 1 화소들을 갖는 제 1 화소 영역과,
    상기 제 1 화소들에 영상 신호들을 공급하기 위한 제 1 신호선들과,
    상기 제 1 신호선들을 구동하기 위한 제 1 신호선 구동 회로와,
    매트릭스 형태의 제 2 화소들을 갖는 제 2 화소 영역과,
    상기 제 2 화소들에 영상 신호들을 공급하기 위한 제 2 신호선들과,
    상기 제 2 신호선들을 구동하기 위한 제 2 신호선 구동 회로와,
    상기 제 1 및 제 2 화소들에 주사 신호들을 공급하기 위한 주사 신호선들과,
    상기 주사 신호선들을 구동하기 위한 주사선 구동기 회로와,
    상기 제 1 및 제 2 신호선 구동 회로들 사이에서의 동작을 교대로 스위칭하기 위한 스위칭 수단과,
    상기 제 1 및 제 2 신호선 구동 회로들에 대한 전원 공급을 제어하기 위한 제어 수단으로서, 상기 제 2 신호선 구동 회로의 주사동안 상기 제 1 신호선 구동 회로에 대한 전원 공급을 중지하고, 상기 제 1 신호선 구동 회로의 주사동안 상기 제 2 신호선 구동 회로에 대한 전원 공급을 중지하는, 상기 제어 수단을 포함하며,
    상기 제어 수단은,
    제 1 펄스 및 제 2 펄스를 발생시키기 위한 수단으로서, 상기 제 1 화소들에 주사 신호들을 공급하는 주기동안 상기 제 1 및 제 2 펄스들의 각각의 레벨은 상기 제 2 화소들에 주사 신호들을 공급하는 주기동안의 상기 레벨과 서로 다른, 상기 펄스들을 발생시키기 위한 수단과,
    상기 제 1 펄스에 응답하여 상기 제 1 신호선 구동 회로에 대한 전원 공급을 제어하기 위한 제 1 스위칭 회로와,
    상기 제 2 펄스에 응답하여 상기 제 2 신호선 구동 회로에 대한 전원 공급을 제어하기 위한 제 2 스위칭 회로로서, 상기 제 1 스위칭 회로와는 별개인, 상기 제 2 스위칭 회로를 포함하며,
    상기 제 1 스위칭 회로는 상기 제 2 스위칭 회로가 OFF 상태일 때 ON 상태에 있고 상기 제 1 스위칭 회로는 상기 제 2 스위칭 회로가 ON 상태일 때 OFF 상태에 있는, 액티브 매트릭스 표시 장치.
  13. 제 12 항에 있어서,
    상기 제 1 펄스는 주파수 분할 회로의 출력이고, 상기 제 2 펄스는 상기 주파수 분할 회로의 반전된 출력인, 액티브 매트릭스 표시 장치.
  14. 액티브 매트릭스 표시 장치에 있어서,
    기판과,
    상기 기판 상에 형성된 다수의 제 1 화소 전극들과,
    상기 기판 상에 형성된 다수의 제 2 화소 전극들과,
    상기 제 2 화소 전극들을 스위칭하기 위해 상기 기판 상에 형성된 다수의 제 1 스위칭 소자들로서, 상기 스위칭 소자들 각각은 적어도 하나의 박막 트랜지스터를 포함하는, 상기 다수의 제 1 스위칭 소자들과,
    상기 제 2 화소 전극들을 스위칭하기 위해 상기 기판 상에 형성된 다수의 제 2 스위칭 소자들로서, 상기 제 2 스위칭 소자들 각각은 적어도 하나의 박막 트랜지스터를 포함하는, 상기 다수의 제 2 스위칭 소자들과,
    상기 다수의 스위칭 소자들을 구동하기 위한 적어도 제 1 및 제 2 신호선 구 동기 회로들로서, 상기 제 1 신호선 구동기 회로는 배타적으로 상기 제 1 스위칭 소자들을 구동하고 상기 제 2 신호선 구동기 회로는 배타적으로 상기 제 2 스위칭소자들을 구동하는, 상기 제 1 및 제 2 신호선 구동기 회로들과,
    상기 다수의 제 1 및 제 2 스위칭 소자들을 주사하기 위한 주사 구동기 회로와,
    제 1 펄스 및 상기 제 1 펄스와 반대의 극성을 갖는 제 2 펄스를 발생시키기 위한 수단과,
    상기 제 1 펄스 및 제 2 클럭 펄스들에 응답하여 상기 제 1 신호 구동기 회로에 클럭 펄스들을 발생시키는 제 1 의 AND 게이트와,
    상기 제 2 펄스 및 상기 제 2 클럭 펄스들에 응답하여 상기 제 2 신호 구동 기 회로에 클럭 펄스들을 발생시키는 제 2 의 AND 게이트를 포함하는, 액티브 매트 릭스 표시 장치.
  15. 액티브 매트릭스 표시 장치에 있어서,
    기판과,
    상기 기판 상에 형성된 다수의 화소 전극들과,
    상기 화소 전극들을 스위칭하기 위해 상기 기판 상에 형성된 다수의 스위칭 소자들로서, 상기 스위칭 소자들 각각은 적어도 하나의 박막 트랜지스터를 포함하는, 상기 다수의 스위칭 소자들과,
    상기 다수의 스위칭 소자들을 구동하기 위한 적어도 제 1 및 제 2 신호선 구 동기 회로들과,
    상기 다수의 스위칭 소자들을 주사하기 위한 주사 구동기 회로와,
    제 1 펄스 및 상기 제 1 펄스와 반대인 극성을 갖는 제 2 펄스를 발생시키기 위한 수단과,
    상기 제 1 펄스에 응답하여 상기 제 1 신호선 구동기 회로에 대한 전원 공급을 제어하기 위한 제 1 스위칭 회로와,
    상기 제 2 펄스에 응답하여 상기 제 2 신호선 구동기 회로에 대한 전원 공급을 제어하기 위한 제 2 스위칭 회로로서, 상기 제 2 스위칭 회로는 상기 제 1 스위칭 회로와는 별개인, 상기 제 2 스위칭 회로를 포함하며,
    상기 제 1 스위칭 회로는 상기 제 2 스위칭 회로가 OFF 상태일 때 ON 상태에 있고, 상기 제 1 스위칭 회로는 상기 제 2 스위칭 회로가 ON 상태일 때 OFF 상태에 있는, 액티브 매트릭스 표시 장치.
  16. 제 1 항에 있어서,
    상기 액티브 매트릭스 표시 장치는 액정 장치인 액티브 매트릭스 표시 장치.
KR1019960007523A 1995-03-17 1996-03-20 액티브매트릭스액정표시장치 KR100445710B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-86315 1995-03-17
JP7086315A JPH08263016A (ja) 1995-03-17 1995-03-17 アクティブマトリクス型液晶表示装置

Publications (2)

Publication Number Publication Date
KR970066646A KR970066646A (ko) 1997-10-13
KR100445710B1 true KR100445710B1 (ko) 2004-11-06

Family

ID=13883408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960007523A KR100445710B1 (ko) 1995-03-17 1996-03-20 액티브매트릭스액정표시장치

Country Status (5)

Country Link
US (1) US6246399B1 (ko)
JP (1) JPH08263016A (ko)
KR (1) KR100445710B1 (ko)
CN (1) CN1140892C (ko)
TW (1) TW397925B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6377230B1 (en) 1995-10-05 2002-04-23 Semiconductor Energy Laboratory Co., Ltd. Three dimensional display unit and display method
JP3527009B2 (ja) * 1996-03-21 2004-05-17 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3874950B2 (ja) * 1998-12-01 2007-01-31 アルプス電気株式会社 画像表示装置
JP3647666B2 (ja) * 1999-02-24 2005-05-18 シャープ株式会社 表示素子用駆動装置及びそれを用いた表示モジュール
TW573165B (en) * 1999-12-24 2004-01-21 Sanyo Electric Co Display device
JP2002196732A (ja) * 2000-04-27 2002-07-12 Toshiba Corp 表示装置、画像制御半導体装置、および表示装置の駆動方法
JP5019668B2 (ja) * 2000-09-18 2012-09-05 三洋電機株式会社 表示装置及びその制御方法
GB0028875D0 (en) * 2000-11-28 2001-01-10 Koninkl Philips Electronics Nv Active matrix liquid crystal display devices
JP4190862B2 (ja) 2001-12-18 2008-12-03 シャープ株式会社 表示装置およびその駆動方法
KR100481213B1 (ko) * 2001-12-28 2005-04-08 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 구동방법
JP4409152B2 (ja) 2002-06-27 2010-02-03 株式会社ルネサステクノロジ 表示制御駆動装置および表示システム
JP2004045748A (ja) * 2002-07-11 2004-02-12 Sharp Corp 表示装置及び表示方法
JP2004077567A (ja) * 2002-08-09 2004-03-11 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
US7271784B2 (en) * 2002-12-18 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP4010308B2 (ja) 2004-05-24 2007-11-21 ソニー株式会社 表示装置および表示装置の駆動方法
JP4731836B2 (ja) * 2004-06-08 2011-07-27 株式会社 日立ディスプレイズ 表示装置
JP2006261240A (ja) * 2005-03-15 2006-09-28 Seiko Epson Corp 電子デバイス用基板、電子デバイス用基板の製造方法、表示装置および電子機器
JP2007058215A (ja) * 2005-08-24 2007-03-08 Samsung Electronics Co Ltd 薄膜トランジスタアレイ基板及びそれを含む液晶表示装置
WO2018160980A1 (en) 2017-03-02 2018-09-07 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Superstate polarization and impedance rectifying elements
CN109712564A (zh) 2019-02-25 2019-05-03 京东方科技集团股份有限公司 驱动方法、驱动电路和显示装置
CN112562600B (zh) * 2020-12-01 2021-12-03 Tcl华星光电技术有限公司 显示装置及其驱动方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05297827A (ja) * 1992-04-17 1993-11-12 Hitachi Ltd 液晶表示装置
JPH0618843A (ja) * 1992-06-30 1994-01-28 Sharp Corp 液晶表示装置
JPH06337658A (ja) * 1993-05-26 1994-12-06 Keibunshiya:Kk 液晶表示装置
JPH06337655A (ja) * 1993-05-31 1994-12-06 Sanyo Electric Co Ltd 液晶駆動回路
US5376944A (en) * 1990-05-25 1994-12-27 Casio Computer Co., Ltd. Liquid crystal display device with scanning electrode selection means
JPH0744135A (ja) * 1993-07-28 1995-02-14 Casio Comput Co Ltd 表示駆動回路

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59121391A (ja) * 1982-12-28 1984-07-13 シチズン時計株式会社 液晶表示装置
US4816816A (en) * 1985-06-17 1989-03-28 Casio Computer Co., Ltd. Liquid-crystal display apparatus
JPS6249399A (ja) * 1985-08-29 1987-03-04 キヤノン株式会社 表示装置
DE3750870T2 (de) 1986-05-13 1995-06-29 Sanyo Electric Co Antriebsschaltung einer bildanzeigevorrichtung.
US4963860A (en) 1988-02-01 1990-10-16 General Electric Company Integrated matrix display circuitry
JP2653099B2 (ja) 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JP2660566B2 (ja) * 1988-12-15 1997-10-08 キヤノン株式会社 強誘電性液晶装置およびその駆動法
KR910006834A (ko) * 1989-09-29 1991-04-30 아오이 죠이치 전원회로의 제조건에 의해 휘도를 변경시킬수 있는 디스플레이 제어장치
JP2805895B2 (ja) * 1989-10-02 1998-09-30 松下電器産業株式会社 液晶表示回路
FR2657987B1 (fr) * 1990-02-06 1992-04-10 Commissariat Energie Atomique Procede de commande d'un ecran matriciel comportant deux parties independantes et dispositif pour sa mise en óoeuvre.
US5563624A (en) * 1990-06-18 1996-10-08 Seiko Epson Corporation Flat display device and display body driving device
EP0474231B1 (en) * 1990-09-06 1996-12-04 Canon Kabushiki Kaisha Electronic device
JPH04186281A (ja) 1990-11-21 1992-07-03 Hitachi Ltd 薄膜トランジスタ回路装置
JPH0740096B2 (ja) * 1990-12-18 1995-05-01 セイコーエプソン株式会社 駆動装置
US5485173A (en) 1991-04-01 1996-01-16 In Focus Systems, Inc. LCD addressing system and method
US5598180A (en) * 1992-03-05 1997-01-28 Kabushiki Kaisha Toshiba Active matrix type display apparatus
JPH06324644A (ja) 1993-05-13 1994-11-25 Casio Comput Co Ltd 表示装置
US5574475A (en) 1993-10-18 1996-11-12 Crystal Semiconductor Corporation Signal driver circuit for liquid crystal displays
JP2962985B2 (ja) * 1993-12-22 1999-10-12 シャープ株式会社 液晶表示装置
US5555001A (en) 1994-03-08 1996-09-10 Prime View Hk Limited Redundant scheme for LCD display with integrated data driving circuit
JP3106078B2 (ja) * 1994-12-28 2000-11-06 シャープ株式会社 液晶駆動用電源
JPH08263012A (ja) * 1995-03-22 1996-10-11 Toshiba Corp 駆動装置及び表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376944A (en) * 1990-05-25 1994-12-27 Casio Computer Co., Ltd. Liquid crystal display device with scanning electrode selection means
JPH05297827A (ja) * 1992-04-17 1993-11-12 Hitachi Ltd 液晶表示装置
JPH0618843A (ja) * 1992-06-30 1994-01-28 Sharp Corp 液晶表示装置
JPH06337658A (ja) * 1993-05-26 1994-12-06 Keibunshiya:Kk 液晶表示装置
JPH06337655A (ja) * 1993-05-31 1994-12-06 Sanyo Electric Co Ltd 液晶駆動回路
JPH0744135A (ja) * 1993-07-28 1995-02-14 Casio Comput Co Ltd 表示駆動回路

Also Published As

Publication number Publication date
CN1163444A (zh) 1997-10-29
KR970066646A (ko) 1997-10-13
JPH08263016A (ja) 1996-10-11
TW397925B (en) 2000-07-11
CN1140892C (zh) 2004-03-03
US6246399B1 (en) 2001-06-12

Similar Documents

Publication Publication Date Title
KR100445710B1 (ko) 액티브매트릭스액정표시장치
US6778162B2 (en) Display apparatus having digital memory cell in pixel and method of driving the same
US5616936A (en) Active matrix assembly with signal line crossing to equalize stray capacitance
TWI226967B (en) Liquid crystal display and its manufacture method
JP4537526B2 (ja) 液晶表示装置及びその駆動方法
US7002212B2 (en) Static RAM having a TFT with n-type source and drain regions and a p-type region in contact with only the intrinsic channel of the same
KR100406454B1 (ko) 표시 장치 및 그 구동 방법
US6940483B2 (en) Method for driving display device having digital memory for each pixel
JP3869463B2 (ja) アクティブ・マトリックス液晶ディスプレイ用の大口径比アレイ・アーキテクチャ
JP3423108B2 (ja) 表示装置及び表示装置の製造方法
TWI282030B (en) Liquid crystal display device and method of driving the same
JPH10240164A (ja) 駆動回路一体型表示装置
JP4619522B2 (ja) 液晶表示装置
JP2002341833A (ja) 平面表示装置
JP2003058124A (ja) 表示装置の駆動方法及び表示装置
JPH11295761A (ja) 表示装置及びその製造方法
JP2001228458A (ja) Ｓｌｖの液晶駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140722

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 12

EXPY Expiration of term