JP2006261240A - 電子デバイス用基板、電子デバイス用基板の製造方法、表示装置および電子機器 - Google Patents

電子デバイス用基板、電子デバイス用基板の製造方法、表示装置および電子機器 Download PDF

Info

Publication number
JP2006261240A
JP2006261240A JP2005073890A JP2005073890A JP2006261240A JP 2006261240 A JP2006261240 A JP 2006261240A JP 2005073890 A JP2005073890 A JP 2005073890A JP 2005073890 A JP2005073890 A JP 2005073890A JP 2006261240 A JP2006261240 A JP 2006261240A
Authority
JP
Japan
Prior art keywords
substrate
material layer
conductive material
electronic device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005073890A
Other languages
English (en)
Inventor
Mitsuru Sato
充 佐藤
Akira Matsushita
亮 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005073890A priority Critical patent/JP2006261240A/ja
Priority to US11/366,733 priority patent/US20060219607A1/en
Priority to KR1020060022245A priority patent/KR100746250B1/ko
Priority to TW095108420A priority patent/TW200643989A/zh
Priority to CNB2006100591736A priority patent/CN100458872C/zh
Publication of JP2006261240A publication Critical patent/JP2006261240A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04C—STRUCTURAL ELEMENTS; BUILDING MATERIALS
    • E04C2/00—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels
    • E04C2/02—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by specified materials
    • E04C2/26—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by specified materials composed of materials covered by two or more of groups E04C2/04, E04C2/08, E04C2/10 or of materials covered by one of these groups with a material not specified in one of the groups
    • E04C2/284—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by specified materials composed of materials covered by two or more of groups E04C2/04, E04C2/08, E04C2/10 or of materials covered by one of these groups with a material not specified in one of the groups at least one of the materials being insulating
    • E04C2/292—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by specified materials composed of materials covered by two or more of groups E04C2/04, E04C2/08, E04C2/10 or of materials covered by one of these groups with a material not specified in one of the groups at least one of the materials being insulating composed of insulating material and sheet metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04B—GENERAL BUILDING CONSTRUCTIONS; WALLS, e.g. PARTITIONS; ROOFS; FLOORS; CEILINGS; INSULATION OR OTHER PROTECTION OF BUILDINGS
    • E04B2/00—Walls, e.g. partitions, for buildings; Wall construction with regard to insulation; Connections specially adapted to walls
    • E04B2/56—Load-bearing walls of framework or pillarwork; Walls incorporating load-bearing elongated members
    • E04B2/58—Load-bearing walls of framework or pillarwork; Walls incorporating load-bearing elongated members with elongated members of metal
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04C—STRUCTURAL ELEMENTS; BUILDING MATERIALS
    • E04C2/00—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels
    • E04C2/44—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by the purpose
    • E04C2/46—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by the purpose specially adapted for making walls
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Architecture (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Composite Materials (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】本発明の目的は、例えば、表示装置において、表示ムラを低減することのできる電子デバイス用基板、かかる電子デバイス用基板の製造方法、かかる電子デバイス用基板を備える表示装置および信頼性の高い電子機器を提供すること。
【解決手段】
本発明の電子デバイス用基板は、基板と、この基板上に設けられたスイッチング素子と、このスイッチング素子を覆い、前記スイッチング素子の端子（接続部３５４）に到達するコンタクトホール３６１が設けられた層間絶縁膜３６０と、層間絶縁膜３６０上に設けられた画素電極２２３と、画素電極２２３に連続して、コンタクトホール３６１の内面および接続部３５４の表面に、気相プロセスにより形成された導電膜３７１と、コンタクトホール３６１の導電膜３７１内側の空間３６２を埋めるように充填された充填材料３７２とで構成される電気接続部３７０とを有するものである。
【選択図】図３

Description

本発明は、電子デバイス用基板、電子デバイス用基板の製造方法、表示装置および電子機器に関するものである。
例えば、アクティブマトリックス駆動方式の表示装置には、個々のスイッチング素子に対応して、それぞれ画素電極が層間絶縁膜を介して、それらの上方に設けられている。
これらの画素電極は、コンタクトホール内に設けられた接続部により、スイッチング素子の端子と電気的に接続されている。
このような画素電極と接続部との形成方法として、例えば、特許文献１には、スパッタリング法（気相プロセス）により形成された透明導電膜をエッチングすることにより一体的に形成するものが開示されている。
ところが、このような気相プロセスにより形成される透明導電膜は、一定の厚さを維持した状態で形成される。そのため、図１６に示すように、端子５０３に到達するように設けられたコンタクトホール５０１の内面においても膜状に形成されることから、コンタクトホール５０１の内側に空間５０２が残存することとなる。
すなわち、コンタクトホール５０１が接続部５１０により充填されず穴が残ったような状態となる。
このようなスイッチング素子を備える表示装置を、例えば、透過型液晶表示装置に適用した場合には、画素電極（接続部５１０）および層間絶縁膜５０４を覆うように配向膜が形成されるが、この配向膜にもコンタクトホール５０１に対応する部分に凹部が形成されることとなる。
このような状態で、配向膜にラビング処理を施すと、ラビングにより生じた配向膜の欠片（破片）が凹部に留まる（入り込む）こととなる。これにより、欠片が存在する部分で、液晶層の配向性が低下し、液晶表示装置に表示ムラが生じるという問題がある。
また、マイクロカプセルを備える電気泳動装置に適用した場合では、空間５０２が存在することにより、マイクロカプセルに変形が生じ、やはり表示ムラが生じることが懸念される。
特開平８−２６３０１６号公報
本発明の目的は、例えば、表示装置において、表示ムラを低減することのできる電子デバイス用基板、かかる電子デバイス用基板の製造方法、かかる電子デバイス用基板を備える表示装置および信頼性の高い電子機器を提供することにある。
このような目的は、下記の本発明により達成させる。
本発明の電子デバイス用基板は、基板と、
該基板上に設けられたスイッチング素子と、
該スイッチング素子を覆い、前記スイッチング素子の端子に到達するコンタクトホールが設けられた層間絶縁膜と、
前記層間絶縁膜上に設けられた画素電極と、
該画素電極に連続して、前記コンタクトホールの内面および前記端子の表面に、気相プロセスにより形成された導電膜と、前記コンタクトホールの前記導電膜内側の空間を埋めるように充填された充填材料とで構成される電気接続部とを有することを特徴とする。
これにより、例えば、表示装置に適用した場合において、表示ムラを低減することができる電子デバイス用基板を確実に得ることができる。
本発明の電子デバイス用基板では、前記充填材料は、液相プロセスにより充填されたものであることが好ましい。
これにより、比較的容易かつ確実に空間を埋めるように充填材料を充填することができる。
本発明の電子デバイス用基板では、前記電気接続部の前記基板と反対側の面と、前記画素電極の前記基板と反対側の面とは、連続した平滑面で構成されていることが好ましい。
これにより、例えば、表示装置に適用した場合において、表示ムラが生じることを確実に防止できる電子デバイス用基板を確実に得ることができる。
本発明の電子デバイス用基板では、前記電気接続部の導電膜と前記画素電極の少なくとも一部とは、一体的に形成されていることが好ましい。
本発明の電子デバイス用基板では、前記画素電極は、透光性を有していることが好ましい。
これにより、画素電極に透光性が要求される透過型液晶表示装置のような表示装置に本発明の電子デバイス用基板を適用することができる。
本発明の電子デバイス用基板では、前記充填材料は、導電性材料を主成分とするものであることが好ましい。
これにより、画素電極に充填材料が供給されてなる部分を備える場合においても、画素電極の抵抗値が高くなるのを好適に抑制または防止することができる。
本発明の電子デバイス用基板では、前記充填材料は、透明導電性材料を主成分とするものであることが好ましい。
これにより、画素電極に充填材料が供給されてなる部分を備える場合においても、画素電極の抵抗値が高くなるのを好適に抑制または防止しつつ、画素電極を確実に透光性を有するものとすることができる。
本発明の電子デバイス用基板では、前記画素電極は、その前記基板と反対側に、前記充填材料が供給されてなる部分を備えることが好ましい。
本発明の電子デバイス用基板の製造方法は、本発明の電子デバイス用基板を製造する方法であって、
前記スイッチング素子と前記層間絶縁膜とを備える前記基板を用意する工程と、
前記層間絶縁膜に前記コンタクトホールを形成する工程と、
気相プロセスにより導電性材料を供給して、前記画素電極と前記電気接続部とを形成する形成領域を包含する領域に、導電性材料層を形成する工程と、
前記コンタクトホールの前記導電性材料層内側の空間に、液相プロセスにより選択的に充填材料を充填する工程と、
液相プロセスによりマスク形成用材料を供給して前記形成領域に対応する形状のマスクを形成する工程と、
該マスクを用いて、前記導電性材料層の不要部分を除去して、前記画素電極と、前記電気接続部とを得る工程とを有することを特徴とする。
これにより、本発明の電子デバイス用基板を製造することができる。
本発明の電子デバイス用基板の製造方法では、前記充填材料を充填する工程に先立って、前記導電性材料層の前記基板と反対側の面に、前記充填材料を充填する際に用いる液状材料に対する撥液性を向上させる処理を施す工程を有することが好ましい。
これにより、充填材料を充填する工程において、充填材料を空間内に選択的に充填することができる。
本発明の電子デバイス用基板の製造方法では、前記マスクを形成する工程に先立って、前記導電性材料層の前記基板と反対側の面の前記形成領域を除く領域に、前記マスク形成用材料に対する撥液性を向上させる処理を施す工程を有することが好ましい。
これにより、マスクを形成する工程において、前記形成領域にマスクを選択的に形成することができる。
本発明の電子デバイス用基板の製造方法は、本発明の電子デバイス用基板を製造する方法であって、
前記スイッチング素子と前記層間絶縁膜とを備える前記基板を用意する工程と、
前記層間絶縁膜に前記コンタクトホールを形成する工程と、
気相プロセスにより導電性材料を供給して前記画素電極と前記電気接続部とを形成する形成領域を包含する領域に、導電性材料層を形成する工程と、
液相プロセスにより前記充填材料を供給して、前記導電性材料層上に前記形成領域に対応する形状の充填材料層を形成する工程と、
該充填材料層をマスクとして用いて、前記導電性材料層の不要部分を除去するとともに、該充填材料層の不要部分を除去して、前記画素電極と前記電気接続部とを得る工程とを有することを特徴とする。
これにより、本発明の電子デバイス用基板を製造することができる。
本発明の電子デバイス用基板の製造方法では、前記充填材料層を形成する工程に先立って、前記導電性材料層の前記基板と反対側の面の前記形成領域を除く領域に、前記充填材料を供給する際に用いる液状材料に対する撥液性を向上させる処理を施す工程を有することが好ましい。
これにより、充填材料層を形成する工程において、前記形成領域に充填材料層を選択的に形成することができる。
本発明の電子デバイス用基板の製造方法は、本発明の電子デバイス用基板を製造する方法であって、
前記スイッチング素子と前記層間絶縁膜とを備える前記基板を用意する工程と、
前記層間絶縁膜に前記コンタクトホールを形成する工程と、
気相プロセスにより導電性材料を供給して、前記画素電極と前記電気接続部とを形成する形成領域を包含する領域に導電性材料層を形成する工程と、
液相プロセスにより前記充填材料を供給して、前記導電性材料層上に充填材料層を形成する工程と、
液相プロセスによりマスク形成用材料を供給して前記形成領域に対応する形状のマスクを形成する工程と、
該マスクを用いて、前記充填材料層および前記導電性材料層の不要部分を一括して除去して、前記画素電極と、前記電気接続部とを得る工程とを有することを特徴とする。
これにより、本発明の電子デバイス用基板を製造することができる。
本発明の電子デバイス用基板の製造方法では、前記マスクを形成する工程に先立って、前記充填材料層の前記基板と反対側の面の前記形成領域を除く領域に、前記マスク形成用材料に対する撥液性を向上させる処理を施す工程を有することが好ましい。
これにより、マスクを形成する工程において、前記形成領域にマスクを選択的に形成することができる。
本発明の表示装置は、本発明の電子デバイス用基板を備えることを特徴とする。
これにより、表示ムラが生じるのが低減された表示装置を得ることができる。
本発明の電子機器は、本発明の表示装置を備えることを特徴とする。
これにより、信頼性の高い電子機器が得られる。
以下、本発明の電子デバイス用基板、電子デバイス用基板の製造方法、表示装置および電子機器について、添付図面を参照しつつ詳細に説明する。
なお、以下では、本発明の表示装置を、アクティブマトリックス駆動方式の透過型液晶表示装置に適用した場合を一例として説明する。
＜透過型液晶表示装置の構成＞
図１は、本発明の表示装置を透過型液晶表示装置に適用した場合の実施形態を示す分解斜視図、図２は、図１に示す透過型液晶表示装置の薄膜トランジスタ付近の拡大縦断面図である。図３は、図２に示す薄膜トランジスタに設けられた電気接続部付近の拡大縦断面図であり、（Ａ）は、電気接続部の第１の構成を、（Ｂ）は、電気接続部の第２の構成を示す図である。
なお、図１では、図が煩雑となるのを避けるため一部の部材を省略している。また、以下の説明では、図１、図２、図３中の上側を「上」、下側を「下」と言う。
図１に示す透過型液晶表示装置１０（以下、単に「液晶表示装置１０」と言う。）は、液晶パネル（表示パネル）２０と、バックライト（光源）６０とを有している。
この液晶表示装置１０は、バックライト６０からの光を液晶パネル２０に透過させることにより画像（情報）を表示し得るものである。
液晶パネル２０は、互いに対向して配置された第１の基板２２０と第２の基板２３０とを有し、これらの第１の基板２２０と第２の基板２３０との間には、表示領域を囲むようにしてシール材（図示せず）が設けられている。
そして、これらの第１の基板２２０、第２の基板２３０およびシール材により画成される空間には、電気光学物質である液晶が収納され、液晶層（中間層）２４０が形成されている。すなわち、第１の基板２２０と第２の基板２３０との間に、液晶層２４０が介挿されている。
なお、図示は省略したが、液晶層２４０の上面および下面には、それぞれ、例えばポリイミド等で構成される配向膜が設けられている。これらの配向膜により液晶層２４０を構成する液晶分子の配向性（配向方向）が規制されている。
第１の基板２２０および第２の基板２３０は、それぞれ、例えば、各種ガラス材料、各種樹脂材料等で構成されている。
第１の基板２２０は、その上面（液晶層２４０側の面）２２１に、マトリックス状（行列状）に配置された複数の画素電極２２３と、Ｘ方向に延在する走査線２２８と、Ｙ方向に延在する信号線２２４とが設けられている。
各画素電極２２３は、透光性（光透過性）を有する透明導電膜により構成され、それぞれ、１つの薄膜トランジスタ１（スイッチング素子）を介して、信号線２２４および走査線２２８に接続されている。
なお、本実施形態では、第１の基板２２０と、画素電極２２３と、信号線２２４と、走査線２２８と、次に説明する薄膜トランジスタ１と、層間絶縁膜３６０と、電気接続部３７０とにより本発明の電子デバイス用基板が構成される。
図２に示すように、薄膜トランジスタ１は、第１の基板２２０上に設けられ、チャンネル領域３２０とソース領域３１６とドレイン領域３１８とを備える半導体層３１４と、半導体層３１４を覆うように設けられたゲート絶縁膜３２６、絶縁層３４２と、ゲート絶縁膜３２６を介してチャンネル領域３２０と対向するように設けられたゲート電極３５１と、ゲート電極３５１上方の絶縁層３４２上に設けられた導電部３５６と、ソース領域３１６上方の絶縁層３４２上に設けられ、ソース電極として機能する導電部３５２と、ドレイン領域３１８上方の絶縁層３４２上に設けられ、ドレイン電極として機能する導電部３５４と、ゲート電極３５１と導電部３５６とを電気的に接続するコンタクトプラグ３５５と、ソース領域３１６と導電部３５２とを電気的に接続するコンタクトプラグ３５０と、ドレイン領域３１８と導電部３５４とを電気的に接続するコンタクトプラグ３５３とを有している。
本実施形態では、第１の基板２２０上に、半導体層３１４が設けられている。この半導体層３１４は、例えば、多結晶シリコン、アモルファスシリコン等のシリコン、ゲルマニウム、ヒ素化ガリウム等の半導体材料で構成される。
前述したように、この半導体層３１４は、チャンネル領域３２０とソース領域３１６とドレイン領域３１８とを有している。
半導体層３１４は、チャンネル領域３２０の一方の側部にソース領域３１６が形成され、チャンネル領域３２０の他方の側部にドレイン領域３１８が形成された構成となっている。
チャンネル領域３２０は、例えば、真性半導体材料で構成される。
ソース領域３１６およびドレイン領域３１８は、例えば、リン等のｎ型不純物が導入（ドープ）された半導体材料で構成される。
なお、半導体層３１４の構成はこの構成に限定されず、例えば、ソース領域３１６およびドレイン領域３１８は、ｐ型不純物が導入された半導体材料で構成されてもよい。
また、チャンネル領域３２０は、例えば、ｐ型またはｎ型不純物が導入された半導体材料で構成されてもよい。
このような半導体層３１４は、絶縁膜（ゲート絶縁膜３２６、絶縁層３４２）で覆われている。このような絶縁膜のうち、チャンネル領域３２０とゲート電極３５１との間に介在している部分は、チャンネル領域３２０と導電部３５６との間に生じる電界の経路となるゲート絶縁膜として機能する。
ゲート絶縁膜３２６、絶縁層３４２の構成材料としては、特に限定されないが、例えば、ＳｉＯ2、ＴＥＯＳ（ケイ酸エチル）、ポリシラザン等のケイ素化合物を用いることができる。
なお、ゲート絶縁膜３２６、絶縁層３４２は、上述した材料の他、例えば樹脂、セラミックス等で構成することもできる。
ゲート電極３５１の構成材料としては、例えば、インジウムティンオキサイド（ＩＴＯ）、インジウムオキサイド（ＩＯ）、酸化スズ（ＳｎＯ２）、アンチモンティンオキサイド（ＡＴＯ）、インジウムジンクオキサイド（ＩＺＯ）、Ａｌ、Ａｌ合金、Ｃｒ、Ｍｏ、Ｔａ、Ｔａ合金等の導電性材料で構成される。
絶縁層３４２上には、導電部３５２、導電部３５４、および導電部３５６がもうけられ、これらのものは、それぞれ、ソース領域３１６、ドレイン領域３１８、チャンネル領域３２０の上方に形成されている。
ゲート絶縁膜３２６と絶縁層３４２とのソース領域３１６およびドレイン領域３１８が形成された領域内には、それぞれ、その厚さ方向に向かって、ソース領域３１６およびドレイン領域３１８に連通する孔部（コンタクトホール）が形成されている。
導電部３５２および導電部３５４は、それぞれ、この孔部に形成されたコンタクトプラグ３５０およびコンタクトプラグ３５３を介して、ソース領域３１６およびドレイン領域３１８と電気的に接続されている。
また、ゲート絶縁膜３２６のゲート電極３５１が形成された領域内には、その厚さ方向に向かって、ゲート電極３５１に連通する孔部が形成されている。
導電部３５６は、この孔部に形成されたコンタクトプラグ３５５を介して、ゲート電極３５１と電気的に接続されている。
なお、導電部３５２および導電部３５６は、それぞれ、信号線２２４および走査線２２８に電気的に接続されている。
層間絶縁膜（パッシベーション膜）３６０は、薄膜トランジスタ１を、すなわち、絶縁層３４２と導電部３５２と導電部３５４と導電部３５６とを覆うように設けられている。また、層間絶縁膜３６０には、その厚さ方向に向かって導電部３５４に到達するコンタクトホール３６１が形成されている。
層間絶縁膜３６０の構成材料としては、ゲート絶縁膜３２６および絶縁層３４２の構成材料として説明したのと同様のものを用いることができる。
電気接続部３７０は、コンタクトホール３６１を埋めるとともに、層間絶縁膜３６０上に設けられた画素電極２２３と電気的に接続するように、一体的に形成されている。
本発明の電子デバイス用基板では、この電気接続部３７０の構成に特徴を有する。
すなわち、電気接続部３７０は、画素電極２２３に連続してコンタクトホール３６１の内面および導電部（端子）３５４の表面に、気相プロセスにより形成された導電膜３７１と、コンタクトホール３６１の導電膜３７１内側の空間３６２を埋めるように充填された充填材料３７２とで構成されることに特徴を有する。
このような構成の導電膜３７１を形成することにより、導電部３５４との接続部を液相プロセスにより形成された導電材料により構成する場合と比較して、得られる電気接続部３７０は、導電部３５４との接合部において優れた密着性を発揮するとともに、優れた導電性を有するものとなる。これにより、形成される液晶表示装置１０をより応答速度の速いものとすることができる。
さらに、空間３６２を充填材料３７２により充填するような構成とすることにより、電気接続部３７０の上面と、画素電極２２３の上面とを連続した平滑面で構成することができる。その結果、層間絶縁膜３６０、電気接続部３７０および画素電極２２３を覆うように形成される配向膜の表面に凹部が形成されるのを確実に防止することができる。これにより、配向膜に施すラビング処理により生じる配向膜の欠片（破片）が配向膜上に留まるのを好適に阻止することができる。その結果、液晶層２４０の配向性が低下すること、さらには、液晶表示装置１０に表示ムラが生じることを確実に防止することができる。
また、本発明のように、空間３６２を充填材料３７２により充填された構成とすることにより、薄膜トランジスタ１に外部応力が掛かった場合においても、導電膜３７１と導電部３５４との接合部において剥離が生じるのを好適に防止できるという利点もある。
このような電気接続部３７０の構成としては、少なくとも、空間３６２を充填材料３７２により充填すればよく、例えば、図３（Ａ）に示す第１の構成や図３（Ｂ）に示す第２の構成のようなものが挙げられる。
ここで、図３（Ａ）に示す第１の構成では、空間３６２が充填材料３７２により充填されるとともに、導電膜３７１の上面すなわち第１の基板２２０と反対側の面を覆うように充填材料３７２が供給されている。
図３（Ｂ）に示す第２の構成では、導電膜３７１の上面が充填材料３７２により覆われることなく、空間３６２が充填材料３７２により充填されている。
導電膜３７１の構成材料としては、例えば、インジウムティンオキサイド（ＩＴＯ）、フッ素含有インジウムティンオキサイド（ＦＩＴＯ）、アンチモンティンオキサイド（ＡＴＯ）、インジウムジンクオキサイド（ＩＺＯ）、アルミニウムジンクオキサイド（ＡＺＯ）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、フッ素含有酸化スズ（ＦＴＯ）、フッ素含有インジウムオキサイド（ＦＩＯ）、インジウムオキサイド（ＩＯ）、等の透明導電性材料が挙げられる。
これらの中でも、特に、Ｓｎ、Ｆ、のうちの少なくとも１種を含有する酸化インジウム（ＩＴＯ、ＦＩＴＯ）、Ｓｂ、Ｆ、Ｎｂ、Ｔａのうちの少なくとも１種を含有する酸化スズ（ＳｎＯ２）、Ａｌ、Ｃｏ、Ｆｅ、Ｉｎ、Ｓｎ、Ｔｉ、Ｇａ、Ｂ、Ｉｎ、Ｙ、Ｓｃ、Ｆ、Ｖ、Ｓｉ、Ｇｅ、Ｚｒ、Ｈｆのうちの少なくとも１種を含有する酸化亜鉛（ＺｎＯ）が好ましい。これらの透明導電性材料を選択することにより、これらを主材料とする導電膜３７１は、優れた導電性と透明性とを発揮するものとなる。
また、以上のような透明導電性材料は、１種類を単独で用いてもよく、２種類以上を組み合わせて用いるようにしてもよい。
なお、透明導電性材料として、Ｓｎを含有する酸化インジウム（ＩＴＯ）を主材料とする粒子を用いる場合には、インジウムとスズとの原子比（インジウム／スズ比）は、９９／１〜８０／２０であるのが好ましく、９７／３〜８５／１５であるのがより好ましい。これにより、前述したような効果をより顕著に発揮させることができる。
充填材料３７２の構成材料としては、導電膜３７１の構成材料で説明した透明導電性材料の他、例えば、Ａｌ、Ａｌ合金、Ｃｒ、Ｍｏ、Ｔａ、Ｔａ合金等の導電性材料、Ｓｉ、Ｇｅ、炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ヒ素化ガリウム（ＧａＡｓ）等の半導体材料、二酸化ケイ素（ＳｉＯ２）、水素含有シルセスキオキサン（ＨＳＱ）、メチル基含有シルセスキオキサン（ＭＳＱ）、窒化シリコン（ＳｉＮ）、窒化チタン（ＴｉＮ）、ポリイミド系樹脂、ポリパラキシリレン、ベンゾシクロブテン、ポリビニルフェノール、ノボラック樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）、ポリメチルメタクリレート（ＰＭＭＡ）、ポリエチレン、ポリプロピレン、ポリイソブチレン、ポリブテン、ポリアミド系樹脂等の絶縁材料が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
なお、電気接続部３７０として第１の構成のものを選択した場合、充填材料３７２は、導電性材料を主成分として構成されているのが好ましい。これにより、画素電極２２３の抵抗値が高くなるのを好適に抑制または防止することができる。
さらに、本発明の表示装置を本実施形態のような透過型液晶表示装置に適用し、電気接続部３７０として第１の構成のものを選択した場合、充填材料３７２は、透明導電性材料を主成分として構成されているのが好ましい。これにより、画素電極２２３の抵抗値が高くなるのを好適に抑制または防止しつつ、画素電極２２３を確実に透光性を有するものとすることができる。
なお、電気接続部３７０として第２の構成のものを選択した場合、充填材料３７２は、透明性を有する構成材料を選択することに限定されない。
また、他の表示装置で、画素電極２２３に透光性が要求されない場合では、導電膜３７１および充填材料３７２の双方とも、透光性、不透光性いずれの構成材料により構成されていてもよい。
具体的には、導電膜３７１の構成材料として、例えば、充填材料３７２の構成材料として説明した導電性材料を主成分とするものを用いることができる。
このような他の表示装置としては、電気泳動表示装置または有機エレクトロルミネッセンス素子のうち画素電極と対向する対向電極側から発光を視認する形態のもの等が挙げられる。
このような導電膜３７１と充填材料３７２とにより構成される画素電極２２３は、その表面抵抗値が１００Ω／□以下であるのが好ましく、５０Ω／□以下であるのがより好ましい。透明導電膜の表面抵抗値を前記範囲とすることにより、液晶表示装置１０をより応答速度の速いものとすることができる。
また、図１に示すように、第１の基板２２０の下面には、偏光板２２５が設けられている。
一方、第２の基板２３０は、その下面（液晶層２４０側の面）２３１に、複数の帯状をなす対向電極２３２が設けられている。これらの対向電極２３２は、互いに所定間隔をおいてほぼ平行に配置され、かつ、画素電極２２３に対向するように配列されている。
画素電極２２３と対向電極２３２とが重なる部分（この近傍の部分も含む）が１画素を構成し、これらの電極間で充放電を行うことにより、各画素毎に、液晶層２４０の液晶が駆動、すなわち、液晶の配向状態が変化する。
対向電極２３２も、前記画素電極２２３と同様に、透明性（光透過性）を有する透明導電膜により構成されている。
各対向電極２３２の下面には、それぞれ、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の有色層（カラーフィルター）２３３が設けられ、これらの各有色層２３３がブラックマトリックス２３４によって仕切られている。
ブラックマトリックス２３４は、遮光機能を有し、例えば、クロム、アルミニウム、アルミニウム合金、ニッケル、亜鉛、チタンのような金属、カーボン等を分散した樹脂等で構成されている。
また、第２の基板２３０の上面には、前記偏光板２２５とは偏光軸が異なる偏光板２３５が設けられている。
このような構成の液晶パネル２０では、バックライト６０から発せられた光は、偏光板２２５で偏光された後、第１の基板２２０および各画素電極２２３を介して、液晶層２４０に入射する。液晶層２４０に入射した光は、各画素毎に配向状態が制御された液晶により強度変調される。強度変調された各光は、有色層２３３、対向電極２３２および第２の基板２３０を通過した後、偏光板２３５で偏光され、外部に出射する。これにより、液晶表示装置１０では、第２の基板２３０の液晶層２４０と反対側から、例えば、文字、数字、図形等のカラー画像（動画および静止画の双方を含む）を視認することができる。
＜薄膜トランジスタの製造方法＞
次に、第１の基板２２０上に薄膜トランジスタ１（スイッチング素子）を製造する具体的な方法の一例について説明する。
図４、図５は、薄膜トランジスタの形成方法の好適な実施形態を示す断面図である。なお、以下の説明では、図４、図５の上側を「上」、下側を「下」として説明する。
［Ｉ］ まず、図４（ａ）に示すように、第１の基板２２０の上に半導体層（多結晶シリコン膜）３１４を形成する。
半導体層３１４は、例えば、フォトリソグラフィー法等により、半導体層３１４を形成する領域に開口部を有するレジスト層を形成した後、このレジスト層をマスクとして用いて、開口部に液状の半導体層形成用材料を塗布法により供給した後、所定の処理を施すことにより得ることができる。
なお、前記レジスト層は、第１の基板２２０上に、レジスト材料を塗布（供給）した後に、このレジスト材料を形成する半導体層３１４の形状に対応するフォトマスクを介してｉ線、紫外線、電子線等により露光・現像することにより得ることができる。
レジスト材料を塗布する方法としては、例えば、インクジェット法、スピンコート法、キャスティング法、マイクログラビアコート法、グラビアコート法、バーコート法、ロールコート法、ワイヤーバーコート法、ディップコート法、スプレーコート法、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、マイクロコンタクトプリンティング法のような各種塗布法が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
なお、用いるレジスト材料は、ネガ型のレジスト材料およびポジ型のレジスト材料のいずれであってもよい。
ネガ型のレジスト材料としては、ロジン−重クロム酸塩、ポリビニルアルコール（ＰＶＡ）−重クロム酸塩、セラック−重クロム酸塩、カゼイン−重クロム酸塩、ＰＶＡ−ジアゾ、アクリル系フォトレジスト等のような水溶性フォトレジスト、ポリケイ皮酸ビニル、環化ゴム−アジド、ポリビニルシンナミリデンアセタート、ポリケイ皮酸β−ビニロキシエチルエステル等のような油溶性フォトレジスト等が挙げられる。
また、ポジ型のレジスト材料としては、ｏ−ナフトキノンジアジド等のような油溶性フォトレジスト等が挙げられる。
レジスト層の除去は、例えば、大気圧または減圧下における酸素プラズマやオゾン蒸気により行うことができる。
また、半導体層形成用材料として、液体水素化ケイ素を用いる場合には、このものを塗布法により開口部に供給した後、次のような所定の処理を施すことにより半導体層（多結晶シリコン膜）３１４を得ることができる。
まず、開口部に供給した液体水素化ケイ素を乾燥させる。
次に、乾燥して得られた膜を焼成して、膜中の水素化ケイ素を熱分解させて、アモルファスシリコンへと反応させる
次に、アモルファスシリコンにより構成される膜にＸｅＣｌなどのエキシマレーザーを照射してアニールすることにより、アモルファスシリコンを多結晶化させることにより半導体層（多結晶シリコン膜）９３１４を得る。
その後、半導体層（多結晶シリコン膜）９３１４にチャンネルドープを行うようにしてもよい。具体的には、全面に所定の量の不純物（例えば、ｎ型導電層を形成する場合はＰＨ3イオン）を打ち込んで拡散させるようにすればよい。
［II］ 次に、図４（ｂ）に示すように、第１コンタクトホール３２８、３２９を有するゲート絶縁膜３２６を形成する。
ゲート絶縁膜３２６は、例えば、フォトリソグラフィー法等により、第１コンタクトホール３２８、３２９を形成する領域にレジスト層を形成した後、このレジスト層をマスクとして用いて、半導体層３１４が形成された第１の基板２２０に液状のゲート絶縁膜形成用材料を塗布法により供給した後、所定の処理を施すことにより得ることができる。
所定の処理としては、例えば、ゲート絶縁膜３２６の構成材料の前駆体（以下、単に「前駆体」と言う。）を含有するゲート絶縁膜形成用材料を用いる場合には、前駆体をゲート絶縁膜３２６の構成材料に変化させる処理を行うようにすればよい。
この処理方法としては、前駆体の種類に応じて適宜選択され、特に限定されないが、例えば、ヒータ、赤外線ランプ、レーザー照射、電磁波照射およびスパイク（ＦＴＰ）等により加熱する方法、紫外線を照射する方法等が挙げられる。
なお、この処理に先立って、ゲート絶縁膜形成用材料の調製に用いた溶媒または分散媒の少なくとも一部を除去するようにしてよい。
具体的には、ゲート絶縁膜３２６が二酸化ケイ素を主成分とするものである場合、その前駆体としては、例えば、ジクロロシラン、ヘキサクロロジシラン、テトラエトキシシラン、テトラキス（ヒドロカルビルアミノ）シラン、トリス（ヒドロカルビルアミノ）シラン等が挙げられ、酸化性雰囲気中で加熱すること等により、二酸化ケイ素に変化させることができる。
また、例えば、ゲート絶縁膜３２６の構成材料そのものを含有するゲート絶縁膜形成用材料を用いる場合には、液状材料中の溶媒または分散媒を除去する処理を行うようにすればよい。
溶媒または分散媒を除去する方法としては、例えば、前述したような加熱する方法の他、真空（減圧）乾燥、不活性ガスを吹付ける方法等が挙げられる。
［III］ 次に、図４（ｃ）に示すように、形成すべきチャンネル領域３２０の位置と対応するように絶縁膜３２６上にゲート電極３５１を形成する。
ゲート電極３５１は、例えば、フォトリソグラフィー法等により、ゲート電極３５１を形成する領域に開口部を有するレジスト層を用いて、前記工程［Ｉ］で説明したのと同様の方法を用いて形成することができる。
なお、ゲート電極３５１を形成するための液状のゲート電極形成材料としては、例えば、有機金属化合物等を主成分とするものを用いることができる。
［VI］ 次に、ゲート電極３５１をマスクとして用いて、ソース領域３１６とドレイン領域３１８とに所定の量の不純物（例えば、ｐ型導電層を形成する場合はＢ2Ｈ6イオン）の打ち込みを行う。
これにより、図４（ｄ）に示すように、ゲート電極３５１の下部に対応する位置がチャンネル領域３２０となった半導体層３１４を得ることができる。
［Ｖ］ 次に、図５（ｅ）に示すように、第１コンタクトホール３２８および第１コンタクトホール３２９にそれぞれ連通する第２コンタクトホール３４４および第２コンタクトホール３４５と、第２コンタクトホール３４６とを有する絶縁膜３４２を形成する。
絶縁膜３４２は、例えば、フォトリソグラフィー法等により、第２コンタクトホール３４４、３４５、３４６を形成する領域にレジスト層を形成した後、このレジスト層をマスクとして用いて、前記工程［II］で説明したのと同様の方法を用いて形成することができる。
［VI］ 次に、図５（ｆ）に示すように、第１コンタクトホール３２８と第２コンタクトホール３４４、第１コンタクトホール３２９と第２コンタクトホール３４５、および、第２コンタクトホール３４６をそれぞれ埋めるように、コンタクトプラグ３５０、コンタクトプラグ３５３、および、コンタクトプラグ３５５を形成する。
これにより、コンタクトプラグ３５０とソース領域３１６とが、コンタクトプラグ３５３とドレイン領域３１８とが、コンタクトプラグ３５５とゲート電極３５１とが、それぞれ、電気的に接続される。
このような、コンタクトプラグ３５０、３５３、３５５は、まず、各コンタクトホール内を埋めように、かつ、絶縁層３４２を覆うようにして、導電性材料を供給した後、導電性材料を絶縁層３４２の上面が露出するまで除去することにより形成することができる。
導電性材料としては、ゲート電極３５１の構成材料と同様のものを用いることができ、導電性材料の供給も、ゲート電極３５１を形成する際に用いた方法と同様に行うことができる。
また、導電性材料の除去方法としては、例えば、プラズマエッチング、リアクティブイオンエッチング、ビームエッチング、光アシストエッチング等の物理的エッチング法、ウェットエッチング等の化学的エッチング法等のうちの１種または２種以上を組み合わせて用いることができる。
［VII］ 次に、図５（ｇ）に示すように、絶縁膜３４２上に、コンタクトプラグ３５０、コンタクトプラグ３５３、および、コンタクトプラグ３５５とが、それぞれ、電気的に接続するように、導電部３５２、導電部３５４および導電部３５６を形成する。
このような導電部３５２、導電部３５４および導電部３５６は、例えば、フォトリソグラフィー法等により、これらのものを形成する領域に開口部を有するレジスト層を用いて、前記工程［Ｉ］で説明したのと同様の方法を用いて形成することができる。
なお、導電部３５２、導電部３５４および導電部３５６を形成するための液状の導電部形成材料としては、前述したゲート電極形成材料と同様のものを用いることができる。
以上のような工程により、第１の基板２２０上に薄膜トランジスタ１が形成される。
＜電子デバイス用基板の製造方法＞
次に、前述した薄膜トランジスタ１を備える第１の基板２２０を用いて本発明の電子デバイス用基板を製造する。
以下、本発明の電子デバイス用基板の製造方法の好適な実施形態について説明する。
＜＜第１実施形態＞＞
まず、本発明の電子デバイス用基板の製造方法の第１実施形態について説明する。
この第１実施形態により、図３（Ａ）に示した電気接続部３７０の第１構成を備える電子デバイス用基板を製造することができる。
図６、図７は、それぞれ、本発明の電子デバイス用基板の製造方法の第１実施形態を説明するための模式的な図（縦断面図）である。なお、以下の説明では、図６、図７中の上側を「上」、下側を「下」と言う。
図６、図７に示す電子デバイス用基板の製造方法の第１実施形態は、［１−ａ］スイッチング素子と層間絶縁膜とを備える基板を用意する基板形成工程と、［１−ｂ］層間絶縁膜にコンタクトホールを形成するコンタクトホール形成工程と、［１−ｃ］気相プロセスにより導電性材料を供給して導電性材料層を形成する導電性材料層形成工程と、［１−ｄ］液相プロセスにより充填材料を供給して充填材料層を形成する充填材料層形成工程と、［１−ｅ］マスク形成用材料に対する撥液性を向上させる撥液処理工程と、［１−ｆ］画素電極と電気接続部とを形成する形成領域にマスクを形成するマスク形成工程と、［１−ｇ］撥液処理が施された部分を除去する撥液部除去工程と、［１−ｈ］充填材料層および導電性材料層の不要部分を除去する不要部分除去工程と、［１−ｉ］マスクを除去するマスク除去工程とを有する。
以下、各工程について順次説明する。
［１−ａ］基板形成工程
まず、スイッチング素子と層間絶縁膜とを備える基板を用意する。
このような基板は、前述したような薄膜トランジスタの製造方法により第１の基板２２０上に薄膜トランジスタ１を形成したのち、この薄膜トランジスタ１を覆うように層間絶縁膜３６０を形成することにより得ることができる（図６（１−ａ）参照）。
層間絶縁膜３６０は、前記工程［II］で説明したゲート絶縁膜形成材料と同様のものを塗布法により薄膜トランジスタ１を覆うように供給した後、所定の処理を施すことにより得ることができる。ここで用いる塗布法および所定の処理としては、それぞれ、前記工程［Ｉ］および［II］で説明したのと同様のものが挙げられる。
［１−ｂ］コンタクトホール形成工程
次に、層間絶縁膜３６０に導電部３５４（スイッチング素子の端子）に到達するように、換言すれば、導電部３５４の表面が露出するように、層間絶縁膜３６０の厚さ方向に向かってコンタクトホール３６１を形成する（図６（１−ｂ）参照）。
コンタクトホール３６１は、例えば、前記工程［Ｉ］で説明したフォトリソグラフィー法等により、コンタクトホール３６１を形成する領域に開口部を有するレジスト層を形成した後、このレジスト層をマスクとして用いて、層間絶縁膜３６０をエッチングすることにより得ることができる。
層間絶縁膜３６０をエッチングする方法としては、例えば、前記工程［VI］で説明した物理的エッチング法や、化学的エッチング法のうちの１種または２種以上を組み合わせて用いることができる。
［１−ｃ］導電性材料層形成工程
次に、気相プロセスにより導電性材料を供給して、画素電極２２３と電気接続部３７０とを形成する形成領域（以下、単に「形成領域」ということもある。）を包含する領域に導電性材料層３７１’を形成する（図６（１−ｃ）参照）。
これにより、コンタクトホール３６１の内面および導電部３５４の表面に導電性材料層３７１’がほぼ同一の厚さで形成される。その結果、コンタクトホール３６１の導電性材料層３７１’内側に空間３６２が生じることとなる。
ここで、導電性材料層３７１’を形成するのに先立って、層間絶縁膜３６０と導電部３５４の表面にエッチング処理を施すようにしてもよい。これにより、それぞれの表面が粗いものとなり、形成される導電性材料層３７１’との密着性を向上させることができる。さらに、導電部３５４の表面が酸化して形成する酸化膜のような不純物を除去し得ることから、導電部３５４と導電性材料層３７１’の接触面において抵抗値が高くなるのを好適に抑制または防止することができる。
エッチング処理としては、例えば、前記工程［VI］で説明した物理的エッチング法や、化学的エッチング法のうちの１種または２種以上を組み合わせて用いることができる。
気相プロセスとしては、特に限定されず、例えば、スパッタリング法、真空蒸着法、イオンプレーティング法、レーザーアブレーション法のような物理的気相プロセス（ＰＶＤ法）、熱ＣＶＤ法、ＭＯＣＶＤ法、レーザーＣＶＤ法、プラズマＣＶＤ、大気圧ＣＶＤ法のような化学的気相プロセス、液体ミスト化学体積法（ＬＳＭＣＤ法）、スプレー熱分解法（ＳＰＤ法）、有機金属気相エピタキシー法（ＭＯＶＰＥ法）のようなパイロゾル法等が挙げられる。
ここで、気相プロセスとして物理的気相プロセスを用いる場合、透明導電性材料を供給するための材料としては、透明導電性材料そのものを用いるようにすればよい。
また、気相プロセスとして化学的気相プロセスやパイロゾル法を用いる場合、透明導電性材料を供給するための材料としては、透明導電性材料の前駆体を用いるようにすればよい。
また、透明導電性材料の前駆体としては、例えば、前述した透明導電性材料のアルコキシドや塩、または、これらの誘導体や錯体等が挙げられる。
アルコキシドとしては、例えば、メトキシド、エトキシド、プロポキシド、イソプロポキシド、ブトキシド等が挙げられる。塩としては、例えば、ハロゲン化物、蟻酸塩、酢酸塩、プロピオン酸塩、シュウ酸塩、硝酸塩等が挙げられる。
また、誘導体としては、例えば、水和物、中和または加水分解により得られる水酸化物等が挙げられる。錯体としては、例えば、α−またはβ−ジケトン類、α−またはβ−ケト酸類、α−またはβ−ケト酸エステル類、アミノアルコール類等とのキレート化合物が挙げられる。
具体的には、インジウムティンオキサイド（ＩＴＯ）を主成分とする透明導電性材料を、例えば、スパッタリング法により供給する場合には、薄膜トランジスタ１と層間絶縁膜３６０とが形成された第１の基板２２０と、ターゲットとして用いるＩＴＯとをそれぞれチャンバ内に設置（セット）した状態で、このＩＴＯにイオンビームを照射する。これにより、ＩＴＯの表面にイオンビームが衝突し、ＩＴＯの粒子（スパッタ粒子）が叩き出され、形成領域を包含する領域に被着することにより導電性材料層３７１’が形成される。
［１−ｄ］充填材料層形成工程
次に、液相プロセスにより充填材料３７２を供給して、導電性材料層３７１’上に充填材料層３７２’を形成する。
これにより、導電性材料層３７１’の上面が充填材料３７２により覆われるとともに、空間３６２を充填材料３７２により埋めることができる（図６（１−ｄ）参照）。
ここで、本実施形態のように充填材料３７２を液相プロセスを用いて供給することにより、比較的容易かつ確実に空間３６２を埋めるように充填材料３７２を充填することができる。
本工程［１−ｄ］は、具体的には、次にようにして行われる。
まず、前述したような充填材料３７２および／またはその前駆体を含有する液状材料を調製する。
なお、充填材料３７２の前駆体としては、前述した充填材料３７２のアルコキシドや塩、または、これらの誘導体や錯体等が挙げられる。
アルコキシドや塩、または、これらの誘導体や錯体としては、前記工程［１−ｃ］で説明したのと同様のものが挙げられる。
また、充填材料３７２の前駆体として、例えば、アルコキシドや塩を用いる場合には、前駆体の充填材料３７２への変化（変換）を促進する酸触媒、塩基触媒等を添加するのが好ましい。
酸触媒としては、例えば、塩酸、硝酸、ホウ酸、ホウフッ化水素酸等の無機酸や、酢酸、トリフルオロ酢酸、ｐ−トルエンスルホン酸等の有機酸等が挙げられる。
この液状材料の調製に用いる溶媒または分散媒としては、例えば、硝酸、硫酸、アンモニア、過酸化水素、水、二硫化炭素、四塩化炭素、エチレンカーボネイト等の無機溶媒や、メチルエチルケトン（ＭＥＫ）、アセトン、ジエチルケトン、メチルイソブチルケトン（ＭＩＢＫ）、メチルイソプロピルケトン（ＭＩＰＫ）、シクロヘキサノン等のケトン系溶媒、メタノール、エタノール、イソプロパノール、エチレングリコール、ジエチレングリコール（ＤＥＧ）、グリセリン等のアルコール系溶媒、ジエチルエーテル、ジイソプロピルエーテル、１，２−ジメトキシエタン（ＤＭＥ）、１，４−ジオキサン、テトラヒドロフラン（ＴＨＦ）、テトラヒドロピラン（ＴＨＰ）、アニソール、ジエチレングリコールジメチルエーテル（ジグリム）、ジエチレングリコールエチルエーテル（カルビトール）等のエーテル系溶媒、メチルセロソルブ、エチルセロソルブ、フェニルセロソルブ等のセロソルブ系溶媒、ヘキサン、ペンタン、ヘプタン、シクロヘキサン等の脂肪族炭化水素系溶媒、トルエン、キシレン、ベンゼン、トリメチルベンゼン、テトラメチルベンゼン等の芳香族炭化水素系溶媒、ピリジン、ピラジン、フラン、ピロール、チオフェン、メチルピロリドン等の芳香族複素環化合物系溶媒、Ｎ，Ｎ−ジメチルホルムアミド（ＤＭＦ）、Ｎ，Ｎ−ジメチルアセトアミド（ＤＭＡ）等のアミド系溶媒、ジクロロメタン、クロロホルム、１，２−ジクロロエタン等のハロゲン化合物系溶媒、酢酸エチル、酢酸メチル、ギ酸エチル等のエステル系溶媒、ジメチルスルホキシド（ＤＭＳＯ）、スルホラン等の硫黄化合物系溶媒、アセトニトリル、プロピオニトリル、アクリロニトリル等のニトリル系溶媒、ギ酸、酢酸、トリクロロ酢酸、トリフルオロ酢酸等の有機酸系溶媒のような各種有機溶媒、または、これらを含む混合溶媒等が挙げられる。
次に、液相プロセスにより調製された液状材料を、導電性材料層３７１’上に供給する。
この液相プロセスには、例えば、前記工程［Ｉ］で説明した各種塗布法のうちの１種または２種以上を組み合わせて用いることができる。
その後、液状材料に対して所定の処理を施す。これにより、導電性材料層３７１’上に充填材料層３７２’を形成することができる。
ここで用いる所定の処理には、例えば、前記工程［II］で説明したのと同様のものが挙げられる。
［１−ｅ］撥液処理工程
次に、充填材料層３７２’の上面の画素電極２２３と電気接続部３７０とを形成する形成領域を除く領域に、次工程［１−ｆ］で用いるマスク形成用材料に対する撥液性を向上させる処理を施す。
これにより、次工程［１−ｆ］において、マスク３７４を形成領域に選択的に形成させることができる。
この撥液処理は、例えば、充填材料層３７２’の上面の形成領域を除く領域に撥液膜を形成する方法、フッ素イオン等の撥液性を付与し得るイオンを注入（打ち込む）方法等のうちの１種または２種以上を組み合わせて用いることができる。
これらの中でも、撥液処理には、図６（１−ｅ）に示すように、充填材料層３７２’の上面の形成領域を除く領域に撥液膜３７３を形成する方法を用いるのが好ましい。かかる方法によれば、比較的容易に、充填材料層３７２’の上面の形成領域を除く領域に撥液性を付与することができる。
この撥液膜３７３は、例えば、撥液膜形成用材料を供給した後、必要に応じて、乾燥すること等により形成することができる。
また、この場合、撥液膜３７３は、充填材料層３７２’の上面全体を覆うように形成した後、不要部分を除去するようにして形成してもよいが、形成領域を除く領域に選択的に形成するのが好ましい。
形成領域を除く領域に撥液膜３７３を選択的に形成する方法としては、例えば、［１］例えば、フォトリソグラフィー法により、形成領域にレジスト層を形成した後、このレジスト層をマスクとして用いる方法、［２］：形成領域を除く領域の形状に対応したスタンパ等を、撥液膜形成用材料を含浸させた状態で充填材料層３７２’の上面に接触させる方法、［３］：撥液膜形成用材料をインクジェット法により形成領域を除く領域に吐出する方法等が挙げられる。これらの中でも、特に、［３］のインクジェット法による方法を用いるのが好ましい。かかる方法によれば、比較的容易かつ確実に、形成領域を除く領域に撥液膜３７３を選択的に形成することができる。
撥液膜３７３としては、例えば、撥液性を示す官能基を有するカップリング剤やアルカンチオール等で構成される自己組織化単分子膜（ＳＡＭ膜）、および、撥液性の樹脂材料等で構成される重合膜が挙げられる。
また、撥液膜形成用材料には、撥液膜３７３の構成材料および／またはその前駆体を溶媒または分散媒に混合して調製した溶液または分散液を用いることができる。
カップリング剤としては、例えば、シラン系カップリング剤、チタン系カップリング剤、アルミニウム系カップリング剤、ジルコニウム系カップリング剤、有機リン酸系カップリング剤、シリルパーオキサイド系カップリング剤等を用いることができる。
撥液性を示す官能基としては、例えば、フルオロアルキル基、アルキル基、ビニル基、エポキシ基、スチリル基、メタクリロキシ基等が挙げられる。
カップリング剤の具体例としては、例えば、トリデカフルオロ−１，１，２，２テトラヒドロオクチルトリエトキシシラン、トリデカフルオロ−１，１，２，２テトラヒドロオクチルトリメトキシシラン、トリクロロフルオロアルキルシラン（ＦＡＳ）、オクタデシルトリメトキシシラン、ビニルトリメトキシシラン等が挙げられる。
一方、撥液性の樹脂材料としては、例えば、ポリテトラフルオロエチレン（ＰＴＦＥ）、テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合体（ＰＦＡ）、エチレン−テトラフルオロエチレン共重合体（ＥＴＦＥ）、パーフルオロエチレン−プロペン共重合体（ＦＥＰ）、エチレン−クロロトリフルオロエチレン共重合体（ＥＣＴＦＥ）のようなフッ素系樹脂等が挙げられる。
また、溶媒または分散媒としては、前記工程［１−ｄ］で説明したのと同様のものを用いることができる。
［１−ｆ］マスク形成工程
次に、液相プロセスによりマスク形成用材料を供給して、充填材料層３７２’の上面の画素電極２２３と電気接続部３７０とを形成する形成領域に、形成領域に対応する形状のマスク３７４を形成する（図７（１−ｆ）参照）。
本工程［１−ｆ］は、例えば、硬化性樹脂、熱可塑性樹脂および／またはそれらの前駆体等を含有する液状のマスク形成用材料を用いて前記工程［１−ｄ］で説明したのと同様の方法を用いて行うことができる。
ここで、本実施形態では、前記工程［１−ｅ］において、形成領域を除く領域に撥液膜３７３が形成されていることから、マスク３７４を形成領域に選択的に形成することができる。
なお、マスク形成用材料として、前記工程［Ｉ］で説明したレジスト材料を用いる場合には、前記工程［１−ｅ］を省略することもできる。この場合、充填材料層３７２’の全面にレジスト層を形成した後、例えば、フォトリソグラフィー法等により、形成領域を除く領域に形成されたレジスト層を除去するようにすればよい。これにより、形成領域に対応する形状のマスク３７４（レジスト層）を形成することができる。
［１−ｇ］撥液部除去工程
次に、形成領域を除く領域に形成された撥液膜３７３を除去する（図７（１−ｇ）参照）。
撥液膜３７３を除去する方法としては、前記工程［VI］で説明した物理的エッチング法や、化学的エッチング法の他、例えば、紫外線の照射、オゾン水や水蒸気の噴霧等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
［１−ｈ］不要部分除去工程
次に、形成領域に設けられたマスク３７４を用いて、形成領域を除く領域に存在する充填材料層３７２’および導電性材料層３７１’の不要部分を一括して除去する（図７（１−ｈ）参照）。
充填材料層３７２’および導電性材料層３７１’の不要部分を除去する方法としては、たとえば、前記工程［VI］で説明した物理的エッチング法や、化学的エッチング法のうちの１種または２種以上を組み合わせて用いることができる。
［１−ｉ］マスク除去工程
次に、形成領域に設けられたマスク３７４を除去する（図７（１−ｉ）参照）。
マスク３７４を除去する方法としては、たとえば、前記工程［VI］で説明した物理的エッチング法や、化学的エッチング法のうちの１種または２種以上を組み合わせて用いることができる。
なお、前記工程［１−ｇ］〜本工程［１−ｉ］は、撥液膜３７３、充填材料層３７２’および導電性材料層３７１’を一括して除去した後、マスク３７４を除去するように連続的に行うこともできる。
以上のようにして、図３（Ａ）に示した電気接続部３７０の第１構成と画素電極２２３とを形成して、本発明の電子デバイス用基板を製造することができる。
＜＜第２実施形態＞＞
次に、本発明の電子デバイス用基板の製造方法の第２実施形態について説明する。
この第２実施形態により、図３（Ｂ）に示した電気接続部３７０の第２構成を備える電子デバイス用基板を製造することができる。
図８、図９は、それぞれ、本発明の電子デバイス用基板の製造方法の第２実施形態を説明するための模式的な図（縦断面図）である。なお、以下の説明では、図８、図９中の上側を「上」、下側を「下」と言う。
図８、図９に示す電子デバイス用基板の製造方法の第２実施形態は、［２−ａ］スイッチング素子と層間絶縁膜とを備える基板を用意する基板形成工程と、［２−ｂ］層間絶縁膜にコンタクトホールを形成するコンタクトホール形成工程と、［２−ｃ］気相プロセスにより導電性材料を供給して導電性材料層を形成する導電性材料層形成工程と、［２−ｄ］液状材料に対する撥液性を向上させる撥液処理工程と［２−ｅ］液相プロセスにより充填材料を供給して充填材料層を形成する充填材料層形成工程と、［２−ｆ］撥液処理が施された部分を除去する撥液部除去工程と、［２−ｇ］導電性材料層の不要部分と充填材料層の一部を除去する不要部分除去工程とを有する。
以下、各工程について順次説明する。
［２−ａ］基板形成工程
まず、薄膜トランジスタ１と層間絶縁膜３６０とを備える第１の基板２２０を用意する（図８（２−ａ）参照）。
本工程［２−ａ］は、前記工程［１−ａ］と同様にして行うことができる。
［２−ｂ］コンタクトホール形成工程
次に、層間絶縁膜３６０に導電部３５４（スイッチング素子の端子）に到達するように、層間絶縁膜３６０の厚さ方向に向かってコンタクトホール３６１を形成する（図８（２−ｂ）参照）。
本工程［２−ｂ］は、前記工程［１−ｂ］と同様にして行うことができる。
［２−ｃ］導電性材料層形成工程
次に、気相プロセスにより透明導電性材料を供給して、形成領域を包含する領域に、導電性材料層３７１’を形成する（図８（２−ｃ）参照）。
本工程［２−ｃ］は、前記工程［１−ｃ］と同様にして行うことができる。
［２−ｄ］撥液処理工程
次に、導電性材料層３７１’の上面の形成領域を除く領域に、次工程［２−ｅ］で用いる液状材料に対する撥液性を向上させる処理を施す。
これにより、次工程［２−ｅ］において、形成領域に充填材料層３７２’を選択的に形成させることができる。
本工程［２−ｄ］は、前記工程［１−ｅ］と同様にして、図８（２−ｄ）に示すような撥液膜３７３の形成行うことができる他、例えば、次のようして撥液膜の形成を行うこともできる。
まず、導電性材料層３７１’の上面の形成領域を除く領域に、レジスト層を形成する。
このレジスト層の形成は、例えば、前記工程［Ｉ］で説明したのと同様の方法により行うことができる。
次に、このレジスト層の全面に親液処理を施す。
この親液処理としては、例えば、レジスト層に対して、酸素含有雰囲気中で紫外線および／または赤外線を照射する方法、酸素プラズマを照射する酸素プラズマ処理法を用いることができるが、これらの中でも、酸素プラズマ処理法を用いるのが好ましい。
この酸素プラズマ処理法は、酸素プラズマを発生させる放電領域に酸素を含有するガスを導入し、この放電領域で生じた酸素プラズマを、レジスト層の全面に照射することで、親液性を付与するものである。
かかる処理法によれば、レジスト層の全面に、容易かつ確実に親液性を付与することができる。
また、酸素ガスを含有するガスとしては、典型的には、純酸素ガスが用いられるが、酸素ガスとフッ化炭素ガス（例えば、四フッ化メタンガス）との混合ガスを用いるのが好ましい。これにより、酸素プラズマが維持される時間が長くなり、酸素プラズマの状態でレジスト層にまで到達させることができる。
次に、親液処理が施されたレジスト層の上面に親液処理を施す。
これにより、レジスト層の側面には親液処理が、上面には撥液処理が施されたもの（撥液膜）を得ることができる。かかる構成の撥液膜を用いることにより、次工程［２−ｅ］において、撥液膜上に充填材料が付着するのを防止しつつ、形成領域に充填材料を確実に供給することができる。
この撥液処理としては、例えば、レジスト層の上面に対して、フッ素プラズマを照射するフッ素プラズマ処理法等を用いることができる。
このフッ素プラズマ処理法は、フッ素プラズマを発生させる放電領域にフッ素を含有するガスを導入し、この放電領域で生じたフッ素プラズマを、レジスト層の上面に入射させることで、このフッ素プラズマが入射された領域に撥液性を付与するものである。
かかる処理法によれば、レジスト層の上面をほぼ全体に亘って均一にフッ化すること、すなわち、レジスト層の上面に均一に（ムラなく）撥液性を付与することができる。
フッ素原子を含有するガス種としては、例えば、四フッ化メタン（ＣＦ４）、四フッ化エチレン（Ｃ２Ｆ４）、六フッ化プロピレン（Ｃ３Ｆ６）、八フッ化ブチレン（Ｃ４Ｆ８）等が挙げられ、これらの中でも、特に四フッ化メタンを主成分とするものが好ましい。
なお、レジスト層自体が親液性を有する場合、および、レジスト層自体が撥液性を有する場合等には、親液処理、撥液処理のいずれか一方もしくは双方を省略することができる。
［２−ｅ］充填材料層形成工程
次に、導電性材料層３７１’上に、形成領域に対応するように液相プロセスにより充填材料３７２を供給して充填材料層３７２’を形成する。
これにより、導電性材料層３７１’の上面の形成領域が充填材料３７２により覆われるとともに、空間３６２を充填材料３７２により埋めることができる（図８（２−ｅ）参照）。
ここで、本実施形態では、前記工程［２−ｄ］において、形成領域を除く領域に撥液膜３７３が形成されていることから、形成領域に充填材料層３７２’を選択的に形成することができる。
本工程［２−ｅ］は、前記工程［１−ｄ］で用いたのと同様の同様の方法により行うことができる。
［２−ｆ］撥液部除去工程
次に、形成領域を除く領域に形成された撥液膜３７３を除去する（図９（２−ｆ）参照）。
本工程［２−ｆ］は、前記工程［１−ｇ］で用いたのと同様の同様の方法により行うことができる。
［２−ｇ］不要部分除去工程
次に、充填材料層３７２’をマスクとして用いて、導電性材料層３７１’の不要部分を除去するとともに、充填材料層３７２’の不要部分を除去する。
これにより、形成領域の形状に対応した形状の導電膜３７１を得ることができる。また、導電性材料層３７１’の上面の形成領域に供給された充填材料３７２を除去しつつ、空間３６２に充填された充填材料３７２を残存させることができる（図９（２−ｇ）参照）。
本工程［２−ｇ］は、前記工程［１−ｈ］で用いたのと同様の同様の方法により行うことができる。
なお、前記工程［２−ｆ］と本工程［２−ｇ］とは、一括して行うこともできる。すなわち、撥液膜３７３の除去と、導電性材料層３７１’の不要部分の除去を一括して行うこともできる。
以上のようにして、図３（Ｂ）に示した電気接続部３７０の第２構成と画素電極２２３とを形成して、本発明の電子デバイス用基板を製造することができる。
＜＜第３実施形態＞＞
次に、本発明の電子デバイス用基板の製造方法の第３実施形態について説明する。
この第３実施形態により、図３（Ｂ）に示した電気接続部３７０の第２構成を備える電子デバイス用基板を製造することができる。
図１０〜図１２は、それぞれ、本発明の電子デバイス用基板の製造方法の第３実施形態を説明するための模式的な図（縦断面図）である。なお、以下の説明では、図１０〜図１２中の上側を「上」、下側を「下」と言う。
図１０〜図１２に示す電子デバイス用基板の製造方法の第３実施形態は、［３−ａ］スイッチング素子と層間絶縁膜とを備える基板を用意する基板形成工程と、［３−ｂ］層間絶縁膜にコンタクトホールを形成するコンタクトホール形成工程と、［３−ｃ］気相プロセスにより導電性材料を供給して導電性材料層を形成する導電性材料層形成工程と、［３−ｄ］液状材料に対する撥液性を向上させる撥液処理工程と、［３−ｅ］液相プロセスにより充填材料を充填する充填工程と、［３−ｆ］撥液処理が施された部分を除去する撥液部除去工程と、［３−ｇ］マスク形成用材料に対する撥液性を向上させる撥液処理工程と、［３−ｈ］画素電極と電気接続部とを形成する形成領域にマスクを形成するマスク形成工程と、［３−ｉ］撥液処理が施された部分を除去する撥液部除去工程と、［３−ｊ］導電性材料層の不要部分を除去する不要部分除去工程と、［３−ｋ］マスクを除去するマスク除去工程とを有する。
以下、各工程について順次説明する。
［３−ａ］基板形成工程
まず、薄膜トランジスタ１と層間絶縁膜３６０とを備える第１の基板２２０を用意する（図１０（３−ａ）参照）。
本工程［３−ａ］は、前記工程［１−ａ］と同様にして行うことができる。
［３−ｂ］コンタクトホール形成工程
次に、層間絶縁膜３６０に導電部３５４（スイッチング素子の端子）に到達するように、層間絶縁膜３６０の厚さ方向に向かってコンタクトホール３６１を形成する（図１０（３−ｂ）参照）。
本工程［３−ｂ］は、前記工程［１−ｂ］と同様にして行うことができる。
［３−ｃ］導電性材料層形成工程
次に、形成領域を包含する領域に、気相プロセスにより透明導電性材料を供給して、導電性材料層３７１’を形成する（図１０（３−ｃ）参照）。
本工程［３−ｃ］は、前記工程［１−ｃ］と同様にして行うことができる。
［３−ｄ］撥液処理工程
次に、導電性材料層３７１’の上面すなわち、空間３６２内に存在する導電性材料層３７１’の表面を除く領域に、次工程［３−ｅ］で用いる液状材料に対する撥液性を向上させる処理を施す。
これにより、次工程［３−ｅ］において、充填材料３７２を空間３６２内に選択的に充填することができる。
本工程［３−ｄ］は、前記工程［２−ｄ］で用いたのと同様の方法を行うことより、図１０（３−ｄ）に示すような撥液膜３７３を得ることができる。
［３−ｅ］充填工程
次に、空間３６２内に、液相プロセスにより選択的に充填材料３７２を充填する（図１０（３−ｅ）参照）。
ここで、本実施形態では、前記工程［３−ｄ］において、導電性材料層３７１’の上面に撥液膜３７３が形成されていることから、空間３６２内に充填材料３７２を選択的に充填することができる。
本工程［３−ｅ］は、前記工程［１−ｄ］で用いたのと同様の同様の方法により行うことができる。
なお、液相プロセスとして、インクジェット法のような空間３６２内に充填材料３７２を選択的に供給できる方法を用いる場合には、前記撥液処理工程工程［３−ｄ］を省略するようにしてもよい。
［３−ｆ］撥液部除去工程
次に、導電性材料層３７１’の上面に形成された撥液膜３７３を除去する（図１１（３−ｆ）参照）。
本工程［３−ｆ］は、前記工程［１−ｇ］で用いたのと同様の同様の方法により行うことができる。
［３−ｇ］撥液処理工程
次に、導電性材料層３７１’の上面の画素電極２２３と電気接続部３７０とを形成する形成領域を除く領域に、次工程［３−ｈ］で用いるマスク形成用材料に対する撥液性を向上させる処理を施す（図１１（３−ｇ）参照）。
これにより、次工程［３−ｈ］において、形成領域にマスク３７４を選択的に形成することができる。
本工程［３−ｇ］は、前記工程［１−ｅ］で用いたのと同様の同様の方法により行うことができる。
また、本工程［３−ｇ］は、形成領域に新たに撥液処理を施すようにしてもよいし、前記工程［３−ｄ］で撥液処理が施された領域の一部を除去するようにしてもよい。なお、後者の方法を用いる場合には、前記撥液部除去工程［３−ｆ］を省略することができる。
［３−ｈ］マスク形成工程
次に、液相プロセスによりマスク形成用材料を供給して導電性材料層３７１’の上面の形成領域にマスク３７４を形成する（図１１（３−ｈ）参照）。
本工程［３−ｈ］は、前記工程［１−ｆ］で用いたのと同様の同様の方法により行うことができる。
ここで、本実施形態では、前記工程［３−ｇ］において、導電性材料層３７１’の形成領域を除く領域に撥液膜３７３が形成されていることから、形成領域にマスク３７４を選択的に形成することができる。
［３−ｉ］撥液部除去工程
次に、導電性材料層３７１’の上面に形成された撥液膜３７３を除去する（図１１（３−ｉ）参照）。
本工程［３−ｉ］は、前記工程［１−ｇ］で用いたのと同様の同様の方法により行うことができる。
［３−ｊ］不要部分除去工程
次に、形成領域に設けられたマスク３７４を用いて、形成領域を除く領域に存在する、導電性材料層３７１’の不要部分を除去する（図１２（３−ｊ）参照）。
本工程［３−ｊ］は、前記工程［１−ｈ］で用いたのと同様の同様の方法により行うことができる。
［３−ｋ］マスク除去工程
次に、形成領域に設けられたマスク３７４を除去する（図１２（３−ｋ）参照）。
本工程［３−ｋ］は、前記工程［１−ｉ］で用いたのと同様の同様の方法により行うことができる。
なお、前記工程［３−ｉ］〜本工程［３−ｋ］は、撥液膜３７３と導電性材料層３７１’を一括して除去した後、マスク３７４を除去するように連続的に行うこともできる。
以上のようにして、図３（Ｂ）に示した電気接続部３７０の第２構成と画素電極２２３とを形成して、本発明の電子デバイス用基板を製造することができる。
なお、第１の実施形態〜第３の実施形態で説明したような電子デバイス用基板の製造方法を用いることにより、すなわち、気相プロセスと液相プロセスとを用いて電気接続部３７０と画素電極２２３とを製造することにより、形成するこれらの膜厚の制御が容易に行えるという利点もある。
＜電子機器＞
本発明の表示装置は、各種電子機器の表示部に用いることができる。
図１３は、本発明の電子機器を適用したモバイル型（またはノート型）のパーソナルコンピュータの構成を示す斜視図である。
この図において、パーソナルコンピュータ１１００は、キーボード１１０２を備えた本体部１１０４と、表示ユニット１１０６とにより構成され、表示ユニット１１０６は、本体部１１０４に対しヒンジ構造部を介して回動可能に支持されている。
このパーソナルコンピュータ１１００においては、表示ユニット１１０６が前述の液晶表示装置（電気光学装置）１０を備えている。
図１４は、本発明の電子機器を適用した携帯電話機（ＰＨＳも含む）の構成を示す斜視図である。
この図において、携帯電話機１２００は、複数の操作ボタン１２０２、受話口１２０４および送話口１２０６とともに、前述の液晶表示装置（電気光学装置）１０を表示部に備えている。
図１５は、本発明の電子機器を適用したディジタルスチルカメラの構成を示す斜視図である。なお、この図には、外部機器との接続についても簡易的に示されている。
ここで、通常のカメラは、被写体の光像により銀塩写真フィルムを感光するのに対し、ディジタルスチルカメラ１３００は、被写体の光像をＣＣＤ（Charge Coupled Device）などの撮像素子により光電変換して撮像信号（画像信号）を生成する。
ディジタルスチルカメラ１３００におけるケース（ボディー）１３０２の背面には、前述の液晶表示装置１０が表示部に設けられ、ＣＣＤによる撮像信号に基づいて表示を行う構成になっており、被写体を電子画像として表示するファインダとして機能する。
ケースの内部には、回路基板１３０８が設置されている。この回路基板１３０８は、撮像信号を格納（記憶）し得るメモリが設置されている。
また、ケース１３０２の正面側（図示の構成では裏面側）には、光学レンズ（撮像光学系）やＣＣＤなどを含む受光ユニット１３０４が設けられている。
撮影者が液晶表示装置１０に表示された被写体像を確認し、シャッタボタン１３０６を押下すると、その時点におけるＣＣＤの撮像信号が、回路基板１３０８のメモリに転送・格納される。
また、このディジタルスチルカメラ１３００においては、ケース１３０２の側面に、ビデオ信号出力端子１３１２と、データ通信用の入出力端子１３１４とが設けられている。そして、図示のように、ビデオ信号出力端子１３１２にはテレビモニタ１４３０が、デ−タ通信用の入出力端子１３１４にはパーソナルコンピュータ１４４０が、それぞれ必要に応じて接続される。さらに、所定の操作により、回路基板１３０８のメモリに格納された撮像信号が、テレビモニタ１４３０や、パーソナルコンピュータ１４４０に出力される構成になっている。
なお、本発明の電子機器は、図１３のパーソナルコンピュータ（モバイル型パーソナルコンピュータ）、図１４の携帯電話機、図１５のディジタルスチルカメラの他にも、例えば、テレビや、ビデオカメラ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、ラップトップ型パーソナルコンピュータ、カーナビゲーション装置、ページャ、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ワードプロセッサ、ワークステーション、テレビ電話、防犯用テレビモニタ、電子双眼鏡、ＰＯＳ端末、タッチパネルを備えた機器（例えば金融機関のキャッシュディスペンサー、自動券売機）、医療機器（例えば電子体温計、血圧計、血糖計、心電表示装置、超音波診断装置、内視鏡用表示装置）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシュミレータ、その他各種モニタ類、プロジェクター等の投射型表示装置等に適用することができる。
以上、本発明の電子デバイス用基板、電子デバイス用基板の製造方法、表示装置、電子機器を、図示の実施形態に基づいて説明したが、本発明はこれらに限定されるものではない。
例えば、本発明の電子デバイス用基板では、薄膜トランジスタ１が備える導電部３５４に電気接続部３７０を接続する場合について説明したが、本発明の電子デバイス用基板は、これに限定されず、スイッチング素子が備えるいかなる端子に電気接続部を接続する場合に適用してもよい。例えば、薄膜トランジスタ１が備えるドレイン領域３１８に電気接続部を直接接続するような場合に適用することもできる。
スイッチング素子としては、薄膜トランジスタの他、例えば、薄膜ダイオード（ＴＦＤ）等を備える場合にも適用することができる。
また、本発明の電子デバイス用基板の製造方法では、任意の目的の工程が１または２以上追加されていてもよい。
さらに、本発明の表示装置は、液晶パネルの適用に限定されるものではない。例えば、有機ＥＬ素子、電気泳動表示装置等に適用してもよい。
次に、本発明の具体的な実施例について説明する。
（実施例）
＜１＞ まず、図５（ｇ）に示すような石英ガラス基板上に薄膜トランジスタが形成された部材を用意した。
＜２＞ 次に、ポリシラザンを、０．５ｗｔ％となるようにキシレンに溶解した液状材料をスピンコート法により、薄膜トランジスタ上に供給した後、４５０℃×１５分で加熱して液状材料を乾燥させることにより薄膜トランジスタ上に平均厚さ３００ｎｍの層間絶縁膜を形成した。
＜３＞ 次に、層間絶縁膜上に、ネガ型のレジスト材料（東京応化工業株式会社製、「ＴＥＬＲ−Ｎ１０１ＰＭ」）を、スピンコート法により塗布した。
次いで、層間絶縁膜に形成するコンタクトホールの形状に対応したフォトマスクを介して、ｉ線（波長：３６５ｎｍ、強度：１２０ｍＪ／ｃｍ２）を照射した後、ＮＭＤ−Ｗ（現像液）により現像した。これにより、コンタクトホールを形成する領域に開口部を有するレジスト層を得た。
＜４＞ 次に、レジスト層をマスクとして用いて、プラズマエッチング法により層間絶縁膜をエッチングすることによりコンタクトホールを形成した後、レジスト層を除去した。
＜５＞ 次に、チャンバ内に、薄膜トランジスタが形成されている側の面を鉛直下方とした陽極に石英ガラス基板を、陰極にＩＴＯで構成されたターゲットを、それぞれセットした。
そして、放電ガスとしてアルゴンを用い、ＲＦスパッタリング法により石英ガラス基板にＩＴＯを供給した。
これにより、層間絶縁膜の石英ガラス基板と反対側の面上およびコンタクトホールの内側にＩＴＯで構成される平均厚さ１００ｎｍの導電性材料層を形成した。
なお、ＩＴＯは、インジウム／スズ（原子比）＝９２．５／７.５のものを用いた。
ここで、コンタクトホールの導電膜内側の空間を段差計により測定したが、平均深さ１８０ｎｍの段差が認められた。
＜６＞ 次に、塩化インジウムおよび塩化スズを、それぞれ、エタノールに溶解した液状材料をスピンコート法により、コンタクトホールの導電性材料層内側の空間に充填しつつ、導電性材料層を覆うように供給した後、液状材料中のエタノールを除去（乾燥）した。
その後、窒素雰囲気（非酸化性雰囲気）中、温度４００℃×時間１０分で熱処理を施した。これにより、塩化インジウムと塩化スズとを反応させ、ＩＴＯ（導電性物質）に変化させて、平均厚さ５０ｎｍの充填材料層を形成した。
なお、塩化インジウムおよび塩化スズの混合比は、インジウム／スズ（原子比）＝９２．５／７．５とした。
ここで、充填材料層上のコンタクトホールに対応する部分を段差計により測定したが、連続した平滑面で構成されており、段差を認めることはできなかった。
＜７＞ 次に、この充填材料層の石英ガラス基板と反対側の面の画素電極と電気接続部とを形成する形成領域を除く領域に、トリデカフルオロ−１，１，２，２テトラヒドロオクチルトリエトキシシランを含む処理液をインクジェット法を用いて供給した後、１００℃×１０分で熱処理を施して処理液を乾燥させた。これにより、前記形成領域を除く領域に撥液膜を形成した。
＜８＞ 次に、前記工程＜３＞で用いた、ネガ型のレジスト材料を、スピンコート法により塗布した後、露光・現像して前記形成領域にレジスト層を形成した。
＜９＞ 次に、前記工程＜７＞で形成したレジスト層をマスクとして用いて、前記形成領域を除く領域に存在する撥液膜、充填材料層および導電性材料層を一括してプラズマエッチング法により除去した後、レジスト層を除去した。これにより、層間絶縁膜上に画素電極と電気接続部とを形成して、電子デバイス用基板を得た。
＜１０＞ 次に、層間絶縁膜を覆うようにポリイミドで構成される平均厚さ６０ｎｍの配向膜を形成した後、この配向膜に対して、ラビング装置を用いてラビング処理を施した。
なお、ラビング処理の条件は、押込み量：０．４ｍｍ、回転数：６００ｒｐｍ、送り込み速度：１ｍ／ｍｉｎとした。
＜１１＞ 次に、配向膜を備える電子デバイス用基板を用いて、図１に示すような液晶表示装置を製造した。
以上のようにして形成される液晶表示装置を５個製造したが、いずれの液晶表示装置においても、表示ムラの発生を認めなかった。
（比較例）
前記工程＜６＞における充填材料層の形成を省略した以外は、前記実施例と同様にして液晶表示装置を製造した。
以上のようにして形成される液晶表示装置を５個製造したが、いずれの液晶表示装置においても、コンタクトホールに対応する部分において明らかな表示ムラの発生を認めた。
本発明の表示装置を透過型液晶表示装置に適用した場合の実施形態を示す分解斜視図である。 図１に示す透過型液晶表示装置の薄膜トランジスタ付近の拡大縦断面図である 図２に示す薄膜トランジスタに設けられた電気接続部付近の拡大縦断面図であり、（Ａ）は、電気接続部の第１の構成を、（Ｂ）は、電気接続部の第２の構成を示す図である。 薄膜トランジスタの形成方法の好適な実施形態を示す断面図である。 薄膜トランジスタの形成方法の好適な実施形態を示す断面図である。 本発明の電子デバイス用基板の製造方法の第１実施形態を説明するための模式的な図（縦断面図）である。 本発明の電子デバイス用基板の製造方法の第１実施形態を説明するための模式的な図（縦断面図）である。 本発明の電子デバイス用基板の製造方法の第２実施形態を説明するための模式的な図（縦断面図）である。 本発明の電子デバイス用基板の製造方法の第２実施形態を説明するための模式的な図（縦断面図）である。 本発明の電子デバイス用基板の製造方法の第３実施形態を説明するための模式的な図（縦断面図）である。 本発明の電子デバイス用基板の製造方法の第３実施形態を説明するための模式的な図（縦断面図）である。 本発明の電子デバイス用基板の製造方法の第３実施形態を説明するための模式的な図（縦断面図）である。 本発明の電子機器を適用したモバイル型（またはノート型）のパーソナルコンピュータの構成を示す斜視図である。 本発明の電子機器を適用した携帯電話機（ＰＨＳも含む）の構成を示す斜視図である。 本発明の電子機器を適用したディジタルスチルカメラの構成を示す斜視図である。 従来の方法によって形成された接続部を示す模式図である。
符号の説明
１‥‥薄膜トランジスタ １０‥‥液晶表示装置 ２０‥‥液晶パネル ２２０‥‥第１の基板 ２２１‥‥上面 ２２３‥‥画素電極 ２２４‥‥信号線 ２２５‥‥偏光板 ２２８‥‥走査線 ２３０‥‥第２の基板 ２３１‥‥下面 ２３２‥‥対向電極 ２３３‥‥有色層 ２３４‥‥ブラックマトリックス ２３５‥‥偏光板 ２４０‥‥液晶層 ６０‥‥バックライト ３１４‥‥半導体層（多結晶シリコン膜） ３１６‥‥ソース領域 ３１８‥‥ドレイン領域 ３２０‥‥チャンネル領域 ３２６‥‥ゲート絶縁膜 ３２８‥‥第１コンタクトホール ３２９‥‥第１コンタクトホール ３４２‥‥絶縁層 ３４４‥‥第２コンタクトホール ３４５‥‥第２コンタクトホール ３４６‥‥第２コンタクトホール ３５０‥‥コンタクトプラグ ３５１‥‥ゲート電極 ３５２‥‥導電部 ３５３‥‥コンタクトプラグ ３５４‥‥導電部 ３５５‥‥コンタクトプラグ ３５６‥‥導電部 ３６０‥‥層間絶縁膜（パッシベーション膜） ３６１‥‥コンタクトホール ３６２‥‥空間 ３７０‥‥電気接続部 ３７１‥‥導電膜 ３７１’‥‥導電性材料層 ３７２‥‥充填材料 ３７２’‥‥充填材料層 ３７３‥‥撥液膜 ３７４‥‥マスク １１００‥‥パーソナルコンピュータ １１０２‥‥キーボード １１０４‥‥本体部 １１０６‥‥表示ユニット １２００‥‥携帯電話機 １２０２‥‥操作ボタン １２０４‥‥受話口 １２０６‥‥送話口 １３００‥‥ディジタルスチルカメラ １３０２‥‥ケース（ボディー） １３０４‥‥受光ユニット １３０６‥‥シャッタボタン １３０８‥‥回路基板 １３１２‥‥ビデオ信号出力端子 １３１４‥‥データ通信用の入出力端子 １４３０‥‥テレビモニタ １４４０‥‥パーソナルコンピュータ ５０１‥‥コンタクトホール ５０２‥‥空間 ５０３‥‥端子 ５０４‥‥層間絶縁膜 ５１０‥‥接続部

Claims (16)

  1. 基板と、
    該基板上に設けられたスイッチング素子と、
    該スイッチング素子を覆い、前記スイッチング素子の端子に到達するコンタクトホールが設けられた層間絶縁膜と、
    前記層間絶縁膜上に設けられた画素電極と、
    該画素電極に連続して、前記コンタクトホールの内面および前記端子の表面に、気相プロセスにより形成された導電膜と、前記コンタクトホールの前記導電膜内側の空間を埋めるように充填された充填材料とで構成される電気接続部とを有することを特徴とする電子デバイス用基板。
  2. 前記電気接続部の前記基板と反対側の面と、前記画素電極の前記基板と反対側の面とは、連続した平滑面で構成されている請求項１に記載の電子デバイス用基板。
  3. 前記電気接続部の導電膜と前記画素電極の少なくとも一部とは、一体的に形成されている請求項１または２に記載の電子デバイス用基板。
  4. 前記画素電極は、透光性を有している請求項１ないし３のいずれかに記載の電子デバイス用基板。
  5. 前記充填材料は、導電性材料を主成分とするものである請求項１ないし４のいずれかに記載の電子デバイス用基板。
  6. 前記充填材料は、透明導電性材料を主成分とするものである請求項１ないし５のいずれかに記載の電子デバイス用基板。
  7. 前記画素電極は、その前記基板と反対側に、前記充填材料が供給されてなる部分を備える請求項１ないし６のいずれかに記載の電子デバイス用基板。
  8. 請求項１ないし６のいずれかに記載の電子デバイス用基板を製造する方法であって、
    前記スイッチング素子と前記層間絶縁膜とを備える前記基板を用意する工程と、
    前記層間絶縁膜に前記コンタクトホールを形成する工程と、
    気相プロセスにより導電性材料を供給して、前記画素電極と前記電気接続部とを形成する形成領域を包含する領域に、導電性材料層を形成する工程と、
    前記コンタクトホールの前記導電性材料層内側の空間に、液相プロセスにより選択的に充填材料を充填する工程と、
    液相プロセスによりマスク形成用材料を供給して前記形成領域に対応する形状のマスクを形成する工程と、
    該マスクを用いて、前記導電性材料層の不要部分を除去して、前記画素電極と、前記電気接続部とを得る工程とを有することを特徴とする電子デバイス用基板の製造方法。
  9. 前記充填材料を充填する工程に先立って、前記導電性材料層の前記基板と反対側の面に、前記充填材料を充填する際に用いる液状材料に対する撥液性を向上させる処理を施す工程を有する請求項８に記載の電子デバイス用基板の製造方法。
  10. 前記マスクを形成する工程に先立って、前記導電性材料層の前記基板と反対側の面の前記形成領域を除く領域に、前記マスク形成用材料に対する撥液性を向上させる処理を施す工程を有する請求項８または９に記載の電子デバイス用基板の製造方法。
  11. 請求項１ないし６のいずれかに記載の電子デバイス用基板を製造する方法であって、
    前記スイッチング素子と前記層間絶縁膜とを備える前記基板を用意する工程と、
    前記層間絶縁膜に前記コンタクトホールを形成する工程と、
    気相プロセスにより導電性材料を供給して前記画素電極と前記電気接続部とを形成する形成領域を包含する領域に、導電性材料層を形成する工程と、
    液相プロセスにより前記充填材料を供給して、前記導電性材料層上に前記形成領域に対応する形状の充填材料層を形成する工程と、
    該充填材料層をマスクとして用いて、前記導電性材料層の不要部分を除去するとともに、該充填材料層の不要部分を除去して、前記画素電極と前記電気接続部とを得る工程とを有することを特徴とする電子デバイス用基板の製造方法。
  12. 前記充填材料層を形成する工程に先立って、前記導電性材料層の前記基板と反対側の面の前記形成領域を除く領域に、前記充填材料を供給する際に用いる液状材料に対する撥液性を向上させる処理を施す工程を有する請求項１１に記載の電子デバイス用基板の製造方法。
  13. 請求項７に記載の電子デバイス用基板を製造する方法であって、
    前記スイッチング素子と前記層間絶縁膜とを備える前記基板を用意する工程と、
    前記層間絶縁膜に前記コンタクトホールを形成する工程と、
    気相プロセスにより導電性材料を供給して、前記画素電極と前記電気接続部とを形成する形成領域を包含する領域に導電性材料層を形成する工程と、
    液相プロセスにより前記充填材料を供給して、前記導電性材料層上に充填材料層を形成する工程と、
    液相プロセスによりマスク形成用材料を供給して前記形成領域に対応する形状のマスクを形成する工程と、
    該マスクを用いて、前記充填材料層および前記導電性材料層の不要部分を一括して除去して、前記画素電極と、前記電気接続部とを得る工程とを有することを特徴とする電子デバイス用基板の製造方法。
  14. 前記マスクを形成する工程に先立って、前記充填材料層の前記基板と反対側の面の前記形成領域を除く領域に、前記マスク形成用材料に対する撥液性を向上させる処理を施す工程を有する請求項１３に記載の電子デバイス用基板の製造方法。
  15. 請求項１ないし７のいずれかに記載の電子デバイス用基板を備えることを特徴とする表示装置。
  16. 請求項１５に記載の表示装置を備えることを特徴とする電子機器。

JP2005073890A 2005-03-15 2005-03-15 電子デバイス用基板、電子デバイス用基板の製造方法、表示装置および電子機器 Pending JP2006261240A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005073890A JP2006261240A (ja) 2005-03-15 2005-03-15 電子デバイス用基板、電子デバイス用基板の製造方法、表示装置および電子機器
US11/366,733 US20060219607A1 (en) 2005-03-15 2006-03-02 Substrate for electronic device and method of manufacturing the same
KR1020060022245A KR100746250B1 (ko) 2005-03-15 2006-03-09 전자 디바이스용 기판, 전자 디바이스용 기판의 제조 방법,표시 장치 및 전자 기기
TW095108420A TW200643989A (en) 2005-03-15 2006-03-13 Substrate for electronic device and method of manufacturing the same
CNB2006100591736A CN100458872C (zh) 2005-03-15 2006-03-15 电子器件用基板及其制造方法、显示装置以及电子机器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005073890A JP2006261240A (ja) 2005-03-15 2005-03-15 電子デバイス用基板、電子デバイス用基板の製造方法、表示装置および電子機器

Publications (1)

Publication Number Publication Date
JP2006261240A true JP2006261240A (ja) 2006-09-28

Family

ID=37002769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005073890A Pending JP2006261240A (ja) 2005-03-15 2005-03-15 電子デバイス用基板、電子デバイス用基板の製造方法、表示装置および電子機器

Country Status (5)

Country Link
US (1) US20060219607A1 (ja)
JP (1) JP2006261240A (ja)
KR (1) KR100746250B1 (ja)
CN (1) CN100458872C (ja)
TW (1) TW200643989A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022131103A1 (ja) * 2020-12-16 2022-06-23 ソニーセミコンダクタソリューションズ株式会社 電子機器及び電子機器の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7282735B2 (en) * 2005-03-31 2007-10-16 Xerox Corporation TFT having a fluorocarbon-containing layer
JP4175380B2 (ja) * 2006-05-08 2008-11-05 セイコーエプソン株式会社 電子デバイス用基板、その製造方法、それらに用いられる化合物、化合物の製造方法および電子デバイス用基板に用いられる化合物を含む重合開始剤
US8168532B2 (en) * 2007-11-14 2012-05-01 Fujitsu Limited Method of manufacturing a multilayer interconnection structure in a semiconductor device
CN105883351B (zh) * 2016-05-24 2018-01-19 安庆工匠智能化设备制造有限公司 一种金属环预装组件
CN106245007B (zh) * 2016-08-31 2019-01-11 西安理工大学 一种取向ito薄膜的制备方法
GB2567421B (en) * 2017-10-03 2022-09-28 Flexenable Ltd Photo-active devices
TWI680444B (zh) * 2018-05-30 2019-12-21 友達光電股份有限公司 顯示裝置及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342935A (ja) * 2003-05-16 2004-12-02 Semiconductor Energy Lab Co Ltd 配線の作製方法及び半導体装置の作製方法
JP2005012173A (ja) * 2003-05-28 2005-01-13 Seiko Epson Corp 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器
JP2005051105A (ja) * 2003-07-30 2005-02-24 Seiko Epson Corp 半導体装置の製造方法、電気光学装置の製造方法、電子機器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3131354B2 (ja) * 1994-09-02 2001-01-31 シャープ株式会社 液晶表示装置
JP3193267B2 (ja) * 1994-10-14 2001-07-30 シャープ株式会社 液晶素子およびその製造方法
KR100336554B1 (ko) * 1994-11-23 2002-11-23 주식회사 하이닉스반도체 반도체소자의배선층형성방법
JPH08263016A (ja) * 1995-03-17 1996-10-11 Semiconductor Energy Lab Co Ltd アクティブマトリクス型液晶表示装置
JPH09232582A (ja) * 1996-02-22 1997-09-05 Matsushita Electron Corp 薄膜トランジスタの製造方法
JP3238072B2 (ja) * 1996-05-20 2001-12-10 シャープ株式会社 薄膜トランジスタ
JP3580092B2 (ja) * 1997-08-21 2004-10-20 セイコーエプソン株式会社 アクティブマトリクス型表示装置
JP3202192B2 (ja) 1998-05-20 2001-08-27 松下電器産業株式会社 液晶表示装置、及びその製造方法
JP3205536B2 (ja) 1998-03-19 2001-09-04 松下電器産業株式会社 液晶表示素子およびその製造方法
EP1235101A3 (en) * 1998-09-03 2008-08-20 Toshiba Matsushita Display Technology Co., Ltd. Liquid crystal display device, method for manufacturing the same, and method for driving a liquid crystal display device
TWI226205B (en) * 2000-03-27 2005-01-01 Semiconductor Energy Lab Self-light emitting device and method of manufacturing the same
US6608449B2 (en) * 2000-05-08 2003-08-19 Semiconductor Energy Laboratory Co., Ltd. Luminescent apparatus and method of manufacturing the same
TW554405B (en) * 2000-12-22 2003-09-21 Seiko Epson Corp Pattern generation method and apparatus
JP4152665B2 (ja) * 2001-07-11 2008-09-17 株式会社半導体エネルギー研究所 発光装置及びその作製方法
TW200302511A (en) * 2002-01-28 2003-08-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP2004200299A (ja) * 2002-12-17 2004-07-15 Toshiba Corp 電子デバイスの製造方法
JP2004304162A (ja) * 2003-03-17 2004-10-28 Seiko Epson Corp コンタクトホール形成方法、薄膜半導体装置の製造方法、電子デバイスの製造方法、電子デバイス
JP2004296665A (ja) * 2003-03-26 2004-10-21 Seiko Epson Corp 半導体装置、電気光学装置、および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342935A (ja) * 2003-05-16 2004-12-02 Semiconductor Energy Lab Co Ltd 配線の作製方法及び半導体装置の作製方法
JP2005012173A (ja) * 2003-05-28 2005-01-13 Seiko Epson Corp 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器
JP2005051105A (ja) * 2003-07-30 2005-02-24 Seiko Epson Corp 半導体装置の製造方法、電気光学装置の製造方法、電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022131103A1 (ja) * 2020-12-16 2022-06-23 ソニーセミコンダクタソリューションズ株式会社 電子機器及び電子機器の製造方法

Also Published As

Publication number Publication date
KR20060101257A (ko) 2006-09-22
CN1835049A (zh) 2006-09-20
KR100746250B1 (ko) 2007-08-03
US20060219607A1 (en) 2006-10-05
CN100458872C (zh) 2009-02-04
TW200643989A (en) 2006-12-16

Similar Documents

Publication Publication Date Title
KR100746250B1 (ko) 전자 디바이스용 기판, 전자 디바이스용 기판의 제조 방법,표시 장치 및 전자 기기
US7820465B2 (en) Manufacturing method for a circuit pattern, a thin film transistor and an electronic appliance
CN100565909C (zh) 半导体装置、电子装置及半导体装置的制造方法
US20180145094A1 (en) Display device
US7989274B2 (en) Display device having oxide thin film transistor and fabrication method thereof
KR101058176B1 (ko) 박막 트랜지스터의 제조 방법
JP2004234901A (ja) ディスプレイ基板、有機ｅｌ表示装置、ディスプレイ基板の製造方法および電子機器
JP2009296000A (ja) 半導体装置の作製方法
JP2007157404A (ja) 表示装置および電子機器
JP5458669B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
JP2005286317A (ja) 半導体装置、及びその作製方法、液晶テレビジョン、並びにｅｌテレビジョン
JP4932173B2 (ja) 膜パターンの形成方法
JP4877871B2 (ja) 表示装置の作製方法、液晶テレビジョン、及びｅｌテレビジョン
JP4785396B2 (ja) 半導体装置の作製方法
JP4713192B2 (ja) 薄膜トランジスタの作製方法
JP2006216793A (ja) 絶縁膜、絶縁膜の形成方法、半導体素子、電子デバイスおよび電子機器
JP2006231169A (ja) 成膜方法、電子デバイス用基板、電子デバイスおよび電子機器
JP5098325B2 (ja) トランジスタ、トランジスタの製造方法、電子デバイスおよび電子機器
JP2006216792A (ja) 絶縁膜、絶縁膜の形成方法、半導体素子、電子デバイスおよび電子機器
JP2006245516A (ja) 成膜方法、電子デバイス用基板、電子デバイスおよび電子機器
CN111584604A (zh) Oled显示基板及其制作方法、显示装置
JP2005101556A (ja) 半導体装置の製造方法、電子デバイスの製造方法、電子デバイス、及び表示装置
JP2007266596A (ja) 回路パターン及び薄膜トランジスタの作製方法、並びに該薄膜トランジスタを搭載した電子機器
JP2005101558A (ja) 半導体装置の製造方法、電子デバイスの製造方法、電子デバイス、及び表示装置
JP2007103611A (ja) 半導体装置、半導体装置の製造方法、電気光学装置、および電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100323