KR100438191B1

KR100438191B1 - 인덕터 소자 및 그 제조방법

Info

Publication number: KR100438191B1
Application number: KR10-1999-0027117A
Authority: KR
Inventors: 안보도시유키; 우치코바후미오
Original assignee: 티디케이가부시기가이샤
Priority date: 1998-07-06
Filing date: 1999-07-06
Publication date: 2004-07-01
Also published as: US6362716B1; EP0971377B1; EP0971377A2; CN1241791A; TW434597B; KR20000011522A; CN1137497C; EP0971377A3

Abstract

본 발명은 다층의 절연층과 상기 절연층간에 형성된 코일 패턴 단위와, 절연층으로 간막이된 상하 코일 패턴 단위를 코일상으로 접속하는 접속부를 가지는 인덕터 소자로써, 코일 패턴 단위는 대략 평행인 2개의 직선상 패턴과, 이들 직선상 패턴의 제1 단부를 접속하는 곡선상 패턴을 가진다. 2개의 직선상 패턴의 평면 화살표측 면적의 합계를 A1으로 하고, 곡선상 패턴의 평면 화살표측 면적을 A2로 한 경우, A1/A2가 1.45∼1.85, 바람직하게는 1.55∼1.75의 범위에 있다. 코일 패턴 단위가 1개 포함되는 절연층의 일구획 단위의 평면 화살표측 전체면적을 A0으로 한 경우, (A1 + A2)/A0 이 0.10∼0.30, 더욱 바람직하게는 0.13∼0.20의 범위에 있다.

Description

인덕터 소자 및 그 제조방법{INDUCTOR ELEMENT AND MANUFACTURING METHOD THEREOF}

본 발명은 인덕터 소자 및 그 제조방법에 관한 것이다.

전자기기에 있어서, 그 소형화의 요구는 시장에 항상 있고, 전자기기에 사용되는 부품에 대해서도 그 소형화가 요구된다. 원래 리드선을 가지고 있던 전자부품은 표면실장기술의 진전과 함께, 리드선이 없는 소위 칩 부품으로 이행하고 있다. 콘덴서나 인덕터 등의 세라믹을 주요 구성부재로 하는 소자에 있어서는, 두꺼운 막 형성기술을 기초로 하는 시트 공법이나 스크린 인쇄 기술 등을 이용하여 세라믹 및 금속을 동시 소성함으로써 제조되며, 내부 도체를 구비하는 모노리식 구조의 실용화를 달성하여 그 형상을 더욱 작게 하고 있다.

이와같은 칩 형상의 인덕터 소자를 제조하기 위해서는 이하 기술하는 제법이 채용되고 있다.

우선, 세라믹 분말체를, 바인더나 유기용매 등이 들어간 용액과 혼합한다. 이 혼합액을 PET 필름상에 닥터 블레이드(doctor blade)법 등에 의해 캐스트하여 수십㎛∼수백㎛의 그린 시트를 얻는다. 다음에, 이 그린 시트에 기계가공 혹은 레이저 가공 등의 가공법을 이용하여 다른 층의 코일 패턴 단위간을 접속하기 위한 관통공을 형성한다. 이와같이 하여 얻어진 그린 시트에, 은 혹은 은-팔라듐 도체 페이스트를 스크린 인쇄에 의해 도포하고, 내부 도체에 상당하는 도전성 코일 패턴 단위를 형성한다. 이 때, 관통공에도 페이스트가 채워져 층간 전기적 접속이 도모된다.

이들 그린 시트를 소정 매수 적층하고, 이를 적당한 온도, 압력하에서 압착하고, 그 후, 하나하나의 칩에 상당하는 부분으로 잘라 탈(脫) 바인더, 소성 등의열처리를 행한다. 이 소성체를 바렐 연마하고, 그 후, 단자 전극을 형성하기 위한 은 페이스트를 도포하여 다시 열처리를 실시한다. 이에 전해 도금에 의해 주석 등의 피막을 실시한다. 이상의 공정을 거쳐 세라믹으로 구성된 절연체의 내부에 코일 구조를 실현할 수 있고, 인덕터 소자가 제작된다.

이와같은 인덕터 소자에 있어서도 소형화가 더욱 요구되어 소위 칩 사이즈가 3216(3.2×1.6×0.9mm)형상에서 2012(2.0×1.2×0.9mm), 1608(1.6×0.8×0.8mm) 등의 소형으로 그 주류가 이동되어 최근에는 1005(1×0.5×0.5mm)의 칩 사이즈인 것이 실용화되고 있다. 이와같은 소형화의 흐름에 있어서는, 안정된 고품질의 것을 얻기 위해, 각 공정에 부과되는 칫수 정밀도(클리어런스)는 점점 엄격해 지고 있다.

예를들면 1005 칩 사이즈의 인덕터 소자에 있어서는, 각 내부 도체층에서의 적층의 어긋남은 적어도 30㎛를 넘는 것은 허용되지 않는다. 이를 초과하면, 인덕턴스나 임피던스에 현저한 편차가 발생하고, 극단적인 경우에는 내부도체가 노출되는 일도 있다.

종래의 비교적 큰 칩 사이즈의 인덕터 소자의 경우에는, 이 적층 어긋남에 의한 특성에의 영향이 현저하게 있지 않았지만, 1005정도의 칩 사이즈에 있어서는 적층 어긋남이 소자 특성에 대해 큰 영향을 미친다.

종래 비교적 큰 사이즈의 인덕터 소자에서는 각층의 내부 도체의 코일 패턴 형상을 L자형과 역 L자형으로 하고 있다. 그리고, L자형 패턴과 역 L자형 패턴을 번갈아 적층하고, 이들 패턴의 단부에 관통공을 설치하여 층간 패턴을 접속하며,이와같이 하여 형성되는 코일의 시작단 및 종단을 인출용 패턴에 접속하고 있다.

그러나, 1005형 등의 소형 사이즈의 인덕터 소자를 얻기 위해, 각 층의 내부도체의 코일 패턴 형상을 L자형과 역 L자형으로 하고, 그 코일 패턴을 단순히 작게한 경우, 내부 도체간의 적층 어긋남이 현저하게 진행되는 것이 본 발명자 등의 실험에 의해 판명되었다.

소형 사이즈의 인덕터 소자의 경우, 적층 어긋남이 진행되는 이유는 다음과 같다고 생각할 수 있다. 즉, 칩 사이즈의 소형화에 따라 소정 인덕턴스, 임피던스를 얻기 위해서는 코일의 권회수를 많게 하지 않으면 안되고, 이를 위해서는 1층당 세라믹층의 두께를 얇게 하지 않으면 안된다. 또한, 내부도체의 저항치는 낮은 것이 요구되며, 도체 두께를 세라믹 시트와 같은 비율로 얇게 하는 것은 허용되지 않는다. 이 때문에, 칩 사이즈가 작아지는 것은 인쇄후의 그린 시트의 현저한 비평탄화를 발생시키는 결과가 된다.

그 결과, 겹쳐진 그린 시트에 압력을 주어 적층하면, 그린 시트 그 자체에 대해 비교적 단단한 도체부끼리 상호 반발해 그 결과로서 현저한 적층 어긋남이 발생한다. 특히, 종래의 L자형을 기본으로 하고 있는 인쇄 패턴에 있어서는, 적층된 그린 시트 상호가 내부 도체를 통하여 입체적으로 경사져 가압되게 되어 적층 어긋남을 조장한다. 이와같은 현상은 소자의 칩 사이즈의 소형화가 진행될수록 소자의 품질 안정화를 위해서는 피할 수 없는 과제로 된다.

이 과제에 대해서는 다양한 제안이 이루어지고 있다. 예를들면 일본국 특개평 6-77074호 공보에서는 인쇄후의 그린 시트를 미리 프레스하여 평탄화하는 것이개시되어 있다. 또한, 일본국 특개평 7-192954호 공보에는 세라믹 시트에 도체 패턴과 동일한 오목홈을 미리 실시하고, 이 오목홈에 도체 페이스트를 인쇄하여 결과로서 도체를 포함한 세라믹 시트를 평탄화하는 방법이 개시되어 있다. 또한, 일본국 특개평 7-192955호 공보에는 세라믹 시트로부터 PET 필름을 박리하지 않고 다른 세라믹 시트를 적층하여 압착하고, 그 후 필름을 벗겨, 이를 반복하는 방법이 개시되어 있다. 이 방법은 PET 필름의 변형이 적은 것을 이용하여 결과로서 적층 어긋남을 막는 수단으로 생각할 수 있다. 또한, 일본국 특개평 6-20843호 공보에는 인쇄 도체의 주변부에 따라 다수의 관통공을 형성하여 압착시의 압력 분산을 행하는 방법이 개시되어 있다.

상기한 공보에 기재된 방법에 의하면, 종래의 세라믹 시트의 적층 방법에 공정을 더 추가하던지 혹은 대폭 변경을 가하게 된다. 또한, 생산성이라는 입장에서 종래의 방법보다 복잡하게 된다.

본 발명은 이와같은 실상에 감안하여 이루어져, 소자를 소형화해도 제조공정을 복잡화하지 않고, 적층 어긋남을 억제할 수 있는 인덕터 소자 및 그 제조방법을 제공하는 것을 목적으로 한다.

도1은 본 발명의 일실시형태에 관한 인덕터 소자의 일부 분해 사시도,

도2a는 도1에 도시하는 인덕터 소자의 내부에 적층되는 코일 패턴 단위의 평면도,

도2b는 도2a의 IIB-IIB선에 따른 요부 단면도,

도3a 및 도3b는 본 발명의 일실시형태에 관한 인덕터 소자의 제조과정에 이용하는 그린 시트의 사시도,

도4a는 본 발명의 일실시예에 관한 인덕터 소자의 내부에 적층되는 코일 패턴 단위의 평면도,

도4b는 본 발명의 비교예에 관한 인덕터 소자의 내부에 적층되는 코일 패턴 단위의 평면도,

도5a 및 도5b는 각각 본 발명의 비교예에 관한 인덕터 소자의 내부에 적층되는 코일 패턴 단위의 평면도,

도6은 본 발명의 다른 실시형태에 관한 인덕터 소자의 일부 분해 사시도이다.

본 발명자 등은 제조공정을 복잡화하지 않고 적층 어긋남을 억제할 수 있는 소형 사이즈의 인덕터 소자 및 그 제조방법에 대해 예의 검토한 결과, 소자의 절연층간에 형성되는 코일 패턴 단위의 패턴 형상을 연구함으로써, 적층 어긋남을 억제할 수 있는 것을 발견하고, 본 발명을 완성시켰다.

즉, 본 발명에 관한 인덕터 소자는 다수의 절연층과, 상기 절연층간에 각각 형성되며, 대략 평행인 2개의 직선상 패턴과 이들 직선상 패턴의 제1 단부를 접속하는 곡선상 패턴을 가지고, 2개의 상기 직선상 패턴의 평면 화살표측 면적의 합계를 A1으로 하고, 상기 곡선상 패턴의 평면 화살표측 면적을 A2로 한 경우에, A1/A2가 1.45∼1.85, 바람직하게는 1.55∼1.75, 더욱 바람직하게는 1.62∼1.68의 범위에 있는 도전성 코일 패턴 단위와, 상기 직선상 패턴의 제2 단부에 형성되며, 상기 절연층으로 간막이된 상하 코일 패턴 단위를 코일상으로 접속하는 접속부를 가진다.

A1/A2가 1.45보다 작은 경우에는, 직선상 패턴의 면적이 곡선상 패턴의 면적에 비교해 너무 작고, 결과로서 코일의 단면적이 작아져 인덕턴스를 충분히 취할 수 없는 경향이 있다. A1/A2가 1.85보다 큰 경우에는 직선상 패턴의 면적이 곡선상 패턴의 면적에 비교해 너무 크고, 직선상 패턴의 길이방향에 대해 대략 직교하는 방향으로 적층 어긋남이 발생하기 쉬워지는 경향이 있다.

본 발명에 있어서, 바람직하게는 상기 코일 패턴 단위가 1개 포함되는 절연층의 일구획 단위의 평면 화살표측의 전면적을 A0으로 한 경우에, (A1 +A2) / A0이 0.10∼0.30, 바람직하게는 0.13∼0.20, 더욱 바람직하게는 0.15∼0.17의 범위에 있다.

(A1 + A2) / A0이 0.10보다 작은 경우에는, 코일을 구성하기 위한 코일 단위 패턴의 면적이 절연층의 면적에 비교해 너무 작고, 직류 저항이 너무 커지므로 바람직하지 않다. (A1 + A2) / A0이 0.30보다 큰 경우에는 코일 단면적이 작아져 필요한 인덕턴스를 취할 수 없는 경향이 있다.

본 발명에 있어서, 상기 직선상 패턴의 선폭을 W1으로 하고, 상기 곡선상 패턴의 외주부의 곡률 반경을 R로 한 경우에, 바람직하게는 W1/R이 1/2∼4/5, 더욱 바람직하게는 3/5∼2/3의 범위에 있다.

W1/R이 1/4보다 작은 경우에는 직선상 패턴의 선폭이 너무 좁아 적층 어긋남이 진행되기 쉬운 경향이 있다. 이것은 직선상 패턴의 선폭이 좁으면, 상층측에 위치하는 직선상 패턴과 하층측에 위치하는 직선상 패턴이 겹쳐진 경우에 직선상 패턴의 길이방향에 대략 직각인 방향으로 층이 밀리기 쉬워 지기 때문이라고 생각된다. 또한, W1/R이 4/5보다 큰 경우에는, 곡선상 패턴의 직경이 작아지고, 또한 패턴의 선폭이 두꺼워 지므로, 소자의 내부에 얻어지는 코일의 직경이 작아져 원하는 인덕턴스 특성을 얻을 수 없는 경향이 있다.

본 발명에 있어서, 상기 절연층을 통하여 상하에 위치하는 2개의 코일 패턴 단위는 평면 화살표측에서 본 절연층의 길이방향을 분할하는 중심선에 대해 선대칭 위치에 배치하는 것이 바람직하다. 이와같이 배치함으로써, 원하는 인덕터 특성을 얻으면서 적층 어긋남이 적은 인덕터 소자를 얻을 수 있다.

또한, 상기 코일 패턴 단위는 평면 화살표측에서 본 절연층의 폭방향을 분할하는 중심선에 대해 선 대칭의 패턴인 것이 바람직하다. 이와같은 패턴으로 함으로써, 적층 어긋남이 적은 인덕터 소자를 얻을 수 있다.

본 발명에 있어서, 상기 절연층간에는 2이상의 코일 패턴 단위를 배열해도 된다. 이와같이 코일 패턴 단위를 다수 배치함으로써, 단일 소자의 내부에 다수의코일을 가지는 인덕터 어레이 소자를 얻을 수 있다.

본 발명에 관한 인덕터 소자의 제조방법은, 절연층이 되는 그린 시트를 형성하는 공정과, 대략 평행인 두개의 직선상 패턴과 이들 직선상 패턴의 제1 단부를 접속하는 곡선상 패턴을 가지고, 두개의 상기 직선상 패턴의 평면 화살표측 면적의 합계를 A1으로 하고, 상기 곡선상 패턴의 평면 화살표측 면적을 A2로 한 경우, A1/A2가 1.45∼1.85의 범위에 있는 도전성 코일 패턴 단위를 상기 그린 시트의 표면에 형성하는 공정과, 상기 코일 패턴 단위가 형성된 다수의 그린 시트를 적층하고, 상기 그린 시트로 간막이된 상하 코일 패턴 단위를 관통공을 통하여 코일상으로 접속하는 공정과, 적층된 상기 그린 시트를 소성하는 공정을 가진다.

본 발명에 관한 제조방법은 상기 소성 공정전에, 적층된 상기 그린 시트를 상기 코일 패턴 단위가 한개 포함되도록 절단하는 공정을 가져도 된다.

또한, 본 발명에 관한 제조방법은 상기 소성 공정전에, 적층된 상기 그린 시트를 상기 코일 패턴 단위가 다수 포함되도록 절단하는 공정을 가져도 된다.

이와같은 본 발명에 관한 제조방법에 의하면, 소자를 소형화해도 제조공정을 복잡화하지 않고 적층 어긋남을 억제할 수 있는 인덕터 소자를 얻을 수 있다.

<발명의 실시형태>

제1 실시형태

도1에 도시하는 바와같이, 본 실시형태에 관한 인덕터 소자는 소자 본체(1)를 가진다. 소자 본체(1)의 양단에는 각각 단자 전극(3a) 및 (3b)가 일체화되어 있다. 소자 본체(1)의 내부에는 절연층(7)을 사이에 두고 코일 패턴 단위(2a) 및(2b)가 번갈아 적층되어 있다. 본 실시형태에서는 최상부에 적층되어 있는 코일 패턴 단위(2c)의 단부를 한쪽 단자 전극(3a)에 접속하고 있고, 최하부에 적층되어 있는 코일 패턴 단위(2d)를 다른쪽 단자 전극(3b)에 접속하고 있다. 이들 코일 패턴 단위(2a, 2b, 2c 및 2d)는 절연층(7)에 형성되어 있는 관통공(4)을 통하여 접속되어 있고, 전체로서 코일(2)을 구성하고 있다.

소자 본체(1)를 구성하는 절연층(7)은 예를들면 페라이트, 페라이트 유리 복합재료 등의 자성체, 또는 알루미나 유리 복합 재료, 결정화 유리 등의 유전체 등으로 구성된다. 코일 패턴 단위(2a, 2b, 2c 및 2d)는 예를 들면 은, 팔라듐, 또는 이들 합금 등의 금속으로 구성된다. 단자 전극(3a) 및 (3b)는 은을 주로 하는 소결체로 이 표면에 동, 니켈, 주석, 주석 연합금 등의 도금 피막을 실시한 것이다. 단자 전극(3a) 및 (3b)는 이들 금속의 단층 또는 복층으로 구성되도 된다.

도2a에 도시하는 바와같이, 소자 본체(1)의 중간에 배치되는 코일 패턴 단위(2a) 및 (2b)는 평면 화살표측에서 봐서 전체로서 대략 U자 형상을 가지고, 대략 평행인 두개의 직선상 패턴(10)과, 이들 직선상 패턴(10)의 제1 단부(11)를 접속하는 곡선상 패턴(12)과, 직선상 패턴(10)의 제2 단부(13)에 형성되어 있는 접속부(6)를 가진다.

본 실시형태에서는 도2a에 도시하는 바와같이, 절연층(7)은 평면 화살표측에서 봐서 길이방향으로 가늘고 긴 구획단위(5)를 가지고, 그 폭 WO는 특별히 한정되지 않지만, 1.6∼0.3mm이고, 그 종 길이 L0는 W0에 대해 약 3.2∼0.6배 정도의 길이이다.

각 코일 패턴 단위(2a) 또는 (2b)는 절연층(7)의 수평방향 횡단면에 있어서, 구획 단위(15)의 폭방향을 분할하는 중심선(S1)에 대해 선 대칭인 패턴이다. 또한, 임의의 1의 코일 패턴 단위(2a)와, 그 코일 패턴(2a)에 대해 절연층(7)을 통하여 하층측 또는 상층측에 위치하는 코일 패턴 단위(2b)는 구획 단위(5)의 길이방향을 분할하는 중심선(S2)에 대해 선 대칭인 위치에 배치된다.

각 코일 패턴 단위(2a) 또는 (2b)의 접속부(6)는 본 실시형태에서는 평면 화살표측에서 봐서 원형이고, 그 외경 D는 선형상의 패턴(10)의 폭 W1보다 조금 크다. D/W1은 특별히 한정되지 않지만, 바람직하게는 1.1∼1.5, 더욱 바람직하게는 1.2∼1.3이다.

코일 패턴 단위(2a)에 주목한 경우에는, 그 한쪽 접속부(6)는 관통공(4)을 통하여 직하층에 위치하는 코일 패턴 단위(2b)의 1의 접속부에 접속되어 있고, 코일 패턴 단위(2a)의 다른쪽 접속부(6)는 도시는 생략되어 있는 관통공을 통하여 직상층에 위치하는 코일 패턴 단위(2b)의 1의 접속부에 접속되어 있다. 이와같이 코일 패턴 단위(2a), (2b)를 접속부(6) 및 관통공(4)을 통하여 나선상으로 접속함으로써, 도1에 도시하는 바와같이 소자 본체(1)의 내부에 소형의 코일(2)이 형성된다.

본 실시형태에서는 각 코일 패턴(2a) 또는 (2b)에 있어서, 접속부(6)의 면적을 제외한 두개의 직선상 패턴(10)의 평면 화살표측 면적 A1R 및 A1L의 합계를 A1으로 하고, 곡선상 패턴(12)의 평면 화살표측 면적을 A2로 한 경우에, A1/A2가 1.45∼1.85의 범위에 있다. 이와같은 범위로 하기 위해, 본 실시형태에서는 곡선상패턴(12)은 1/n의 원호형상을 가지며, n은 2∼4의 범위에 있다. 또한, 1/n 원호란, 원호 길이가 전체원 원주의 1/n인 원호를 의미한다.

또한, 본 실시형태에서는 코일 패턴 단위(2a) 또는 (2b)가 한개 포함되는 절연층(7)의 일구획 단위(15)의 평면 화살표측의 전체면적을 A0(=L0 × W0)으로 한 경우, (A1 + A2) / A0이 0.13∼0.20의 범위에 있다.

또한 본 실시형태에서는 코일 패턴 단위(2a) 또는 (2b)에 있어서, 직선상 패턴(10)의 선폭을 W1으로 하고, 곡선상 패턴(12)의 외주부 곡률 반경을 R로 한 경우에, W1/R이 1/4∼4/5의 범위에 있다. 또한, 직선상 패턴(10)의 선폭 W1은 특별히 한정되지 않지만, 절연층(7)의 일구획 단위(15)의 횡폭 W0에 대해 W1/W0=1/4∼1/8정도인 것이 바람직하다.

본 실시형태에서는 코일 패턴 단위(2a) 및 (2b)의 패턴 형상 및 배치를 상기 수치관계를 만족하는 범위가 되도록 설정함으로써, 도2b에 도시하는 바와같이, 특히 선상 패턴(10)의 길이방향 Y에 대해 직교하는 방향 X에 대한 적층 어긋남 △Wx를 종래에 비해 작게할 수 있다. 또한, 본 실시형태에서는, 선상 패턴(10)의 길이방향Y에 따른 적층 어긋남 △Wy는 △Wx에 비해 원래 작다.

또한, 본 발명에 있어서, X방향의 적층 어긋남 △Wx란, 도2b에 도시하는 바와같이, 절연층(7)을 통하여 적층 방향(상하방향) Z에 적층되는 코일 패턴(2a)(또는 2b)의 선상 패턴(10) 상호 중심위치의 X방향 어긋남을 의미한다. 또한 Y방향의 적층 어긋남 △Wy란, 도시하지 않으나, 절연층(7)을 통하여 적층 방향(상하방향) Z에 적층되는 코일 패턴(2a)(또는 2b)의 접속부(6) 상호 중심위치의 Y방향 어긋남을의미한다.

다음에 도1에 도시하는 인덕터 소자의 제조방법에 대해 설명한다.

도3a 및 도3b에 도시하는 바와같이, 우선, 절연층(7)이 되는 그린 시트(17a) 및 (17b)를 준비한다. 그린 시트(17a) 및 (17b)는 세라믹 분말체를, 바인더나 유기용매 등이 들어간 용액과 혼합하여 슬러리액을 형성하고, 이 슬러리액을 PET 필름 등의 베이스 필름상에 닥터 블레이드법 등에 의해 도포 및 건조시켜 베이스 필름을 박리하는 등에 의해 얻어진다. 그린 시트의 두께는 특별히 한정되지 않지만 수십㎛∼수백㎛정도이다.

세라믹 분말체로서는 특별히 한정되지 않지만, 예를 들면 페라이트분말, 페라이트 유리 복합재료, 유리 알루미나 복합재료, 결정화 유리 등이 이용된다. 바인더로서는 특별히 한정되지 않지만, 부티럴 수지, 아크릴계 수지 등을 이용할 수 있다. 유기용매로서는 톨루엔, 크실렌, 이소브틸알콜, 에탄올 등이 이용된다.

다음에 이들 그린 시트(17a) 및 (17b)에 기계가공 혹은 레이저 가공 등의 가공법을 이용하여, 다른 층의 코일 패턴 단위(2a) 및 (2b)간을 접속하기 위한 관통공(4)을 소정 패턴으로 형성한다. 이와같이 하여 얻어진 그린 시트(17a) 및 (17b)에 은 혹은 은-팔라듐 도체 페이스트를 스크린 인쇄에 의해 도포하고, 도전성 코일 패턴 단위(2a) 또는 (2b)를 행렬상으로 다수 형성한다. 이 때, 관통공(4)에도 페이스트가 채워진다. 각 코일 패턴 단위(2a) 및 (2b)의 형상은 도2a에 도시하는 패턴(2a) 및 (2b)의 형상과 같다. 코일 패턴 단위(2a) 및 (2b)의 도포 두께는 특별히 한정되지 않지만, 통상 5∼40㎛정도이다.

이들 그린 시트(17a) 및 (17b)를 번갈아 소정 매수 적층하고, 이를 적당한 온도, 압력하에서 압착하고, 그 후, 절단선(15H) 및 (15V)를 따라 하나하나의 소자 본체(1)에 상당하는 부분으로 잘라 나눈다. 본 실시형태에서는 그린 시트(17a) 또는 (17b)의 한개의 구획 단위(15)내에 한개의 패턴 단위(2a) 또는 (2b)가 들어가도록, 적층 그린 시트를 절단하여 소자 본체(1)에 상당하는 그린 칩을 얻는다. 또한, 실제로는 그린 시트(17a) 및 (17b) 이외에, 도1에 도시하는 코일 패턴 단위(2c) 또는 (2d)가 형성된 그린 시트도 그린 시트(17a) 및 (17b)와 함께 적층된다. 또한, 코일 패턴 단위가 아무것도 형성되어 있지 않은 그린 시트도 필요에 따라 추가하여 적층되어 압착된다.

본 실시형태에서는, 그린 시트(17a) 및 (17b)의 표면에 각각 형성되어 있는 코일 패턴 단위(2a) 및 (2b)의 형상 및 배치가 상술한 수치범위를 만족하도록 설정되어 있으므로, 그린 시트(17a) 및 (17b)의 압착시에 X방향의 적층 어긋남 △Wx는 종래에 비해 작다. 물론 Y방향의 적층 어긋남 △Wy도 작다.

그 후, 그린 칩의 탈 바인더 처리 및 소성 등의 열처리를 행한다. 탈 바인더 처리의 분위기 온도는 특별히 한정되지 않지만, 150∼250℃정도이다. 또한, 소성 온도는 특별히 한정되지 않지만, 850∼960℃정도이다.

그 후 얻어진 소결체의 양단부를 바렐 연마하고, 그 후, 도1에 도시하는 단자 전극(3a) 및 (3b)를 형성하기 위한 은 페이스트를 도포하며, 다시 열처리를 실시하고 전해 도금에 의해 주석, 주석 연합금 등의 피막을 실시하여 단자 전극(3a) 및 (3b)를 얻는다. 이상의 공정을 거쳐 세라믹으로 구성된 소자 본체(1)의 내부에코일(2)을 실현할 수 있고, 인덕터 소자가 제작된다.

제2 실시형태

본 실시형태에 관한 인덕터 어레이 소자(인덕터 소자의 일종)에서는 도6에 도시하는 바와같이, 단일 소자 본체(101)의 내부에 소자본체(101)의 길이방향에 따라 다수의 코일(102)이 배치되어 있다. 각 코일(102)에 대응하여 소자 본체(101)의 측단부에는 다수의 단자 전극(103a) 및 (103b)이 형성되어 있다.

도6에 도시하는 본 실시형태의 인덕터 어레이 소자는 소자 본체(101)의 내부에 다수의 코일(102)이 형성되는 점에서 도1에 도시하는 인덕터 소자와는 다르지만, 각 코일(102)의 구성은 도1에 도시하는 코일과 동일하고, 같은 작용 효과를 가진다.

도6에 도시하는 인덕터 어레이 소자의 제조방법은 도1에 도시하는 인덕터 소자의 제조방법과 거의 동일하고, 도3a 및 도3b에 도시하는 그린 시트(17a) 및 (17b)를 적층후에 절단할 때에 절단후의 그린 시트내에 다수의 패턴 단위(2a) 및 (2b)가 남도록 절단하는 점만이 상이하다.

또한, 본 발명은 상술한 실시형태에 한정되지 않고 본 발명의 범위내에서 다양하게 바꿀 수 있다.

예를 들면, 코일 패턴 단위의 직선상 패턴을 접속하는 곡선상 패턴은 반드시 완전한 원호형상일 필요는 없고, 타원의 일부 혹은 그 이외의 곡선형상이라도 된다.

다음에, 본 발명을 실시예 및 비교예에 의거하여 설명하는데, 본 발명은 이들 실시예에 한정되지 않는다.

실시예1

우선, 도1에 도시하는 소자 본체(1)의 각 절연층(7)이 되는 그린 시트를 준비했다. 그린 시트의 제작은 다음과 같이하여 행했다. (NiCuZn)Fe₂O₄로 이루어지는 페라이트 분말과, 톨루엔으로 이루어지는 유기용제, 폴리비닐부티럴로 이루어지는 바인더를 소정 비율로 혼합하여 슬러리액을 얻었다. 이 슬러리액을 PET 필름상에 닥터 블레이드법으로 도포 및 건조하여 두께 30㎛인 다수의 그린 시트를 얻었다.

다음에 이들 각 그린 시트에 레이저 가공을 행하여 직경 80㎛의 관통공을 소정 패턴으로 형성했다. 그 후, 이들 그린 시트에 은 페이스트를 스크린 인쇄하여 건조하고, 도3a 및 도3b에 도시하는 바와같이, 소정의 반복 패턴으로 코일 패턴 단위(2a) 및 (2b)를 각각 형성했다.

각 코일 패턴 단위(2a) 또는 (2b)는 건조후의 두께로 10㎛이고, 도2a에 도시하는 바와같이, 대략 평행인 2개의 직선상 패턴(10)과 곡선상 패턴(12)과 접속부(6)를 가지고 있다. 접속부(6)의 외경 D는 120㎛, 곡선상 패턴(12)의 외주부 반경 r은 150㎛였다. 곡선상 패턴(12)의 형상은 완전한 1/2 원호였다. 또한 직선상 패턴(10)의 폭 W1은 90㎛였다. 곡선상 패턴(12)의 폭은 직선상 패턴(10)의 폭 W1과 대략 동일했다. 단일 코일 패턴 단위(2a) 또는 (2b)가 인쇄되는 범위인 구획 단위(15)의 횡폭 W0은 0.52mm, 종 길이 L0은 1.1mm였다.

직선상 패턴(10)의 평면 화살표측 면적 A1R 및 A1L의 합계를 A1으로 하고,곡선상 패턴(12)의 평면 화살표측 면적을 A2로 한 경우에, A1/A2가 1.65였다. 또한 구획 단위(15)의 평면 화살표측 전체면적을 A0으로 한 경우에 (A1 + A2) / A0이 0.16이었다. 또한, W1/R은 3.5였다.

이와같이 코일 패턴 단위(2a) 및 (2b)가 인쇄된 그린 시트를 번갈아 10매 적층하고, 50℃, 800kg/㎠의 압력하에서 압착한 후, 그 적층체를 나이프로 잘라 나누고, 그 단면을 관찰하여 X방향의 적층 어긋남 △Wx의 최대치를 평가했다.

표 1에 그 결과를 나타낸다. 적층 어긋남 △Wx의 최대치 10㎛이었다.

실시예2

도2a에 도시하는 형상의 코일 패턴 단위(2a) 및 (2b)를 이용하는 대신에, 도4a에 도시하는 형상의 코일 패턴 단위(2a’) 및 (2b’)를 이용한 이외는 상기 실시예1과 마찬가지로 하여 그린 시트를 압착하여 적층체를 얻었다.

곡선상 패턴(12A)의 형상은 1/4 원호이고, A1/A2가 1.75이며, (A1+A2)/A0이 0.15였다. 또한, W1/R은 1/3이었다.

그 적층체를 나이프로 잘라 나누고, 그 단면을 관찰하여 X방향의 적층 어긋남 △Wx의 최대치를 평가했다.

표1에 그 결과를 표시한다. 적층 어긋남 △Wx의 최대치는 20㎛이었다.

비교예1

도2a에 도시하는 형상의 코일 패턴 단위(2a) 및 (2b)를 이용하는 대신에, 도4b에 도시하는 형상의 코일 패턴 단위(2a”) 및 (2b”)를 이용한 이외는 상기 실시예1과 마찬가지로 하여 그린 시트를 압착하여 적층체를 얻었다.

곡선 패턴(12B)의 형상은 1/6 원호이고, A1/A2가 1.90이며, (A1+A2)/A0이 0.14였다. 또한, W1/R은 1/5이었다.

표1에 그 결과를 표시한다. 적층 어긋남 △Wx의 최대치는 50㎛이었다.

비교예2

도2a에 도시하는 형상의 코일 패턴 단위(2a) 및 (2b)를 이용하는 대신에, 도5a에 도시하는 형상의 코일 패턴 단위(8a) 및 (8b)를 이용한 이외는 상기 실시예1과 마찬가지로 하여 그린 시트를 압착하여 적층체를 얻었다.

도5a에 도시하는 형상의 코일 패턴 단위(8a) 및 (8b)는 각각 전체로서 대략 L자형이고, 선폭 W1이 80㎛인 Y방향 장변측 선상 패턴과, 같은 선폭인 X방향 단변측 선상 패턴을 가진다. 장변측 선상 패턴의 길이 L1은 0.55mm, 단변측 선상 패턴의 길이 L2는 0.23mm였다. 상하로 적층되는 코일 패턴(8a), (8b)은 접속부(6)에서 관통공(4)을 통하여 접속되어 코일을 구성하도록 되어 있다.

적층체를 나이프로 잘라 나누고, 그 단면을 관찰하여 X방향의 적층 어긋남 △Wx의 최대치를 평가했다.

표1에 그 결과를 표시한다. 적층 어긋남 △Wx의 최대치는 120㎛이었다.

비교예3

도2a에 도시하는 형상의 코일 패턴 단위(2a) 및 (2b)를 이용하는 대신에, 도5b에 도시하는 형상의 코일 패턴 단위(9a) 및 (9b)를 이용한 이외는 상기실시예1과 마찬가지로 하여 그린 시트를 압착하여 적층체를 얻었다.

도5b에 도시하는 형상의 코일 패턴 단위(9a) 및 (9b)는 각각 전체로서 대략 U자형이지만, 곡선상 패턴을 가지지 않는다. 코일 패턴 단위(9a)는 선폭 W1이 80㎛인 대략 평행인 두개의 Y방향 장변측 선상 패턴과, 같은 선폭인 한개의 X방향 단변측 선상 패턴을 가진다. 또한, 코일 패턴 단위(9b)는 선폭 W1이 80㎛인 대략 평행인 두개의 Y방향 단변측 선상 패턴과, 같은 선폭인 한개의 X방향 장변측 선상 패턴을 가진다.

장변측 선상 패턴의 길이 L1은 0.55mm, 단변측 선상 패턴의 길이 L2는 0.23mm였다. 상하로 적층되는 코일 패턴(9a), (9b)은 접속부(6)에서 관통공(4)을 통하여 접속되어 3/4둘레씩 감는 패턴을 겹쳐 코일을 구성하도록 되어 있다.

표1에 그 결과를 표시한다. 적층 어긋남 △Wx의 최대치는 100㎛이었다.

실시예3

도2a에 도시하는 형상의 코일 패턴 단위(2a) 및 (2b)에 있어서, 패턴의 선폭 W1을 75㎛로 한 이외는 상기 실시예1과 마찬가지로 하여 그린 시트를 압착하여 적층체를 얻었다.

A1/A2가 1.68이며, (A1+A2)/A0이 0.13이었다. 또한, W1/R은 1/2였다.

표 2에 그 결과를 표시한다. 적층 어긋남 △Wx의 최대치는 15㎛이었다.

실시예4

도2a에 도시하는 형상의 코일 패턴 단위(2a) 및 (2b)에 있어서, 패턴의 선폭 W1을 100㎛로 한 이외는 상기 실시예1과 마찬가지로 하여 그린 시트를 압착하여 적층체를 얻었다.

A1/A2가 1.62이며, (A1+A2)/A0이 0.17이었다. 또한, W1/R은 2/3이었다.

표2에 그 결과를 표시한다. 적층 어긋남 △Wx의 최대치는 8㎛이었다.

실시예5

도2a에 도시하는 형상의 코일 패턴 단위(2a) 및 (2b)에 있어서, 패턴의 선폭 W1을 120㎛로 한 이외는 상기 실시예1과 마찬가지로 하여 그린 시트를 압착하여 적층체를 얻었다.

A1/A2가 1.55이며, (A1+A2)/A0이 0.20이었다. 또한, W1/R은 4/5였다.

표2에 그 결과를 표시한다. 적층 어긋남 △Wx의 최대치는 6㎛이었다.

비교예4

도2a에 도시하는 형상의 코일 패턴 단위(2a) 및 (2b)에 있어서, 패턴의 선폭 W1을 60㎛로 한 이외는 상기 실시예1과 마찬가지로 하여 그린 시트를 압착하여 적층체를 얻었다.

A1/A2가 1.71이며, (A1+A2)/A0이 0.11이었다. 또한, W1/R은 2/5였다.

표2에 그 결과를 표시한다. 적층 어긋남 △Wx의 최대치는 40㎛이었다.

평가

표1에 표시하는 바와같이, 실시예1 및 2와, 비교예1을 비교해 알 수 있는 바와같이, A1/A2가 1.85이하, 바람직하게는 1.75 이하인 범위내에 있을 때 적층 어긋남이 작아지는 것을 알 수 있다. 또한, A1/A2가 1.45보다 작은 경우에는 인덕턴스를 충분히 취할 수 없으므로, A1/A2는 1.45이상인 것이 바람직하다.

또한, 표2에 도시하는 바와같이, W1/R이 1/2이상인 경우에 적층 어긋남이 작아지는 것을 알 수 있다. 더욱 바람직하게는 적층 어긋남이 10㎛이하로 되는 3/5 이상의 비로 W1/R을 설정하는 것이 좋은 것이 판명되었다. 또한 이 피W1/R이 4/5를 초과할 경우에는 결과로서 코일의 직경이 작아지므로 소정의 인덕턴스 특성치에 도달하지 않을 가능성이 있으므로 W1/R은 4/5이하인 것이 바람직하다.

이 제조방법에 의하면, 소자를 소형화해도 제조공정을 복잡화하지 않고, 적층 어긋남을 억제할 수 있는 인덕터 소자를 얻을 수 있다.

Claims

다수의 절연층과,

상기 절연층간에 각각 형성되며, 대략 평행인 두개의 직선상 패턴과, 이들 직선상 패턴의 각각의 제1 단부를 접속하는 곡선상 패턴을 가지고, 두개의 상기 직선상 패턴의 평면 화살표측 면적의 합계를 A1으로 하고, 상기 곡선상 패턴의 평면 화살표측 면적을 A2로 한 경우, A1/A2가 1.45∼1.85의 범위에 있는 도전성 코일 패턴 단위와,

상기 직선상 패턴의 각각의 제2 단부에 형성되며, 상기 절연층으로 간막이된 상하 코일 패턴 단위를 코일상으로 접속하는 접속부를 가지는 인덕터 소자.
제1항에 있어서, 상기 코일 패턴 단위가 한개 포함되는 절연층의 일구획 단위의 평면 화살표측 전체면적을 A0으로 한 경우, (A1+A2)/A0이 0.10∼0.30의 범위에 있는 것을 특징으로 하는 인덕터 소자.
제1항에 있어서, 상기 직선상 패턴의 선폭을 W1으로 하고, 상기 곡선상 패턴의 외주부 곡률 반경을 R로 한 경우, W1/R이 1/2∼4/5의 범위에 있는 것을 특징으로 하는 인덕터 소자.
제1항에 있어서, 상기 절연층을 통하여 상하에 위치하는 두개의 코일 패턴 단위는 평면 화살표측에서 본 절연층의 길이방향을 분할하는 중심선에 대해 선 대칭 위치에 배치되어 있는 것을 특징으로 하는 인덕터 소자.
제1항에 있어서, 상기 코일 패턴 단위는 평면 화살표측에서 본 절연층의 폭방향을 분할하는 중심선에 대해 선 대칭 패턴인 것을 특징으로 하는 인덕터 소자.
제1항에 있어서, 상기 절연층간에는 2이상의 상기 코일 패턴 단위가 배열되어 있는 것을 특징으로 하는 인덕터 소자.
절연층이 되는 그린 시트를 형성하는 공정과,

대략 평행인 두개의 직선상 패턴과, 이들 직선상 패턴의 각각의 제1 단부를 접속하는 곡선상 패턴을 가지고, 두개의 상기 직선상 패턴의 평면 화살표측 면적의 합계를 A1으로 하고, 상기 곡선상 패턴의 평면 화살표측 면적을 A2로 한 경우, A1/A2가 1.45∼1.85의 범위에 있는 도전성 코일 패턴 단위를 상기 그린 시트의 표면에 형성하는 공정과,

상기 코일 패턴 단위가 형성된 다수의 그린 시트를 적층하고, 상기 그린 시트로 간막이된 상하 코일 패턴 단위를 코일상으로 접속하는 공정과,

적층된 상기 그린 시트를 소성하는 공정을 가지는 것을 특징으로 하는 인덕터 소자의 제조방법.
제7항에 있어서, 상기 소성 공정전에, 적층된 상기 그린 시트를 상기 코일 패턴 단위가 한개 포함되도록 절단하는 공정을 가지는 것을 특징으로 하는 인덕터 소자의 제조방법.
제7항에 있어서, 상기 소성 공정 전에, 적층된 상기 그린 시트를 상기 코일 패턴 단위가 다수 포함되도록 절단하는 공정을 가지는 것을 특징으로 하는 인덕터 소자의 제조방법.