KR100434242B1 - 반도체 발광 소자 - Google Patents

반도체 발광 소자 Download PDF

Info

Publication number
KR100434242B1
KR100434242B1 KR10-1999-7008520A KR19997008520A KR100434242B1 KR 100434242 B1 KR100434242 B1 KR 100434242B1 KR 19997008520 A KR19997008520 A KR 19997008520A KR 100434242 B1 KR100434242 B1 KR 100434242B1
Authority
KR
South Korea
Prior art keywords
current blocking
electrode
light emitting
blocking layer
pad electrode
Prior art date
Application number
KR10-1999-7008520A
Other languages
English (en)
Other versions
KR20000076416A (ko
Inventor
도시오 하따
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20000076416A publication Critical patent/KR20000076416A/ko
Application granted granted Critical
Publication of KR100434242B1 publication Critical patent/KR100434242B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

표면에 전류 저지 영역과 전류 주입 영역을 갖는 반도체층과, 상기 전류 저지 영역을 구성하기 위해 상기 반도체층 상에 형성된 전류 저지층과, 상기 전류 저지층 상에 형성된 패드 전극과, 상기 전류 주입 영역을 구성하기 위해 상기 반도체층 상에 형성된 투광성 전극으로 이루어지며, 상기 패드 전극이 투광성 전극과 연결하는 전극 연결부를 갖는 것을 특징으로 하는 반도체 발광 소자를 제공한다. 이러한 반도체 발광 소자에 의해 투광성 전극의 단선으로 인한 발광 소자로의 전류 주입 불가나 투광성 전극의 고저항화를 방지할 수 있으며, 양호하게 동작하는 발광 소자를 수율좋게 제작하는 것이 가능해진다.

Description

반도체 발광 소자{SEMICONDUCTOR LIGHT EMITTING ELEMENT}
전류 저지 기능을 소자 표면에 갖는 반도체 발광 소자는 예를 들면, 일본 특허 공개 공보평 8-250769호에 제안되어 있으며, 도 11에 도시한 바와 같이, 사파이어 기판(100) 상에 N형층(반도체층 ; 200), P형층(반도체층 ; 300)이 적층되며, P형층(300) 상에 전류 저지 영역(current blocking area)과 전류 주입 영역(current injecting area)이 제공되어 구성되고 있다.
이 반도체 발광 소자에서, 전류 저지 영역은 막 두께 300㎚ 정도의 전류 저지층(SiO2; 400)이 형성되어 구성되고 있으며, 전류 저지층(400) 상에는 막 두께 30㎚ 정도의 장벽층(500 ; Ti, Cr 등) 및 투광성 전극(600)을 통하여 전류 저지층(400)과 동일 사이즈의 패드 전극(700)이 형성되어 있다.
또한, 전류 주입 영역은 전류 저지층(400) 상에 배치하는 투광성 전극(600)과 일체적으로 즉, 전류 저지층(400)을 덮도록 투광성 전극(600)이 형성되어 구성되고 있다.
패드 전극(700)은 막 두께 1000㎚ 정도의 금속의 두께막에 의해 구성되고 있으며 광은 전혀 투과되지 않는다. 한편, 투광성 전극(600)은 막 두께 10㎚ 이하의 금속의 극박막(極薄膜)으로 구성되고 있기 때문에, 광을 어느 정도 투과하는 것이 가능하다. 따라서, 패드 전극(700) 및 전류 저지층(400)이 없는 부분에서 반도체층(300)으로부터 발생하는 광을 용이하게 포착할 수 있다. 더구나, 광을 투과하지 않은 패드 전극(700) 하측으로는 전류 저지층(400)을 설치하여 전류를 흘리지 않기 때문에, 전체로서의 발광 효율을 향상시키고 있다.
그러나, 투광성 전극(600)은 전류 저지층(400)의 막 두께보다 매우 얇기 때문에 전류 저지층(400)의 측벽에서 양자의 단차에 기인하는 단선이 생긴다. 따라서, 패드 전극(700)과 전류 주입 영역 상에 배치하는 투광성 전극(600)이 연속적으로 접속되지 않고, 이 부분에서 투광성 전극(600)의 저항이 커진다는 문제가 발생한다. 이 때문에, 패드 전극(700)으로부터의 전류를 전류 저지층(400)의 측벽 부분에서의 투광성 전극(600)을 통하여, P형층(300)에 효율적으로 주입할 수 없게 되며 나아가서는 발생광을 충분하게 발생시켜서, 그 발광을 효율적으로 포착할 수 있는 발광 소자로서의 기능을 다하지 않게 된다는 문제가 발생한다.
<발명의 개시>
본 발명자는 상기한 문제점을 살펴 연구한 결과, 투광성 전극의 막 두께가 전류 저지층의 측벽에서는 수평면 상에서의 막 두께보다 1/3 ∼ 1/10 정도로 얇아지는 것 또한 투광성 전극의 막 두께가 전류 저지층의 막 두께의 1/10 이하가 된 경우에 단선이 현저해지는 것을 발견하였다. 또한, 전류 저지층의 측벽에서 투광성 전극의 막 두께가 1㎚ 이하가 된 경우에는, 투광성 전극은 고저항이 되며 전류를 효율적으로 전류 주입 영역으로 주입할 수 없게 되는 것을 발견하였다. 이들에서부터, 효율적인 전류 주입 영역으로의 전류의 주입을 실현하면서 또한 발생광을 투광성 전극을 통하여 효율적으로 포착할 수 있는 발광 소자의 구조를 여러가지 검토하고 본 발명을 완성하는 것에 이르렀다.
이리하여 본 발명에 따르면, 표면에 전류 저지 영역과 전류 주입 영역을 부여하는 반도체층과,
상기 전류 저지 영역을 구성시키기 위해서 상기 반도체층 상에 형성된 전류 저지층과,
해당 전류 저지층 상에 형성된 패드 전극과,
상기 전류 주입 영역을 구성시키기 위해서 상기 반도체층 상에 형성된 투광성 전극으로 이루어지며,
상기 패드 전극이 투광성 전극과 연결하는 전극 연결부를 갖는 것을 특징으로 하는 반도체 발광 소자가 제공된다.
본 발명은 반도체 발광 소자에 관한 것으로, 보다 상세하게는 반도체층 표면을 발광 투광면으로 하는 발광 소자에 관한 것이다.
도 1은 본 발명의 질화 갈륨계 화합물 반도체 발광 소자로, 도 1a는 개략 단면도, 도 1b는 개략 평면도.
도 2는 본 발명의 다른 질화 갈륨계 화합물 반도체 발광 소자의 개략 단면도.
도 3은 본 발명의 또 다른 질화 갈륨계 화합물 반도체 발광 소자로, 도 3a는 개략 단면도, 도 3b는 개략 평면도.
도 4는 본 발명의 또 다른 질화 갈륨계 화합물 반도체 발광 소자의 개략 단면도.
도 5는 본 발명의 또 다른 질화 갈륨계 화합물 반도체 발광 소자의 개략 평면도.
도 6은 도 5에서의 전류 저지층과 패드 전극과의 배치를 나타낸 개략 평면도.
도 7은 본 발명의 또 다른 질화 갈륨계 화합물 반도체 발광 소자의 개략 평면도.
도 8은 도 7에서의 전류 저지층과 패드 전극과의 배치를 나타낸 개략 평면도.
도 9는 본 발명의 또 다른 질화 갈륨계 화합물 반도체 발광 소자의 개략 평면도.
도 10은 패드 전극의 수평면 상의 막 두께와 측벽에서의 막 두께와의 관계를 나타낸 도면.
도 11은 종래의 질화 갈륨계 화합물 반도체 소자의 개략 단면도.
<발명의 실시 형태>
본 발명의 반도체 발광 소자는 주로 반도체층과, 전류 저지층과, 패드 전극과, 투광성 전극으로 이루어진다. 또한, 이들의 반도체층 등은 기판 상에 형성되어 있는 것이 바람직하고, 또한 패드 전극에 대응하는 별도의 전극이 반도체층 또는 기판 상에 형성되어 있는 것이 더욱 바람직하다.
기판으로서는 통상 발광 소자의 기판으로서 사용되는 것이라면 특히 한정되는 것은 아니다. 예를 들면, 실리콘, 게르마늄 등의 반도체 기판, SiGe, SiC, GaAs, InGaAs 등의 화합물 반도체 기판, 유리, 사파이어, 석영, 수지 등의 절연성 기판 중 어느 하나의 기판을 사용할 수 있지만 그중에서도 특히 절연성 기판이 바람직하다. 또한, 별도의 전극은 통상의 도전 재료로 형성되어 있으면 특히 한정되는 것은 아니다. 그 막 두께는 소자의 기능, 기계적 강도 등을 고려하여 적절하게 선택할 수 있다.
본 발명에서의 발광 소자에서의 반도체층은 적어도 1개의 pn 접합을 갖는 것이며, 동일한 조성의 반도체층에 의한 n층과 p층을 적층하는 균질 구조의 반도체층이라도 좋으며, 다른 조성의 반도체층에 의한 n층과 p층을 2층 이상 적층하는 싱글 헤테로 구조, 더블 헤테로 구조의 반도체층이라도 좋다. 또, 반도체층은 중간층 또는 버퍼층을 통하여 기판 상에 형성되어도 좋다.
반도체층으로서는 질화 갈륨계 반도체 예를 들면, GaN, InGaN, InN, AlN, AlGaN, InsAltGa1-s-tN(0≤s, 0≤t, s+t≤1) 등을 들 수 있다. 그 중에서도 특히 InsAltGa1-s-tN(0≤s, 0≤t, s+t≤1)이 바람직하다. 이들의 반도체층은 n형 또는 p형의 불순물 예를 들면, 실리콘, 게르마늄 등 또는 마그네슘, 아연, 탄소 등의 불순물을 1×1016∼ 1×1019-3정도의 농도로 함유하는 것을 들 수 있다.
반도체층은 공지의 방법, 예를 들면 유기 금속 기상 성장(MOCVD)법, 분자선결정 성장(MBE)법, CVD법 등에 의해 형성할 수 있다. 또한, 불순물은 반도체층의형성과 동시에 도핑하여도 좋으며, 반도체층 형성 후, 이온 주입이나 열 확산법에 의해 도핑하여도 좋다.
이 반도체층은 직사각형 형상 또는 거의 직사각형 형상으로 형성되는 것이 바람직하고, 후술한 바와 같이, 주로 표면에 전류 저지층과 투광성 전극이 형성되며 각각 전류 저지 영역과 전류 주입 영역을 제공한다.
본 발명의 발광 소자에서 전류 저지 영역은 반도체층 상에 전류 저지층이 형성됨으로써 규정된다. 이 영역은 반도체층의 3 ∼ 30% 정도의 면적을 차지하게 된다. 이 전류 저지 영역은 반도체층이 직사각형 형상 또는 거의 직사각형 형상으로 형성되어 있는 경우에, 그 구석 또는 구석 근방에 바람직하게는 반도체층의 일각을 차지하는 위치에 형성되어 있는 것이 바람직하다.
전류 저지 영역을 구성하는 전류 저지층은 절연성 유전체 재료로 형성되어 있는 것이 바람직하고, 예를 들면 산화 실리콘계 재료, 질화 실리콘계 재료, 산화 티탄계 재료, 산화 알루미늄계 재료로 된 막을 예로 들 수 있지만, 그 중에서도 특히 SiO2, 산화 티탄이 바람직하다. 이 전류 저지층은 단층 또는 적층 중 어느 하나에 형성되어도 좋다. 그 막 두께는 절연성을 확보할 수 있는 막 두께이면 특히 한정되는 것은 아니고, 예를 들면 150㎚ 정도 이상을 들 수 있다. 또한, 전류 저지층의 막 두께의 상한은 후술하는 패드 전극의 2배 이하의 막 두께, 예를 들면 4000㎚ 정도 이하인 것이 바람직하다.
전류 저지층은, 공지의 성막 방법 예를 들면 실란 가스와 수소 가스를 사용한 CVD법, 스퍼터링법 등 여러가지의 방법에 의해 형성할 수 있다.
본 발명에서 패드 전극은 주로 전류 저지층 상에 형성되어 있으며, 후술하는 전류 주입 영역 상에 형성되는 투광성 전극과 연결하는 전극 연결부를 갖고 있다.
패드 전극은 후술한 바와 같이, 예를 들면 외부로부터의 와이어와 접속됨으로써 발광 소자 내부에 전류를 공급하기 위한 것이기 때문에, 와이어가 패드 전극에 접속될 때의 그 아래쪽으로 존재하는 전류 저지층 및 반도체층으로의 기계적 손상을 방지하는데 충분한 막 두께를 갖는 것이 바람직하다. 한편, 패드 전극의 막 두께를 너무 두껍게 하면, 패드 전극을 구성하는 재료에 내재하는 왜곡이 커지며, 패드 전극 아래쪽으로 존재하는 전류 저지층의 박리나 전류 저지층을 통하여 발광 소자의 결정에 결함을 유기시켜서, 신뢰성 불량의 원인이 되기 때문에 바람직하지 못하다. 따라서, 패드 전극은 500 ∼ 2000㎚ 정도의 범위의 막 두께가 바람직하다.
또, 패드 전극의 막 두께는 후술하는 전류 주입 영역 상에 형성되는 투광성 전극과 연결하는 전극 연결부와 단선하는 일 없이, 일체적으로 형성되도록 전류 저지층의 막 두께와 같거나 그 이상으로 하는 것이 가장 바람직하다. 그러나, 실제로 행한 실험에 따르면 패드 전극 (및 전극 연결부)의 막 두께가 전류 저지층의 막 두께의 반 정도 이상이면, 전류 저지층 외주부에서의 단차에 기인하는 단선이나 고저항화 등의 문제점은 관찰되지 않았다.
즉, 패드 전극 (및 전극 연결부)의 막 두께가 전류 저지층의 막 두께의 반정도의 경우에서 패드 전극의 수평면 상에서의 막 두께와 전류 저지층의 측벽에서의 막 두께의 관계를 나타낸 도 10에 따르면, 전류 저지층의 측벽에서의 패드 전극의막 두께는 수평면 상에서의 패드 전극의 막 두께의 1/3 정도는 확보된다. 이것에서부터, 패드 전극과 전류 저지층이 1 : 2 정도의 막 두께 ∼ 1 : 1 정도의 막 두께의 경우라도 전류 저지층의 측벽에서의 패드 전극의 막 두께를 충분히 확보할 수 있으며, 패드 전극을 전극 연결부를 통하여 투광성 전극과 확실하게 접촉시킬 수 있다.
또한, 전류 저지층의 막 두께가 패드 전극의 막 두께보다 큰 경우에 대하여 검토를 행한 결과, 전류 저지층의 막 두께를 패드 전극의 막 두께의 3배 이상으로 한 경우에는 전류 저지층의 측벽에서의 패드 전극의 막 두께가 국소적으로 2㎚ 이하가 되는 부분이 출현하는 경우가 있었다. 따라서, 패드 전극에 전극 연결부를 설치하여도 패드 전극과 투광성 전극과의 접속을 충분히 확보할 수 없으며, 나아가서는 발광 소자의 양품 수율이 저감한다. 이것에서부터, 전류 저지층의 막 두께는 패드 전극의 막 두께의 2배 정도 이하, 바꾸어 말하면, 패드 전극의 막 두께는 전류 저지층의 막 두께의 반정도 이상인 것이 바람직하다.
또한, 패드 전극은 도전성 재료로 형성되는 것이면 그 재료는 특히 한정되는 것은 아니고 예를 들면, 알루미늄, 금, 동, 니켈, 은, 산화물 반도체(ITO 등) 등에 의해 형성되어 있어도 좋다.
패드 전극의 형상은 특히 한정되는 것은 아니고, 전극 연결부와 일체적으로 삼각형, 사각형 등의 다각형만이라도 좋으며, 전극 연결부를 제외한 형상이 전류 저지층과 거의 동일 형상만이라도 좋다. 또한, 전극 연결부는 상술된 바와 같이 패드 전극과 일체적으로 다각형으로 형성되어 있어도 좋으며, 패드 전극에 대하여 다각형 등의 볼록부 형상으로 형성되어 있어도 좋다. 또한, (전극 연결부를 제외한 )크기는 전류 저지층과 거의 동일한 크기라 해도 좋으며, 전류 저지층의 일부 영역을 피복하지 않도록 전류 저지층보다 작아도 좋다. 여기서 패드 전극이 전류 저지층을 피복하지 않은 영역은 반도체층에서의 발생광을 포착할 수 있는 광 포착부로서 기능시킬 수 있다. 또, 이 경우의 광 포착부는 전극 연결부가 형성된 부분 이외의 패드 전극의 외주 영역의 전부라해도 좋으며 그 일부라도 좋다. 또한, 패드 전극의 일부인 전극 연결부는 패드 전극으로부터 투광성 전극으로 전류를 효율적으로 주입하기 위한 것이며, 투광성 전극과 폭 5㎛ 정도 이상으로 접속하는 것이 바람직하고, 즉, 8 ∼ 68×10-6㎠ 정도의 접촉 면적을 갖고 있는 것이 바람직하다.
패드 전극은 외부와의 전기적 접속을 행하기 위한 와이어가 형성되어 있는 것이 바람직하다. 이 와이어는 전류 저지 영역으로부터 최단 거리에서 발광 소자 외주로 연장하여 설치되게 되는 바꾸어 말하면, 와이어가 발광 소자의 반도체층 상에 오버 랩하지 못하도록 연장 설치되어 이루어지는 것이 바람직하다.
또한, 본 발명의 투광성 전극은 주로 반도체층에 직접 접속하여 형성되며 전류 주입 영역을 구성한다. 또한, 투광성 전극은 전류 주입 영역에 효율적으로 전류를 주입할 수 있으며 또한 반도체층으로부터의 발광을 효율적으로 포착할 수 있는 (예를 들면, 투광율 30 ∼ 100% 정도) 전극이다. 또, 전류 주입 영역 상으로부터 전류 저지층 상에 걸쳐서 형성되어 있어도 좋다. 투광성 전극의 재료는 상기 투광율을 갖는 재료이면 특히 한정되는 것은 아니고 예를 들면, 니켈, 알루미늄, 금, 동, 은, 티탄, 탄탈, 납, 팔라듐, 백금 등의 금속, SnO2, ZnO, ITO 등의 투명 도전 재료 등을 예로 들 수 있다. 이들 재료는 단층막 또는 적층막 중 어느 하나로 형성되어 있어도 좋다. 그 막 두께는 상기 재료를 사용한 경우에 적당한 투광성을 갖도록 적절하게 조정할 수 있으며, 예를 들면 20㎚ 정도 이하인 것이 바람직하다. 한편, 반도체층 표면에서 가로 방향으로 전류를 균일화하기 위해서 투광성 전극 자체의 가로 방향의 저항이 반도체층에 비하여 충분하게 작은 것이 필요하기 때문에, 4㎚ 정도 이상이 바람직하다. 구체적으로는, Ni/Au의 적층막을 사용한 경우에는 2 ∼ 10㎚/2 ∼ 10㎚ 정도의 범위가 바람직하다. 또한, 티탄의 단층막을 사용한 경우에는 2 ∼ 20㎚ 정도, 그위에 2 ∼ 10㎚ 정도의 범위가 바람직하다.
이하에, 본 발명의 반도체 발광 소자의 실시예를 도면에 기초하여 상세하게 설명하지만 본 발명은 이들의 실시예에 한정되는 것은 아니다.
(실시예 1)
본 발명의 질화 갈륨계 화합물 반도체 발광 소자의 전극 구조를 도 1a 및 도 1b에 도시한다.
이 발광 소자는 절연성 기판(1) 상에 버퍼층(2), n형 질화 갈륨계 화합물 반도체층(3), P형 질화 갈륨계 화합물 반도체층(4)이 순차 적층되며, 발광면이 되는 P형 질화 갈륨계 화합물 반도체층(4) 상에 전류 저지층(6) 및 투광성 전극(5), 전류 저지층(6) 상에 투광성 전극(5)에 접속되는 전극 연결부를 갖는 패드 전극(7)이 형성되며 n형 질화 갈륨계 화합물 반도체층(3) 상에 n형 전극(8)이 형성되게 된다.
이하에 상기 발광 소자의 제조 방법을 설명한다.
우선, 사파이어 기판(1) 상에 AlGaN 버퍼층(2), n형 질화 갈륨계 화합물 반도체층(3), p형 질화 갈륨계 화합물 반도체층(4)을 적층한다.
계속해서, p형 질화 갈륨계 화합물 반도체층(4) 상에 소자의 일각부 근방에 잔존하도록 SiO2로 이루어지는 막 두께 300㎚의 전류 저지층(6)을 형성한다.
다음에, 패턴화 기술과 에칭 기술을 이용하고 n형 질화 갈륨계 화합물 반도체층(3)이 노출할 때까지 P형 질화 갈륨계 화합물 반도체층(4)의 일부를 에칭한다.
계속해서, P형 질화 갈륨계 화합물 반도체층(4) 표면 상과 전류 저지층(6)의 거의 전면을 덮도록, 막 두께 3㎚의 Ni층과 막 두께 4㎚의 Au층의 2층으로 이루어지는 투광성 전극(5)을 형성한다.
다음에, 패드 전극(7) 및 전극 연결부가 되는 Au층을 전류 저지층(6) 및 그 주변을 덮도록 막 두께 800㎚로 형성한다. 즉, 전류 저지층(6)을 전부 덮고 또한 전류 저지층(6)의 2변에서 투광성 전극(5) 상에까지 비어져 나오도록 형성한다. 또, 본 실시예에서는 전류 저지층(6)의 크기를 한변 100㎛의 사각형으로 하고, 패드 전극(7)의 크기를 한변 110㎛의 사각형으로 하였다. 따라서, 패드 전극(7)은 전류 저지층(6)의 측벽을 덮고 또한 투광성 전극(5)에 직접 연결하는 전극 연결부를 갖게 된다.
또한, n형 질화 갈륨계 화합물 반도체층(3) 상에 Ti막 및 Al막으로 이루어지는 n형 전극(8)을 형성하고 발광 소자를 제작하였다.
이와 같이, 패드 전극(7)은 전류 저지층(6)에 비해 크게 형성되어 있기 때문에 전류 저지층(6)의 외주의 약 10㎛의 폭의 선형 영역에서 패드 전극(7)의 전극연결부를 통하여 패드 전극(7)을 전류 저지층(6)이 존재하지 않은 영역 상의 투광성 전극(5)에 확실하게 접속시킬 수 있었다.
또한, 전류 저지층(6)의 막 두께 (300㎚)는 패드 전극(7)의 막 두께 800㎚보다 얇게 설정하였기 때문에, 전류 저지층(6)의 주변부에서 전류 저지층(6) 상의 패드 전극(7)과 전극 연결부를 확실하게 접속시킬 수 있었다. 이 때문에, 종래 문제로 되어 있는 전류 저지층(6) 측벽에서의 단선이나 고저항화를 재현성이 양호하게 방지할 수 있었다.
따라서, 패드 전극(7)으로부터 주입된 전류는 전극 연결부 및 투광성 전극(5)을 통하여 P형 질화 갈륨계 화합물 반도체층(4)에 균일하게 주입되며 발광 소자로서 기능시킬 수 있었다.
(실시예 2)
본 발명의 별도의 질화 갈륨계 화합물 반도체 발광 소자를 도 2에 도시한다.
이 발광 소자는 절연성 기판(1) 상에 AlGaN 버퍼층(2), p형 질화 갈륨계 화합물 반도체층(4), n형 질화 갈륨계 화합물 반도체층(3)이 순차 적층되며 발광면이 되는 n형 질화 갈륨계 화합물 반도체층(3) 상에 질화 실리콘으로 이루어지는 전류 저지층(6), 티탄으로 이루어지는 투광성 전극(5), 패드 전극(7)이 형성되게 된다.
이 발광 소자의 제조 방법을 이하에 설명한다.
우선, 사파이어 기판(1) 상에 AlGaN 버퍼층(2), p형 질화 갈륨계 화합물 반도체층(4), n형 질화 갈륨계 화합물 반도체층(3)을 적층한다.
다음에, n형 질화 갈륨계 화합물 반도체층(3) 상에 질화 실리콘 전류저지층(6)을 막 두께 400㎚에서 형성한다.
계속해서, p형 질화 갈륨계 화합물 반도체층(4)이 노출하기까지 n형 질화 갈륨계 화합물 반도체층(3)의 일부를 에칭 제거한다.
그 후, n형 질화 갈륨계 화합물 반도체층(3) 표면과 전류 저지층(6)을 덮도록 Ti로 이루어지는 투광성 전극(5)을 막 두께 7㎚로 형성한다.
다음에, 전류 저지층(6) 상 및 그 외주부에 패드 전극(7) 및 전극 연결부가 되는 Au막을 800㎚의 막 두께로 형성한다. 여기서, 패드 전극(7)은 전류 저지층(6)보다 크게 형성하였다. 즉, 실시예 1과 마찬가지로, 전류 저지층(6)은 100㎛×120㎛의 직사각형으로 하고, 패드 전극(7)은 125㎛×150㎛의 직사각형으로 하며, 패드 전극(7)이 전류 저지층(6)의 존재하지 않은 n형 질화 갈륨계 화합물 반도체층(3) 상의 투광성 전극(5)에 25㎛폭 내지 30㎛폭의 영역에서 전극 연결부를 통하여 직접 접속하도록 하였다.
마지막으로, p형 질화 갈륨계 화합물 반도체층(4) 표면 상에 Ni막 및 Au막으로 이루어지는 p형 전극(80)을 형성하고 발광 소자로 하였다.
상기 발광 소자에서도 전류 저지층(6)의 막 두께에 대하여 패드 전극(7)을 같은 정도 이상으로 하고 또한 패드 전극(7)의 일부로서 전류 저지층 상으로부터 비어져 나오는 전극 연결부를 형성하였기 때문에, 이 전극 연결부를 통하여 확실하게 패드 전극(7)과 n형 반도체층(3) 상의 투광성 전극(5)을 접촉시키는 것이 가능해지며 전극부의 단선이나 고저항화를 방지할 수 있었다.
따라서, 본 실시예에서도 패드 전극(7)으로부터 주입된 전류는 투광성전극(5)을 통하여 N형 질화 갈륨계 화합물 반도체층(3)에 균일하게 주입되며 발광 소자로서 기능시킬 수 있었다.
(실시예 3)
본 발명의 또 다른 질화 갈륨계 화합물 반도체 발광 소자를 도 3a 및 도 3b에 도시한다.
실시예 3에서는 n형 도전성 기판(60) 상에 n형 질화 갈륨계 화합물 반도체층(3), p형 질화 갈륨계 화합물 반도체층(4)이 순차 적층되며, 발광면이 되는 P형 질화 갈륨계 화합물 반도체층(4) 상에, 산화 티탄으로 이루어지는 전류 저지층(6) 및 투광성 전극(5)이 형성되며 전류 저지층(6) 상 및 그 외주부에, 투광성 전극(5)에 접촉하는 전극 연결부를 갖는 패드용 전극(7)이 형성되며 또한 n형 도전성 기판(60) 이면에 n형 전극(8)이 형성되게 된다.
이하에 상기 발광 소자의 제조 방법을 설명한다.
우선, n형 SiC 기판(60) 상에 n형 질화 갈륨계 화합물 반도체층(3), p형 질화 갈륨계 화합물 반도체층(4)을 적층한다. 다음에, p형 질화 갈륨계 화합물 반도체층(4) 상의 중앙 부분에 산화 티탄으로 이루어지는 전류 저지층(6)을 막 두께 100㎚로 형성한다. 이 때, 전류 저지층(6)은 한변이 80 ㎛의 정사각형이 되도록 형성하였다.
다음에, p형 질화 갈륨계 화합물 반도체층(4) 표면과 전류 저지층(6)을 덮도록 막 두께 2㎚의 Ni막 및 막 두께 5㎚의 Au막으로 이루어지는 투광성 전극(5)을 형성한다.
계속해서, 막 두께 1000㎚의 Au막으로 이루어지는 패드 전극(7) 및 전극 연결부를 전류 저지층(6) 상에 형성한다. 이 때, 패드 전극(7)은 한변이 100㎛의 정사각형으로 하고 또한 전류 저지층(6)의 중심과 패드 전극(7)의 중심이 일치하도록 하였다.
마지막으로, 기판(60) 이면에 n형 전극을 형성한 후, 400㎛각으로 스크라이빙하여 잘라내어 발광 소자로 하였다.
이와 같이 하여 제작된 발광 소자에서 패드 전극(7)은 전류 저지층(6)보다 각 변에서 10㎛폭만큼 연장하여 투광성 전극(5) 상에 도달하는 전극 연결부를 갖는다. 따라서, 패드 전극(7)으로부터 주입된 전류는 투광성 전극(5)을 통하여 p형 질화 갈륨계 화합물 반도체층(4)에 균일하게 주입되며 발광 소자로서 기능시킬 수 있었다.
(실시예 4)
본 발명의 또 다른 반도체 발광 소자를 도 4에 도시한다.
이 발광 소자는, p형 도전성 SiC 기판(61) 상에 p형 질화 갈륨계 화합물 반도체층(발광층 ; 4), n형 질화 갈륨계 화합물 반도체층(3)이 순차 적층되며, 발광면이 되는 n형 질화 갈륨계 화합물 반도체층(3) 상의 중심부에 막 두께 150㎚의 질화 산화 실리콘막(SiON)으로 이루어지는 전류 저지층(6)이 형성되며 전류 저지층(6) 이외의 n형 질화 갈륨계 화합물 반도체층(3) 상에, 막 두께 5㎚의 티탄막의 단층막으로 이루어지는 투광성 전극 [5 ; 발광층(4)으로부터의 광의 투과율은 40%]이 형성되며, 전류 저지층(6) 상 및 그 외주 영역인 투광성 전극(5) 상에 막두께 2000㎚의 Al막으로 이루어지는 패드 전극(7)이 형성되며 또한 p형 SiC 기판(61)의 이면에 티탄막 및 Al막으로 이루어지는 p형 전극(80)이 형성되게 된다.
이러한 발광 소자로는, 발광 소자는 한변 300㎛의 정사각형, 전류 저지층(6)을 한변 150㎛의 정사각형, 패드 전극(7)을 한변 160㎛의 정사각형으로 하였으므로, 전극 연결부는 전류 저지층(6)의 외주 영역에서 약 5㎛의 폭으로 투광성 전극(5)과 접촉하고 있다. 또한, 패드 전극(7)의 막 두께는 전류 저지층(6)의 막 두께의 10배 정도로 하였기 때문에, 전류 저지층(6)의 측벽에서의 패드 전극의 전극 연결부의 단선은 완전하게 억제할 수 있었다. 따라서, 단선이나 고저항화가 방지된 발광 소자를 수율좋게 제조하는 것이 가능해졌다.
(실시예 5)
본 발명의 다른 발광 소자를 도 5에 도시한다.
이 발광 소자는 패드 전극(7)이 전류 저지층(6)보다도 작고 전극 연결부가 더욱 작게 구성되어 있는 것 이외는 도 1의 발광 소자와 마찬가지이다.
이 발광 소자의 전류 저지층은 한변이 100㎛의 정사각형이고, 막 두께는 400㎚로 형성되어 있다. 또한, 투광성 전극(5)은 막 두께 3㎚의 Pd막 및 막 두께 4㎚의 Au막의 2층 구성이다.
패드 전극(7)은 막 두께 800㎚의 Au막으로 형성되며 도 6에 도시한 바와 같이, 전류 저지층(6)의 한변에서만 전류 저지층(6)과 중복되지 않도록 100㎛×80㎛의 직사각형으로 형성되어 있다. 이 경우, 전류 저지층(6) 상에 투광성 전극(5)은 적층되어 있지만 패드 전극(7)은 적층되어 있지 않은 영역을 3변에 폭 10㎛씩 설치하였다.
이 발광 소자에서도, 전술한 실시예와 마찬가지로, 패드 전극(7)의 막 두께가 전류 저지층(6)의 막 두께보다 크기 때문에, 패드 전극(7)과 전극 연결부가 전류 저지층(6) 상으로부터 투광성 전극(5) 상으로 연속적으로 확실하게 접속되며 단선이나 고저항화를 방지할 수 있다.
또한, 본 실시예에서는 패드 전극(7)을 전류 저지층(6)의 1변에서만 그 측벽을 덮도록 형성하였다. 이것은 패드 전극(7)은 광을 투과시키지 않기 때문에 p형 반도체층(4)에 접촉한 투광성 전극(5) 상에 패드 전극(7)이 형성되는 영역을 실시예 1의 경우에 비하여 1/4 정도로 작게 하기 때문이다. 이에 따라, 패드 전극(7)이 위치하기 때문에 포착되지 않는 광이 적어질 수 있다.
또한, 이 패드 전극(7)의 전류 저지층(6)의 측벽을 덮는 위치(전극 연결부가 형성되는 위치)로서는 전류 저지층(6)이 형성되어 있는 위치로부터 보아, 보다 발광 영역 [투광성 전극(5)이 p형 반도체층(4)에 직접 접촉하고 있는 영역]이 넓은 방향으로 선택되는 것이 바람직하다. 따라서, 본 실시예에서는 도 5와 같이 형성하였다. 이에 따라, 보다 발광에 기여하는 부분에 대하여 저저항으로 전류를 공급할 수 있기 때문에 발광 효율이 높은 발광 소자가 실현되었다.
또한, 전류 저지층(6) 외주 영역의 투광성 전극(5)으로부터 p형 반도체층(4)에 주입되는 전류는 일반적으로 p형 반도체층(4) 내를 수직으로 흐르는 것은 아니고, 1 ∼ 10㎛ 정도 가로 방향으로 넓어지면서 흐른다. 이 때문에, 발광 소자 내부에서 광이 발생되어지는 영역은 투광성 전극(5)이 p형 반도체층(4)에 직접 접촉하는 영역 외에, 전류 저지층(6) 외주 영역의 전류 저지층(6)의 내측부의 폭 1 ∼ 10㎛ 정도의 영역이 된다. 이 때문에, 본 실시예에서는 도 6에 도시한 바와 같이 전류 저지층(6)의 3변의 주변을 각 10㎛씩 패드 전극(7)을 형성하지 않음으로써, 이 부분 바로 아래에서 발광하는 광도 전류 저지층(6)을 통하여 외부에서 포착하는 것이 가능해졌다. 따라서, 실시예 1에 비하여 발광 효율을 3 ∼ 10% 정도 향상시킬 수 있었다.
(실시예 6)
본 발명의 다른 발광 소자의 평면도를 도 7에 도시한다.
본 실시예의 발광 소자는 도 3에 도시한 발광 소자와 패드 전극(7)의 크기 및 형성 위치가 다른 것 이외 거의 마찬가지이다.
본 실시예의 발광 소자에서의 전류 저지층(6)과 패드 전극(7)의 관계를 도 8을 이용하여 설명한다.
전류 저지층(6)은 막 두께 500㎚의 질화 실리콘으로 이루어지며, 한변 100㎛의 정사각형으로 소자의 중앙에 형성되어 있다. 한편, 투광성 전극(5)은 막 두께 2㎚의 Ni막과 막 두께 5㎚의 Au막의 2층으로 구성되며, p형 반도체층(4) 상과 전류 저지층(6) 상에 걸쳐서 형성되어 있다. 또한, 패드 전극(7)은 막 두께 1000㎚의 Au막에 의해, 도 8에 도시한 바와 같이 100㎛×60㎛의 직사각형에서 중심을 좌측으로 변이시켜 형성하였다. 이에 따라, 패드 전극(7)은 전류 저지층(6)에 대하여 3변으로부터 20㎛의 간격을 두고 형성되며 또한 좌측 방향에서의 전류 저지층(6)의 단차부를 횡단하고 전극 연결부를 통하여 p형 반도체층(4)에 직접 접속하는 투광성전극(5)에 연결하고 있다.
이 발광 소자에서는 전류 저지층(6)의 측벽에서의 단선이나 고저항화를 완전하게 방지할 수 있음과 함께, 전류 저지층(6)의 주변 내측부에서 발생하는 광을 패드 전극(7)이 전류 저지층(6) 상에 존재하지 않았지만 3변의 영역으로부터 효율적으로 포착할 수 있었다. 따라서, 발광 효율이 높은 질화 갈륨계 화합물 반도체 발광 소자가 얻어졌다.
(실시예 7)
본 발명의 또 다른 질화 갈륨계 화합물 반도체 발광 소자의 평면도를 도 9에 도시한다.
본 실시예의 발광 소자는, 전류 저지층(6)과 패드 전극(7)과의 형성 위치가 다른 것 이 외에는 도 3에 도시한 발광 소자와 거의 동일하다.
이 발광 소자에서는 도전성의 SiC 기판을 이용하고 있기 때문에 소자 상면에는 투광성 전극(5)과 전류 저지층(6)과 패드 전극(7)만이 배치된다. 또한, 패드 전극(7)은 전류 저지층(6)에 대하여 투광성 전극(5)이 직접 반도체층과 접촉하는 영역으로 향한 2변에서 폭 30㎛ 만큼 전류 저지층(6) 외주 영역으로 돌출하는 전극 연결부를 구비한 형상으로 하였다. 이에 따라, 전류 저지층(6)의 측벽에서의 단선 및 고저항화를 막고 확실하게 전극 연결부 및 투광성 전극(5)을 통하여 발광 소자 내부에 전류를 주입하는 것이 가능해졌다.
또한 여기서는 실시예 3 및 실시예 6과는 달리, 패드 전극(7)과 전류 저지층(6)을 발광층(4) 상의 구석부 근방에 형성하였다. 이에 따라, 패드 전극(7)에 대하여 급전을 행하기 위한 와이어(10)가 발광 영역으로서 이용되는 투광성 전극(5)이 최외측 표면에 위치하는 부분을 횡단하는 일 없이, 패드 전극(7) 상에서 전기적으로 접속할 수 있다. 따라서, 와이어(10)에 기인하는 발광층(4)으로부터의 발생광의 차단, 나아가서는 발광 패턴의 불균일성을 방지할 수 있으며 거의 균일한 발광 패턴을 얻을 수 있다.
본 발명에 따르면, 패드 전극이 전극 연결부를 가지며 패드 전극이 이 전극 연결부를 통하여 투광성 전극과 확실하게 접속되기 때문에, 종래 문제가 되고 있는 전류 저지층의 측벽에서의 투광성 전극의 단선에 의한 발광 소자로의 전류 주입 불가나 소자의 고저항화를 방지할 수 있다. 이 때문에, 패드 전극으로부터 주입된 전류는 투광성 전극을 통하여 반도체층에 균일하게 주입되게 되며, 양호하게 동작하는 발광 소자를 수율좋게 제작하는 것이 가능해진다.
또한, 패드 전극이 전류 저지층 상의 내측에 형성되며 패드 전극의 외주 영역에서는 패드 전극이 형성되지 않은 광 포착부가 형성됨으로써, 전류가 전류 저지층이 존재하는 영역에서도 전류 저지층의 주변 영역으로부터 넓어지며 전류 저지층 바로 하부의 발광 영역으로 주입된다. 따라서, 반도체층에서 발생하는 광이 패드 전극에 의해 차폐되는 일 없이 효율적으로 포착할 수 있으며 발광 효율을 향상시키는 것이 가능해진다.
또한, 패드 전극을 발광 소자 중 하나의 구석에 설치함과 동시에, 와이어를 투광성 전극과 반도체가 직접 접촉하는 영역을 가로 지르는 일 없이 형성함으로써 균일한 발광 패턴을 얻는 것이 가능해진다.

Claims (8)

  1. 반도체 발광 소자에 있어서,
    표면에 전류 저지 영역(current blocking area)과 전류 주입 영역(current injecting area)을 갖는 반도체층,
    상기 전류 저지 영역을 구성하기 위해 상기 반도체층 상에 형성된 전류 저지층,
    상기 전류 저지 영역을 피복하도록 형성된 패드 전극, 및
    상기 전류 주입 영역을 구성하기 위해 상기 반도체층 상에 형성된 투광성 전극
    을 포함하며,
    상기 전류 저지층을 피복하도록 형성된 패드 전극은, 상기 전류 저지층 상으로부터 전류 저지층 형성 영역 외측에서 투광성 전극에 도달하는 전극 연결부를 갖는 반도체 발광 소자.
  2. 제1항에 있어서, 상기 패드 전극은 투광성 전극의 중앙부 또는 모서리 근방에 형성되어 이루어지는 반도체 발광 소자.
  3. 제1항 또는 제2항에 있어서, 상기 투광성 전극은 4 ∼ 20㎚의 막 두께로, 상기 전류 저지층을 피복하도록 형성된 패드 전극은 500 ∼ 2000㎚의 막 두께로, 상기 전류 저지층은 150㎚ 이상 상기 패드 전극 두께의 2배 이하의 막 두께로 형성시켜 이루어지는 반도체 발광 소자.
  4. 제1항 또는 제2항에 있어서, 상기 반도체층은 직사각형 또는 거의 직사각형 형상으로 형성되어 있으며,
    상기 전류 저지층은 상기 반도체층의 구석 또는 구석 근방에 형성되며,
    적어도 상기 전극 연결부의 일부가 상기 구석에 대향하는 영역에 위치하는 반도체 발광 소자.
  5. 제1항 또는 제2항에 있어서, 상기 전류 저지 영역은 상기 패드 전극이 존재하지 않는 영역에 광 포착부를 갖는 반도체 발광 소자.
  6. 제5항에 있어서, 상기 광 포착부는 전류 저지층의 단부로부터 5㎛ 이상의 폭을 갖는 반도체 발광 소자.
  7. 제1항 또는 제2항에 있어서, 상기 반도체층은 적어도 1개의 pn 접합을 가지며, InsAltGa1-s-tN(0≤s, 0≤t, s+t≤1)으로 이루어지는 질화 갈륨계 반도체로 구성되는 반도체 발광 소자.
  8. 제1항 또는 제2항에 있어서, 상기 반도체층은 직사각형 또는 거의 직사각형 형상으로 형성되어 있으며,
    상기 전류 저지층을 피복하도록 형성된 상기 패드 전극이 상기 반도체층의 구석 또는 구석 근방에 형성되며, 그 상부에 외부와의 전기적 접속을 행하기 위한 와이어를 구비하고 있으며,
    상기 와이어가 상기 패드 전극 상으로부터 최단 거리로 발광 소자 외주로 연장 설치되어 이루어지는 반도체 발광 소자.
KR10-1999-7008520A 1997-03-19 1998-03-18 반도체 발광 소자 KR100434242B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6572797 1997-03-19
JP1997-065727 1997-03-19
PCT/JP1998/001135 WO1998042030A1 (fr) 1997-03-19 1998-03-18 Element emetteur de lumiere semi-conducteur

Publications (2)

Publication Number Publication Date
KR20000076416A KR20000076416A (ko) 2000-12-26
KR100434242B1 true KR100434242B1 (ko) 2004-06-04

Family

ID=13295351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7008520A KR100434242B1 (ko) 1997-03-19 1998-03-18 반도체 발광 소자

Country Status (6)

Country Link
US (1) US6417525B1 (ko)
JP (1) JP3940438B2 (ko)
KR (1) KR100434242B1 (ko)
CN (1) CN1147009C (ko)
TW (1) TW369730B (ko)
WO (1) WO1998042030A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101182919B1 (ko) 2010-12-21 2012-09-13 엘지이노텍 주식회사 발광소자

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4026294B2 (ja) * 2000-03-07 2007-12-26 豊田合成株式会社 Iii族窒化物系化合物半導体素子の製造方法
DE10051465A1 (de) 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
TWI289944B (en) * 2000-05-26 2007-11-11 Osram Opto Semiconductors Gmbh Light-emitting-diode-element with a light-emitting-diode-chip
JP3285341B2 (ja) 2000-06-01 2002-05-27 士郎 酒井 窒化ガリウム系化合物半導体の製造方法
JP4816990B2 (ja) * 2000-08-21 2011-11-16 ソニー株式会社 発光素子および半導体素子ならびにそれらの製造方法
JP3466144B2 (ja) 2000-09-22 2003-11-10 士郎 酒井 半導体の表面を荒くする方法
JP2002164570A (ja) * 2000-11-24 2002-06-07 Shiro Sakai 窒化ガリウム系化合物半導体装置
JP3548735B2 (ja) 2001-06-29 2004-07-28 士郎 酒井 窒化ガリウム系化合物半導体の製造方法
US7563711B1 (en) * 2001-07-25 2009-07-21 Nantero, Inc. Method of forming a carbon nanotube-based contact to semiconductor
JP4023121B2 (ja) * 2001-09-06 2007-12-19 豊田合成株式会社 n型電極、III族窒化物系化合物半導体素子、n型電極の製造方法、及びIII族窒化物系化合物半導体素子の製造方法
US20030132433A1 (en) * 2002-01-15 2003-07-17 Piner Edwin L. Semiconductor structures including a gallium nitride material component and a silicon germanium component
US6730941B2 (en) * 2002-01-30 2004-05-04 Showa Denko Kabushiki Kaisha Boron phosphide-based semiconductor light-emitting device, production method thereof, and light-emitting diode
US6881983B2 (en) * 2002-02-25 2005-04-19 Kopin Corporation Efficient light emitting diodes and lasers
US7005685B2 (en) 2002-02-28 2006-02-28 Shiro Sakai Gallium-nitride-based compound semiconductor device
JP4233268B2 (ja) 2002-04-23 2009-03-04 シャープ株式会社 窒化物系半導体発光素子およびその製造方法
US20030222263A1 (en) * 2002-06-04 2003-12-04 Kopin Corporation High-efficiency light-emitting diodes
US20040000672A1 (en) * 2002-06-28 2004-01-01 Kopin Corporation High-power light-emitting diode structures
US6955985B2 (en) * 2002-06-28 2005-10-18 Kopin Corporation Domain epitaxy for thin film growth
CN100595937C (zh) 2002-08-01 2010-03-24 日亚化学工业株式会社 半导体发光元件及发光装置
US7122841B2 (en) 2003-06-04 2006-10-17 Kopin Corporation Bonding pad for gallium nitride-based light-emitting devices
US20050179046A1 (en) * 2004-02-13 2005-08-18 Kopin Corporation P-type electrodes in gallium nitride-based light-emitting devices
US20050179042A1 (en) * 2004-02-13 2005-08-18 Kopin Corporation Monolithic integration and enhanced light extraction in gallium nitride-based light-emitting devices
US7358544B2 (en) * 2004-03-31 2008-04-15 Nichia Corporation Nitride semiconductor light emitting device
TWI374552B (en) * 2004-07-27 2012-10-11 Cree Inc Ultra-thin ohmic contacts for p-type nitride light emitting devices and methods of forming
JP2008053685A (ja) 2006-08-23 2008-03-06 Samsung Electro Mech Co Ltd 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
US7951693B2 (en) * 2006-12-22 2011-05-31 Philips Lumileds Lighting Company, Llc III-nitride light emitting devices grown on templates to reduce strain
CN102779918B (zh) * 2007-02-01 2015-09-02 日亚化学工业株式会社 半导体发光元件
JP2008218440A (ja) * 2007-02-09 2008-09-18 Mitsubishi Chemicals Corp GaN系LED素子および発光装置
JP2008244425A (ja) * 2007-02-21 2008-10-09 Mitsubishi Chemicals Corp GaN系LED素子および発光装置
TWI493748B (zh) 2008-08-29 2015-07-21 Nichia Corp Semiconductor light emitting elements and semiconductor light emitting devices
CN102054912A (zh) * 2009-11-04 2011-05-11 大连路美芯片科技有限公司 一种发光二极管及其制造方法
TWI451552B (zh) * 2009-11-10 2014-09-01 Taiwan Semiconductor Mfg 積體電路結構
KR101091504B1 (ko) * 2010-02-12 2011-12-08 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 발광소자 제조방법
KR101182920B1 (ko) 2010-07-05 2012-09-13 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR102399278B1 (ko) * 2014-12-31 2022-05-19 서울바이오시스 주식회사 발광 다이오드
US9136432B2 (en) * 2010-12-28 2015-09-15 Seoul Viosys Co., Ltd. High efficiency light emitting diode
JP2012186199A (ja) * 2011-03-03 2012-09-27 Toshiba Corp 半導体発光装置およびその製造方法
JP5992174B2 (ja) * 2011-03-31 2016-09-14 シャープ株式会社 窒化物半導体発光素子およびその製造方法
KR101209163B1 (ko) 2011-04-19 2012-12-06 주식회사 세미콘라이트 반도체 발광소자
JPWO2013051326A1 (ja) * 2011-10-05 2015-03-30 シャープ株式会社 窒化物半導体発光素子、及び窒化物半導体発光素子の製造方法
CN103117338A (zh) * 2013-03-04 2013-05-22 中国科学院半导体研究所 低损伤GaN基LED芯片的制作方法
CN103489966B (zh) * 2013-08-29 2015-10-28 刘晶 一种led芯片电极的制作方法、led芯片及led
CN103515504A (zh) * 2013-10-23 2014-01-15 扬州中科半导体照明有限公司 一种led芯片及其加工工艺
KR102255214B1 (ko) * 2014-11-13 2021-05-24 삼성전자주식회사 발광 소자
DE102015102857A1 (de) * 2015-02-27 2016-09-01 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement, Verfahren zur Herstellung eines elektrischen Kontakts und Verfahren zur Herstellung eines Halbleiterbauelements
CN104993024A (zh) * 2015-06-19 2015-10-21 圆融光电科技股份有限公司 发光二极管芯片及其制作方法和封装方法
DE102015111301B4 (de) * 2015-07-13 2022-11-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
CN108183153A (zh) * 2017-12-28 2018-06-19 聚灿光电科技股份有限公司 Led芯片的制备方法
CN211125682U (zh) * 2019-12-23 2020-07-28 厦门三安光电有限公司 一种正装发光二极管芯片
CN112086544A (zh) * 2020-09-25 2020-12-15 厦门三安光电有限公司 半导体发光元件和发光装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250769A (ja) * 1995-03-13 1996-09-27 Toyoda Gosei Co Ltd 半導体光素子

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2748818B2 (ja) 1993-05-31 1998-05-13 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
EP0952617B1 (en) * 1993-04-28 2004-07-28 Nichia Corporation Gallium nitride-based III-V group compound semiconductor device
JPH08250768A (ja) * 1995-03-13 1996-09-27 Toyoda Gosei Co Ltd 半導体光素子
JP3165374B2 (ja) 1995-08-31 2001-05-14 株式会社東芝 化合物半導体の電極の形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250769A (ja) * 1995-03-13 1996-09-27 Toyoda Gosei Co Ltd 半導体光素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101182919B1 (ko) 2010-12-21 2012-09-13 엘지이노텍 주식회사 발광소자

Also Published As

Publication number Publication date
JP3940438B2 (ja) 2007-07-04
CN1147009C (zh) 2004-04-21
CN1250546A (zh) 2000-04-12
TW369730B (en) 1999-09-11
KR20000076416A (ko) 2000-12-26
US6417525B1 (en) 2002-07-09
WO1998042030A1 (fr) 1998-09-24

Similar Documents

Publication Publication Date Title
KR100434242B1 (ko) 반도체 발광 소자
US6593597B2 (en) Group III-V element-based LED having ESD protection capacity
US9142729B2 (en) Light emitting element
US5977565A (en) Semiconductor light emitting diode having a capacitor
KR100876737B1 (ko) 반도체 발광소자 및 그 제조방법
KR101533817B1 (ko) 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
KR100386543B1 (ko) 반도체발광소자
US7525123B2 (en) Semiconductor device
US8022430B2 (en) Nitride-based compound semiconductor light-emitting device
US9024342B2 (en) Semiconductor light emitting element
JPH10200159A (ja) 半導体発光素子
KR20100086424A (ko) 발광 소자
JP2003017757A (ja) フリップチップ形半導体発光素子
KR101690508B1 (ko) 발광소자
JPH10242516A (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
EP2482318B1 (en) Light emitting device
US5923052A (en) Light emitting diode
KR101864195B1 (ko) 발광 소자
KR101729268B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR20110091429A (ko) 광반도체 장치 및 그 제조방법, 광반도체 모듈
JP2000049376A (ja) 発光素子
KR100631842B1 (ko) 질화물 반도체 발광소자
JP2007227820A (ja) 半導体装置及びその製造方法
KR100631970B1 (ko) 플립칩용 질화물 반도체 발광소자
JPH09129933A (ja) 発光素子

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20020528

Effective date: 20040228

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150519

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160513

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170512

Year of fee payment: 14

EXPY Expiration of term