KR100423251B1 - 박막의 패터닝방법 - Google Patents

박막의 패터닝방법 Download PDF

Info

Publication number
KR100423251B1
KR100423251B1 KR10-1999-0059582A KR19990059582A KR100423251B1 KR 100423251 B1 KR100423251 B1 KR 100423251B1 KR 19990059582 A KR19990059582 A KR 19990059582A KR 100423251 B1 KR100423251 B1 KR 100423251B1
Authority
KR
South Korea
Prior art keywords
thin film
etching
substrate
liquid
film
Prior art date
Application number
KR10-1999-0059582A
Other languages
English (en)
Other versions
KR20000048275A (ko
Inventor
구보아키라
미조우치기요츠구
마치다마사히코
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20000048275A publication Critical patent/KR20000048275A/ko
Application granted granted Critical
Publication of KR100423251B1 publication Critical patent/KR100423251B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 기판상에 박막을 형성하는 성막공정과, 상기 박막상에 소정 형상의 마스크 패턴을 형성하는 마스크 형성공정 및, 상기 마스크 패턴을 마스크로 이용하여 상기 박막을 에칭하는 에칭공정을 갖춘 박막의 패터닝방법에 있어서, 상기 에칭공정이, 상기 박막에 대한 에칭능을 갖는 제1액 속에 상기 박막을 침지(浸漬)하는 제1공정과, 상기 제1공정의 다음에, 상기 박막에 대한 에칭능을 갖는 제2액을 기판 표면에 살포하는 제2공정 및, 상기 제2공정의 다음에, 상기 박막에 대한 에칭능을 갖는 제3액 속에 상기 기판을 침지하는 제3공정을 포함한다.

Description

박막의 패터닝방법 {PATTERNING METHOD OF A THIN FILM}
본 발명은 웨트에칭(wet etching: 습식 에칭)에 의한 박막의 패터닝방법에 관한 것이다.
액티브 매트릭스(active matrix)형 표시장치의 어레이기판은, 유리 등의 투명절연기판상에 격자모양으로 배치된 다수개의 신호선 및 게이트배선과, 신호선과 게이트배선이 교차하는 교점 부근의 활성층으로서 비정질실리콘(a-Si:H) 등의 반도체막을 사용하여 형성된 박막트랜지스터(TFT)로 구성되어 있다.
최근, 어레이기판에 부속하는 구동회로를 동일 기판상에 일체적으로 형성하는 방법이 실용화되어, 활성층으로 비정질실리콘보다도 이동도가 높은 다결정실리콘(p-Si) 등이 이용되고 있다.
TFT는 대부분의 경우, 게이트배선상에 게이트절연막을 설치하고, 그 위에 반도체막, 소스전극 및 드레인전극을 설치한 역스태거(stagger)형으로 형성된다.
TFT의 게이트배선, 게이트절연막, 소스전극 및 드레인전극 등에 대응하는 여러가지 패턴의 패터닝방법으로는 웨트에칭과 드라이에칭(dry etching: 건식 에칭)이 있는데, 장치의 구성이 간소하고 단위시간당의 처리능력이 크며 큰 면적의 대상물을 균일하게 에칭할 수 있으므로, 평면표시장치에는 웨트에칭이 널리 채용되고 있다.
그런데, 역스태거형 TFT의 게이트배선을 형성하는 경우, 게이트배선을 피복하는 게이트절연막이 게이트배선을 확실하게 절연하도록 하기 위해 게이트배선의 단면을 테이퍼형상으로 가공할 필요가 있다.
상기한 기술과제를 해결하기 위해, 일본 특개평 제4-372934호 공보 및 일본 특개평 제9-064366호 공보에는 게이트배선을 Al(알루미늄)막과 Mo(몰리브덴)막을 적층구조로 하고, 인산, 초산, 질산을 소정의 비율로 혼합하여 물로 농도를 조정한 혼합산을 사용하여 에칭을 행하고, 에칭비율의 차를 이용하여 게이트배선을 테이퍼형상으로 형성하는 기술이 개시되어 있다. 즉, 상술한 공보에 의하면, Al과 Mo의 적층막의 각 막의 에칭비율의 차를 이용하여 게이트배선을 테이퍼형상으로 형성함으로써, 비교적 용이하게 게이트전극을 확실히 절연할 수 있다. 한편, 각 공보에 의하면, 웨트에칭이므로, 에칭액의 점도에 좌우되지 않고 (에칭)액을 충분히 침투시킬 수 있어 원하는 형상의 테이퍼를 얻을 수 있다.
그렇지만, 상술한 공보에 개시되어 있는 제조방법에 있어서 에칭액의 점도가 높은 경우에는, 기판이 액면 아래로 들어갈 때 (에칭)액 속에 침입한 공기의 미소한 기포나, 에칭액과 도전성 박막과의 반응에 의해 생성한 가스의 미소한 기포가 기판의 패턴상의 에칭대상으로부터 분리되지 않고 잔존하는 경우가 있다.
이 기포가 잔존한 부분에는 에칭액이 도달할 수 없기 때문에, Al과 Mo의 적층막이 에칭이 행해지지 않고 잔류하는 경우가 있다.
이와 같이, Al과 Mo의 적층막이 에칭이 행해지지 않고 잔류하는 것은, 특히 패턴이 고밀도로 형성되어 있는 부분, 예컨대 게이트배선거리가 짧은 부분에서 단락을 일으키고, 제조수율을 현저하게 저하시키는 문제가 있다.
본 발명의 목적은 웨트에칭을 이용한 패터닝에 있어서, 잔류패턴이 발생하여 제조수율이 저하하는 일이 없는 박막의 패터닝방법을 제공하는데 있다.
또, 본 발명의 목적은 패터닝에 사용하는 에칭액의 자유도가 높은 박막의 패터닝방법을 제공하는데 있다.
더욱이, 본 발명의 목적은 큰 면적을 균일하게 에칭할 수 있는 박막의 패터닝방법을 제공하는데 있다.
도 1a∼도 1e는 본 발명의 실시형태인 어레이기판의 제조공정을, 1화소의 주변을 확대하여 공정순으로 설명하는 개략도이고,
도 2는 도 1a∼도 1e의 공정으로 제조되는 어레이기판을 작성하기 위해 사용되는 웨트에칭장치를 설명하는 개략도이다.
＜도면부호의 설명＞
101 --- 절연기판,
102 --- Al-Nd합금층(제1도전성 박막 재료),
103 --- Mo층(제2도전성 박막 재료), 200 --- 기판,
204 --- 레지스트패턴(포토레지스트), 300 --- 기판,
302 --- 제1도전성 박막(Al-Nd합금막),
303 --- 제2도전성 박막(Mo합금막), 400 --- 기판,
405 --- 게이트배선, 501 --- 박막트랜지스터(TFT),
506 --- SiO막, 507 --- SiNx막,
508 --- 게이트절연막, 509 --- 반도체막,
510 --- 화소전극, 511 --- 소스전극,
512 --- 드레인전극, 513 --- 채널보호막,
514 --- 접촉층, 515 --- 보호절연막,
600 --- 전처리실, 621 --- 기판삽입구,
622 --- 셔터, 623 --- 내부조,
626 --- 샤워 노즐, 627 --- 롤러,
628 --- 롤러, 629 --- 반송기구,
631 --- 샤워, 632 --- 에어 나이프,
700 --- 제1에칭실, 721 --- 삽입구,
722 --- 셔터, 723 --- 에칭조(내부조),
725 --- 수조(에칭조), 726 --- 샤워 노즐,
727 --- 롤러, 728 --- 롤러,
729 --- 반송계, 731 --- 샤워,
732 --- 에어 나이프, 777 --- EPM(End Points Monitor),
800 --- 제2에칭실, 821 --- 삽입구,
823 --- 에칭조(내부조), 825 --- 수조,
826 --- 샤워 노즐, 827 --- 롤러,
828 --- 롤러, 829 --- 반송계,
831 --- 샤워, 832 --- 에어 나이프,
900 --- 수세실, 926 --- 노즐,
927 --- 롤러, 928 --- 롤러,
929 --- 반송기구.
본 발명은, 기판상에 박막을 형성하는 성막공정과, 상기 박막상에 소정 형상의 마스크 패턴을 형성하는 마스크 형성공정 및, 상기 마스크 패턴을 마스크로 이용하여 상기 박막을 에칭하는 에칭공정을 갖춘 박막의 패터닝방법에 있어서, 상기 에칭공정이, 상기 박막에 대한 에칭능을 갖는 제1액 속에 상기 박막을 침지(浸漬)하는 제1공정과, 상기 제1공정의 다음에, 상기 박막에 대한 에칭능을 갖는 제2액을 기판 표면에 살포하는 제2공정 및, 상기 제2공정의 다음에, 상기 박막에 대한 에칭능을 갖는 제3액 속에 상기 기판을 침지하는 제3공정을 구비한 것을 특징으로 하는 박막의 패터닝방법을 제공하는 것이다.
(발명의 실시형태)
이하, 도면을 참조하여 본 발명의 실시형태인 액티브 매트릭스형 표시장치용 어레이기판의 제조방법을 설명한다.
도 1e에 나타낸 바와 같이, 본 발명의 실시형태인 제조방법에 의해 제조되는 액티브 매트릭스형 표시장치용 어레이기판은, 예컨대 유리 등의 투명한 절연기판 (101)상에 대략 평행하면서 대략 등간격으로 배치된 도시하지 않은 신호선과, 신호선과의 사이에 개재(介在)되는 게이트절연막(508)으로 전기적으로 절연되어 신호선과 직교하여 설치된 게이트배선(405)이 매트릭스형상으로 배치되어 있다. 여기에서는, 신호선은 드레인전극(512)에 전기적으로 접촉되므로, 도 1e에는 드레인전극 (512)을 나타내고 있다.
신호선 및 게이트배선(405)의 각각과 직교하는 방향으로부터 본 상태에서 신호선과 게이트배선(405)이 교차하는 교점 부근에는, 스위칭소자인 역스태거구조의 TFT(501)와, TFT(501)에 의해 신호선과 게이트배선(405)의 각각과 접속된 ITO(In dium Tin Oxide)막으로 이루어진 화소전극(510)이 배치되어 있다.
게이트배선(405)은 투명절연기판(101)상에 적어도 2종류의 도전성 재질의 박막이 적층된 적층구조를 갖는다.
게이트배선(405)의 하층의 제1도전성 박막(302)은, 예컨대 Nd를 2% 함유한 Al합금(이하, Al-Nd합금이라고 약칭함)이고, 상층의 제2도전성 박막(303)은 Mo이다.
이 게이트배선(405)상에는, 예컨대 SiO 또는 SiNx 등으로 이루어진 게이트절연막(508)을 매개하여 a-Si:H 또는 p-Si 등의 박막으로 이루어진 반도체막(509)이 형성되어 있다.
a-Si:H 또는 p-Si막의 상부에는 SiNx 등으로 이루어진 채널보호막(513)이 형성되어 있다.
채널보호막(513)의 양측에서 반도체막(509)과 접촉가능한 부분에는, 불순물로서 예컨대 P(인)을 함유한 n+형 a-Si:H 등의 저저항반도체로 이루어진 접촉층(514)이 형성되어 있다. 이 접촉층(514)은 반도체막(509)과 전기적으로 접속되어 있다.
접촉층(514)상에는 소스전극(511), 드레인전극(512) 및 드레인전극(512)에 전기적으로 접속된 도시하지 않은 신호선이 형성되어 있다. 상기 소스전극(511)은 화소전극(510)과 접속되어 있다. 또, 소스전극(511), 드레인전극(512) 및 반도체막(509)상에는 SiNx막 등으로 이루어진 보호절연막(515)이 형성되어 있다.
상술한 액티브 매트릭스형 표시장치용 어레이기판은 도 1a∼도 1d에 나타낸 제조공정에 의해 형성된다.
도 1a에 나타낸 바와 같이, 면적이 550mm×650mm의 유리로 이루어진 투명절연기판(101)상에, Al-Nd 합금층(제1도전성 재료; 102)을 300nm 두께의 박막으로, 후단에서 설명하는 에칭액에 대해 제1도전성 재료인 Al-Nd합금(102)보다도 에칭비율이 큰(에칭속도가 빠른) Mo층(제2도전성 재료; 103)을 50nm 두께의 박막으로, 각각 스퍼터성막에 의해 적층하여 Al-Nd합금층과 Mo막을 형성한다.
제1도전성 박막(Al-Nd; 102)은 게이트배선으로서 사용할 때의 저항치의 제약으로부터 낮은 저항치가 요구되기 때문에, 300nm의 두께를 필요로 한다.
제2도전성 박막(Mo; 103)은 에칭종료시에 완성된 게이트배선의 숄더(shoul der)부분에 테이퍼를 제공시키는 것으로, 20∼50nm의 두께로 형성된다. 한편, Mo층(103)의 두께가 20nm보다도 작으면 테이퍼형상이 급격한 경사로 된다거나, 다음의 공정에서 적층되는 게이트절연막을 불완전한 것으로 만들 우려가 있다.
이어서, 도 1b에 나타낸 바와 같이, Mo층(103)상에 포토레지스트를 도포하고, 도시하지 않은 노광장치에 의해 원하는 형상을 노광하며, 그 후 현상하여 레지스트패턴(204)을 형성한다(기판(200)이 완성된다).
이하, 도 2를 참조하여 후단에 설명하는 웨트에칭장치를 이용하여, 에칭과 전처리에 의해 포토레지스트(204)를 마스크로 하여 에칭함으로써, 도 1c에 나타낸 바와 같이 에칭이 행해지고 남은 소정의 형상의 Al-Nd합금막(302)과 Mo막(303)의 2층이 형성된다(기판(300)이 완성된다).
이하, 포토레지스트(204)를 제거함으로써, 도 1d에 나타낸 바와 같이 에지부가 테이퍼를 갖는 게이트배선(405; Al-Nd합금막(302) + Mo막(303))이 형성된다(기판(400)이 완성된다).
여기에서, 게이트배선(405)은 Mo와 Al-Nd의 에칭비율의 차에 기인하여, 단면 단차에 의한 게이트절연막의 절연불량을 경감하기 위해 테이퍼각(θ)이 대략 30°로 형성된다.
다음에, 도 1e에 나타낸 바와 같이, 게이트배선(405)상에 두께 330nm의 SiO막(506)과 두께 50nm의 SiNx막(507)이 형성되고, 2층의 적층구조의 게이트절연막 (508)을 게이트배선(405)상에 퇴적한다.
이어서, 기판을 대기에 노출시키지 않고 동일 반응로내에서 s-Si:H로 이루어진 막두께 50nm의 반도체막(509) 및 채널보호막(513)으로 되는 막두께 330nm의 SiNx막을 CVD법에 의해 연속하여 형성한다.
이 후, 기판을 반응로 내로부터 취출하고, 게이트배선(405)을 마스크로 하여 배면노광법에 의해 채널보호막(513)을 게이트배선(405)에 자기정합적으로 형성한다.
다음에, TFT 영역에 대응하도록 형성된 소정의 마스크패턴을 이용하여 노광하고, 그 노광패턴을 현상한 후, 불산을 사용하여 웨트에칭을 행하며, 포토레지스트를 박리하여 소정 형상(섬형상)의 채널보호막(513)을 작성한다.
그 후, 양호한 오믹접촉(ohmic contact)을 얻기 위해 반도체막 표면을 불산으로 처리하고, CVD법에 의해 불순물로서 인(P)을 함유한 n+a-Si:H로 이루어진 저저항 반도체막을 막두께 50nm로 퇴적한다.
이하, 소정의 마스크패턴을 이용하여 채널패턴을 노광하고, 그 채널패턴을 현상한 후, CF4(4불화탄소), O2(산소)의 혼합가스를 사용한 CDE법에 의해 드라이에칭을 행하고, 더욱이 포토레지스트를 박리하여 채널부로 되는 반도체막(509)을 작성한다.
이어서, 스퍼터링에 의해 ITO를 소정의 두께로 퇴적하고, 포토레지스트를 도포하며, 포토레지스트에 소정의 마스크패턴으로 패턴을 노광하고, 노광된 패턴을 현상한 후, 에칭을 행하며, 남은 포토레지스트를 박리하여 화소전극(510)을 제작한다.
그 후, Mo, Al 및 Mo를 각각 25nm, 250nm, 30nm의 막두께로 되도록 순서대로 스퍼터링에 의해 퇴적하고, 소정의 마스크패턴을 이용하여 신호선, 소스전극(511)및 드레인전극(512)의 패턴을 노광하며, 그 패턴을 현상하고, 인산, 질산, 초산 및 물을 소정의 비율로 혼합한 혼합산액을 사용한 웨트에칭에 의해 Mo, Al, Mo의 3층을 일괄하여 가공한다.
다음에, 소스전극(511), 드레인전극(512)을 마스크로 하여 채널보호막(513)상에 잔존하고 있는 저저항 반도체막을 SF6(6불화유황), HCl(염화수소), O2(산소) 및 He(헬륨)의 혼합가스를 사용한 PE(Plasma Etching)법에 의해 드라이에칭을 행하여 포토레지스트를 박리한 후, SiNx 등의 신호절연박막(515)을 형성하여 도 1e에 나타낸 박막트랜지스터를 포함한 액티브 매트릭스형 표시장치용 어레이기판을 제작하였다.
다음에, 도 2를 참조하여 도 1c와 도 1d에 나타낸 웨트에칭공정에 대해 상세히 설명한다. 여기에서, 에칭장치는 서로 연결된 에칭을 위한 액을 순수로 희석한 액을 살포하는 전처리실(600), 제1 및 제2에칭실(700, 800) 및 수세실(900)로 이루어진다. 전처리실(600)은 혼합산과의 반응에 의해 생기는 Mo의 반응생성물이 기판 표면에 퇴적하여, 후공정에서의 에칭에 지장이 발생하는 것을 억제하기 위한 전처리에 이용한다.
에칭장치는, 에칭액이 채워진 수조(725) 속에, 유리기판(101)을 이동시키기 위한 다수의 롤러(727, 728)와, 에칭액이 기판 전체에 균일하게 살포되도록 배치된 다수의 샤워 노즐(726)을 갖춘다.
롤러(727, 728)는 에칭액의 살포 및 액 속으로 기판을 침지하고 있는 동안에에칭액을 남김없이 퍼지게 하기 위해 회전방향의 반전을 반복하여 기판을 조금씩 왕복운동시키도록 구성되어 있다.
제1에칭실(700)에는 에칭종료를 검지하기 위한 EPM(End Points Moniter; 777)이 설치되고, 이에 따라 침지에 의한 져스트 에칭(just etching: 적정한 에칭)이 가능하다.
제2에칭실(800)은 잔류한 원치 않는 막의 제거, 및 게이트배선(405)에 소정 형상의 테이퍼를 형성하는 것이다. 이와 같이 2개의 에칭실을 사용하는 인-라인 (in-line)처리에 의해 생산성이 향상된다.
에칭액으로서는 인산, 질산 및 초산을 소정의 비율로 혼합하고, 물을 가해 농도를 조정한 혼합산액을 40℃로 유지한 에칭액이 사용된다. 이 에칭액의 점도는 (24±5)×10-2P(40℃)이다.
이러한 조건으로 에칭액을 채운 에칭실(700)의 에칭조(725)로, Al-Nd합금층 (102)과 Mo막(103)상에 포토레지스트(204)가 형성된 기판(101)을 반송한다. 그 후, 포토레지스트(204)를 마스크로 하여 도 1c에 나타낸 바와 같이 Al-Nd합금막 (302)과 Mo막(303)의 2층의 웨트에칭을 행함으로써, 소정의 형상이 얻어진다.
상세하게는, Al-Nd합금층(102)과 Mo막(103)상에 포토레지스트(204)가 형성된 기판(200)을 전처리실(600)의 기판삽입구(621)로부터 에칭장치내로 투입한다. 이 전처리실(600)은 에칭액을 순수로 50%의 농도로 희석한 전처리액을 기판(200)에 살포하는 것으로, 샤워(631)로부터 상술한 전처리액이 기판(200)을 향해 분사된다.
샤워(631)의 노즐은 기판(200)의 폭보다 큰 폭의 액분사구를 갖추고 있고, 샤워(631)에 기판을 통과시킴으로써, 상기 전처리액을 균일하게 기판(200)의 전면에 퍼지게 할 수 있다.
샤워(631)에 의해 전처리액이 공급된 기판(200)은, 셔터(622)를 통과하여 롤러(627, 628)로 이루어진 반송기구(629)에 의해 전처리실(600) 내부로 반송되어 내부조(623) 속의 소정의 위치까지 반송된다.
이어서, 샤워 노즐(626)로부터 앞에서 설명한 에칭액을 희석한 희석액(전처리액)이 기판상(200)에 10초간 살포된다. 이 전처리실(600)에 의한 공정을 수반하지 않는 주지의 에칭, 즉 에칭실(700)에 직접 기판(200)을 반송한 에칭에 의하면, 농도가 높은 혼합산과 Mo와의 반응에 의해 에칭실(700)에서의 통상의 에칭에서는 제거할 수 없는 부동태막이 발생하여 에칭잔재나 잔류가 생기는 것이 이제까지 확인되고 있다.
그래서 본 발명자들은 에칭공정 전에 이 희석액(전처리액)을 10초 이상 살포하는 공정을 이용하여 Mo에 의한 부동태막인 에칭잔재의 발생을 억제하였다.
전처리가 종료된 기판(200)은 다시 롤러(627, 628)에 의해 반송되어 에어 나이프(air knife; 632)에 의해 기판 상면 및 하면에 부착된 희석액(전처리액)이 제거되고, 제1에칭실(700)로 반송된다.
기판(200)은 제1에칭실(700)의 삽입구(721)로부터 에칭실내로 반송되고, 샤워(731)에 의해 후공정의 에칭조(723)에서의 에칭에서 사용되는 에칭액과 같은 조성의 에칭액이 분사된다. 한편, 샤워(731)는 앞에서 설명한 전처리실(600)의 샤워(631)와 마찬가지로, 에칭액이 기판(200)의 전면에 균일하게 퍼지도록 구성되어 있다. 이 때문에, 샤워(731)를 사용함으로써, 기판(200)은 흐르는 액의 사이를 최초로 통과함으로써, 이하에 설명하는 샤워 노즐(726; 내부조(723))만으로 에칭액을 직접 살포한 경우와 비교하여, 에칭액이 기판에 균일하게 흡수되기 쉬워진다. 이에 따라, Mo와 혼합산의 반응이 기판(200)의 면내에서 보다 균일해지고, 전처리실(600)에 의한 희석액 살포의 공정과 병용함으로써 에칭찌꺼기(殘渣)가 발생하는 것을 더욱 적게 할 수 있다.
샤워(731)에 의해 에칭액이 분사되어 전면이 적셔진 기판(200)은 제1에칭실 (700)내의 셔터(722)를 통과하여 롤러(727, 728)로 이루어진 반송계(729)에 의해 내부층(723)의 소정 위치로 반송되고, 샤워 노즐(726)로부터 약 6초간 에칭액이 살포된다.
계속해서, 샤워 노즐(726)에 의해 에칭액을 살포하면서 15초간 걸려 수조 (725)내에 에칭액을 채우고, 기판(200)을 에칭액 속에 완전히 담근다. 기판(200)이 액 속에 완전히 침지된 시점에서 액살포를 종료하고, 1회째의 침지에 의한 에칭을 져스트 에칭까지의 시간, 즉 33∼35초간 실시한다.
본 실시예에서는, 져스트 에칭까지의 시간은 EPM(777)을 사용하여 관리된다. EPM(777)은 기판의 표면으로부터 광을 받아 기판으로부터의 반사광량을 검지하는 것으로, 에칭에 의해 제거해야 할 박막의 유무에 의한 반사광량의 변화에 기초하여 져스트 에칭으로 하는 것이다. 이 예에서는, 박막이 금속막이기 때문에, 박막이 제거되어 밑바탕이 노출된 시점에서 반사광량은 급격하게 감소한다. 예컨대, 이반사광량이 소정의 광량 이하로 된 시점을 져스트 에칭으로 판정한다. EPM(777)으로서는, 이 밖에도 반사광량의 변화량, 즉 미분치를 가지고 판정하는 등의 것이어도 관계없다. 또, 반사광이 아니라 기판을 투과하는 광량에 의해 판정하는 것이어도 관계없다.
그 후, 기판(200)을 수조(725)내의 에칭액의 액면상으로 나오게 하고, 롤러 (727, 729)에 의한 반송계(729)로 기판(200)을 에어 나이프(732)로 향해 반송한다. 에어 나이프(732)는 기판(200)의 상면 및 하면에 부착된 에칭액을 제거하는 것으로, 고압의 공기를 기판(200)을 향해 소정의 방향으로부터 내뿜음으로써, 기판 (200)에 남아 있는 에칭액을 불어 날려서 제거하는 것이다.
에어 나이프(732)에 의해 (제1에칭실(700)에서 사용되는) 에칭액이 제거된 기판(200)은 제2에칭실(800)로 반송된다. 이 제2에칭실(800)은 제1에칭실(700)과 실질적으로 동일한 구성이다.
제1에칭실(700)로부터 배출된 기판(200)은 제2에칭실(800)의 삽입구(821)로부터 에칭실(800)내로 반송되어 샤워(831)에 의해 후공정의 에칭조(823)에 있어서 에칭을 행할 때에 사용되는 에칭액과 같은 조성의 에칭액이 분사된다. 이 샤워(831)는 앞에서 설명한 전처리실(600)의 샤워(631)와 마찬가지로, 에칭액이 기판(200)의 전면에 균일하게 퍼지도록 구성되어 있다. 또, 제2에칭실(800)에서의 에칭에 사용하는 에칭액은 제1에칭실(700)에서 사용하는 에칭액과 농도 및 조성이 동일하다.
이어서, 기판(200)은 롤러(827, 828)로 이루어진 반송계(829)에 의해 내부조(823)의 소정 위치로 반송된다. 여기에서, 샤워 노즐(826)로부터 제2에칭액을 6초간 살포한다. 이 샤워노즐(826)로부터의 에칭액의 살포시간은 30초를 최대로 하여 최적의 시간으로 설정된다.
이어서, 샤워 노즐(826)에 의해 에칭액의 살포를 계속하면서 15초간 걸려 수조(826)내에 에칭액을 채워 (기판(200)을) 에칭액 속에 완전히 담근다.
기판(200)이 액 속에 완전히 침지된 시점에서 액살포를 종료하고, 2회째의 액침지에 의해 1회째의 (제1에칭실(700))에 의한) 침지시간의 160∼170%의 시간, 즉 53∼60초간 에칭을 행한다.
제2에칭실(800)에 의한 2회째의 에칭을 행함으로써, 예컨대 기포 때문에 1회째의 (제1에칭실(700)에 의한) 액침지에서는 에칭이 행해지지 않았던 부분을 충분히 에칭을 행함과 동시에 에칭액을 레지스트패턴(204)과 제1도전성 박막(302)의 사이에 충분히 침투시킬 수 있다. 또한, 2회째의 침지시간을 1회째의 침지시간보다도 길게 함으로써, 게이트배선(405)의 테이퍼를 양호하게 형성할 수 있다.
한편, 제1에칭실(700)과 제2에칭실(800)에 의한 에칭은, 각각의 에칭시간을 최적으로 설정하여 다수회 반복되어도 좋다.
그 후, 기판(200)을 수조(825)내의 에칭액의 액면상으로 나오게 하고, 롤러 (827, 828)에 의한 반송계(829)로 기판(200)을 에어 나이프(832)로 향해 반송한다. 이 상태에서 기판(200)은 도 1c에 나타낸 바와 같은 (에칭이 행해진) 기판(300)으로 된다.
이하, 에어 나이프(832)에 의해 잉여의 에칭액이 제거된 기판(300)은 수세실(900)로 반송되어 순수공급기구인 노즐(926)에 의해 기판(300)의 양면에 순수가 공급되어 세정됨과 더불어, 롤러(927, 928)로 이루어진 반송기구(929)에 의해 도시하지 않은 건조실로 반송된다.
이어서, 포토레지스트(204)를 박리함으로써, 도 1d에 나타낸 바와 같은 2층 구조의 게이트배선(405)을 갖춘 기판(400)이 얻어진다.
여기에서, 게이트배선(405)은 단면 단차에 의한 게이트절연막의 절연불량을 경감하기 위해 테이퍼각(θ)이 30°로 되도록 형성되어 있다. 게이트절연막의 테이퍼각(θ)은 10°∼40°로 설정함으로써 절연불량의 발생이 억제된다.
이상 설명한 바와 같이 본 발명의 박막의 패터닝방법에 의하면, 기판상의 미소한 기포가 완전히 제거되어 도전성 박막의 에칭잔재에 의한 단락이 발생하는 일 없이 패턴을 형성할 수 있고, 이에 따라 게이트배선간의 단락불량이 해소된다.
또, 액침지에 의한 에칭시간을 에칭액의 살포시간보다도 길게 하여 액침지를 에칭의 주된 방법으로 함으로써, 게이트배선을 숄더부를 대략 30°의 균일한 테이퍼형상으로 가공할 수 있고, 게이트배선막과의 사이의 층간 불량을 억제할 수 있다.
한편, 본 발명은 상술한 실시예의 구조에 한정되는 것이 아니다.
또, 상술한 예에서는 게이트배선의 제1도전성 박막으로서 Al-Nd합금을 사용하는 경우에 대해 설명했지만, Al-Nd합금 이외에는 순수한 Al이나 다른 Al합금 등이어도 좋고, 또 제2도전성 박막으로서 Mo 이외에도 에칭비율에 차이를 갖게 할 수 있는 재료, 바람직하게는 각종 금속재료를 이용할 수 있다.
더욱이, 반도체막으로서 a-Si:H를 사용했지만, 다결정성 실리콘막이나 미결정 실리콘막 등이어도 좋다.
또, 본 실시예의 에칭에서는 (24±5)×10-2P의 점도의 액을 사용했지만, 35× 10-2P의 액점도이더라도 양호한 에칭이 가능하다.
더욱이, 에칭에 사용한 액은 에칭실마다 바꾸는 것이 가능하다. 단, 같은 조성의 액인데다가 뒤의 에칭실의 액 쪽이 농도가 짙은 경우는 상술한 바와 같지만, 조성이 다른 액을 사용할 때는 각 에칭실간의 이동 전에 기판을 세정하는 것이 바람직하다. 또, 같은 액을 제1공정, 제2공정, 제3공정에서 사용할 때는 에칭실이 최저 1실 있으면 좋다.
이상 설명한 바와 같이 본 발명의 박막패턴의 형성방법에 의하면, 기판을 제1액에 침지하고, 박막을 패턴에 기초하여 에칭하는 제1공정과, 제1공정에 의해 에칭이 행해진 기판의 박막에 제2액을 살포하여 기판을 세정하는 제2공정 및, 기판을 제3액에 침지하고, 박막을 패턴에 기초하여 에칭하는 제3공정을 구비함으로써, 제1공정에 의해 생기는 기판상의 미소한 기포는 제2공정에 의해 제거되고, 제3공정에 의해 확실하게 에칭이 행해진다. 이에 따라, 에칭액의 점도에 좌우되지 않고, 박막의 에칭잔재가 생기기 어렵게 되어 에칭잔재에 의해 단락이 발생하는 일없이 패턴을 형성할 수 있다.
이것은, 액침지에 의한 에칭과 액살포에 의한 세정을 각각 1회만 반복하는 주지의 방법에서 침지 후에 살포라고 하는 순서의 경우에는, 기판상의 미소한 기포는 제거되지만, 그 부분에 에칭불량이 생기는 문제와, 역순서의 경우에 기판상에 미소한 기포가 잔존하는 문제에 의해 배선간이 단락할 가능성이나 게이트배선이 테이퍼형상으로 형성되지 않는 문제를 해결할 수 있다.
또, 본원 발명에 있어서, 제2액은 박막에 대한 에칭능력을 갖는 것으로 할 수 있고, 이에 따라 후공정의 제3액의 침투를 저해하지 않고 보다 양호한 패터닝이 가능하게 된다. 특히, 제1공정 및 제3공정의 각각의 에칭시간을 제2공정보다 긴 시간으로 하는 것, 즉 액침지에 의한 웨트에칭을 주(主)로 함으로써, 포토레지스트와 제1도전성 박막간의 공간에까지 충분히 침투하고, 게이트배선을 충분히 테이퍼가공할 수 있어 층간불량도 개선된다.
또, 본 발명의 패터닝방법을 박막트랜지스터의 게이트배선의 형성에 적용하는 경우, 예컨대 박막을 제1 및 제2도전성 박막을 포함한 구성으로 하고, 각각의 박막의 에칭비율이 다른 구성으로 함으로써, 보다 용이하게 게이트배선을 테이퍼형상으로 가공하는 것이 가능하게 된다.
이상 설명한 바와 같이 본 발명의 박막패턴 형성방법에 의하면, 박막의 에칭잔재에 의한 단락불량이 충분히 방지되어 제조수율을 대폭 향상시킬 수 있다. 또, 액침지에 의한 에칭을 주(主)로 하여 행함으로써, 액점도의 선정, 자유도를 크게 할 수 있다. 이에 따라, 박막을 테이퍼형상으로 가공하는 것이 가능하게 되어 층간불량 등에 의한 제조수율의 저하를 방지할 수 있다.

Claims (11)

  1. 기판상에 박막을 형성하는 성막공정과, 상기 박막상에 소정 형상의 마스크 패턴을 형성하는 마스크 형성공정 및, 상기 마스크 패턴을 마스크로 이용하여 상기 박막을 에칭하는 에칭공정을 갖춘 박막의 패터닝방법에 있어서,
    상기 에칭공정이, 상기 박막에 대한 에칭능을 갖는 제1액 속에 상기 박막을 침지하는 제1공정과,
    상기 제1공정의 다음에, 상기 박막에 대한 에칭능을 갖는 제2액을 샤워 노즐을 이용하여 기판 표면에 살포하는 제2공정 및,
    상기 제2공정의 다음에, 상기 박막에 대한 에칭능을 갖는 제3액 속에 상기 기판을 침지하는 제3공정을 구비한 것을 특징으로 하는 박막의 패터닝방법.
  2. 제1항에 있어서, 박막이 제1박막 및 제1박막상에 배치되는 제2박막을 포함하는 것을 특징으로 하는 박막의 패터닝방법.
  3. 제2항에 있어서, 박막중 적어도 한쪽이 도전성 박막인 것을 특징으로 하는 박막의 패터닝방법.
  4. 삭제
  5. 제1항에 있어서, 제1액과 제3액의 조성 및 농도가 동일한 것을 특징으로 하는 박막의 패터닝방법.
  6. 제1항에 있어서, 제1 내지 제3의 각 공정은 필요에 따라 다수회 반복되는 것을 특징으로 하는 박막의 패터닝방법.
  7. 제1항에 있어서, 박막에 형성되어 있는 패턴의 테이퍼각은 10∼40°의 범위내에 설정되어 있는 것을 특징으로 하는 박막의 패터닝방법.
  8. 제2항에 있어서, 제3공정에 이어서, 박막을 피복하는 게이트절연막을 퇴적하는 공정과,
    박막상에 상기 게이트절연막을 매개로 반도체막을 배치하는 공정 및,
    반도체막에 전기적으로 접속되는 소스전극과 드레인전극을 형성하는 공정을 더 구비한 것을 특징으로 하는 박막의 패터닝방법.
  9. 제8항에 있어서, 제2공정에서의 살포시간은 30초 이내인 것을 특징으로 하는 박막의 패터닝방법.
  10. 제3항에 있어서, 제3공정에 이어서, 박막을 피복하는 게이트절연막을 퇴적하는 공정과,
    박막상에 상기 게이트절연막을 매개로 반도체막을 배치하는 공정 및,
    반도체막에 전기적으로 접속되는 소스전극과 드레인전극을 형성하는 공정을 더 구비한 것을 특징으로 하는 박막의 패터닝방법.
  11. 제10항에 있어서, 제2공정에서의 살포시간은 30초 이내인 것을 특징으로 하는 박막의 패터닝방법.
KR10-1999-0059582A 1998-12-22 1999-12-21 박막의 패터닝방법 KR100423251B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1998-364448 1998-12-22
JP36444898A JP4074018B2 (ja) 1998-12-22 1998-12-22 薄膜のパターニング方法

Publications (2)

Publication Number Publication Date
KR20000048275A KR20000048275A (ko) 2000-07-25
KR100423251B1 true KR100423251B1 (ko) 2004-03-19

Family

ID=18481840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0059582A KR100423251B1 (ko) 1998-12-22 1999-12-21 박막의 패터닝방법

Country Status (4)

Country Link
US (1) US6541389B1 (ko)
JP (1) JP4074018B2 (ko)
KR (1) KR100423251B1 (ko)
TW (1) TW448500B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100769173B1 (ko) * 2001-09-12 2007-10-23 엘지.필립스 엘시디 주식회사 금속배선층의 형성방법 및 이를 이용한 액정표시소자의 제조방법
KR101064626B1 (ko) * 2004-10-14 2011-09-15 주식회사 동진쎄미켐 박막트랜지스터 액정표시장치의 에칭 조성물

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100675628B1 (ko) * 2002-10-16 2007-02-01 엘지.필립스 엘시디 주식회사 절연막 식각장치 및 식각방법
JP4181853B2 (ja) 2002-11-15 2008-11-19 Ｎｅｃ液晶テクノロジー株式会社 積層膜の複合ウェットエッチング方法
US6938774B2 (en) 2003-04-15 2005-09-06 Entegris, Inc. Tray carrier with ultraphobic surfaces
US20050208268A1 (en) * 2003-04-15 2005-09-22 Extrand Charles W Article with ultraphobic surface
US20040256311A1 (en) * 2003-04-15 2004-12-23 Extrand Charles W. Ultralyophobic membrane
US6911276B2 (en) * 2003-04-15 2005-06-28 Entegris, Inc. Fuel cell with ultraphobic surfaces
US6923216B2 (en) * 2003-04-15 2005-08-02 Entegris, Inc. Microfluidic device with ultraphobic surfaces
US6976585B2 (en) * 2003-04-15 2005-12-20 Entegris, Inc. Wafer carrier with ultraphobic surfaces
US6845788B2 (en) * 2003-04-15 2005-01-25 Entegris, Inc. Fluid handling component with ultraphobic surfaces
US6852390B2 (en) * 2003-04-15 2005-02-08 Entegris, Inc. Ultraphobic surface for high pressure liquids
JP2004351272A (ja) * 2003-05-27 2004-12-16 Seiko Epson Corp 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2006332209A (ja) * 2005-05-24 2006-12-07 Sharp Corp 薄膜トランジスタ基板及びその製造方法
US7946633B2 (en) * 2007-09-10 2011-05-24 Interlock Usa, Inc. Low friction adjustable roller pin
JP4747186B2 (ja) * 2008-06-02 2011-08-17 Ｎｅｃ液晶テクノロジー株式会社 積層膜の複合ウェットエッチング方法
KR20100090628A (ko) 2009-02-06 2010-08-16 주식회사 엘지화학 절연된 도전성 패턴의 제조 방법
CN102308367B (zh) 2009-02-06 2015-06-10 Lg化学株式会社 制造绝缘导电图形的方法和层压体
CN105320313B (zh) * 2014-05-28 2020-07-21 群创光电股份有限公司 触控面板
TWI631205B (zh) * 2015-11-06 2018-08-01 東友精細化工有限公司 銀蝕刻液組合物和使用該組合物的顯示基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01220449A (ja) * 1988-02-26 1989-09-04 Sharp Corp コンタクトホール形成方法
JPH04124827A (ja) * 1990-09-14 1992-04-24 Toshiba Corp 半導体基板エッチング処理装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4760351A (en) * 1986-08-22 1988-07-26 Northern Illinois University Multiple oscillator device having plural quartz resonators in a common quartz substrate
JPH04372934A (ja) * 1991-06-24 1992-12-25 Toshiba Corp 液晶表示装置用アレイ基板の製造方法
US5633175A (en) * 1991-12-19 1997-05-27 Hitachi, Ltd. Process for stripping photoresist while producing liquid crystal display device
JPH0964366A (ja) * 1995-08-23 1997-03-07 Toshiba Corp 薄膜トランジスタ
JP3079027B2 (ja) * 1995-11-28 2000-08-21 インターナショナル・ビジネス・マシーンズ・コーポレ−ション ウエットエッチング方法、ウエットエッチング装置
US6004881A (en) * 1997-04-24 1999-12-21 The United States Of America As Represented By The Secretary Of The Air Force Digital wet etching of semiconductor materials
TW418539B (en) * 1998-05-29 2001-01-11 Samsung Electronics Co Ltd A method for forming TFT in liquid crystal display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01220449A (ja) * 1988-02-26 1989-09-04 Sharp Corp コンタクトホール形成方法
JPH04124827A (ja) * 1990-09-14 1992-04-24 Toshiba Corp 半導体基板エッチング処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100769173B1 (ko) * 2001-09-12 2007-10-23 엘지.필립스 엘시디 주식회사 금속배선층의 형성방법 및 이를 이용한 액정표시소자의 제조방법
KR101064626B1 (ko) * 2004-10-14 2011-09-15 주식회사 동진쎄미켐 박막트랜지스터 액정표시장치의 에칭 조성물

Also Published As

Publication number Publication date
KR20000048275A (ko) 2000-07-25
JP4074018B2 (ja) 2008-04-09
US6541389B1 (en) 2003-04-01
TW448500B (en) 2001-08-01
JP2000188277A (ja) 2000-07-04

Similar Documents

Publication Publication Date Title
KR100423251B1 (ko) 박막의 패터닝방법
KR101199533B1 (ko) 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
US6350995B1 (en) Thin film transistor and manufacturing method therefore
US10205027B2 (en) Coplanar double gate electrode oxide thin film transistor and manufacture method thereof
KR100812954B1 (ko) 은 박막에 의하여 보호된 구리 배선 또는 구리 전극 및상기 전극 또는 배선을 갖는 액정 표시장치
KR20070049278A (ko) 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
KR100314201B1 (ko) 박막트랜지스터형액정표시장치및그제조방법
KR20010111552A (ko) 패턴형성방법 및 이 방법을 사용한 디스플레이제조방법
KR20050112031A (ko) 반도체 소자 및 그 형성 방법
KR20060128210A (ko) 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
KR101682078B1 (ko) 박막 트랜지스터 표시판의 제조 방법
US6624087B2 (en) Etchant for patterning indium tin oxide and method of fabricating liquid crystal display device using the same
KR20010021154A (ko) 2단계 웨트 에칭 공정에 의해 도전성 패턴층을 제조하는방법
JP4045214B2 (ja) 表示素子の製造方法及び製造装置
US20050277291A1 (en) Method of manufacturing electronic device
KR100762907B1 (ko) 반도체 소자의 게이트 형성방법
JP2001077098A (ja) エッチング液、及びこれを用いる薄膜パターンの製造方法
KR20020094809A (ko) 액정표시장치의 제조방법
KR20010083687A (ko) 액정표시장치용 어레이기판 제조방법
KR100248122B1 (ko) 액정표시장치 및 그 제조방법과 이 액정표시장치를 생산하는제조장비
KR100864493B1 (ko) 규소층의 표면 처리 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법
JP4399217B2 (ja) Ｔｆｔアレイ基板の製造方法
KR20080040442A (ko) 박막 트랜지스터 표시판의 제조 방법 및 이에 이용되는제조 시스템
KR0161232B1 (ko) 액티브 매트릭스 기판의 제조 방법
KR100600877B1 (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20020403

Effective date: 20031129

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee