KR20080040442A - 박막 트랜지스터 표시판의 제조 방법 및 이에 이용되는제조 시스템 - Google Patents
박막 트랜지스터 표시판의 제조 방법 및 이에 이용되는제조 시스템 Download PDFInfo
- Publication number
- KR20080040442A KR20080040442A KR1020060108416A KR20060108416A KR20080040442A KR 20080040442 A KR20080040442 A KR 20080040442A KR 1020060108416 A KR1020060108416 A KR 1020060108416A KR 20060108416 A KR20060108416 A KR 20060108416A KR 20080040442 A KR20080040442 A KR 20080040442A
- Authority
- KR
- South Korea
- Prior art keywords
- unit
- cleaning
- thin film
- insulating substrate
- film transistor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 89
- 239000010409 thin film Substances 0.000 title claims abstract description 82
- 239000000758 substrate Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 54
- 238000004140 cleaning Methods 0.000 claims abstract description 138
- 238000005530 etching Methods 0.000 claims description 60
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 239000007788 liquid Substances 0.000 claims description 21
- 239000010408 film Substances 0.000 claims description 15
- 238000001312 dry etching Methods 0.000 claims description 14
- 238000005259 measurement Methods 0.000 claims description 9
- 230000002159 abnormal effect Effects 0.000 claims description 8
- 229910021642 ultra pure water Inorganic materials 0.000 claims description 4
- 239000012498 ultrapure water Substances 0.000 claims description 4
- 238000007689 inspection Methods 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 239000007921 spray Substances 0.000 claims description 2
- 238000005507 spraying Methods 0.000 claims 2
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 16
- 239000000463 material Substances 0.000 abstract description 2
- 238000005137 deposition process Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 64
- 229920002120 photoresistant polymer Polymers 0.000 description 29
- 229910021417 amorphous silicon Inorganic materials 0.000 description 20
- 239000010936 titanium Substances 0.000 description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 8
- 230000005856 abnormality Effects 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 210000002858 crystal cell Anatomy 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000004971 Cross linker Substances 0.000 description 1
- MXRIRQGCELJRSN-UHFFFAOYSA-N O.O.O.[Al] Chemical compound O.O.O.[Al] MXRIRQGCELJRSN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
박막 트랜지스터 표시판의 제조 공정 중 부식성 이물질 발생을 억제하여 액정 표시 장치의 불량을 감소시킬 수 있는 박막 트랜지스터 표시판의 제조 방법 및 이에 이용되는 제조 시스템이 제공된다. 박막 트랜지스터 표시판의 제조 방법은, 금속 박막이 증착된 절연 기판을 식각 유닛으로 제공하여 소정의 회로 패턴을 형성하도록 건식 식각하는 단계와, 절연 기판을 대기 유닛으로 제공하여 세정 대기하는 단계와, 절연 기판이 대기되는 동안, 다수의 노즐을 구비한 세정 유닛의 예비 세정 동작을 실시하여 세정 동작의 이상 유/무를 검사하는 단계와, 검사 결과에 따라 절연 기판을 본 세정 동작하는 단계를 포함한다.
액정 표시 장치, 건식 식각, 부식성 이물질
Description
도 1은 액정 표시 장치의 공정 순서도이다.
도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판 제조 방법의 순서도이다.
도 3은 도 2의 박막 트랜지스터 표시판 제조 방법에 이용되는 제조 시스템의 블록도이다.
도 4 내지 도 14는 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법의 공정 단계별 중간 구조물을 나타내는 단면도들이다.
도 15 내지 도 19는 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 제조 방법의 공정 단계별 중간 구조물을 나타내는 단면도들이다.
(도면의 주요부분에 대한 부호의 설명)
10: 절연 기판 24: 게이트 전극
31: 게이트 절연막 44: 반도체층
55, 56: 저항성 접촉층 65: 소오스 전극
66: 드레인 전극 70: 보호막
76: 콘택홀 82: 화소 전극
100: 박막 트랜지스터 표시판 제조 시스템
110: 식각 유닛 120: 대기 유닛
130: 이송 유닛 140: 세정 유닛
150: 제어 유닛 151: 감지부
152: 구동부 153: 측정/비교부
154: 제어부
본 발명은 박막 트랜지스터 표시판의 제조 방법 및 이에 이용되는 제조 시스템에 관한 것으로, 보다 상세하게는 박막 트랜지스터 표시판의 제조 공정 중 부식성 이물질 발생을 억제할 수 있는 박막 트랜지스터 표시판의 제조 방법 및 이에 이용되는 제조 시스템에 관한 것이다.
근래들어 액정 표시 장치의 대형화됨에 따라 액정 표시 장치의 고개구율 및 고품질화 측면에서 박막 트랜지스터 표시판의 게이트 및 소스/드레인 배선의 저항화 및 각 배선들을 미세하게 형성하는 방법이 요구되고 있다.
이러한 요구에 따라 박막 트랜지스터 표시판의 제조 방법에 있어서, 게이트 및 소스/드레인 배선에 금속 박막의 다중막 등이 사용되며, 이러한 금속 박막을 건식 식각으로 식각하고, 세정하는 방법이 사용되었다.
그러나 금속 박막을 건식 식각하고 세정하는 공정에서 금속 박막에 잔류하는 식각 가스로 인해 이물질, 예를 들어 금속 산화물에 의한 부식성 이물질이 발생하게 된다. 이러한 부식성 이물질은 액정 표시 장치의 불량으로 나타나게 된다.
본 발명이 이루고자 하는 기술적 과제는, 제조 공정 중에 부식성 이물질 발생을 억제할 수 있는 박막 트랜지스터 표시판의 제조 방법을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 이러한 제조 방법에 이용되는 박막 트랜지스터 표시판의 제조 시스템을 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은, 금속 박막이 증착된 절연 기판을 식각 유닛으로 제공하여 소정의 회로 패턴을 형성하도록 건식 식각하는 단계와, 절연 기판을 대기 유닛으로 제공하여 세정 대기하는 단계와, 절연 기판이 대기되는 동안, 다수의 노즐을 구비한 세정 유닛의 예비 세정 동작을 실시하여 세정 동작의 이상 유/무를 검사하는 단계와, 검사 결과에 따라 절연 기판을 본 세정 동작하는 단계를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 시스템은, 금속 박막이 증착된 절연 기판을 소정의 회로 패턴이 형성되도록 건식 식각하는 식각 유닛과, 식각 유닛으로부터 절연 기판을 제공받아 세정 대기시키는 대기 유닛과, 다수의 노즐을 구비하며, 대기 유닛으로부터 절연 기판을 제공받아 본 세정 동작을 수행하는 세정 유닛과, 대기 유닛과 세정 유닛 사이에 위치하여 절연 기판을 이송시키는 이송 유닛과, 대기 유닛에 절연 기판이 대기하는 동안, 세정 유닛을 소정 시간 예비 세정 동작시켜 세정 유닛의 동작 이상 유/무를 검사하고, 검사 결과에 따라 상기 절연 기판의 본 세정 동작을 결정하는 제어 유닛을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용되는 용어인 "박막 트랜지스터 표시판"은 박막 트랜지스터를 적어도 하나 포함하는 표시판을 말하며, 박막 트랜지스터와 표시판 사이에 다른 구조물이 개재되어 있거나, 그 위에 다른 구조물이 형성되어 있는 경우를 배제 하지 않는다.
이하 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다.
도 1은 액정 표시 장치의 공정 순서도이다.
도 1을 참조하면, 액정 표시 장치의 제조 공정은 크게 TFT 공정(S10), C/F 공정(S20), 액정 셀 공정(S30) 및 모듈 공정(S40)을 포함하여 구성될 수 있다.
TFT 공정(S10)은 박막 트랜지스터 표시판, 예를 들어 절연 기판 상에 박막 트랜지스터(TFT) 및 화소 전극을 형성하여 박막 트랜지스터 표시판을 제조하는 공정이다. C/F 공정(S20)은 컬러 필터 표시판, 예를 들어 절연 기판 상에 컬러 필터(CF) 및 공통 전극을 형성하여 컬러 필터 표기판을 제조하는 공정이다. 또한 액정 셀 공정(S30)은 상기의 공정, 예를 들어 TFT 공정(S10) 및 C/F 공정(S20)에 의해 각각 제조된 박막 트랜지스터 표시판과 컬러 필터 표시판을 소정의 갭(gap)으로 합착하고, 두 표시판 사이에 액정을 주입하여 액정 패널을 제조하는 공정이다. 모듈 공정(S40)은 액정 셀 공정(S30)에 의해 제조된 액정 패널과 기타 모듈을 결합시켜 액정 표시 장치를 완성하는 공정이다.
이때, 상기한 각각의 공정들은 또다시 수많은 세부 공정 단계를 포함하여 구성될 수 있다. 예를 들어 TFT 공정(S10)은, 실리콘 반도체 제조 공정과 유사하게 반복되는 박막, 증착, 사진, 식각 등의 공정과, 이러한 각각의 공정 전후에 수행되는 검사 및 세정 공정을 포함할 수 있다.
이하 도 2 내지 도 18을 참조하여 상술한 TFT 공정에 대해 상세히 설명한다.
도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판 제조 방법의 순 서도이고, 도 3은 도 2의 박막 트랜지스터 표시판 제조 방법에 이용되는 제조 시스템의 블록도이다.
우선 도 2를 참조하면, 박막 트랜지스터 표시판의 제조 방법은 표시판 상에 금속 박막을 증착하는 단계(S111), 금속 박막을 식각하는 단계(S112), 표시판을 세정 대기하는 단계(S113), 예비 세정 단계(S114) 및 본 세정 단계(S116) 등을 포함하여 구성될 수 있다. 또한 예비 세정 단계(S114)와 본 세정 단계(S116) 사이에 세정 동작의 이상 유/무를 판단하는 단계(S115)가 더 포함될 수 있다. 이때 금속 박막을 식각하는 단계(S112)는 반복적으로 수행될 수 있다.
또한 도 3을 참조하면, 박막 트랜지스터 표시판의 제조 시스템(100)은 크게 식각 유닛(110), 대기 유닛(120), 이송 유닛(130), 세정 유닛(140) 및 제어 유닛(150)을 포함하여 구성될 수 있다. 여기서 제어 유닛(150)은 감지부(151), 구동부(152), 측정/비교부(153) 및 제어부(154)를 포함할 수 있다. 또한 세정 유닛(140)은 세정액이 분사되는 다수의 노즐(미도시)을 구비할 수 있다.
이하 도 2 및 도 3을 참조하여, 상기의 박막 트랜지스터 표시판의 제조 시스템의 동작에 대해 좀 더 구체적으로 설명하면 다음과 같다.
우선, 표시판, 예를 들어 투명한 유리 또는 플라스틱으로 이루어진 절연 기판 상에 소정의 방법, 예를 들어 스퍼터링 등의 방법으로 금속 박막을 증착한다(S111).
이어서 금속 박막이 증착된 표시판을 식각 유닛(110)으로 제공하여 증착된 금속 박막을 식각하게 된다(S112). 여기서 금속 박막의 식각 방법으로는 예를 들어 습식 식각 또는 건식 식각이 사용될 수 있으나, 본 실시예에서는 금속 박막이 식각되는 두께를 미세하게 제어하기 위해 건식 식각 방법을 사용하는 예를 들어 설명한다. 또한, 식각에 사용되는 식각 가스(gas)로는 예를 들어 Cl계의 가스가 사용될 수 있으나, 이에 제한되지 않으며, Cl, HCl, BCl, SF6, CF4 또는 이들 중 2 이상의 조합일 수 있다.
식각이 완료된 표시판은 대기 유닛(120)으로 제공되며, 대기 유닛(120) 내에 세정 대기한다(S113). 여기서 식각 유닛(110) 및 대기 유닛(120)은 예를 들어 진공 상태의 챔버로 구성될 수 있다.
이어서, 대기 유닛(120) 내에 표시판이 세정 대기 하는 동안(S113), 세정 유닛(140)을 소정 시간 구동하여 예비 세정 동작을 실시하게 된다(S114). 구체적으로, 식각 유닛(110)으로부터 대기 유닛(120)에 식각 완료된 표시판이 제공되면, 제어 유닛(150)의 감지부(151)는 대기 유닛(120) 내에 표시판의 존재 유/무를 감지하게 된다. 이에 따라 감지부(151)는 구동부(152)에 소정의 신호를 제공하게 된다. 여기서 감지부(151)는 빛을 이용한 감지 수단, 예컨데 발광/수광 다이오드를 이용하여 구성될 수 있다.
또한 감지부(151)로부터 신호를 제공받은 구동부(152)는, 세정 유닛(140)에 표시판이 제공되지 않은 상태에서 세정 유닛(140)을 소정 시간 구동하고, 다수의 노즐을 통해 세정액을 분사시키는 예비 세정 동작을 실시한다(S114). 이러한 예비 세정 동작에서 세정액은 세정 유닛(140)의 다수의 노즐을 통해 대략 1~5초 분사될 수 있다.
다음으로, 제어 유닛(150)은 세정 유닛(140)의 동작 이상 유/무를 판단한다(S115). 구체적으로 제어 유닛(150)의 측정/비교부(153)는 앞서 세정 유닛(140)의 예비 세정 동작에 의해 분사된 세정액의 양을 측정하고, 설정된 기준값과 비교하게 된다. 또한 제어부(154)는 측정/비교부(153)로부터 제공된 비교 결과에 따라 표시판의 이송 여부를 결정한다.
즉, 측정/비교부(153)에 의해 측정된 세정액의 양이 설정된 기준값보다 작은 경우, 제어부(154)는 이송 유닛(130)을 구동하지 않으며, 표시판을 대기 유닛(120) 내에 대기시킨다. 이후, 세정 유닛(140)의 동작 이상을 수리하고, 세정 유닛(140)의 예비 세정 동작 단계(S114)부터 다시 수행하여 표시판의 본 세정 동작을 수행할 수 있다(S116).
또한 측정/비교부(153)에 의해 측정된 세정액의 양이 설정된 기준값과 실질적으로 동일하거나 큰 경우, 제어부(154)는 표시판을 세정 유닛(140)으로 이송시킨다. 다시 말하면, 제어부(154)는 측정/비교부(153)로부터 제공된 비교 결과에 따라 이송 유닛(130)을 구동하고, 이에 따라 이송 유닛(130)은 대기 유닛(120)으로부터 표시판을 제공받아 세정 유닛(140)에 제공할 수 있다.
따라서 식각 유닛(110)에서 식각된 표시판은 세정 공정을 수행하기 전에 진공 상태의 대기 유닛(120)에 대기됨으로써, 세정 공정을 위해 표시판이 대기(air) 중에 노출되는 시간을 감소시킬 수 있다. 이로써 금속 박막의 표면에 잔류하는 식각 가스로 인해 발생되는 부식성 이물질을 감소시킬 수 있다.
여기서 이송 유닛(130)은 예를 들어 로봇 암(arm) 등으로 구성될 수 있다.
세정 유닛(140)은 이송 유닛(130)으로부터 표시판을 제공받아 본 세정 동작을 수행한다(S116). 이때 세정 유닛(140)의 다수의 노즐을 통해 분사되는 세정액은 예를 들어 고온의 초순수(DI water)가 이용될 수 있으나, 이에 제한되지는 않는다. 다시 말하면, 세정 유닛(140)은 대략 80~100℃의 초순수를 사용하여 식각된 표시판의 본 세정 동작을 수행할 수 있다(S116).
또한 도면에는 도시하지 않았지만, 식각 유닛(110)과 대기 유닛(120)의 사이에도 표시판을 이송시키는 이송 유닛(130)이 더 위치할 수 있다.
이하, 상기한 바와 같은 박막 트랜지스터 표시판의 제조 방법을 도 2 내지 도 14를 참조하여 좀 더 구체적으로 설명한다. 도 4 내지 도 14는 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법의 공정 단계별 중간 구조물을 나타내는 단면도들이다. 본 실시예에서는 도 4 내지 도 14와 더불어 이미 설명한 도 2 및 도 3이 참조되어 설명될 것이다. 또한 설명의 편의를 위하여, 4 마스크(mask)를 이용한 박막 트랜지스터 표시판의 제조 방법을 예로 들어 설명하며, 도 2에 도시된 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 미세화 배선 패턴이 요구되는 박막 트랜지스터 표시판의 데이터 배선 형성 공정에 적용되는 예를 들어 설명한다. 그러나 본 발명은 이에 제한되지는 않으며, 게이트 배선 형성 공정에서도 적용될 수 있음은 자명한 일이다.
우선 도 4를 참조하면, 표시판, 예를 들어 절연 기판(10)의 전면에 스퍼터링 등의 방법으로 게이트 도전층을 적층한 다음, 이를 사진 식각하여 게이트 배선, 예 컨데 게이트 라인(미도시), 게이트 전극(24) 및 유지 전극 라인(미도시)을 포함하는 게이트 배선을 형성한다. 여기서 게이트 라인, 게이트 전극(24) 및 유지 전극 라인은 예를 들어 알루미늄(Al), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금 등을 포함하는 단일층 또는 다중층으로 이루어질 수 있다. 또한 게이트 도전층을 식각하는 방법으로는 앞서 설명한 바와 같이, 습식 식각 또는 건식 식각이 이용될 수 있다.
이어서, 도 2, 도 4 및 도 5를 참조하면, 도 4의 결과물의 전면에 게이트 절연막(30), 진성 비정질 규소층(40) 및 도핑된 비정질 규소층(50)을 형성한다. 본 단계는 예컨대, CVD(Chemical Vapor Deposition) 또는 PECVD(Plasma Enhanced Chemical Vapor Deposition) 등이 이용될 수 있으며, 연속 증착에 의해 또는 인시츄(in-situ)로 진행될 수 있다.
여기서 게이트 절연막(30)은 예컨대 질화 규소(SiNx) 등으로 이루어질 수 있으며, 대략 1,500Å 내지 5,000Å의 두께로 증착될 수 있다. 또한 진성 비정질 규소층(40)은 예컨데 수소화 비정질 규소 등으로 이루어질 수 있으며, 대략 500Å 내지 2,000Å의 두께로 증착되고, 도핑된 비정질 규소층(50)은 n형 불순물이 고농도로 도핑된 n+ 수소화 비정질 규소 등으로 이루어질 수 있으며, 대략 300Å 내지 600Å 두께로 증착될 수 있다.
이어서, 앞서 설명한 바와 같이, 도핑된 비정질 규소층(50) 상에 금속 박막으로 이루어진 데이터 도전층(60)을 증착한다(S111). 여기서 데이터 도전층(60)은 예컨대 알루미늄(Al), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄 탈륨(Ta) 또는 이들의 합금 등을 포함하는 단일층 또는 다중층으로 이루어질 수 있다. 바람직하기로는 건식 식각이 가능한 물질로 이루어질 수 있다. 예를 들어 몰리브덴이나 티타늄 단일층, 티타늄/알루미늄 이중층 또는 티타늄/알루미늄/티타늄, 티타늄/알루미늄/질화티타늄, 몰리브덴/알루미늄/몰리브덴 등의 삼중층 등으로 이루어질 수 있으며, 이상의 예시에 제한되지 않음은 물론이다. 또한 데이터 도전층(60)의 적층은 예컨데 스퍼터링 등이 이용될 수 있다.
이어서, 도 5 및 도 6을 참조하면, 데이터 도전층(60) 상에 포토 레지스트막을 도포한다. 포토 레지스트막으로는 PAG(PhotoAcid Generator)를 포함하는 포지티브형 포토 레지스트나 PAC(PhotoActive Crosslinker)를 포함하는 네가티브형 포토 레지스트가 모두 사용될 수 있다. 후속 공정의 보다 정밀한 패터닝을 위해서는 양호한 패턴 외측부의 경사각이 보다 수직에 가까운 네가티브형 포토레지스트가 사용될 수 있다.
이어서, 상기 포토 레지스트막을 노광 및 현상하고, 배선부를 정의하며 제1 두께(T1)를 갖는 제1 영역, 및 채널부를 정의하며 제2 두께(T2)를 갖는 제2 영역을 포함하는 제1 포토 레지스트 패턴(100)을 형성한다. 이때, 제2 두께(T2)는 제1 두께(T1)보다 작도록 형성한다. 또한 제1 포토 레지스트 패턴(100)의 1 두께(T1) 및 제2 두께(T2)의 비는 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 1 두께(T1)는 제2 두께(T2)의 1/2 이하로 하는 것이 바람직하다. 이러한 서로 다른 두께의 제1 포토 레지스트 패턴(100) 형성에는 슬릿 마스크 또는 하프톤 마스크 등이 이용될 수 있다.
이어서 도 2, 도 3, 도 6 및 도 7을 참조하면, 제1 포토 레지스트 패턴(100)을 식각 마스크로 이용하여 노출된 데이터 도전층(60)을 식각하여 패턴된 데이터 도전층(61)을 형성한다(S112). 여기서 데이터 도전층(60)의 식각은 예를 들어 건식 식각을 이용할 수 있다. 구체적으로 데이터 도전층(60) 및 제1 포토 레지스트 패턴(100)이 형성된 절연 기판(10)을 식각 유닛(110)에 제공하고, 식각 가스, 예를 들어 Cl계 가스를 이용하여 데이터 도전층(60)을 식각하여 패턴된 데이터 도전층(61)을 형성한다. 이에 따라 패턴된 데이터 도전층(61)은 후술될 데이터 배선, 예를 들어 소스 및 드레인 전극(65, 66)을 포함하는 데이터 배선의 형태를 가질 수 있다.
이어서, 도 2, 도 7 및 도 8을 참조하면, 도 7의 결과물에 의해 노출된 도핑된 비정질 규소층(50) 및 진성 비정질 규소층(40)을 식각하여 저항성 접촉층 패턴(51) 및 반도체층 패턴(41)을 형성한다(S112). 이때 도 7과 마찬가지로 제1 포토 레지스트 패턴(100)을 식각 마스크로 이용할 수 있다. 또한 본 실시예의 식각 공정은 앞서 데이터 도전층(60)의 식각 공정과 실질적으로 동일하며, 이에 대한 중복 설명은 생략한다.
이어서, 도 8 및 도 9를 참조하면, 도 8의 제1 포토 레지스트 패턴(100)을 에치백(ecth-back)하여 제2 포토 레지스트 패턴(101)을 형성한다. 다시 말하면, 제1 포토 레지스트 패턴(100)의 제2 영역을 제거하여 제1 영역만이 잔류하는 제2 포 토 레지스트 패턴(101)을 형성한다. 이때, 제2 포토 레지스트 패턴(101)의 제1 영역은 제1 포토 레지스트 패턴(100)의 제1 영역의 두께보다 작아질 수 있다. 그 다음, 애싱(ashing)을 통하여 채널 영역의 데이터 도전층(60) 표면에 남아 있는 제1 포토 레지스트 패턴(100)의 찌꺼기를 제거한다.
이어서, 도 2, 도 9 및 도 10을 참조하면, 제2 포토 레지스트 패턴(101)을 식각 마스크로 이용하여 패턴된 데이터 도전층(61)을 식각하여 채널 영역을 가지는 데이터 배선, 예를 들어 데이터 라인(미도시), 소스 전극(65) 및 드레인 전극(66)을 포함하는 데이터 배선을 형성한다(S112). 마찬가지로 본 실시예의 식각 공정은 앞서 설명된 데이터 도전층(60)의 식각 공정 및 비정질 규소층(50)과 진성 비정질 규소층(40)의 식각 공정과 실질적으로 동일하게 진행될 수 있다.
계속해서, 도 2, 도 10 및 도 11을 참조하면, 상기의 식각 공정을 계속 진행하여 채널 영역의 저항성 접촉층 패턴(51)을 제거하여 분리함으로써, 저항성 접촉층(55, 56)을 완성한다(S112). 이때, 채널 영역에서의 저항성 접촉층(55, 56)의 완전한 분리를 위해 하부의 반도체층 패턴(41)의 일부를 과식각하여 반도체층(44)을 형성할 수 있다. 또한 본 단계는, 공정의 편의상 앞서 패턴된 데이터 도전층(61) 식각을 위해 이용된 가스, 예를 들어 Cl계 가스를 이용한 일괄 식각으로 연속적으로 이루어질 수 있지만, 보다 정밀한 제어, 또는 신속한 공정을 위해 필요에 따라 도 10의 단계에서와 다른 종류의 식각 가스를 이용하거나, 다른 식각 조건으로 진행할 수도 있다.
이상의 단계로부터 데이터 라인(미도시), 소스 전극(65) 및 드레인 전극(66) 을 포함하는 데이터 배선(65, 66)의 패턴이 완성될 수 있다.
계속해서 도 2, 도 3 및 도 11을 참조하면, 식각 유닛(110)으로부터 상기의 식각 공정이 완료된 절연 기판(10)을 대기 유닛(120)으로 이송하고, 세정 대기한다(S113). 여기서 상기한 식각 공정들은 진공 상태의 식각 유닛(110) 내에서 일괄적으로 이루어질 수 있으며, 모든 식각 공정, 예를 들어 데이터 배선(65, 66) 패턴 형성을 위한 식각 공정들이 끝난 후, 세정 공정을 수행할 수 있다.
이때 도 11에 도시된 바와 같이, 식각된 금속 박막, 예를 들어 데이터 배선(65, 66)의 단면부에는 식각 가스, 예를 들어 Cl 가스(Cl)가 잔류할 수 있다. 이러한 Cl 가스(Cl)는 절연 기판(10)이 세정 동작을 위해 대기(air) 중에 노출될 경우 후술될 반응식에 의하여 부식성 이물질, 예를 들어 수산화 알루미늄(Al(OH)3)을 발생시킬 수 있다.
[반응식]
이에 따라 본 실시예에서는 식각된 절연 기판(10)의 본 세정 동작(S116)에 앞서 세정 유닛(140)의 동작을 미리 테스트하는 예비 세정 동작(S114)을 실시하여 절연 기판(10)이 대기(air)에 노출되는 시간을 줄일 수 있도록 할 수 있다.
구체적으로, 절연 기판(10)이 대기 유닛(120) 내에 세정 대기되는 동안(S113), 세정 유닛(140)의 예비 세정 동작을 실시한다(S114). 이어 제어 유 닛(150)에 의해 세정 유닛(140)의 세정 동작의 이상 유/무를 확인한다(S115). 이어서, 세정 동작이 이상이 없으면 절연 기판(10)은 이송 유닛(130)에 의해 세정 유닛(140)으로 이송되고, 본 세정 동작을 실시한다(S116). 또한 세정 동작에 이상이 확인되면, 절연 기판(10)은 대기 유닛(120) 내에 계속 세정 대기하게 된다(S113).
이에 따라 앞서 설명한 바와 같이, 절연 기판(10)이 세정을 위해 대기(air) 중에 노출되는 시간을 최소한으로 할 수 있게 되며, 식각된 금속 박막, 예를 들어 데이터 배선(65, 66)에 형성되는 부식성 이물질을 감소시킬 수 있게 된다.
또한 도 2의 도면에는 도시되지 않았지만, 절연 기판(10)의 본 세정 동작(S116) 후에 절연 기판(10) 상에 잔존하는 세정액을 건조시키는 공정이 추가로 실시될 수도 있다.
계속해서, 도 11 및 도 12을 참조하면, 절연 기판(10)의 세정 공정이 끝난 후, 제2 포토 레지스트 패턴(101)을 포토 레지스트 패턴 스트리퍼 등을 이용하여 절연 기판(10)에서 완전히 제거한다.
이어서, 도 12 및 도 13을 참조하면, 도 12의 결과물의 전면에 보호막(70)을 적층한다. 보호막(70)의 적층은 예컨대 CVD 또는 PECVD 등이 이용될 수 있다.
이어서, 보호막(70)을 패터닝하여 드레인 전극(66)의 일부를 노출하는 콘택홀(76)을 형성한다.
마지막으로 도 13 및 도 14를 참조하면, 도 13의 결과물 상에 도전막, 예를 들어 400Å 내지 500Å 두께의 ITO층을 적층하고 패터닝하여 드레인 전극(66)과 연결된 화소 전극(82)을 형성한다. 이에 따라 도 14에 도시된 바와 같은 박막 트랜지 스터 표시판이 완성된다.
이상 상기의 실시예들을 참조하여 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 대해 설명하였다. 또한 본 실시예들에서는 설명의 편의를 위하여 박막 트랜지스터 표시판의 4 마스크 공정을 예를 들어 설명하였으나, 본 발명은 이에 제한되지 않는다. 이하, 박막 트랜지스터 표시판의 5 마스크 공정을 예로 들어 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 대해 상세히 설명한다.
도 15 내지 도 19는 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 제조 방법의 공정 단계별 중간 구조물을 나타내는 단면도들이다. 설명의 편의를 위하여 본 실시예에서는 도 15 내지 도 19와 더불어 이미 설명한 도 2 내지 도 14가 참조되어 설명될 것이다. 이에 따라 중복되는 박막 트랜지스터 제조 방법은 그 설명을 생략한다.
우선, 도 4에 도시된 바와 같이, 절연 기판(10) 상에 게이트 라인(미도시), 게이트 전극(24) 및 유지 전극 라인(미도시)을 포함하는 게이트 배선을 형성한다.
이어 도 15를 참조하면, 절연 기판(10)의 전면에 게이트 전극(24)을 덮도록 게이트 절연막(30), 진성 비정질 규소층(40) 및 도핑된 비정질 규소층(50)을 형성한다. 여기서 게이트 배선의 형성 방법 및 게이트 절연막(30), 진성 비정질 규소층(40) 및 도핑된 비정질 규소층(50)을 형성하는 방법은 앞선 실시예에서 설명된 방법과 실질적으로 동일할 수 있다.
이어 도 15 및 도 16을 참조하면, 도핑된 비정질 규소층(50) 및 진성 비정질 규소층(40)을 식각하여 저항성 접촉층 패턴(51) 및 반도체층 패턴(41)을 형성한다.
구체적으로 도 15의 결과물 상에 포토 레지스트막을 도포하고, 사진/식각하여 패터닝 한 후, 이를 식각 마스크로 이용하여 도핑된 비정질 규소층(50) 및 진성 비정질 규소층(40)을 식각할 수 있다. 여기서 도핑된 비정질 규소층(50) 및 진성 비정질 규소층(40)의 식각은 예를 들어 건식 식각이 이용될 수 있으나, 이에 제한되지는 않는다.
이어 도 2, 도 16 및 도 17을 참조하면, 도 16의 결과물 상에 데이터 도전층(60)을 증착한다(S111). 여기서 데이터 도전층(60)은 앞서 설명한 바와 같이, 알루미늄(Al), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금 등을 포함하는 단일층 또는 다중층으로 이루어질 수 있다.
다음으로, 증착된 데이터 도전층(60) 상에 포토 레지스트막을 도포하고, 이를 패터닝하여 제3 포토 레지스트 패턴(103)을 형성한다. 이때 제3 포토 레지스트 패턴(103)은 데이터 도전층(60)의 채널 영역을 노출할 수 있도록 패터닝될 수 있다.
이어 도 2, 도 3, 도 17 및 도 18을 참조하면, 제3 포토 레지스트 패턴(103)을 식각 마스크로 이용하여 노출된 데이터 도전층(60)을 식각하여 채널 영역을 가지는 데이터 배선, 예를 들어 데이터 라인(미도시), 소스 전극(65) 및 드레인 전극(66)을 포함하는 데이터 배선을 형성한다(S112). 구체적으로 데이터 도전층(60) 및 제3 포토 레지스트 패턴(103)이 형성된 절연 기판(10)을 식각 유닛(110)에 제공하고, 식각 가스, 예를 들어 Cl계 가스를 이용하여 데이터 도전층(60)을 건식 식각 하여 데이터 배선(65, 66)을 형성할 수 있다.
이어 도 2, 도 3, 도 18 및 도 19를 참조하면, 상기의 식각 공정을 계속 진행하여 채널 영역의 저항성 접촉층 패턴(51)을 제거하여 분리함으로써, 저항성 접촉층(55, 56)을 완성한다(S112). 이때, 채널 영역에서의 저항성 접촉층(55, 56)의 완전한 분리를 위해 하부의 반도체층 패턴(41)의 일부를 과식각하여 반도체층(44)을 형성할 수 있다.
이때 앞서 도 11을 참조하여 설명한 바와 같이, 식각된 데이터 배선(65, 66)의 단면부에 식각 가스, 예를 들어 Cl 가스가 잔류할 수 있다. 이에 따라 데이터 배선(65, 66)의 단면부에 잔류하는 식각 가스를 제거하기 위한 세정 공정을 실시한다.
구체적으로, 식각 유닛(110)에서 식각 완료된 절연 기판(10)을 대기 유닛(120)으로 이송하여 세정 대기하고(S113), 절연 기판(10)이 세정 대기되는 동안, 세정 유닛(140)의 예비 세정 동작을 실시한다(S114). 이어 제어 유닛(150)에 의해 세정 유닛(140)의 세정 동작의 이상 유/무를 확인한다(S115). 여기서 세정 유닛(140)의 세정 동작에 이상이 없으면, 절연 기판(10)은 이송 유닛(130)에 의해 세정 유닛(140)으로 이송되고, 본 세정 동작을 실시한다(S116). 또한 세정 유닛(140)의 세정 동작에 이상이 확인되면, 절연 기판(10)은 대기 유닛(120) 내에 세정 대기되고(S113), 이후 세정 유닛(140)의 동작 이상을 수리하고, 다시 예비 세정 동작 단계(S114)부터 수행하게 된다.
이에 따라 앞서 설명한 바와 같이, 절연 기판(10)이 세정을 위해 대기(air) 중에 노출되는 시간을 최소한으로 할 수 있게 되며, 식각된 데이터 배선(65, 66)에 형성되는 부식성 이물질을 감소시킬 수 있게 된다.
이어 세정 완료된 절연 기판(10)은 앞서 도 12 내지 도 14를 참조하여 설명한 박막 트랜지스터 표시판의 제조 공정과 실질적으로 동일한 공정을 거치게 된다. 이로써 도 14에 도시된 바와 같은 박막 트랜지스터 표시판이 완성된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법 및 이에 이용되는 박막 트랜지스터 표시판의 제조 시스템에 의하면 다음과 같은 효과가 하나 혹은 그 이상 있다.
첫째, 박막 트랜지스터 표시판의 제조 공정 중 부식성 이물질의 발생을 억제하여 액정 표시 장치의 불량율을 감소시킬 수 있다는 장점이 있다.
둘째, 박막 트랜지스터 표시판의 제조 공정 중 세정 대기 시간을 효율적으로 관리할 수 있다는 장점이 있다.
Claims (20)
- 금속 박막이 증착된 절연 기판을 식각 유닛으로 제공하여 소정의 회로 패턴을 형성하도록 건식 식각하는 단계;상기 절연 기판을 대기 유닛으로 제공하여 세정 대기하는 단계;상기 절연 기판이 대기되는 동안, 다수의 노즐을 구비한 세정 유닛의 예비 세정 동작을 실시하여 세정 동작의 이상 유/무를 검사하는 단계; 및검사 결과에 따라 상기 절연 기판을 본 세정 동작하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
- 제1 항에 있어서,세정 유닛의 예비 세정 동작을 실시하여 세정 동작의 이상 유/무를 검사하는 단계는,상기 대기 유닛 내에 상기 절연 기판의 존재 유/무를 감지하는 단계;상기 대기 유닛 내에 상기 절연 기판이 존재하면, 상기 세정 유닛의 상기 다수의 노즐을 통해 소정 시간동안 세정액을 분사하여 예비 세정 동작을 실시하는 단계; 및상기 예비 세정 동작에 의해 분사된 상기 세정액의 양을 측정하고, 설정된 기준 값과 비교하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
- 제2 항에 있어서,상기 세정 유닛의 예비 세정 동작을 실시하는 단계는, 상기 세정 유닛에 상기 절연 기판이 제공되지 않은 상태에서 상기 다수의 노즐을 통해 상기 세정액을 대략 1~5초 동안 분사하는 박막 트랜지스터 표시판의 제조 방법.
- 제2 항에 있어서,분사된 상기 세정액의 양을 측정하고, 설정된 기준 값과 비교하는 단계에서, 측정된 상기 세정액의 양이 설정된 기준값과 실질적으로 동일하거나 크면, 상기 절연 기판을 상기 세정 유닛으로 이송하여 본 세정 동작을 실시하는 박막 트랜지스터 표시판의 제조 방법.
- 제2 항에 있어서,분사된 상기 세정액의 양을 측정하고, 설정된 기준 값과 비교하는 단계에서, 측정된 상기 세정액의 양이 설정된 기준값보다 작으면, 상기 절연 기판은 상기 대기 유닛에 대기하는 박막 트랜지스터 표시판의 제조 방법.
- 제2 항에 있어서,상기 세정액은 고온의 초순수(DI water)인 박막 트랜지스터 표시판의 제조 방법.
- 제1 항에 있어서,상기 절연 기판을 건식 식각하는 단계는, Cl계의 가스(gas)를 이용하는 박막 트랜지스터 표시판의 제조 방법.
- 제1 항에 있어서,상기 식각 유닛 및 상기 대기 유닛은 진공 상태인 박막 트랜지스터 표시판의 제조 방법.
- 제1 항에 있어서,상기 금속 박막은 Al을 포함하는 다중막 구조로 형성되는 박막 트랜지스터 표시판의 제조 방법.
- 제9 항에 있어서,상기 금속 박막은 Al/Mo의 이중막 또는 Mo/Al/Mo의 삼중막인 박막 트랜지스터 표시판의 제조 방법.
- 제1 항에 있어서,상기 절연 기판을 소정의 회로 패턴을 형성하도록 건식 식각하기 전에, 상기 절연 기판의 상면에 게이트 배선 및 게이트 절연막을 형성하는 단계를 더 포함하고,상기 회로 패턴은 상기 게이트 절연막의 상부에 형성된 데이터 배선인 박막 트랜지스터 표시판의 제조 방법.
- 금속 박막이 증착된 절연 기판을 소정의 회로 패턴이 형성되도록 건식 식각하는 식각 유닛;상기 식각 유닛으로부터 상기 절연 기판을 제공받아 세정 대기시키는 대기 유닛;다수의 노즐을 구비하며, 상기 대기 유닛으로부터 상기 절연 기판을 제공받아 본 세정 동작을 수행하는 세정 유닛;상기 대기 유닛과 상기 세정 유닛 사이에 위치하여 상기 절연 기판을 이송시키는 이송 유닛; 및상기 대기 유닛에 상기 절연 기판이 대기하는 동안, 상기 세정 유닛을 소정 시간 예비 세정 동작시켜 상기 세정 유닛의 동작 이상 유/무를 검사하고, 검사 결과에 따라 상기 절연 기판의 본 세정 동작을 결정하는 제어 유닛을 포함하는 박막 트랜지스터 표시판의 제조 시스템.
- 제12 항에 있어서,상기 제어 유닛은,상기 대기 유닛 내에 상기 절연 기판의 존재 유/무를 감지하는 감지부;상기 대기 유닛에 상기 절연 기판이 존재하면, 상기 세정 유닛의 예비 세정 동작을 실시하는 구동부;상기 세정 유닛의 상기 다수의 노즐을 통해 분사된 세정액의 양을 측정하고, 설정된 기준값과 비교하는 측정/비교부; 및상기 측정/비교부로부터 제공된 비교 결과에 따라 상기 이송 유닛에 소정의 신호를 제공하며, 상기 절연 기판의 이송을 제어하는 제어부를 포함하는 박막 트랜지스터 표시판의 제조 시스템.
- 제13 항에 있어서,상기 구동부는 상기 세정액을 상기 다수의 노즐을 통해 대략 1~5초 동안 분사시키는 박막 트랜지스터 표시판의 제조 시스템.
- 제13 항에 있어서,상기 세정액은 고온의 초순수(DI water)인 박막 트랜지스터 표시판의 제조 시스템.
- 제13 항에 있어서,상기 다수의 노즐을 통해 분사된 상기 세정액의 양이 설정된 상기 기준값과 실질적으로 같거나 크면, 상기 제어부는 상기 이송 유닛을 구동하여 상기 절연 기판을 상기 세정 유닛으로 이송시키는 박막 트랜지스터 표시판의 제조 시스템.
- 제13 항에 있어서,상기 다수의 노즐을 통해 분사된 상기 세정액의 양이 설정된 상기 기준값보다 작으면, 상기 제어부는 상기 이송 유닛을 구동하지 않으며, 상기 절연 기판은 상기 대기 유닛에 대기되는 박막 트랜지스터 표시판의 제조 시스템.
- 제12 항에 있어서,상기 식각 유닛 및 상기 대기 유닛은 진공 상태인 박막 트랜지스터 표시판의 제조 시스템.
- 제12 항에 있어서,상기 금속 박막은 Al을 포함하는 다중막이며,상기 식각 유닛은 Cl계 가스로 상기 금속 박막을 식각하는 박막 트랜지스터 표시판의 제조 시스템.
- 제12 항에 있어서,상기 절연 기판의 상면에는 게이트 배선 및 게이트 절연막이 형성되어 있고,상기 회로 패턴은 상기 게이트 절연막의 상부에 형성된 데이터 배선인 박막 트랜지스터 표시판의 제조 시스템.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060108416A KR20080040442A (ko) | 2006-11-03 | 2006-11-03 | 박막 트랜지스터 표시판의 제조 방법 및 이에 이용되는제조 시스템 |
| US11/933,413 US20080280379A1 (en) | 2006-11-03 | 2007-10-31 | Method of manufacturing thin film transistor substrate and manufacturing system using the same |
| CN200710194464.0A CN101174555A (zh) | 2006-11-03 | 2007-11-05 | 制造薄膜晶体管基板的方法和使用该方法的制造*** |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060108416A KR20080040442A (ko) | 2006-11-03 | 2006-11-03 | 박막 트랜지스터 표시판의 제조 방법 및 이에 이용되는제조 시스템 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080040442A true KR20080040442A (ko) | 2008-05-08 |
Family
ID=39422957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060108416A KR20080040442A (ko) | 2006-11-03 | 2006-11-03 | 박막 트랜지스터 표시판의 제조 방법 및 이에 이용되는제조 시스템 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20080280379A1 (ko) |
| KR (1) | KR20080040442A (ko) |
| CN (1) | CN101174555A (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102626695B (zh) * | 2011-09-28 | 2015-04-08 | 北京京东方光电科技有限公司 | 基板清洗*** |
| CN115662937B (zh) * | 2022-12-29 | 2023-03-17 | 四川晶辉半导体有限公司 | 一种芯片安装设备 |
-
2006
- 2006-11-03 KR KR1020060108416A patent/KR20080040442A/ko not_active Application Discontinuation
-
2007
- 2007-10-31 US US11/933,413 patent/US20080280379A1/en not_active Abandoned
- 2007-11-05 CN CN200710194464.0A patent/CN101174555A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20080280379A1 (en) | 2008-11-13 |
| CN101174555A (zh) | 2008-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6350995B1 (en) | Thin film transistor and manufacturing method therefore | |
| JPH07199227A (ja) | 薄膜トランジスタからなるマトリクスを製造するための方法 | |
| CN102163575B (zh) | 显示装置及显示装置的制造方法 | |
| US20070020836A1 (en) | Method for manufacturing thin film transistor substrate | |
| WO2019196191A1 (zh) | 一种tft阵列基板的制备方法及tft阵列基板、显示面板 | |
| JP2002111004A (ja) | アレイ基板の製造方法 | |
| US6890856B2 (en) | Method for eliminating process byproduct during fabrication of liquid crystal display | |
| KR20080040442A (ko) | 박막 트랜지스터 표시판의 제조 방법 및 이에 이용되는제조 시스템 | |
| EP1914802A2 (en) | Method of producing thin film transistor substrate | |
| US7928013B1 (en) | Display panel and rework method of gate insulating layer of thin film transistor | |
| US6184947B1 (en) | Thin film transistor matrix with repairable bus line | |
| JP2002110631A (ja) | 多層薄膜パターンの製造方法 | |
| KR101813719B1 (ko) | 박막트랜지스터 어레이 기판의 제조 방법 | |
| KR100864209B1 (ko) | 박막트랜지스터 어레이 제조방법 | |
| JP2003172949A (ja) | 表示装置用アレイ基板の製造方法 | |
| JP3358399B2 (ja) | 半導体装置およびその製造方法 | |
| JP5691357B2 (ja) | 半導体デバイス形成用基板の製造方法及びドライエッチング方法 | |
| JP4399217B2 (ja) | Ｔｆｔアレイ基板の製造方法 | |
| JP3393470B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP3395739B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| KR20080041333A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| JP3930965B2 (ja) | Ｔｆｔアレイ基板及びその製造方法 | |
| KR100844374B1 (ko) | 박막트랜지스터 어레이 제조방법 | |
| CN116314204A (zh) | 阵列基板及其制备方法、显示面板 | |
| JP2009010051A (ja) | 表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |