KR100769173B1 - 금속배선층의 형성방법 및 이를 이용한 액정표시소자의 제조방법 - Google Patents

금속배선층의 형성방법 및 이를 이용한 액정표시소자의 제조방법 Download PDF

Info

Publication number
KR100769173B1
KR100769173B1 KR1020010056245A KR20010056245A KR100769173B1 KR 100769173 B1 KR100769173 B1 KR 100769173B1 KR 1020010056245 A KR1020010056245 A KR 1020010056245A KR 20010056245 A KR20010056245 A KR 20010056245A KR 100769173 B1 KR100769173 B1 KR 100769173B1
Authority
KR
South Korea
Prior art keywords
metal layer
layer
forming
wiring
liquid crystal
Prior art date
Application number
KR1020010056245A
Other languages
English (en)
Other versions
KR20030023211A (ko
Inventor
유홍우
고재생
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010056245A priority Critical patent/KR100769173B1/ko
Publication of KR20030023211A publication Critical patent/KR20030023211A/ko
Application granted granted Critical
Publication of KR100769173B1 publication Critical patent/KR100769173B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 상부금속층을 최소한의 두께로 증착하여 이중금속층의 식각공정을 1회로 단축시킴으로써 공정 용량을 확보하고자 하는 금속배선층의 형성방법 및 이를 이용한 액정표시소자의 제조방법에 관한 것으로서, 특히 기판 상에 제 1 금속층을 형성하는 단계와, 상기 제 1 금속층 상에 10Å이하 두께의 제 2 금속층을 형성하는 단계와, 상기 제 2 금속층 상에 포토 레지스트를 도포한 후, 패터닝하는 단계와, 상기 패터닝된 포토 레지스트를 마스크로 하여 상기 제 1 ,제 2 금속층을 일괄식각하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이중금속층, 일괄식각, 식각선택비

Description

금속배선층의 형성방법 및 이를 이용한 액정표시소자의 제조방법{Method For Forming Metal Line Layer And Method For Fabricating Liquid Crystal Display Device By Said Method}
도 1은 종래 기술에 의한 금속 배선층 형성방법을 나타낸 블록도.
도 2a 내지 2e는 종래 기술에 의한 금속 배선층 형성방법을 설명하기 위한 공정단면도.
도 3은 본 발명에 의한 금속 배선층 형성방법을 나타낸 블록도.
도 4a 내지 4d는 본 발명에 의한 금속 배선층 형성방법을 설명하기 위한 공정단면도.
도 5는 본 발명에 의한 액정표시소자의 제조방법을 설명하기 위한 평면도.
*도면의 주요 부분에 대한 부호설명
11 : 기판 12 : 하부금속층
13 : 상부금속층 14 : 포토 레지스트
16 : 마스크 111 : 게이트 배선
111a : 게이트 전극 111c : 게이트 패드
113 : 반도체층 115 : 데이터 배선
115a : 소스 전극 115b : 드레인 전극
118a, 118b, 118c : 제 1 ,제 2 ,제 3 콘택홀
119a : 화소전극 119b, 119c : 제 1 ,제 2 투명도전막
본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 공정을 간소화시킴으로써 공정 용량(capacity)을 확보하는 금속배선층의 형성방법 및 이를 이용한 액정표시소자의 제조방법에 관한 것이다.
통상, 액정표시소자의 게이트 배선과 데이터 배선은 각각 주사신호와 데이터 신호를 전달하는 수단으로써 신호지연 및 단선을 억제하는 것이 요구된다.
따라서, 배선층으로 사용되는 물질은 신호지연의 방지를 위해서 15μΩcm-1 이하의 낮은 비저항을 가지는 알루미늄, 알루미늄 합금, 몰리브덴, 구리 등과 같은 저저항성 금속이 적합한데, 그 중에서도 알루미늄 또는 알루미늄 합금을 사용하는 것이 일반적이다. 여기서, 알루미늄 합금은 알루미늄(Al)에 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 우라늄(W), 몰리브덴(Mo) 등의 전이금속을 약 5% 정도 함유한 것이다.
상기 알루미늄은 가공성이 좋으며 내식성이 크고 밀도가 작아 여러 공업용 재료로 널리 사용되는 것으로, 특히, 3∼6μΩcm-1의 저항을 가짐으로써 표시소자에 적용시, 대형화면을 만들 수 있고 고화질을 달성할 수 있다.
그러나, 그 물리적 특성이 약하고, 공기중에 노출되었을 때 알루미늄 이온의 외부 확산과 공기의 산소이온 내부 확산에 의해 그 표면에 산화피막이 형성되고, ITO와의 접촉시 ITO 내의 산소에 의해 접촉 부분이 산화되어 전기 저항값이 상승한다는 치명적인 단점이 있다.
특히, 배선은 외부로부터 신호를 받거나, 외부로 신호를 전달하기 위한 패드를 가지고 있어야 하는데, 패드용 물질은 일정 수준 이하의 비저항을 가지는 것은 물론이지만 그보다도 산화가 잘되지 않아야 하며 제조 과정에서 쉽게 단선이 발생하지 않아야 한다.
따라서, 알루미늄층만으로 배선을 형성하는 것은 소자의 특성을 저하시키는 요인으로 작용하므로, 비저항이 12∼14μΩcm-1 정도로 작고 ITO와의 접촉특성이 나쁘지 않으며 단독으로도 배선으로 이용 가능한 몰리브덴을 알루미늄 단일층 상에 적층하여 배선을 형성한다.
이하, 첨부된 도면을 참조하여 금속배선층의 형성방법 및 이를 이용한 액정표시소자의 제조방법을 설명하면 다음과 같다.
도 1은 종래 기술에 의한 금속 배선층 형성방법을 나타낸 블록도이고, 도 2a 내지 2e는 종래 기술에 의한 금속 배선층 형성방법을 설명하기 위한 공정단면도이다.
이중금속층의 배선을 형성하기 위해서는 도 1의 순서도에서와 같이 기판 상에 저저항의 제 1 금속을 증착하여 하부금속층을 형성하고(S101), 상기 하부금속층의 물성을 보강하기 위해 하부금속층 상에 제 2 금속을 증착하여 상부금속층을 형 성한다(S102). 그 뒤, 상기 상부금속층 상면에 포토 레지스트를 소정 두께로 도포하고 패터닝한 다음(S103), 패터닝된 포토 레지스트를 마스크로 하는 제 1 식각공정을 수행하여 상,하부 금속층을 일괄식각(S104)한 뒤, 상,하부 금속층의 식각 선택비 차이로 인해 상부금속층의 모서리에 생긴 숄더를 제거하기 위해 제 2 식각공정을 수행한다(S105). 마지막으로, 상기 포토 레지스트를 제거(S106)함으로써 원하는 패턴의 이중금속층의 배선을 얻는다.
구체적으로 살펴보면, 먼저 도 2a에서와 같이, 기판(1) 상에 스퍼터링 방법으로 Al 또는 Al 합금을 3000Å 두께로 증착하여 하부금속층(2)을 형성하고, 그 위에 몰리브덴(Mo)을 300Å 두께로 증착하여 상부금속층(3)을 형성한다.
다음, 도 2b에서와 같이, 상기 상부금속층(3) 상면에 스핀(spin)법, 롤 코팅(roll coating)법 등으로 UV 경화성 수지(Ultraviolet curable resin)인 포토 레지스트(photo resist)(4)를 균일하게 도포하고, 사진식각(photolithography) 기술을 이용하여 상기 포토 레지스트(4)를 패터닝한다.
즉, 상기 포토 레지스트(4) 상부에 포토 마스크(6)를 씌우고 UV를 조사하여 포토 마스크(6)에 형성된 패턴을 포토 레지스트(4)에 노광시킨 다음, 노광된 부분을 현상액을 이용하여 현상한 뒤, 현상된 부분에 O2, O+, e 등을 충돌, 반응시켜 식각해냄으로써 도 2c에서와 같이, 포토 레지스트(4)를 패터닝한다.
다음, 패터닝된 포토 레지스트(4)를 마스크로 하여 노출된 상,하부 금속층(3,2)을 에천트로써 용해시켜 일괄 식각한다. 이 때, 상부금속층인 몰리브덴보다 하부금속층인 알루미늄의 식각 속도가 훨씬 빠르기 때문에, 도 2d에서와 같이, 하부금속층(2)이 과도식각되어 상부금속층(3)의 모서리에 숄더(shoulder)(7)가 생긴다. 이 때, 포토 레지스트도 상기 에천트에 의해 일부 용해되어 그 패턴 크기가 작아진다.
마지막으로, 크기가 작아진 포토 레지스트(4)를 마스크로 하여 상기 상부금속층(3)의 숄더(7)를 제거하는 건식식각을 수행한 뒤, 상기 포토 레지스트(4)를 제거하면 도 2e에서와 같이, 패터닝된 금속 배선층(3,2)만 남는다.
이처럼, 이중금속층의 배선을 형성하기 위해서는 상,하부 금속층의 식각선택비에 기인한 식각공정이 추가되어야 한다.
그리고, 도시하지는 않았지만 상기 금속배선층의 형성방법을 액정표시소자의 제조방법에 적용하면 다음과 같다.
먼저, 제 1 기판 상에 스퍼터링법으로 AlNd를 3000Å의 두께로 증착하고, 상기 AlNd의 힐록(hillock)을 방지하고 ITO와의 접촉특성을 개선시키기 위해 상기 AlNd 상에 Mo을 300Å의 두께로 증착하여 이중금속층을 형성한다.
다음, 포토리소그래피 기술을 이용하여 상기 이중금속층을 일괄 패터닝한 뒤, 상기 AlNd와 Mo의 식각선택비 차이로 인해 식각되지 않고 남은 Mo의 숄더를 제거하기 위한 식각공정을 추가 수행함으로써, 게이트 배선 및 게이트 전극을 형성한다.
다음, 상기 게이트 배선을 포함한 전면에 절연 내압 특성이 좋은 무기물인 실리콘질화물을 PECVD법으로 증착하여 게이트 절연막을 형성하고, 상기 게이트 전극 상의 게이트 절연막에 비정질 실리콘(a-Si)을 증착하고 패터닝하여 반도체층을 형성한다.
이 후, 상기 반도체층을 포함한 전면에 저저항의 금속물질을 스퍼터링법으로 증착하고 패터닝하여 데이터 배선 및 소스/드레인 전극을 형성한다. 이 때, 상기 데이터 배선층 물질로는 알루미늄(Al), 알루미늄 합금(Al alloy), 몰리브덴(Mo), 구리(Cu), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W) 등의 금속이 적합한데, 상기 금속들을 선택적으로 적층한 이중금속층으로 형성하여도 무방하다.
이상에서, 상기 게이트 배선과 데이터 배선은 서로 교차하여 화소를 정의하고 상기 게이트 전극, 게이트 절연막, 반도체층, 소스/드레인 전극의 적층막은 박막트랜지스터를 이룬다.
계속하여, 상기 데이터 패턴을 포함한 전면에 유전율이 낮은 BCB(Benzocyclobutene), 아크릴 수지 등을 도포하여 보호막을 형성하고, 상기 보호막을 관통하여 상기 드레인 전극에 연결되는 ITO재질의 화소전극을 형성한다.
이후, 블랙 매트릭스, 컬러필터층, 공통전극이 형성된 제 2 기판을 상기 제 1 기판에 대향하도록 합착하고, 제 1 ,제 2 기판 사이에 액정을 주입함으로써 액정표시소자를 완성한다.
그러나, 상기와 같은 종래의 금속배선층의 형성방법 및 이를 이용한 액정표시소자의 제조방법은 다음과 같은 문제점이 있다.
첫째, 알루미늄층의 물리적 특성을 보강하기 위해 알루미늄층 상에 몰리브덴층을 더 적층한 이중금속층의 배선이 상용되는데, 상기 적층막의 일괄 식각시 금속의 식각선택비의 차이로 인해 몰리브덴층에 숄더가 생긴다.
이와같이, 배선에 숄더가 생기면 소자 구동시, 전기적 간섭이 발생하여 화면상에 얼룩이 생기는 등의 불량이 발생하므로 소자의 신뢰성이 떨어진다.
한편, 상기 몰리브덴층의 숄더를 제거하기 위해 식각공정을 추가하는데, 이는 공정을 복잡하게 하고 공정 능률을 떨어뜨리는 요인으로 작용한다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 상부금속층을 최소한의 두께로 증착하여 이중금속층의 식각공정을 1회로 단축함으로써 생산 용량을 향상시키고자 하는 금속배선층의 형성방법 및 이를 이용한 액정표시소자의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 금속배선층의 형성방법은 기판 상에 제 1 금속층을 형성하는 단계와, 상기 제 1 금속층 상에 10Å이하 두께의 제 2 금속층을 형성하는 단계와, 상기 제 2 금속층 상에 포토 레지스트를 도포한 후, 패터닝하는 단계와, 상기 패터닝된 포토 레지스트를 마스크로 하여 상기 제 1 ,제 2 금속층을 일괄식각하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
그리고, 본 발명에 의한 액정표시소자의 제조방법은 제 1 기판 상에 제 1 금속층을 형성하는 단계와, 상기 제 1 금속층 상에 10Å이하 두께의 제 2 금속층을 형성하는 단계와, 상기 제 1 ,제 2 금속층을 일괄 패터닝하여 제 1 배선을 형성하는 단계와, 상기 제 1 배선에 절연되어 교차하는 제 2 배선을 형성하는 단계와, 상기 제 1 ,제 2 배선의 교차 지점에 스위칭소자를 형성하는 단계와, 상기 스위칭소자에 연결되는 화소전극을 형성하는 단계와, 상기 제 1 기판에 대향하는 제 2 기판 과의 사이에 액정층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 금속배선층의 형성방법 및 이를 이용한 액정표시소자의 제조방법을 상세히 설명하면 다음과 같다.
도 3은 본 발명에 의한 금속 배선층 형성방법을 나타낸 블록도이고, 도 4a 내지 4d는 본 발명에 의한 금속 배선층 형성방법을 설명하기 위한 공정단면도이고, 도 5는 본 발명에 의한 액정표시소자의 제조방법을 설명하기 위한 평면도이다.
본 발명에 의해 이중막의 금속배선층을 형성하기 위해서는 도 3의 순서도에서와 같이, 기판 상에 저저항의 제 1 금속층을 소정 두께로 증착하여 하부금속층을 형성하고(S201), 상기 하부금속층 상에 제 2 금속을 얇은 두께로 증착하여 상부금속층을 형성한 뒤(S202), 상기 상부금속층 상면에 포토 레지스트를 도포한 후, 패터닝한다(S203). 다음, 패터닝된 포토 레지스트를 마스크로 하는 식각공정을 수행하여 적층된 상,하부 금속층을 일괄 식각하고(S204), 상기 포토 레지스트를 제거(S205)함으로써 원하는 패턴의 이중금속층으로 이루어진 배선층을 형성한다.
구체적으로 살펴보면, 먼저 도 4a에서와 같이, 기판(11) 상에 스퍼터링 방법으로 Al 또는 AlNd를 3000Å 두께로 증착하여 하부금속층(12)을 형성하고, 그 위에 Mo을 10Å이하의 두께로 균일하게 증착하여 박막의 상부금속층(13)을 형성한다.
이와 같이, 몰리브덴층을 얇은 두께로 형성하여야 이중금속층의 일괄식각시, 상부금속층의 숄더가 발생하지 않는다. 그리고, 얇은 두께로 형성하더라도, 고온 공정에서의 알루미늄층의 힐록(hillock)을 충분히 방지할 수 있고, 알루미늄층과 ITO와의 콘택 저항을 개선시키는데 문제없다.
이후, 도 4b에서와 같이, 상기 상부금속층(13)을 포함한 전면에 스핀(spin)법, 롤 코팅(roll coating)법으로 탄소(C), 수소(H)를 주성분으로 하는 UV경화성 수지인 포토 레지스트(14)를 골고루 도포한다.
다음, 상기 포토 레지스트(14) 상부에 소정의 패턴을 가지는 포토 마스크(16)를 씌운 후, 특정 파장의 빛 일예로, UV를 조사하여 마스킹되지 않은 부분을 노광시킨다.
그 다음, 노광된 부분을 현상액을 이용하여 현상한 뒤, 현상된 부분에 O2, O+, e 등을 충돌, 반응시켜 식각함으로써 도 4c에서와 같이, 포토 레지스트(14)를 패터닝한다. 이상으로, 포토리소그래피 기술을 이용한 포토 레지스트의 패터닝 작업이 끝난다.
다음, 패터닝된 포토 레지스트(14)에 마스킹되지 않고 노출된 상,하부 금속층(13, 12)을 소정의 에천트를 사용하여 일괄식각한다. 이 때, 하부금속층의 식각속도가 빠르다고 하여도, 상부금속층의 두께가 얇아 숄더가 생길 염려가 없다. 따라서, 상부금속층의 숄더를 제거하기 위한 건식 식각공정은 불필요하게 된다.
상기 식각공정에서 사용되는 에천트는 질산(HNO3), 염산(HCl), 아세트산(CH3COOH),물 등이 적절히 혼합된 화학용액으로 하며, 식각공정은 에천트가 차있는 용액조에 기판을 담그는 딥핑방식과 에천트를 기판 상에 뿌려주는 스프레이 방식 등으로 수행된다.
마지막으로, 상기 도 4d에서와 같이 상기 포토 레지스트(14)를 제거하면 패터닝된 상,하부 금속층(12,13)으로 이루어진 배선만 기판(11) 상에 남는다.
한편, 도 5를 참고로 하여, 상기 금속배선층의 형성방법을 이용한 액정표시소자의 제조방법을 설명하면 다음과 같다.
먼저, 기판 상에 스퍼터링법으로 Al 또는 Al합금(예, AlNd) 등의 알루미늄층을 형성한 후, 상기 알루미늄층의 물성을 보강하기 위해 알루미늄층 상에 박막의 몰리브덴층을 형성한다. 이 때, 알루미늄층은 3000Å정도의 두께로 형성하고, 몰리브덴층은 10Å정도의 얇은 두께로 형성한다.
그 후, 적층된 알루미늄층과 몰리브덴층을 일괄 패터닝하여 복수의 게이트 배선(111)과, 상기 게이트 배선(111)의 분지인 게이트전극(111a)과, 상기 게이트 배선(111)의 끝단에서 외부구동회로와 접속하는 게이트 패드(111c)로 구성되는 게이트 패턴을 형성한다.
다음, 상기 게이트 패턴을 포함한 전면에 절연 내압 특성이 좋은 무기물인 실리콘질화물을 PECVD법으로 증착하여 게이트 절연막(미도시)을 형성하고, 상기 게이트 전극(111a) 상부의 게이트 절연막 상에 비정질 실리콘(a-Si)을 증착하고 패터닝하여 박막트랜지스터의 채널로 사용되는 반도체층(113)을 형성한다.
다음, 상기 반도체층(113)을 포함한 전면에 스퍼터링법으로 크롬, 몰리브덴의 단일금속층 또는 크롬/몰리브덴의 이중금속층을 증착한 후 패터닝하여 상기 게이트 배선(111)과 교차되어 화소를 정의하는 데이터 배선(115)과, 상기 반도체층(113)의 양쪽에 각각 위치한 소스 전극(115a) 및 드레인 전극(115b)과, 상기 데이터 배선(115)의 끝단에서 외부구동회로와 접속하는 데이터 패드(115c)를 형성한다.
이상에서, 상기 게이트 전극(111a), 게이트 절연막, 반도체층(113), 소스/드 레인 전극(115a,115b)의 적층막은 박막트랜지스터를 이룬다.
계속하여, 상기 데이터 배선(115)을 포함한 전면에 유전율이 낮은 유기물인 BCB를 PECVD법으로 증착하여 보호막(미도시)을 형성하고, 상기 보호막을 선택적으로 제거하여 제 1 ,제 2 ,제 3 콘택홀(118a,118b,118c)을 형성한다.
그리고, 상기 제 1 콘택홀(118a)을 통하여 각 화소 내의 드레인 전극(115b)과 연결되도록 화소전극(119a)을 형성하고, 상기 제 2 ,제 3 콘택홀(118b,118c)을 통하여 게이트 패드(111c) 및 데이터 패드(115c)와 각각 연결되도록 제 1 ,제 2 투명도전막(119b, 119c)을 형성한다. 상기 화소전극(119a)과 제 1 ,제 2 투명도전막(119b, 119c)은 투명한 도전물질인 ITO로써 형성한다.
이 때, 게이트 패드(111c)와 제 1 투명도전막(119b)이 접촉하는데, 몰리브덴층이 알루미늄층과 ITO의 콘택저항을 낮추어 접촉 특성을 개선시키는 역할을 해준다.
그리고, 도시하지는 않았지만, 상기 제 2 기판 상에 액정 배열을 제어할 수 없는 부분에서의 빛샘을 방지하기 위한 블랙 매트릭스와, 색채를 표현하고 빛을 선택적으로 투과시키는 컬러필터층과, 상기 화소전극과의 전압 차이에 의해 액정층에 전압을 걸어주는 공통전극을 차례로 형성한다.
다음, 상기 제 2 기판의 가장자리에 접착제 역할을 하는 씰 패턴(seal pattern)을 액정주입구를 제외한 나머지 영역에 형성하고, 하부기판에 스페이서(spacer)를 산포한 뒤, 상기 제 1 기판과 대향합착한다.
마지막으로, 제 1 ,제 2 기판 사이에 액정을 주입하고, 상기 액정주입구를 봉하면 액정표시소자가 완성된다.
상기와 같은 본 발명의 금속배선층의 형성방법 및 이를 이용한 액정표시소자의 제조방법은 다음과 같은 효과가 있다.
이중금속층 형성시, 상부금속층의 두께를 최대한 얇게 증착함으로써 식각선택비를 최소화한다. 따라서, 이중금속층 식각시, 막에 대한 식각 선택비의 차이로 인하여 요구되는 2회의 식각공정을 1회의 식각공정으로 단축함으로써 공정을 간소화하고, 그에 따라 공정 용량(capacity)이 향상된다.

Claims (9)

  1. 기판 상에 제 1 금속층을 형성하는 단계;
    상기 제 1 금속층 상에 10Å이하 두께의 제 2 금속층을 형성하는 단계;
    상기 제 2 금속층 상에 포토 레지스트를 도포한 후, 패터닝하는 단계;
    상기 패터닝된 포토 레지스트를 마스크로 하여 상기 제 1 ,제 2 금속층을 일괄식각하는 단계를 포함하여 이루어지는 것을 특징으로 하는 금속배선층의 형성방법.
  2. 제 1 항에 있어서, 상기 제 1 금속층은 Al 또는 AlNd(Aluminum Neodymium)를 재료로 형성하는 것을 특징으로 하는 금속배선층의 형성방법.
  3. 제 1 항에 있어서, 상기 제 1 금속층은 3000Å의 두께로 형성하는 것을 특징으로 하는 금속배선층의 형성방법.
  4. 제 1 항에 있어서, 상기 제 2 금속층은 Mo(Molybdenum)을 재료로 형성하는 것을 특징으로 하는 금속배선층의 형성방법.
  5. 제 1 기판 상에 제 1 금속층을 형성하는 단계;
    상기 제 1 금속층 상에 10Å이하 두께의 제 2 금속층을 형성하는 단계;
    상기 제 1 ,제 2 금속층을 일괄 패터닝하여 제 1 배선을 형성하는 단계;
    상기 제 1 배선에 절연되어 교차하는 제 2 배선을 형성하는 단계;
    상기 제 1 ,제 2 배선의 교차 지점에 스위칭소자를 형성하는 단계;
    상기 스위칭소자에 연결되는 화소전극을 형성하는 단계;
    상기 제 1 기판에 대향하는 제 2 기판과의 사이에 액정층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
  6. 제 5 항에 있어서, 상기 제 1 ,제 2 금속층을 일괄 패터닝하여 제 1 배선을 형성하는 단계는,
    상기 제 2 금속층 상에 포토 레지스트를 도포하는 단계와,
    상기 포토 레지스트를 패터닝하는 단계와,
    상기 패터닝된 포토 레지스트를 마스크로 하여 제 1 ,제 2 금속층을 일괄 식각하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
  7. 제 5 항에 있어서, 상기 제 1 금속층은 Al 또는 Al 합금을 재료로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  8. 제 5 항에 있어서, 상기 제 1 금속층은 3000Å의 두께로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  9. 제 5 항에 있어서, 상기 제 2 금속층은 Mo을 재료로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
KR1020010056245A 2001-09-12 2001-09-12 금속배선층의 형성방법 및 이를 이용한 액정표시소자의 제조방법 KR100769173B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010056245A KR100769173B1 (ko) 2001-09-12 2001-09-12 금속배선층의 형성방법 및 이를 이용한 액정표시소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010056245A KR100769173B1 (ko) 2001-09-12 2001-09-12 금속배선층의 형성방법 및 이를 이용한 액정표시소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20030023211A KR20030023211A (ko) 2003-03-19
KR100769173B1 true KR100769173B1 (ko) 2007-10-23

Family

ID=27723753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010056245A KR100769173B1 (ko) 2001-09-12 2001-09-12 금속배선층의 형성방법 및 이를 이용한 액정표시소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100769173B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010083687A (ko) * 2000-02-18 2001-09-01 구본준, 론 위라하디락사 액정표시장치용 어레이기판 제조방법
KR100423251B1 (ko) * 1998-12-22 2004-03-19 가부시끼가이샤 도시바 박막의 패터닝방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100423251B1 (ko) * 1998-12-22 2004-03-19 가부시끼가이샤 도시바 박막의 패터닝방법
KR20010083687A (ko) * 2000-02-18 2001-09-01 구본준, 론 위라하디락사 액정표시장치용 어레이기판 제조방법

Also Published As

Publication number Publication date
KR20030023211A (ko) 2003-03-19

Similar Documents

Publication Publication Date Title
US8563980B2 (en) Array substrate and manufacturing method
US6001539A (en) Method for manufacturing liquid crystal display
US20070295967A1 (en) Active matrix tft array substrate and method of manufacturing the same
US20020042167A1 (en) Thin film transistor array substrate for liquid crystal display device and method of manufacturing the same
KR20030056254A (ko) 액정표시장치용 어레이 기판의 제조 방법
KR101002338B1 (ko) 금속 배선의 형성방법 및 이를 이용한 액정표시장치의제조방법
KR20070009329A (ko) 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
US10879278B2 (en) Display substrate, manufacturing method therefor, and display device
US7630049B2 (en) Display device and method with lower layer film formed on substrate but between transparent conductive film and organic layer and then protective film on the transparent film
US8283670B2 (en) Liquid crystal display panel and fabricating method thereof
KR100487899B1 (ko) 반투과형 액정표시장치 및 그 제조방법
US20070002222A1 (en) Method for manufacturing transflective liquid crystal display
KR101087398B1 (ko) 액정표시장치의 패드 구조 및 그 제조방법
US7456910B2 (en) Liquid crystal display device and fabricating method thereof
KR100769162B1 (ko) 액정표시소자 및 그 제조방법
JP3234168B2 (ja) Ｔｆｔアレイ基板の製造方法
KR100769173B1 (ko) 금속배선층의 형성방법 및 이를 이용한 액정표시소자의 제조방법
JP2004294807A (ja) 液晶表示装置及びその製造方法
JP2005352354A (ja) 表示装置とその製造方法
JP2004294804A (ja) 表示装置の製造方法、液晶表示装置並びに金属膜のパターニング方法。
KR100417915B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조방법
JP2007114811A (ja) 液晶表示装置の製造方法
KR20010113266A (ko) 액정표시장치 어레이기판 및 그의 제조방법
KR20040046384A (ko) 액정표시장치 및 그 제조방법
KR20020028014A (ko) 박막 트랜지스터 액정표시장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 12