KR20020094809A - 액정표시장치의 제조방법 - Google Patents

액정표시장치의 제조방법 Download PDF

Info

Publication number
KR20020094809A
KR20020094809A KR1020010033261A KR20010033261A KR20020094809A KR 20020094809 A KR20020094809 A KR 20020094809A KR 1020010033261 A KR1020010033261 A KR 1020010033261A KR 20010033261 A KR20010033261 A KR 20010033261A KR 20020094809 A KR20020094809 A KR 20020094809A
Authority
KR
South Korea
Prior art keywords
gate
pixel
forming
acid
pixel electrode
Prior art date
Application number
KR1020010033261A
Other languages
English (en)
Other versions
KR100685920B1 (ko
Inventor
이형찬
이연보
박기범
송일남
정병화
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010033261A priority Critical patent/KR100685920B1/ko
Priority to US10/029,388 priority patent/US6521491B2/en
Publication of KR20020094809A publication Critical patent/KR20020094809A/ko
Application granted granted Critical
Publication of KR100685920B1 publication Critical patent/KR100685920B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 화소영역의 화소전극 및 쇼팅바와 게이트 오드(odd) 라인의 분리부분 즉, 패드부 커팅 영역의 화소전극 및 게이트 금속을 동일 공정 내에서 2단계의 식각을 통해 제거할 수 있는 액정표시장치의 제조방법에 관한 것으로, 복수개의 게이트라인, 데이터라인으로 정의되는 복수개의 화소영역과 각 화소영역에 박막트랜지스터 및 화소전극이 형성되어 있으며, 상기 게이트라인의 끝부분에 게이트금속 및 화소전극을 포함하여 구성되는 패드부를 구비하는 액정표시장치에 있어서, 상기 화소영역 및 상기 패드부의 커팅 영역 소정부위에 포토레지스트를 도포하는 제 1 단계과, 상기 포토레지스트가 도포되지 않은 상기 화소영역 및 상기 패드부의 커팅 영역의 화소전극을 식각하는 제 2 단계와, 상기 커팅 영역의 게이트 금속을 식각하는 제 3 단계를 포함하여 이루어지는 것을 특징으로 한다.

Description

액정표시장치의 제조방법{Fabricating method of thin film transistor - liquid crystal display}
본 발명은 디스플레이 장치에 관한 것으로 특히, 액정표시장치에 관한 것이다.
일반적으로 액정표시장치는 복수개의 화소영역이 매트릭스 형태로 배열되어 각 화소마다 하나의 박막트랜지스터(TFT)와 하나의 화소전극이 배열되는 하판과, 색상을 나타내기 위한 칼라필터와 공통전극이 형성될 상판과, 상기 상판과 하판 사이에 주입된 액정을 구비하여 구성된다. 그리고, 상기 상판과 하판의 양쪽면에는 가시광선을 선편광 시켜주는 편광판이 각각 부착되어 있다.
이하, 도면을 참조하여 종래 기술에 따른 액정표시장치를 설명한다.
도 1에 도시한 바와 같이, 절연기판 상에 수직 교차되도록 복수개의 게이트라인(101) 및 데이터라인(102)이 형성되어 있으며, 상기 각 게이트라인(101) 및 데이터라인(102) 끝부분에는 게이트 패드(103) 및 데이터 패드(104)가 형성되어 있다. 또한, 상기 각 게이트라인(101)과 데이터라인(102)이 교차하여 정의되는 화소영역 내에는 스위칭 소자인 박막트랜지스터(105)와 화소전극(도시하지 않음)이 형성되어 있다. 이러한 다수의 화소영역으로 이루어진 영역이 화상이 구현되는 액티브 영역이 된다.
또한, 상기 게이트라인(101)과 데이터라인(102)의 끝에는 다수의 게이트라인 및 데이터라인을 오드(odd)라인(101a)과 이븐(even)라인(101b)으로 나누어 하나로 묶는 제 1, 제 2 쇼팅바(Shorting bar)(106, 107))가 기판의 가장자리 안쪽으로 형성되어 있어 게이트 및 데이터 패드로부터 정전기가 발생하면 이 쇼팅바를 경로로하여 정전기가 방전이 된다.
여기서, 게이트라인의 경우 제 1 쇼팅바는 게이트 오드 라인(101a)과 게이트 이븐 라인(101b)과 연결되어 있는데, 상기 게이트 오드 라인(101a)은 향후 커팅 영역(108)을 경계로 제 1 쇼팅바(106)와 분리된다.
상기와 같이, 제 1 쇼팅바에 게이트 오드 라인과 게이트 이븐 라인이 연결된 상태에서 박막트랜지스터(TFT) 어레이의 검사를 위해 게이트 오드 라인을 제 1 쇼팅바에서 분리시켜 주어야 한다. 그 분리부분이 상기 커팅 영역이다.
도 2는 도 1의 A선에 의한 확대 평면도로서 게이트 패드 및 게이트 오드, 이븐 라인 영역을 구체적으로 도시한 것이다.
도 2에 도시한 바와 같이, 제 1, 제 2 쇼팅바(106, 107)가 게이트 오드 라인 및 이븐 라인(101a, 101b)에 수직한 방향으로 형성되어 있는데, 여기서 상기 제 1, 제 2 쇼팅바는 각각 게이트 라인 형성 물질과 데이터 라인 형성 물질로 이루어진다.
한편, 제 1 쇼팅바와 연결되어 있는 게이트 오드 라인이 제 1, 제 2 쇼팅바 사이의 영역에서 배선의 폭이 작은 이유는 제 1 쇼팅바와의 커팅이 용이하도록 하기 위해서이다.
도 3a 내지 3c는 종래 기술에 따른 화소영역의 화소전극 패터닝과 커팅 영역의 패터닝 방법을 설명하기 위한 공정단면도이다. 참고로 커팅 영역은 도 2의 I-I` 선에 따른 단면도이다.
도 3a에 도시한 바와 같이, 화소 영역에는, 절연기판(301) 상에 게이트전극(302)을 형성하고, 상기 게이트 전극(302)을 포함한 기판 전면에 게이트 절연막(303)을 증착한다. 이어, 상기 게이트 절연막(303) 상의 소정부위에 반도체층(304) 및 소스/드레인 전극(305, 306)이 차례로 형성한다.
또한, 상기 소스/드레인 전극(305, 306)을 포함한 기판 전면 위에 절연재질의 보호막(307)을 형성하고, 상기 보호막 상에는 ITO 재질의 화소전극(308)을 전면에 증착한 후 패터닝하여 형성한다. 여기서, 상기 화소전극(308)은 콘택홀을 통해 상기 드레인 전극(306)과 전기적으로 연결되어 있다.
한편, 커팅 영역에는, 절연기판(301) 상에 게이트라인 형성물질과 동일 물질로 게이트 금속(302a)을 형성하고, 상기 게이트 금속(302a)을 포함한 기판 전면에 게이트 절연막(303)과 보호막(307)을 차례로 형성한다. 상기 보호막 상에는 화소전극(308)을 형성한다. 이때, 상기 화소전극(308)은 콘택홀을 통해 상기 게이트 금속(302a)과 전기적으로 연결되어 있다.
도 3b에 도시한 바와 같이, 화소영역의 박막트랜지스터 영역과 커팅 영역의 게이트 금속이 형성되어 있는 영역을 각각 식각하기 위해 포토레지스트(309)를 부분 도포한다.
이후, 도 3c에 도시한 바와 같이, 포토레지스트(309)가 도포된 부분이외의 영역의 화소전극(308) 및 게이트 금속(302a)을 제거하기 위해 염산(HCl)계열의 에천트로 동시에 식각을 실시한다. 이때, 커팅 영역의 경우, 게이트 금속과 게이트 금속 상에 형성되어 있는 화소전극이 동시에 식각되게 된다.
그러나 상기와 같은 종래 액정표시장치 제조방법은 다음과 같은 문제점이 있었다.
염산(HCl)계열의 에천트로 커팅 영역의 게이트 금속과 화소전극을 동시에 식각함에 따라 커팅 영역의 도전성 물질은 깨끗이 제거되지만 염산의 강한 부식성 때문에 화소영역의 박막트랜지스터 부위에 갈라짐(crack)이 발생하고, 그 갈라짐을 통해 상기 염산 계열의 에천트가 침투하여 AlNd 또는 Al 으로 형성된 게이트 라인과의 갈바닉(Galvanic) 현상이 일어나 게이트 라인의 단선을 유발하는 단점이 있었다. (도 4 참조)
본 발명에 따른 액정표시장치의 제조방법은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 2가지의 식각 에천트를 하나의 공정상에서 사용하여 상기 화소전극 및 게이트 금속을 제거함으로써 안정적인 액정표시장치를 제조하는데 그 목적이 있다.
도 1은 종래 기술에 따른 액정표시장치의 구조 평면도.
도 2는 도 1의 A선에 따른 확대 평면도.
도 3a 내지 3c는 종래 기술에 따른 액정표시장치의 제조방법을 설명하기 위한 공정단면도.
도 4는 종래 기술에 따른 액정표시장치 제조방법의 문제점을 나타낸 단면도.
도 5a 내지 5d는 본 발명에 따른 액정표시장치의 제조방법을 설명하기 위한 공정단면도.
도면의 주요 부분에 대한 부호의 설명
501 : 절연기판 502 : 게이트 전극
502a : 게이트 금속 503 : 게이트 절연막
504 : 반도체층 505 : 소스 전극
506 : 드레인 전극 507 : 보호막
508 : 화소전극 509 : 포토레지스트
상기 목적을 달성하기 위한 본 발명의 액정표시장치 제조방법은 복수개의 게이트라인, 데이터라인으로 정의되는 복수개의 화소영역과 각 화소영역에 박막트랜지스터 및 화소전극이 형성되어 있으며, 상기 게이트라인의 끝부분에 게이트금속 및 화소전극을 포함하여 구성되는 패드부를 구비하는 액정표시장치에 있어서, 상기 화소영역 및 상기 패드부의 커팅 영역 소정부위에 포토레지스트를 도포하는 제 1 단계과, 상기 포토레지스트가 도포되지 않은 상기 화소영역 및 상기 패드부의 커팅 영역의 화소전극을 식각하는 제 2 단계와, 상기 커팅 영역의 게이트 금속을 식각하는 제 3 단계를 포함하여 이루어지는 것을 특징으로 한다.
상기 제 2 단계에 있어서, 화소영역 및 패드부 커팅 영역의 화소전극의 식각은 옥살산(Oxalic acid)을 사용하고, 상기 제 3 단계는 질산, 인산, 초산을 포함한 혼합산을 이용한다.
본 발명에 따른 액정표시장치의 제조방법은 한 공정 내에서 2단계의 식각 단계 즉, 옥살산과 혼산의 연속 식각 공정을 수행함으로써 화소전극 식각시 게이트 금속에의 영향을 최소화하여 게이트 라인의 단선을 방지할 수 있게 된다.
본 발명에 의해 식각이 이루어지는 부위는 전술한 바와 같이, 게이트라인 및 데이터라인에 의해 정의되는 화소영역의 화소전극과 제 1 쇼팅바에 연결되어 있는 게이트 오드 라인의 커팅 영역이다.(도 2 참조)
이하, 도면을 참조하여 본 발명에 따른 액정표시장치의 제조방법을 상세히 설명한다.
도 5a 내지 5d는 본 발명에 따른 액정표시장치의 제조방법을 설명하기 위한 공정단면도이다.
도 5a에 도시된 바와 같이, 화소영역에는, 절연기판(501) 상에 알루미늄(Al) 계열 예를 들면, 알루미늄 니오디뮴 합금(AlNd) 또는 알루미늄(Al) 재질의 도전성 물질로 이루어진 게이트 전극(502)을 스퍼터링법을 이용하여 형성한다.
이어, 상기 게이트 전극(502)을 포함한 기판 전면에는 화학기상증착법을 이용하여 실리콘 산화물(SiO2) 또는 실리콘 질화물(SiNx)재질의 게이트 절연막(503)을형성한다.
상기 게이트 절연막(503) 상에는 수소화 비정질 실리콘(a-Si:H) 재질의 반도체층(504)을 형성한 다음, 기판 전면에 크롬(Cr) 또는 몰리브덴(Mo)과 같은 도전성 물질을 증착한 후, 패터닝하여 소스/드레인 전극(505, 506)을 형성한다. 상기 소스/드레인 전극(505, 506) 상에는 실리콘 질화물(SiNx)과 같은 절연재질의 보호막(507)을 형성하고, 상기 보호막(507) 상에는 ITO(Indium Tin Oxide)로 화소전극(508)을 형성한다. 상기 화소전극(508)은 콘택홀을 통해 상기 드레인 전극(506)과 전기적으로 연결되어 있다.
한편, 패드부 커팅 영역에는, 게이트 전극과 동일한 물질로 게이트 패드 금속(502a)을 형성하고, 상기 게이트 패드 금속(502a)을 포함한 기판 전면에는 게이트 절연막(503) 및 보호막(507)을 순차적으로 형성한다.
이어, 상기 보호막(507) 상에는 상기 게이트 패드 금속(502a)과 콘택홀을 통해 전기적으로 연결되는 화소전극(508)을 형성한다.
도 5b에 도시된 바와 같이, 상기 화소영역 및 패드부 커팅 영역을 패터닝하기 위해 소정 영역에 포토레지스트(509)를 도포한다. 즉, 화소영역은 박막트랜지스터를 제외한 영역, 패드부 커팅 영역은 게이트 금속이 형성된 이외의 영역에 포토레지스트(509)를 도포한다.
이어, 도 5c에 도시된 바와 같이, 옥살산(Oxalic acid)을 이용하여 상기 화소영역 및 패드부 커팅 영역의 화소전극(508)을 식각한다. 여기서, 상기 옥살산은4.5~5wt%를 이용하는데 상기 옥살산은 일정시간 동안은 알루미늄(Al) 계열의 게이트 금속에 영향을 미치지 않는 특징이 있다.
이어서, 상기 화소영역 및 패드부 커팅 영역을 제거하기 위해 사용된 옥살산의 잔류물을 동일 장비의 버퍼영역에서 에어 나이프(Air Knife)와 같은 도구로 제거한다.
도 5d에 도시된 바와 같이, 기판상의 옥살산 잔류물을 제거한 상태에서 인산, 질산, 초산을 포함한 혼합산을 이용하여 상기 커팅 영역의 게이트 금속(502a)을 식각한다. 이때 포토레지스트(509)는 그대로 유지되어 있다. 상기 혼합산은 화소전극에 영향을 미치지 않으며 혼합산의 조성비는 인산 67%, 초산 10%, 질산 5%, 기타 첨가제로 이루어지는 것이 바람직하다.
또한, 상기 혼합산은 염산(HCl)계열의 에천트(Etchant)에 비교하여 식각속도는 느리나 침투성이 낮고 알루미늄(Al) 계열의 게이트 금속과의 갈바닉 현상(Galvanic Effect)을 일으키지 않는 장점이 있다. 따라서, 박막트랜지스터에 갈라짐(crack)이 있거나 이물질이 있더라도 게이트 전극 또는 게이트 라인의 단선을 유발하지 않는다.
상기 도 5a 내지 5d의 공정은 동일 장비 내에서 일괄 적용되는 것을 특징으로 한다.
이상 상술한 바와 같이, 본 발명의 액정표시장치의 제조방법은 다음과 같은 효과가 있다.
본 발명에 사용되는 옥살산 및 혼합산은 종래의 염산계 에천트에 비해 게이트 금속에 대한 침투성이 작아 불량 발생률을 절감시킬 수 있으며, 화소전극과 게이트 금속간에 이물질이 존재하더라도 갈바닉 현상이 일어나지 않아 화소전극 패턴의 유실이 적어지는 장점이 있다.
또한, 동일 장비 내에서 전공정을 수행할 수 있어 생산성을 향상시킬 수 있고, 작업시 인체 및 환경에 유해한 폐액, 폐수 발생량의 감소와 설비의 부식을 저하시킬 수 있는 효과가 있다.

Claims (9)

  1. 복수개의 게이트라인, 데이터라인으로 정의되는 복수개의 화소영역과 각 화소영역에 박막트랜지스터 및 화소전극이 형성되어 있으며, 상기 게이트라인의 끝부분에 게이트금속 및 화소전극을 포함하여 구성되는 패드부를 구비하는 액정표시장치에 있어서,
    상기 화소영역 및 상기 패드부의 커팅 영역 소정부위에 포토레지스트를 도포하는 제 1 단계;
    상기 포토레지스트가 도포되지 않은 상기 화소영역 및 상기 패드부의 커팅 영역의 화소전극을 식각하는 제 2 단계;
    상기 커팅 영역의 게이트 금속을 식각하는 제 3 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시장치 제조방법.
  2. 제 1 항에 있어서, 상기 화소영역은,
    절연기판 상에 게이트 전극을 형성하는 공정과,
    상기 게이트 전극을 포함한 기판 전면 상에 게이트 절연막을 형성하는 공정과,
    상기 게이트 절연막 상의 소정 부위에 반도체층을 형성하는 공정과,
    상기 반도체층 상의 좌우 소정 부위에 소스/드레인 전극을 형성하는 공정과,
    상기 소스/드레인 전극을 포함한 기판 전면 상에 보호막을 형성하는 공정과,
    상기 보호막 상에 콘택홀을 통해 상기 드레인 전극과 연결되는 화소전극을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 액정표시장치 제조방법.
  3. 제 1 항에 있어서, 상기 패드부의 커팅 영역은,
    절연기판 상에 게이트 금속을 형성하는 공정과,
    상기 게이트 금속을 포함한 기판 전면 상에 게이트 절연막과 보호막을 순차적으로 형성하는 공정과,
    상기 보호막 상에 콘택홀을 통해 상기 게이트 금속과 연결되는 화소전극을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 액정표시장치 제조방법.
  4. 제 1 항에 있어서, 상기 제 2 단계는 옥살산을 이용하여 식각하는 것을 특징으로 하는 액정표시장치 제조방법.
  5. 제 1 항에 있어서, 상기 제 3 단계는 인산, 질산, 초산을 포함한 혼합산을 이용하여 식각하는 것을 특징으로 하는 액정표시장치 제조방법.
  6. 제 4 항에 있어서, 상기 옥살산은 4.5∼5 wt%인 것을 특징으로 하는 액정표시장치 제조방법.
  7. 제 5 항에 있어서, 상기 혼합산은 인산 67%, 질산 5%, 초산 10%을 포함하는것을 특징으로 하는 액정표시장치 제조방법.
  8. 제 1 항에 있어서, 상기 제 2 단계 공정을 거친 후 동일 식각 장비내의 버퍼 영역에서 기판 상에 잔류하는 옥살산을 제거하는 것을 특징으로 하는 액정표시장치 제조방법.
  9. 제 1 항에 있어서, 상기 게이트라인은 AlNd 또는 Al 으로 이루어지는 것을 특징으로 하는 액정표시장치 제조방법.
KR1020010033261A 2001-06-13 2001-06-13 액정표시장치의 제조방법 KR100685920B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020010033261A KR100685920B1 (ko) 2001-06-13 2001-06-13 액정표시장치의 제조방법
US10/029,388 US6521491B2 (en) 2001-06-13 2001-12-28 Method for fabricating thin film transistor-liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010033261A KR100685920B1 (ko) 2001-06-13 2001-06-13 액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20020094809A true KR20020094809A (ko) 2002-12-18
KR100685920B1 KR100685920B1 (ko) 2007-02-23

Family

ID=19710778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010033261A KR100685920B1 (ko) 2001-06-13 2001-06-13 액정표시장치의 제조방법

Country Status (2)

Country Link
US (1) US6521491B2 (ko)
KR (1) KR100685920B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288444B2 (en) * 2001-04-04 2007-10-30 Samsung Sdi Co., Ltd. Thin film transistor and method of manufacturing the same
KR100437474B1 (ko) * 2001-04-04 2004-06-23 삼성에스디아이 주식회사 듀얼채널층을 갖는 박막 트랜지스터 및 그의 제조방법
KR20070017762A (ko) * 2005-08-08 2007-02-13 엘지.필립스 엘시디 주식회사 식각액 조성물, 이를 이용한 도전막의 패터닝 방법 및평판표시장치의 제조 방법
KR100725492B1 (ko) * 2005-09-24 2007-06-08 삼성전자주식회사 디스플레이장치
ES2402770T3 (es) 2005-11-15 2013-05-08 F. Hoffmann-La Roche Ag Sistema y procedimiento para el análisis de una muestra líquida
CN101608985A (zh) * 2009-07-27 2009-12-23 上海市机械制造工艺研究所有限公司 镀层显示浸蚀剂及多层镀镀层组织结构的一次显示方法
CN102566165B (zh) * 2010-12-20 2015-01-07 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
CN208999706U (zh) 2018-08-27 2019-06-18 惠科股份有限公司 一种显示面板和显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0283941A (ja) * 1988-09-21 1990-03-26 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
US5198694A (en) * 1990-10-05 1993-03-30 General Electric Company Thin film transistor structure with improved source/drain contacts
KR960024610A (ko) * 1994-12-30 1996-07-20 구자홍 액정표시장치의 제조방법
JP3458519B2 (ja) * 1995-03-31 2003-10-20 セイコーエプソン株式会社 液晶表示装置の製造方法
JPH09307114A (ja) * 1996-05-17 1997-11-28 Fujitsu Ltd 薄膜トランジスタ及びその製造方法及び液晶表示装置
KR100269520B1 (ko) * 1997-07-29 2000-10-16 구본준 박막트랜지스터, 액정표시장치와 그 제조방법
KR100271038B1 (ko) * 1997-09-12 2000-11-01 구본준, 론 위라하디락사 전기적 특성 검사를 위한 단락 배선의 제조 방법 및 그 단락 배선을 포함하는 액티브 기판의 구조(a method for manufacturing a shorting bar probing an electrical state and a structure of an lcd comprising the shorting bar)
KR100623979B1 (ko) * 1999-07-27 2006-09-13 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
JP2001223365A (ja) * 2000-02-10 2001-08-17 Fujitsu Ltd 薄膜トランジスタ及びその製造方法

Also Published As

Publication number Publication date
KR100685920B1 (ko) 2007-02-23
US20020192883A1 (en) 2002-12-19
US6521491B2 (en) 2003-02-18

Similar Documents

Publication Publication Date Title
KR100320661B1 (ko) 액정표시장치, 매트릭스 어레이기판 및 그 제조방법
US4778560A (en) Method for production of thin film transistor array substrates
JP4644179B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
US20070295967A1 (en) Active matrix tft array substrate and method of manufacturing the same
KR100443804B1 (ko) 액티브 매트릭스 기판 및 표시 장치
KR20020002052A (ko) 프린지 필드 구동 모드 액정 표시 장치의 제조방법
US20210074742A1 (en) Manufacturing method of array substrate and array substrate
US6534246B2 (en) Method of fabricating liquid crystal display device having shorting bars
JPH08236775A (ja) 薄膜トランジスタおよびその製造方法
KR20010038386A (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100654158B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100685920B1 (ko) 액정표시장치의 제조방법
US6683660B1 (en) Active matrix liquid crystal display and method of making the same
US7561223B2 (en) Device and method for protecting gate terminal and lead
KR20030095216A (ko) 액정표시장치
KR100430950B1 (ko) 박막트랜지스터 및 그 제조방법
KR101813719B1 (ko) 박막트랜지스터 어레이 기판의 제조 방법
KR20010083687A (ko) 액정표시장치용 어레이기판 제조방법
KR100663288B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100296112B1 (ko) 박막 트랜지스터의 제조방법
KR100696265B1 (ko) 액정표시장치 및 그 제조방법과 이를 이용한액정표시장치의 리페어방법
KR100599958B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR100577788B1 (ko) 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이기판의 제조방법
KR100679515B1 (ko) 박막 트랜지스터 어레이 기판
US20020085135A1 (en) Liquid crystal display device and fabricating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 14