KR100408323B1 - Eeprom프로그래밍/소거를위해요구되는고전압의자동결정방법및장치 - Google Patents
Eeprom프로그래밍/소거를위해요구되는고전압의자동결정방법및장치 Download PDFInfo
- Publication number
- KR100408323B1 KR100408323B1 KR10-1998-0703420A KR19980703420A KR100408323B1 KR 100408323 B1 KR100408323 B1 KR 100408323B1 KR 19980703420 A KR19980703420 A KR 19980703420A KR 100408323 B1 KR100408323 B1 KR 100408323B1
- Authority
- KR
- South Korea
- Prior art keywords
- high voltage
- memory
- programming
- cell
- erasing
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
Landscapes
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
본 발명은 EEPROM 프로그래밍/소거를 위해 요구되는 고전압의 자동 결정 방법 및 장치에 관한 것이다. 본 발명은 각각 전기적으로 인에이블하고 프로그램밍 가능한 고정값 반도체 메모리(SP)에 대해 소거 또는 프로그래밍하고, 거기에 제공된 영역(A)에서 메모리(SP) 자체에 그것을 저장하기 위해 요구되는 고전압(Vpp)을 개별적으로 결정할 수 있게 한다. 이런 결정된 고전압은 상기 영역으로부터 어떤 추가 소거 또는 프로그래밍을 위해 정정될 수 있다. 메모리를 소거 또는 프로그래밍하기 위한 제 1 고전압값과 프로그래밍 또는 소거의 체킹을 위한 제 1 판독 전압값으로부터, 가장 유리한 고전압은 상기 고전압 또는 판독 전압 중 어느 하나를 연속적으로 변형시킴으로써 결정된다.
Description
MOS 전계 효과 트랜지스터의 경우에, 도핑 영역은 기판에서 상기 기판 위에 절연 방식으로 배열되는 게이트 전극의 양쪽에 존재하며, 소스와 드레인 영역이라 불린다. 게이트 전극과 기판 사이에 전압을 인가함으로써, 예를 들어 인헨스먼트형 전계 효과 트랜지스터의 경우, 기판으로부터의 전하 캐리어는 게이트 전극 아래에 집중된다. 드레인 영역과 소스 영역 사이에 전압을 인가함으로써, 소스 영역으로부터의 추가 전하 캐리어는 이런 강화된 영역내로 주입되고, 그결과 소스와 드레인 영역 사이의 게이트 전극 아래에 도전 채널을 형성하며, 상기 채널의 도전성은 게이트 전극에 걸친 전압에 의해 제어된다.
그러나, 도전 채널을 형성하기 위해서는, 전압이 게이트 전극과 기판 사이에 인가되어야 하고, 상기 전압은 문턱 전압이라 일컬어지는 특정 기술-의존성 (technology-dictated) 최소값을 가진다.
원칙적으로, EEPROM 또는 플래시 타입의 전기적으로 인에이블 가능한 읽기 전용 메모리 셀은 MOS 전계 효과 트랜지스터와 동일한 구조를 가지지만, 비도전성 재료에 의해 완전히 둘러싸여지고(즉, 완전히 절연되는), 여기에서 제어 전극이라 불리는 게이트 전극과 기판 사이에 있는 플로팅 게이트라 불리는 추가 전극을 가진다. 메모리 셀을 형성하는 트랜지스터의 문턱 전압은 이런 플로팅 게이트에 전하를 인가함으로써 변경될 수 있다.
플로팅 게이트에 대한 전하의 인가는 프로그래밍이라 하고, 상기 전하의 제거는 메모리 셀의 소거라 한다. 일반적으로, 상기 프로그래밍의 효과는 문턱 전압을 더 낮은 값으로 이동시키고, 셀을 형성하는 트랜지스터가 통상 제어 전극에 대한 전압의 인가없이도 상기 상태에 있게 된다는 것이다.
셀이 프로그래밍되었는지의 여부, 다시 말해서 셀에 로직 "1" 또는 "0"이 기록되었는지의 여부를 확인하기 위하여, 전압, 소위 판독 전압이 제어 전극에 인가되고, 상기 전압은 대략 프로그래밍된 셀과 소거된 셀의 문턱 전압 사이에 놓인다. 상기 셀의 로직 상태는 전류가 셀을 통해 흐르는지의 여부에 의존하여 확인될 수 있다.
EEPROM 또는 플래시 셀은 기판으로부터 플로팅 게이트로 흐르는 또는 플로팅 게이트로부터 기판으로 흐르는 터널링 전류에 의해 프로그래밍되거나 소거된다. 이런 목적을 위하여, 충분한 에너지가 전하 캐리어에 공급되어야 하는데, 이것은 제어 전극과 기판 사이에 대략 15V의 고전압을 인가하고 플로팅 게이트와 기판 사이에 극도로 얇은 절연층을 형성함으로써 수행되고, 매우 높은 전계 세기가 거기에 발생한다.
n-채널 트랜지스터를 프로그래밍하기 위하여, 양전하 캐리어가 플로팅 게이트에 인가되는데, 이는 오늘날의 일반적인 높은 양전압을 사용할 때 높은 양전압이 드레인 영역에 인가되는 반면 0V가 제어 전극에 인가된다는 것을 의미한다. 그리고는, 그에 대응하여, 셀을 소거하기 위하여, 고전압이 제어 전극에 인가되고 플로팅 게이트로부터 전하 캐리어를 다시 제거하기 위하여 0V가 드레인 영역에 인가된다.
특정 최소 고전압은 기본적으로 터널링 전류가 시작하도록 하는데 필요하다. 그러나, 프로그래밍 또는 소거의 정도는 고전압의 실제 레벨 및 고전압이 인가되는 시간 주기에 의존한다. 고전압(Vpp) 레벨의 함수로서 문턱 전압(Uth)의 기본 프로파일, 및 플로팅 게이트의 충전 상태가 도 4에서 실선으로 도시된다. 고전압이 증가될 때, 셀의 문턱 전압은 소거 동안 상승하는 반면, 프로그래밍 동안 떨어진다는 것을 알 수 있다. 이상적인 셀에서, 상기 특성은 서로에 관련하여 대칭적으로 진행하고, 2개의 문턱 전압으로부터의 동일한 여유 및 동일한 신호 대 잡음비가 있기 때문에 2개 특성의 교차점에서 문턱 전압이 판독 전압(UL)으로서 선택된다는 결과를 가져온다.
고전압 레벨의 선택, 다른 한편 최대 신호 대 잡음비를 위한 요구를 위하여, 부가적으로 모든 셀은 명백히 프로그래밍되거나 소거되어야 하는데, 이는 큰 고전압, 다른 한편 통상적으로 전하 펌프에 의해 형성되는 고전압 발생기에 대한 소비가 최소로 유지되어야 한다는 것을 의미하고, 다시 말해서 고전압이 최소로 유지되어야 한다는 것을 의미한다. 따라서 고전압을 위해 정상적으로 선택된 값은 단지 하나의 값만이 명확한 프로그래밍 또는 소거만을 허용한다.
그러나, 기술-규정된 제조 허용 오차를 고려하여, 프로그래밍 또는 소거 동안 고전압(Vpp)에 대한 문턱 전압(Uth)의 의존성을 보여주는 특성 프로파일에서의 차이는 웨이퍼 사이, 웨이퍼 상의 칩 사이 그리고 칩상의 셀 사이에서 발생할 수 있고, 이것은 결함 메모리를 초래할 수 있다. 도 4는 이런 불안정의 결과로서 형성될 수 있는 종류의 추가 프로그래밍 특성과 추가 소거 특성을 설명하기 위하여 점선을 사용한다. 분명히 나타난 바와 같이, 검출 가능한 소거 동작은 주어진 판독 전압(UL)에 대한 특성의 점선 프로파일과 실선 특성으로부터 유리하게 결정되는 종류의 고전압을 가지는 셀에서 발생하지 않을 것이다.
WO 95/07536은 플래시 EPROM의 드레인 단자에서 프로그래밍 전압을 설정하기 위한 방법, 및 행의 모든 메모리 셀의 문턱 전압이 소정 창내에 있고 이것이 불가능하다면 결함 메시지가 출력되는 식으로 설정하기 위한 수단을 가지는 메모리를 개시하고 있다.
본 발명은 EEPROM 프로그래밍/소거를 위해 요구되는 고전압을 자동적으로 결정하기 위한 방법 및 장치에 관한 것이다.
도 1은 본 발명에 따른 장치의 기본 회로도.
도 2는 본 발명에 따른 제 1 방법의 흐름도.
도 3은 본 발명에 따른 제 2 방법의 흐름도.
도 4는 전기적으로 소거가능하고 프로그램 가능한 비휘발성 메모리 셀의 소거 및 프로그래밍 동안 고전압에 대한 문턱 전압의 의존성을 설명하는 특성을 도시하는 도면.
발명의 요약
본 발명의 목적은 전기적으로 소거가능하고 프로그램 가능한 읽기 전용 반도체 메모리에서 명백한 프로그래밍과 명백한 소거가 가능하고 고전압에 대한 문턱 전압의 의존성에서 기술-규정된 불안정과 관계없는 방법 및 장치를 상술하는 것이다.
상기 목적은 청구항 1과 청구항 3에 따른 방법 및 청구항 5에 따른 장치에 의해 달성된다.
본 발명에 따른 방법과 상기 방법을 수행하기 위한 장치에 의해, 각각의 메모리에 대해 가장 유리한 고전압이 각각의 메모리에 대해 점진적으로 결정되고 읽기 전용 메모리에 비휘발성 방식으로 저장되어 그것은 모든 프로그래밍과 소거 동작을 위한 어 유니트에 의해 판독되고 사용될 수 있다.
고전압 준비는 단지 메모리가 가장 처음으로 턴온될 때 결정되고 저장될 수 있지만, 또한 이런 동작이 매 턴온 동안 초래되는 식으로 제어 유니트를 설계하는 것이 가능하다. 어떤 경우에, 예를 들어 매우 변화가 심한 환경에서, 규칙적인 간격으로 가장 유리한 고전압의 결정을 수행하는 것이 유리하다.
이런 경우의 점진적 결정은 프로그래밍 또는 소거를 위해 메모리에 인가될 수 있는 고전압이 최소값과 최대값 사이의 단계에서 충전되고 상기 프로그래밍 또는 소거 결과는 고정된 소정 판독 전압을 사용하여 시험된다는 것을 의미하고, 또는 상기 프로그래밍 또는 소거가 마찬가지로 최소값과 최대값 사이에 놓일 수 있고 유리하게 이런 2개 값의 계산 수단을 형성하는 소정 고전압에서 수행되고 서로 다른 판독 전압에서 시험된다는 것을 의미한다.
상기 고전압의 최소값을 고려한 값은 유리하게 물리적으로 터널링 효과를 유도할 수 있는데 필요한 값보다 더 크거나 동일한 값 중 하나이고, 아무튼 기본적으로 성공할 수 없는 프로그래밍과 소거에서의 시간 소모 시도가 취해지지 않는다는 결과를 가져온다.
제 1 경우에서, 판독 전압이 일정하게 유지되는 경우, 판독 전압은 규정된 바와 같은 동작동안 메모리로부터 판독의 "정상" 경우와 동일한 값을 가질 수 있다. 그러나, 결함셀을 더 정확하게 검출하기 위해서 또한 유리하게 더욱 엄밀하게, 다시 말해서 프로그래밍 또는 소거 동작에 의해 설정된 문턱 전압에 더 가까울 수 있다.
청구항 1에 따른 방법으로 요구된 고전압을 결정하기 위하여, 필요에 따라 제어 유니트에 의한 고전압 설정으로 각각 소거 또는 프로그래밍 동작 이전에 최대 고전압으로 프로그래밍 또는 소거 동작을 수행하기 위하여 상기 결정의 결과를 고려하는 유리한 방식으로 다수의 소거 또는 프로그래밍 동작을 수용하는 것이 필요하다.
청구항 3에 따른 방법은 이런 경우에 다수의 판독 동작이 초래되는 동안 단지 하나의 프로그래밍 또는 소거 동작이 수행되기 때문에 상당히 더 빠르지만, 그러나 후자를 기본적으로 무척 더 빨리 수행한다.
본 발명의 진보성으로, 결정되는 요구된 고전압은 신뢰가능한 프로그래밍과 소거 동작을 보장하도록 고정된 소정 값 만큼 증가될 수 있다.
도 1은 어드레스와 데이터 버스(ADB)를 통해 제어 유니트(ST)에 의해 어드레싱될 수 있는, 전기적으로 프로그램 가능하고 소거 가능한 읽기 전용 반도체 메모리(SP)를 도시한다. 판독 전압(UL)은 추가 라인을 통해 상기 제어 유니트(ST)에 의해 상기 메모리(SP)에 인가될 수 있다. 상기 읽기 전용 메모리(SP)에서의 데이터 프로그래밍 또는 소거는 조절가능한 고전압 발생기(HG)에 의해 발생되어 상기 메모리(SP)에 인가되는 고전압(Vpp)을 필요로 한다. 상기 고전압 발생기(HG)는 상기 제어 유니트(ST)로부터 신호(S)에 의해 구동된다. 아날로그와 디지털 형태가 될 수 있는 상기 신호(S)는 상기 고전압(Vpp)의 값을 정의한다.
상기 고전압(Vpp)의 특정값은 상기 메모리(SP)의 상기 메모리 셀의 신뢰가능한 프로그래밍 또는 소거를 위해 요구된다. 그러나, 메모리 셀 특징에서의 기술-규정된 불안정을 고려하여, 이런 값은 반도체 칩마다 다를 수 있고, 따라서 메모리마다 다를 수 있다. 상기 고전압 발생기(HG)가 최대 고전압을 공급하도록 설정될 수 있더라도, 모든 메모리(SP)가 확실히 프로그래밍되거나 소거될 수 있게 되어, 많은 메모리(SP)가 더 낮은 고전압(Vpp)으로 동작될 수 있기 때문에 이것은 메모리(SP)가 실행되는 대부분의 반도체칩에서의 불필요하게 높은 전력 소모를 초래할 것이다.
본 발명에 따른 방법에 의해, 고전압(Vpp)의 가장 유리한 값, 다시 말해서 메모리(SP)의 신뢰가능한 프로그래밍과 신뢰가능한 소거가 가능한 값이 각각의 메모리에 대해 개별적으로 결정되어 상기 메모리(SP)의 영역(A)에 저장되고, 그 값들은 각각의 추가 프로그래밍과 소거 동작을 위해 상기 제어 유니트(ST)에 의해 상기 영역(A)으로부터 호출될 수 있다.
상기 제어 유니트(ST)가 원칙적으로 본 발명에 따른 방법을 수행하기 위해 배선에 의한 것이라도, 유리하게 연관 프로그램 메모리를 가진 마이크로 프로세서에 의해 형성된다.
본 발명에 따른 제 1 방법에서, 상기 제어 유니트(ST)는 상기 신호(S)에 의해 조절 가능한 고전압 발생기(HG)를 설정하여, 상기 발생기가 상기 메모리(SP)에 상기 고전압(Vpp)의 제 1값을 인가하도록 한다. 상기 메모리(SP)의 메모리 셀을 프로그래밍하기 위하여 상기 제어 게이트 접속부가 0 볼트를 수용하는 동안 상기 고전압(Vpp)은 상기 메모리 셀의 드레인 접속부에 인가되는 반면, 상기 메모리 셀을 소거하기 위하여 상기 고전압(Vpp)은 상기 메모리 셀의 제어 게어트 접속부에 인가되고 상기 드레인 접속부는 0 볼트를 수용한다. 상기 고전압(Vpp)의 제 1 값은 이런 보기에서 최소값이 될 것이고 다음에 점진적으로 증가된다. 그러나, 상기 고전압(Vpp)의 최대값에서 시작하여 다음에 이런 값을 점진적으로 감소시키는 것이 가능하다. 상기 고전압(Vpp)은 기본적으로 적당한 크기의 고전압(Vpp)이 주어진다면 신뢰가능한 프로그래밍 또는 신뢰가능한 소거를 보장하기에 충분한 시간 길이 동안 상기 메모리 셀에 인가된다.
이런 제 1 소거 또는 프로그래밍 동작 이후에, 상기 셀은 정상 동작의 경우에 통상적인 판독 전압(UL)으로 상기 제어 유니트(ST)에 의해 판독된다. 그러나, 원칙적으로 더욱 엄밀한 판독 전압, 다시 말해서 프로그래밍 또는 소거되는 메모리 셀의 문턱 전압에 더 가까운 판독 전압을 선택하는 것이 가능하다.
다음에 상기 판독값은 상기 이전에 기록된 값, 다시 말해서 로직 "1"의 경우에 프로그래밍된 값 또는 로직 "0"의 경우에 소거된 값과 비교된다. 상기 비교에서 상기 판독값이 기록을 위해 요구된 값에 대응한다고 판단되는 경우, 상기 고전압(Vpp)의 제 1 값은 그것이 모든 추가 프로그래밍과 소거 동작을 위해 제어 유니트(ST)에 의해 호출될 수 있도록 상기 메모리(SP)의 영역에 저장된다.
저장하기 이전에, 상기 고전압(Vpp)의 제 1 값은 여전히 안전 여유량(safety margin) 만큼 증가될 수 있다.
상기 판독값과 상기 기록을 위해 요구된 값의 비교가 부정적이라면, 상기 고전압(Vpp)의 값은 상기 신호(S)에 의해 상기 제어 유니트(ST)의 제어하에서 제 2 값으로 특정 양만큼 증가되고, 결과적으로 상기 메모리(SP)의 메모리 셀은 프로그래밍 또는 소거된다.
상기 판독값은 순차적으로 기록을 위해 요구된 값과 다시 비교되고, 긍정적인 비교의 경우에, 아마 안전 여유량만큼 증가된 상기 고전압((Vpp)의 제 2 값은 상기 메모리(SP)에 저장된다.
다시 상기 비교가 부정적이라고 판명되면, 다음에 상기 고전압(Vpp)은 다시 소정 양만큼 증가된다. 이런 방법은 모든 셀이 소거 또는 프로그래밍되었다고 판단되거나 상기 고전압(Vpp)이 더 이상 증가될 수 없다고 판단될 때까지 지속되고 상기 메모리(SP)는 결국 결함이 있는 것으로 판단된다.
상기 방법의 유리한 발전으로, 그것은 상기 메모리(SP)의 소거의 경우에 최대 고전압으로 프로그래밍될 수 있는 모든 셀에 대해, 상기 메모리(SP)의 프로그래밍의 경우에 최대 고전압으로 소거될 수 있는 모든 셀에 대해서도 동일한 방식으로 상기 고전압(Vpp)의 매 증가 이전에 가능하다. 이것은 동일 조건이 상기 고전압(Vpp)의 새로운 값의 모든 적용 이전에 보급되는 것을 보장한다.
본 발명에 따른 제 1 방법의 순서는 도 2의 흐름도로서 설명된다. 유리한 발전에 관련하는 선택적 방법 단계는 점선에 의해 구성된다.
동일한 방식으로, 도 3은 본 발명에 따른 추가 방법의 흐름도를 도시한다. 또한, 이런 경우에 고전압(Vpp)은 초기에 상기 메모리(SP)의 메모리 셀 소거 목적을 위해 상기 제어 게이트에 인가되고 상기 메모리(SP)의 메모리 셀 프로그래밍 목적을 위해 상기 드레인 접속부에 인가된다. 그러나, 상기 고전압(Vpp)의 값은 이런 경우에 확고하게 미리 결정되고, 설정될 수 있는 고전압 발생기(HG)의 계산 수단으로서 유리하게 계산된다.
이것 이후에, 소정 판독 전압(UL)이 상기 제어 유니트(ST)에 의해 설정되고 다음에 셀이 이런 판독값에 의해 판독된다.
상기 셀이 이런 소정 판독 전압에서 소거 또는 프로그래밍되는지의 여부를 알아보기 위한 시험이 순차적으로 이루어진다.
이런 방법은 물론 전하가 제 1 위치에 있는 메모리 셀의 플로팅 게이트로 전달될 만큼 충분히 클 수 있는 주어진 고전압(Vpp)에서 전기적으로 프로그래밍되고 소거 가능한 읽기 전용 메모리 셀의 신뢰가능한 프로그래밍과 소거 문제가 또한 상기 판독 전압(UL)의 위치에 의존한다는 통찰력에 기초한다. 상기 고전압(Vpp)에서의 소거와 프로그래밍 동안 메모리 셀의 문턱 전압(Uth)의 의존성을 보여주는 상기 특성의 이상적 프로파일은 실선으로 도시된다. 크기의 관점에서 보면, 상기 2가지 특성은 2가지 특성의 교차점에서 동일한 기울기와 이상적 판독 전압(UL) 결과를 가진다. 상기 고전압(Vpp)의 주어진 값(VP)에서, 상기 문턱 전압(Uth)과 상기 판독 전압(UL) 사이의 여유는 도 4에 도시되어 있다.
도 4는 기술-규정된 불안정에 의해 초래되는 특성의 비이상적 위치를 도시하기 위해 점선을 사용한다. 알 수 있는 바와 같이, 프로그래밍된 셀이 이전의 이상적 판독 전압(UL)에 있다고 식별된다 하더라도, 소거된 셀은 마찬가지로 프로그래밍되는 것으로 검출될 것이다. 그러나, 점선에 의해 도시된 특성을 가지는 메모리 셀이 약 0볼트의 판독 전압으로 판독된다면, 다음에 신뢰성있게 소거되거나 프로그래밍되는 것으로 식별될 것이다.
이런 통찰력에 기초하여, 계속되는 본 발명에 따른 추가 방법에서, 상기 판독 전압(UL)은 소거 또는 프로그래밍이 초래되는지의 여부에 의존하여 어떤 양() 만큼 증가 또는 감소된다. 이후에, 모든 셀이 소거 또는 프로그래밍되었는지의 여부를 알아보기 위하여 다시 시험이 수행된다. 사실이 그렇지 않다면, 상기 소정 고전압(Vpp)은 이미 상기 소정의 제 1 "정상" 판독 전압(UL)에 있는 올바른 값을 가지고 있으며 이런 값은 아마 안전 여유량만큼 증가된 후 상기 메모리(SP)에 저장된다.
그러나, 모든 메모리 셀이 다시 소거되거나 프로그래밍된 것으로서 식별된다면, 상기 판독 전압은 어떤 양() 만큼(소거 또는 프로그래밍이 초래되었는지의 여부에 따라) 다시 한번 증가 또는 감소되고, 상기 셀의 값은 다시 한번 판독되어 기록을 위해 요구된 값과 비교된다.
이제 모든 셀이 소거 또는 프로그래밍되지는 않았다고 판명된다면, 상기 소정 고전압은 상기 판독 전압이 증가 또는 감소되는 상기 양() 만큼 감소되고 이런 값은 아마 안전 여유량만큼 증가된 후 상기 메모리(SP)에 저장된다.
상기 판독 전압(UL)은 종종 상기 시험에서 적어도 하나의 메모리 셀이 소거 또는 프로그래밍되지 않았다는 것이 드러날때까지 어떤 양() 만큼 증가 또는 감소된다. 다음에 상기 소정 고전압은 상기 양()과 상기 완전한 루프 반복 수의 곱에 대응하는 값 만큼 감소된다.
가장 처음의 시험에서 적어도 하나의 셀이 소거 또는 프로그래밍된 것으로 식별되는 경우에, 상기 판독 전압은 소거 또는 프로그래밍이 초래되는지의 여부에 따라 어떤 양() 만큼 감소 또는 증가된다. 그러므로 상기 판독 전압(UL)은 다른 방향으로 변화된다. 이것은 아마 다수의 루프 반복에 걸쳐 모든 셀이 소거 또는 프로그래밍된 것으로 식별될 때까지 상기 시험 및 상기 양() 만큼 상기 판독 전압(UL)의 점진적 감소 또는 증가가 수반된다. 다음에 상기 소정 고전압은 상기 양()과 상기 루프 반복 수의 곱에 대응하는 값 만큼 증가되고 이런 값은 다음에 차례로 상기 메모리(SP)의 상기 영역(A)에 (아마 안전 여유량만큼 증가되어진 후) 저장된다.
본 발명에 따른 상기 방법에서, 서로 다른 값의 고전압이 상기 소거와 프로그래밍 동안 상기 메모리(SP)에 저장될 수 있다. 그러나, 또한 단지 하나의 값, 즉 2개 값 중 더 큰 값을 선택하는 것이 가능하다.
본 발명에 따른 상기 방법은 각각의 전기적으로 소거가능하고 프로그램 가능한 읽기 전용 반도체 메모리(SP)를 소거 또는 프로그래밍하기 위해 요구되는 고전압(Vpp)이 각각의 전기적으로 소거가능하고 프로그램 가능한 읽기 전용 반도체 메모리(SP)에 대해 개별적으로 결정되고 거기에 제공된 영역(A)의 상기 메모리(SP) 자체 내에, 저장될 수 있도록 한다. 이런 결정된 고전압은 매 추가 소거 또는 프로그래밍 동작을 위해 상기 영역(A)으로부터 호출될 수 있다.
본 발명에 따른 상기 방법은 적어도 상기 메모리(SP)의 제 1 개시동안 자동적으로 처리된다.
이상에서는 본 발명의 양호한 일 실시예에 따라 본 발명이 설명되었지만, 첨부된 청구 범위에 의해 한정되는 바와 같은 본 발명의 사상을 일탈하지 않는 범위 내에서 다양한 변형이 가능함은 본 발명이 속하는 기술 분야의 당업자에게는 명백하다.
Claims (5)
- 프로그램 가능하고 소거 가능한 읽기 전용 반도체 메모리(SP)에서 프로그래밍 또는 소거를 위해 요구되는 고전압(Vpp)을 결정하기 위한 방법으로서,a) 메모리 셀의 소거 목적을 위해 상기 메모리 셀의 제어 게이트(SG)에, 또는 상기 메모리 셀의 프로그래밍 목적을 위해 상기 메모리 셀의 드레인 접속부에, 고전압(Vpp) 또는 반복된 수행의 경우에는 증가된 고전압을 인가하는 단계,b) 소정 판독 전압(UL)으로 상기 셀을 판독하는 단계,c) 상기 모든 셀이 소거 또는 프로그램되는 경우, 상기 고전압을 비휘발성 저장하는 단계, 및d) 적어도 하나의 셀이 소거 또는 프로그램되지않는 경우, 상기 고전압을 특정 양() 만큼 증가시키고 단계 a)에서 시작하는 단계를 포함하는 것을 특징으로 하는 프로그램 가능하고 소거 가능한 읽기 전용 반도체 메모리에서 프로그래밍 또는 소거를 위해 요구되는 고전압을 결정하기 위한 방법.
- 제 1항에 있어서, 상기 메모리는 설정 고전압을 사용하여 상기 메모리 셀의 프로그래밍 또는 소거의 모든 경우 이전에 최대 고전압으로 소거 또는 프로그램되는 것을 특징으로 하는 프로그램 가능하고 소거 가능한 읽기 전용 반도체 메모리에서 프로그래밍 또는 소거를 위해 요구되는 고전압을 결정하기 위한 방법.
- 프로그램 가능하고 소거 가능한 읽기 전용 반도체 메모리(SP)에서 프로그래밍 또는 소거를 위해 요구되는 고전압(Vpp)을 결정하기 위한 방법으로서,a) 메모리 셀의 소거 목적을 위해 상기 메모리 셀의 제어 게이트에, 또는 상기 메모리 셀의 프로그래밍 목적을 위해 상기 메모리 셀의 드레인 접속부에, 소정 고전압(Vpp)을 적용하는 단계;b) 소정 판독 전압(UL)을 설정하는 단계;c) 상기 소정 판독 전압(UL)에서 상기 셀을 판독하는 단계;d) 상기 모든 셀이 소거 또는 프로그램된 경우에,d1) 미리 결정된 양() 만큼 상기 판독 전압을 증가 또는 감소시키고,d2) 상기 증가 또는 감소된 판독 전압에서 상기 셀을 판독하고,d3) 적어도 하나의 셀이 소거 또는 프로그램되지 않는 경우, (·(루프 반복 수)) 만큼 상기 소정 고전압(Vpp)을 감소시키고, 상기 감소된 고전압을 저장하고,d4) 상기 모든 셀이 소거 또는 프로그램된 경우에, 단계 d1)가 계속되는 단계; 및e) 적어도 하나의 셀이 소거 또는 프로그램되지 않은 경우에,e1) 소정 양() 만큼 상기 판독 전압을 감소 또는 증가하고,e2) 상기 감소 또는 증가된 판독 전압에서 상기 셀을 판독하고,e3) 상기 모든 셀이 소거 또는 프로그램된 경우에, (·(루프 반복 수+1))만큼 상기 소정 고전압(Vpp)을 증가시키고 상기 증가된 고전압을 저장하며,e4) 적어도 하나의 셀이 소거 또는 프로그램되지 않은 경우에, 단계 e1)이 계속되는 단계를 포함하는 것을 특징으로 하는 프로그램 가능하고 소거 가능한 읽기 전용 반도체 메모리에서 프로그래밍 또는 소거를 위해 요구되는 고전압을 결정하기 위한 방법.
- 제 1항, 제 2항 또는 제 3항에 있어서, 상기 고전압은 저장되기 이전에 안전 여유량 만큼 증가되는 것을 특징으로 하는 프로그램 가능하고 소거 가능한 읽기 전용 반도체 메모리에서 프로그래밍 또는 소거를 위해 요구되는 고전압을 결정하기 위한 방법.
- 제 1항, 제 2항 또는 제 3항 중 어느 한 항에 따른 방법을 수행하기 위한, 프로그램 가능하고 소거 가능한 읽기 전용 반도체 메모리에서 프로그래밍 또는 소거를 위해 요구되는 고전압을 자동적으로 결정하기 위한 장치로서,- 어드레스와 데이터 버스(ADB)를 통해 상기 메모리(SP)에 접속되고, 또한 상기 메모리(SP)에 판독 전압(UL)을 인가하기 위한 라인에 접속되는 제어 유니트(ST)를 가지고,- 상기 제어 유니트(ST)에 의해 제어 신호(S)가 상기 메모리(SP)에 인가될 수 있는 조절 가능한 고전압 발생기(HG)를 가지고,- 조절 가능한 고전압(Vpp)이 상기 고전압 발생기(HG)에 의해 상기 메모리(SP)에 인가될 수 있으며,상기 메모리(SP)는 상기 요구되는 결정된 고전압(Vpp)이 기록되고 판독될 수 있는 영역(A)을 가지는 것을 특징으로 하는 프로그램 가능하고 소거 가능한 읽기 전용 반도체 메모리에서 프로그래밍 또는 소거를 위해 요구되는 고전압을 자동적으로 결정하기 위한 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19542029A DE19542029C1 (de) | 1995-11-10 | 1995-11-10 | Verfahren zum selbsttätigen Ermitteln der nötigen Hochspannung zum Programmieren/Löschen eines EEPROMs |
DE19542029.2 | 1995-11-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990067410A KR19990067410A (ko) | 1999-08-16 |
KR100408323B1 true KR100408323B1 (ko) | 2004-03-22 |
Family
ID=7777185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-1998-0703420A KR100408323B1 (ko) | 1995-11-10 | 1996-11-04 | Eeprom프로그래밍/소거를위해요구되는고전압의자동결정방법및장치 |
Country Status (11)
Country | Link |
---|---|
EP (1) | EP0860011B1 (ko) |
JP (1) | JPH11515129A (ko) |
KR (1) | KR100408323B1 (ko) |
CN (1) | CN1113366C (ko) |
AT (1) | ATE181173T1 (ko) |
DE (2) | DE19542029C1 (ko) |
ES (1) | ES2135269T3 (ko) |
IN (1) | IN192274B (ko) |
RU (1) | RU2189083C2 (ko) |
UA (1) | UA47444C2 (ko) |
WO (1) | WO1997017704A2 (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3583052B2 (ja) * | 2000-03-31 | 2004-10-27 | 九州日本電気株式会社 | 半導体記憶装置 |
US7239557B2 (en) * | 2005-06-17 | 2007-07-03 | Micron Technology, Inc. | Program method with optimized voltage level for flash memory |
KR100725979B1 (ko) * | 2005-07-23 | 2007-06-08 | 삼성전자주식회사 | 비휘발성 메모리의 기입/독출 내구력 개선 장치 및 그 방법 |
KR100843004B1 (ko) * | 2006-04-14 | 2008-07-01 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자 및 그 구동 방법 |
KR100843037B1 (ko) * | 2007-03-27 | 2008-07-01 | 주식회사 하이닉스반도체 | 플래시 메모리 장치 및 이의 소거 방법 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG47058A1 (en) * | 1993-09-10 | 1998-03-20 | Intel Corp | Circuitry and method for selecting a drain programming voltage for a nonvolatile memory |
JP3737525B2 (ja) * | 1994-03-11 | 2006-01-18 | 株式会社東芝 | 半導体記憶装置 |
JPH08115597A (ja) * | 1994-10-17 | 1996-05-07 | Mitsubishi Electric Corp | 半導体ディスク装置 |
-
1995
- 1995-11-10 DE DE19542029A patent/DE19542029C1/de not_active Expired - Fee Related
-
1996
- 1996-11-04 DE DE59602197T patent/DE59602197D1/de not_active Expired - Lifetime
- 1996-11-04 CN CN96198209A patent/CN1113366C/zh not_active Expired - Lifetime
- 1996-11-04 WO PCT/DE1996/002099 patent/WO1997017704A2/de active IP Right Grant
- 1996-11-04 RU RU98111190/09A patent/RU2189083C2/ru active
- 1996-11-04 AT AT96945974T patent/ATE181173T1/de active
- 1996-11-04 EP EP96945974A patent/EP0860011B1/de not_active Expired - Lifetime
- 1996-11-04 KR KR10-1998-0703420A patent/KR100408323B1/ko not_active IP Right Cessation
- 1996-11-04 JP JP9517743A patent/JPH11515129A/ja active Pending
- 1996-11-04 ES ES96945974T patent/ES2135269T3/es not_active Expired - Lifetime
- 1996-11-04 UA UA98042216A patent/UA47444C2/uk unknown
- 1996-11-11 IN IN1950CA1996 patent/IN192274B/en unknown
Also Published As
Publication number | Publication date |
---|---|
JPH11515129A (ja) | 1999-12-21 |
IN192274B (ko) | 2004-03-27 |
ES2135269T3 (es) | 1999-10-16 |
EP0860011A2 (de) | 1998-08-26 |
EP0860011B1 (de) | 1999-06-09 |
WO1997017704A3 (de) | 1997-06-26 |
WO1997017704A2 (de) | 1997-05-15 |
UA47444C2 (uk) | 2002-07-15 |
DE19542029C1 (de) | 1997-04-10 |
CN1202263A (zh) | 1998-12-16 |
RU2189083C2 (ru) | 2002-09-10 |
KR19990067410A (ko) | 1999-08-16 |
CN1113366C (zh) | 2003-07-02 |
ATE181173T1 (de) | 1999-06-15 |
DE59602197D1 (de) | 1999-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6052306A (en) | Method and device for automatic determination of the required high voltage for programming/erasing an EEPROM | |
WO2004013864A1 (en) | A system and method for erase voltage control during multiple sector erase of a flash memory device | |
EP1206775B1 (en) | Flash memory device with externally triggered detection and repair of leaky cells | |
US7120060B2 (en) | Memory device with non-volatile reference memory cell trimming capabilities | |
EP0241327A2 (en) | Sense amplifier for programmable read only memory | |
KR20040008532A (ko) | 플래시 메모리 소자의 프로그램/소거 전압 공급 회로 | |
KR940008204B1 (ko) | 낸드형 플래쉬 메모리의 과도소거 방지장치 및 방법 | |
US5481494A (en) | Method for tightening VT distribution of 5 volt-only flash EEPROMS | |
KR100568118B1 (ko) | 불휘발성 메모리 장치 및 그것을 위한 고속 검증 방법 | |
US6091637A (en) | Method for writing data into non-volatile semiconductor memory cell | |
KR100408323B1 (ko) | Eeprom프로그래밍/소거를위해요구되는고전압의자동결정방법및장치 | |
EP0903749A2 (en) | Nonvolatile semiconductor memory device | |
KR100268442B1 (ko) | 불 휘발성 반도체 메모리 장치의 프로그램 방법 | |
KR20000039712A (ko) | 비휘발성 메모리의 전하 이득 스트레스 테스트 회로 및 그 테스트 방법 | |
KR19990013057A (ko) | 단일 비트 데이터와 다중 비트 데이터를 동일한 칩에 선택적으로 저장하는 플래시 메모리 장치의 독출 및 기입 방법 | |
US9401217B2 (en) | Flash memory with improved read performance | |
US5633823A (en) | Method of narrowing flash memory device threshold voltage distribution | |
US5949709A (en) | Electrically programmable memory, method of programming and method of reading | |
US6266280B1 (en) | Method of programming nonvolatile semiconductor device at low power | |
JP2002050187A (ja) | しきい値電圧変更方法及び回路構造 | |
CN111429961A (zh) | 补偿非易失存储元件编程时电荷流失与源极线偏置的方法 | |
KR20010061404A (ko) | 플래쉬 메모리 셀의 소거 방법 | |
US5650965A (en) | Method of narrowing flash memory device threshold voltage distribution | |
KR100496794B1 (ko) | 전기적으로소거및프로그램가능한셀을가지는반도체장치 | |
CN117558322A (zh) | 非易失性存储器及其编程方法、计算机*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |