KR100402653B1 - Ｉｃ 시험장치의 타이밍 교정방법 및 그 교정방법을이용한 교정기능을 갖는 ｉｃ 시험장치 - Google Patents

Ｉｃ 시험장치의 타이밍 교정방법 및 그 교정방법을이용한 교정기능을 갖는 ｉｃ 시험장치 Download PDF

Info

Publication number
KR100402653B1
KR100402653B1 KR10-2001-7004277A KR20017004277A KR100402653B1 KR 100402653 B1 KR100402653 B1 KR 100402653B1 KR 20017004277 A KR20017004277 A KR 20017004277A KR 100402653 B1 KR100402653 B1 KR 100402653B1
Authority
KR
South Korea
Prior art keywords
timing
pulse
comparator
calibration
driver
Prior art date
Application number
KR10-2001-7004277A
Other languages
English (en)
Other versions
KR20010079990A (ko
Inventor
오카야스도시유키
세키노부스케
Original Assignee
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아드반테스트 filed Critical 가부시키가이샤 아드반테스트
Publication of KR20010079990A publication Critical patent/KR20010079990A/ko
Application granted granted Critical
Publication of KR100402653B1 publication Critical patent/KR100402653B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

IC 시험장치의 타이밍 교정을 정도좋고 염가로 끝낼 수 있는 타이밍 교정방법으로서, 피시험 IC를 장착한 IC 소켓(203)의 각 핀에 접촉하여, 이 각 핀에 부여되는 신호를 취출하는 것과 각 핀에 교정펄스를 공급할 수 있는 프로브(300)를 설치하고, 이 프로브내에 설치한 기준 컴퍼레이터(CP-RF)로 취입한 교정펄스의 타이밍 및 프로브 내에 설치한 기준 드라이버(DR-RF)로부터 IC소켓에 인가한 기준 교정펄스의 타이밍을 IC 시험장치가 갖는 타이밍 계측기능에 의해 계측하여 타이밍 교정을 행한다.

Description

ＩＣ 시험장치의 타이밍 교정방법 및 그 교정방법을 이용한 교정기능을 갖는 ＩＣ 시험장치{TIMING CALIBRATION METHOD FOR IC TESTER AND IC TESTER WITH CALIBRATING FUNCTION USING THE CALIBRATION METHOD}
도 11에 일반적으로 알려져 있는 IC시험장치의 개략적 구성을 도시한다. 도면에서 TES는 IC시험장치 전체를 도시한다. IC시험장치(TES)는 주제어기(111), 패턴발생기(112), 타이밍발생기(113), 파형포매터(114), 논리비교기(115), 드라이버군(116), 컴퍼레이터군(117), 불량해석메모리(118), 논리진폭기준전압원(121), 비교기준전압원(122), 디바이스전원(123)등으로 구성된다.
주제어기(111)는 일반적으로 컴퓨터시스템으로 구성되고, 이용자가 제작한 시험프로그램에 따라 주로 패턴발생기(112)와 타이밍발생기(113)를 제어하여, 패턴발생기(112)로부터 시험패턴데이터를 발생시키고, 이 시험패턴데이터를 파형포매터(114)로 실파형을 갖는 시험패턴신호로 변환하고, 이 시험패턴신호를 논리진폭기준전압원(121)에서 설정한 진폭치를 갖는 파형으로 전압증폭하는 드라이버군(116)을 통하여 피시험IC(119)에 인가하여 기억시킨다.
피시험 IC(119)가 예를들어 IC메모리인 경우, 피시험IC(119)에서 판독한 응답신호는 컴퍼레이터군(117)에서 비교기준전압원(122)으로부터 주어지는 기준전압과 비교하여 논리레벨(H논리의 전압, L논리의 전압)이 판정된다. 판정된 논리레벨은 논리비교기(115)에서 패턴발생기(112)로부터 출력되는 기대치와 비교되고, 기대치와 불일치가 발생한 경우는 그 판독한 어드레스의 메모리셀에 불량이 있다고 판정하고, 불량발생마다 불량해석메모리(118)에 불량어드레스를 기억하고, 시험종료시점에서 가령 불량셀 구제가 가능한지 여부를 판정한다.
여기서, 타이밍발생기(113)는 피시험IC(119)에 부여되는 시험패턴신호의 파형상승 타이밍 및 하강타이밍을 규정하는 타이밍과, 논리비교기(115)로 논리비교타이밍을 규정하는 스트로브펄스의 타이밍을 발생한다.
이들 각 타이밍은 이용자가 제작한 시험프로그램에 기술되고, 이용자가 의도한 타이밍으로 피시험IC(119)를 동작시키고, 또 그 동작이 정상인지 여부를 시험할 수 있도록 구성되어있다.
도 12를 사용하여 타이밍 발생기(113)와 파형포매터(114)의 개요를 설명한다. 도 12는 1채널의 시험패턴신호를 발생시키는 파형포매터와 타이밍 발생기의 개략구성을 도시한다. 파형포매터(114)는 S-R 플립플롭에 의해 구성할 수 있고, 그 세트단자(S)와, 리세트단자(R)에 세트펄스(PS)와 리세트펄스(PR)를 부여하여 소정타이밍(T1)에서 상승하고, 소정타이밍(T2)에서 하강하는 시험패턴신호(TP)를 작성한다. 여기서는 간단하게 하기 위하여 클록발생기(113A,113B)출력을 직접 S-R플립플롭에 입력하고 있으나, 실제로는 파형모드, 패턴데이터에 따라서 복수의 클록발생기의 출력을 S-R플립플롭에 접속하는 것을 할당하는 것을 리얼타임으로 제어하고 있다.
세트펄스(PS)와 리세트펄스(PR)는 한쌍의 클록발생기(113A,113B)에 의해 발생한다. 클록발생기(113A,113B)는 지연데이터메모리(113C)로부터 판독되는 지연데이터(DYS,DYR)에 의해 세트펄스(PS)와 리세트펄스(PR)의 발생타이밍이 규정된다.
지연데이터메모리(113C)는 어드레스카운터(113D)로부터 부여되는 어드레스신호에 의해 액세스된다. 어드레스카운터(113D)는 시험개시부터 1테스트주기(TSRAT)마다 +1씩 어드레스가 보진(步進)되는 어드레스신호를 발생하고, 테스트기간중의 각 테스트주기(TSRAT)마다 어드레스를 할당하고, 각 테스트주기(TSRAT)마다 설정한 지연데이터를 판독하여 그 지연데이터를 클록발생기(113A,113B)에 설정하고, 지연데이터에 따라 세트펄스(PS)와 리세트펄스(PR)를 발생한다.
도 13에 그 상태를 나타낸다. 테스트주기(TSRAT)를 규정하는 레이트클록(RAT)의 예를들어 상승타이밍으로부터, 주어진 지연데이터(DYS1)만큼 지연한 타이밍에서 세트펄스(PS)를 발생하고, 레이트클록(RAT)의 상승타이밍으로부터 지연데이터(DYR1)만큼 지연된 타이밍에서 리세트펄스(PR)를 발생하고, 세트펄스(PS)로부터 리세트펄스(PR)의 발생타이밍의 시간차(TPW)에 대응한 펄스폭의 시험패턴신호(TP; 도 13E참조)를 발생시킨다. 세트펄스(PS), 리세트펄스(PR)의 설정분해능력은 도 13B에 도시한 클록(CK)의 주기로 규정된다.
이상에 의해 시험패턴신호(TP)가 테스트주기(TSRAT)내에 있어서 임의의 타이밍에서 상승, 하강하도록 설정할 수 있다는 것이 이해될 것이다.
다음에 컴퍼레이터군(117)의 동작에 대하여 설명한다. 컴퍼레이터군(117)의 동작은,
(a) 피시험IC(119)가 출력한 응답신호가 예정된 타이밍에서 미리 결정된 기준레벨과 비교하여 논리판정해서 판정된 논리치를 취입(take in)하는 동작과,
(b) 응답출력신호(TX)의 상승 또는 하강 타이밍을 계측하는 동작이 있다.
도 14는 (a)의 동작상황을 나타낸다. (a)의 경우는 응답출력신호(TX)가 도래할 예정 타이밍에 스트로브펄스(STB)의 타이밍을 설정하고, 스트로브펄스(STB)를 설정한 타이밍의 응답출력신호(TX)의 논리치를 취입한다. 도 14의 예에서는 응답출력신호(TX)가 H논리인 부분에서 스트로브펄스(STB)가 설정되어 있으므로 컴퍼레이터는 도 14D에 도시한 바와같이 논리판정 결과의 H논리를 취입한다. 따라서, 이 테스트 주기의 기대치가 도 14F에 도시한 바와같이 H이면 논리비교기(115)에서의 논리비교결과는 도 14F에 도시한 바와같이 OK(양)로 판정된다.
도 15는 (b)의 동작상황을 나타낸다. 응답출력신호(TX)의 상승타이밍 및 하강타이밍을 측정할 경우에는 컴퍼레이터(117)에 부여되는 스트로브펄스(STB)를 테스트주기(TSRAT)범위내, 또는 테스트주기의 수배의 범위내에서 각 테스트 주기별로스트로브펄스(STB)위상을 순서대로 비키어, 스트로브펄스(STB)로 타발(打拔)되는 컴퍼레이터의 출력논리치가 변화되고, 도 14D에 도시한 바와같이 논리판정출력 상태가 반전되었을 때의 스트로브펄스의 타이밍에 의해 응답출력신호의 상승타이밍 및 하강타이밍을 판정한다.
상기 도 11 내지 도 15를 참조한 설명에서 종래의 일반적인 IC시험장치가 시험패턴신호의 발생타이밍을 임의의 타이밍으로 설정할 수 있는 기능을 구비하고 있는 점과, 피시험 IC의 응답출력신호(TX)의 상승타이밍 및 하강타이밍을 측정할 수 있는 기능을 구비하고 있는 점이 이해될 것이다.
종래, IC시험장치에서는 피시험 IC의 각 핀에 부여되는 시험패턴신호의 위상을 일치시키기 위한 타이밍교정과, 피시험 IC가 출력한 응답출력신호가 IC시험장치에 취입되는 위상을 가지런히 하기 위한 타이밍 교정을 실시하고 있다.
타이밍의 교정방법으로서는 각 핀의 신호경로에 미리 삽입되어 있는 가변지연회로의 지연시간을 조정하여 이 지연시간 조정에 의해 각 신호경로의 지연시간을 일치시키는 방법이 채용되고 있다.
신호경로의 지연시간을 측정하는 방법으로서는 이하에 설명하는 두방법이 채용되고 있다.
(1) 신호경로를 전반하는 신호의 반사시간을 IC시험장치가 갖는 타이밍 측정기능을 이용하여 측정하고, 이 반사시간으로부터 신호경로의 전반지연시간을 계측하는 방법.
(2) 피시험 IC를 장착하는 IC소켓의 각핀에 프로브를 접촉시키고, IC소켓의각핀에 인가한 교정펄스를 프로브를 통하여 오실로스코프에 공급하여 오실로스코프에 의해 기준위상을 갖는 신호와의 위상차를 측정하고, 이 위상차로부터 신호경로의 전반지연시간을 계측하는 방법.
이 실용되고 있다.
상기 (1)의 계측방법에 의하면 교정펄스반사는 파형품질이 나쁘다. 이때문에 반사파의 도래를 검출하는 검출정밀도가 낮기 때문에 이에 따른 타이밍의 교정정밀도가 나쁜 결점이 있다.
상기 (2)의 계측방법에 의하면 오실로스코프에 의해 피측정신호와 기준신호의 위상차를 계측하기 때문에 그 측정정밀도는 높다. 따라서, 정밀도 좋게 타이밍교정을 행할 수 있는 이점을 얻을 수 있다.
그러나, (2)의 계측방법에서는 교정이 가능한 신호경로는 IC소켓에 신호를 받아들일 수 있는 드라이버를 구비한 신호경로에 한정되어 컴퍼레이터만의 신호경로는 측정대상밖이 된다. 따라서, 컴퍼레이터만의 신호경로는 상기 (1)의 반사파를 이용하여 신호경로의 전반지연시간을 계측해야만 한다. 따라서, 계측방법 (2)에서는 드라이버계의 타이밍 교정정밀도는 좋으나 컴퍼레이터계의 교정정밀도는 나쁘기 때문에 전체적으로 타이밍의 교정정도가 악화되는 결점이 있다.
또한, 상기 (2)의 방법에 따르면 IC의 시험에는 전혀 필요치 않은 오실로스코프를 준비해야만 한다. 오실로스코프 중에서도 2입력형으로 2개의 신호의 위상차에 상당하는 데이터를 출력하고, 이 데이터를 IC시험장치에 송출하여 가변지연회로의 지연시간을 조정시키는 구성의 오실로스코프는 고가이다. 따라서, 타이밍 교정만을 위하여 고가의 오실로스코프를 준비해야만 하기 때문에 경제적 부담이 큰 결점도 있다.
본 발명의 목적은 타이밍 교정에 요하는 코스트를 절감시키고 또 드라이버계 및 컴퍼레이터계의 다름을 불문하고 정밀도좋게 타이밍 교정을 행할 수 있는 IC시험장치의 타이밍 교정방법과, 이 타이밍 교정방법의 실행기능을 갖는 IC시험장치를 제공함에 있다.
본 발명은 메모리 등의 IC를 시험하는 IC시험장치의 타이밍 교정방법 및 그 방법을 사용한 교정기능을 갖는 IC시험장치에 관한 것이다.
도 1은 본 발명에 의한 IC시험장치의 일실시예를 설명하기 위한 블록도,
도 2는 도 1에 도시된 프로브 내부구조의 일예를 설명하기 위한 블록도,
도 3은 본 발명의 교정방법을 설명하기 위한 파형도,
도 4는 본 발명의 다른 교정방법을 설명하기 위한 블록도,
도 5는 도 2에 도시된 프로브 내부구조의 다른예를 나타내는 블록도,
도 6은 도 5에 도시된 실시예의 변형실시예를 설명하기 위한 블록도,
도 7은 도 6에 도시된 실시예에 적용하기 적합한 교정용 쇼트패드를 설명하기 위한 사시도,
도 8은 도 4에 도시된 캘리브레이션 컨트롤러 내부구성의 일예를 설명하기 위한 블록도,
도 9는 도 8에 도시된 캘리브레이션 컨트롤러에 사용한 가변지연회로의 동작을 설명하기 위한 타이밍차트,
도 10은 도 8에 도시된 가변지연회로를 구성하는 치수지연시간 발생부 일예를 설명하기 위한 블록도,
도 11은 IC시험회로장치의 전체구성을 설명하기 위한 블록도,
도 12는 도 11에 도시된 IC시험회로장치에 사용되고 있는 타이밍 발생기의 개략을 설명하기 위한 블록도,
도 13은 도 12에 도시된 타이밍발생기 동작을 설명하기 위한 파형도,
도 14는 도 11에 도시된 IC시험회로장치에 사용되고 있는 컴퍼레이터 기능의 일예를 설명하기 위한 파형도,
도 15는 컴퍼레이터 기능의 다른 기능을 설명하기 위한 파형도,
* 도면의 주요부분에 대한 부호의 설명 *
100:IC시험회로장치 110:타이밍 패턴발생기
120:타이밍 교정용 지연시간 설정부 130:핀일렉트로닉스
200:테스트헤드 300:프로브
400:자동위치결정장치
본 발명은 상기한 일반적인 IC시험장치가 본래 구비하고 있는 타이밍 발생기능 및 타이밍 계측기능을 이용하여 자기의 타이밍 교정을 실행한다.
본 발명의 제 1관점에 의하면, 기준컴퍼레이터를 갖는 프로브를 사용한 IC시험장치의 타이밍 교정방법은 이하의 단계를 포함한다.
(a) 상기 프로브에 의해 IC소켓의 각 핀에 외부로부터 순서대로 선택적으로 접촉하고,
(b) 상기 IC시험장치의 드라이버로부터 상기 IC소켓의 각 핀에 교정펄스를 인가하고,
(c) 상기 프로브의 상기 기준 컴퍼레이터에 의해 상기 드라이버로부터 각 핀에 인가된 상기 교정펄스를 상기 기준 컴퍼레이터에 부여되는 기준 스트로브펄스의 타이밍으로 취입하고,
(d) 상기 교정펄스의 타이밍과 상기 기준 스트로브 펄스의 타이밍의 편차를 구하고,
(e) 상기 편차가 미리 예정한 치가 되도록 상기 드라이버의 각 신호경로에 설치한 가변지연회로의 지연시간을 조정한다.
본 발명의 제 2관점에 의하면, 기준드라이버를 갖는 프로브를 사용한 IC시험장치의 타이밍 교정방법은 이하의 단계를 포함한다.
(a) 상기 프로브에 의해 IC소켓의 각 핀에 외부로부터 순서대로 선택적으로 접촉하고,
(b) 상기 프로브의 상기 기준드라이버로부터 상기 IC소켓의 각 핀에 기준교정펄스를 인가하고,
(c) 상기 IC시험장치의 각 컴퍼레이터에 의해 상기 기준드라이버에서 각 핀에 인가된 상기 기준교정펄스를 상기 컴퍼레이터에 부여되는 스트로브펄스의 타이밍으로 취입하고,
(d) 상기 기준교정 펄스의 타이밍과 상기 스트로브펄스의 타이밍의 편차를 구하고,
(e) 상기 편차가 미리 예정한 치가 되도록 상기 스트로브펄스의 신호경로에 삽입한 타이밍 교정용 가변지연회로의 지연시간을 조정한다.
본 발명의 제 3의 관점에 의하면, 피시험 IC가 장착되는 IC소켓의 각핀에 대응하여 설치되고, 피시험 IC의 입력단자에 시험패턴신호를 인가하는 드라이버와, 각 상기 핀에 대응하여 설치되고, 상기 피시험 IC의 출력단자로 출력되는 응답출력신호의 논리치를 스트로브펄스의 인가타이밍에 있어서 취입하는 컴퍼레이터를 가지고, 상기 컴퍼레이터가 취입한 응답신호가 예정된 기대치와 일치하는지 여부를 판정하여 상기 피시험 IC가 정상으로 동작하고 있는지 여부를 시험하는 IC시험장치로서,
상기 IC소켓의 각핀에 순서대로 선택적으로 접촉하는 프로브와,
상기 프로브에 탑재되고 상기 프로브가 접촉한 상기 IC소켓의 핀에 인가되는 신호를 기준스트로브펄스의 타이밍에서 취입하는 기준컴퍼레이터와,
각 상기 드라이버의 신호경로에 설치되고, 상기 IC소켓의 핀에 부여되는 신호의 지연시간을 조정하는 드라이버 가변지연회로와,
각 상기 컴퍼레이터에 부여되는 스트로브펄스의 신호경로에 설치되고, 상기 스트로브펄스의 지연시간을 조정하는 스트로브 가변지연회로와,
상기 기준 컴퍼레이터에서 취입한 신호의 논리치를 기대치와 비교하여 상기 드라이버로부터 상기 IC소켓의 핀에 인가된 교정펄스 위상이 상기 기준스트로브펄스의 기준타이밍에 일치하도록 상기 드라이버 가변지연회로를 제어하는 교정제어수단을 포함하도록 구성된다.
본 발명에 따르면, IC소켓으로부터 프로브로 취입된 교정펄스 타이밍을 본래의 IC시험장치가 구비하고 있는 타이밍 측정기능에 의해 기준타이밍에 일치하고 있는지 여부를 판정하기 때문에, 외부에는 특별히 고가인 예를들어 오실로스코프와 같은 장치를 필요로 하지 않는다. 따라서, 염가로 타이밍 교정을 실행할 수 있다.
또, 본 발명에서는 프로브측에 기준드라이버를 탑재하고, 이 기준드라이버로부터 프로브가 접촉한 IC소켓의 핀에 기준위상을 갖는 교정펄스를 인가한다. 이 교정펄스는 IC소켓의 핀으로부터 케이블 등을 통하여 IC시험장치의 컴퍼레이터에 취입된다.
IC시험장치의 컴퍼레이터에서는 스트로브펄스 위상을 순서대로 시프트시켜 교정펄스의 타이밍을 계측한다. 이 타이밍의 계측결과에 따라 교정펄스의 예를들어 상승타이밍이 기준타이밍에 일치하도록 스트로브펄스의 신호경로에 삽입한 가변지연회로의 지연시간을 설정하고, 컴퍼레이터의 타이밍 교정을 완료한다.
이와같이, 본 발명에서는 IC시험장치가 구비하고 있는 타이밍 계측기능을 이용하여 타이밍 교정을 실행하므로 특별한 장치를 필요로 하지 않는다. 따라서, 타이밍 교정에 요하는 비용은 조금으로도 되는 이점이 얻어진다.
또, 본 발명에서는 신호경로의 전반지연시간을 측정하는 신호로서 직접파를 이용하므로 그 계측결과는 정밀도가 높다. 따라서, 정밀도 높은 타이밍 교정을 행할 수 있는 이점도 얻어진다.
또한 본 발명에서는 프로브를 자동위치결정장치(로봇)에 탑재하여 이 자동위치결정장치에 의해 프로브를 IC소켓의 각 핀에 자동적으로 접촉시킨다. 이 결과, 타이밍 교정을 자동화할 수 있는 이점도 얻어진다.
또한, 본 발명에서는 복수의 프로브를 설치하여 복수의 IC소켓에 접속된 드라이버계 및 컴퍼레이터 등의 타이밍 교정을 동시에 평행하게 실행하는 타이밍 교정장치를 제공하기 때문에, 교정에 요하는 시간을 대폭 단축할 수 있는 효과도 얻어진다.
도 1에 본 발명에 의한 타이밍 교정기능을 갖는 IC시험장치의 일실시예를 나타낸다. 이 IC시험장치의 실시예와 함께, 본 발명에 의한 타이밍 교정방법에 대하여 순서대로 설명한다.
도 1에 있어서, 100은 IC시험회로장치, 200은 테스트헤드, 300은 본 발명에서 제안하는 프로브, 400은 이 프로브(300)를 지지하여 자동위치결정 동작하는 자동위치결정장치를 각각 나타낸다.
IC시험회로장치(100)는 타이밍/패턴발생기(110)와, 타이밍 교정용 지연시간 설정부(120)와, 핀일렉트로닉스(130)와 교정제어부(140)에 의해 구성된다. 교정제어부(140)는 타이밍 판정기(150)와 가변지연회로(DY1,DY2)로 구성된다. 본 발명에서 특별히 설치한 타이밍 판정기를 표시한다.
테스트헤드(200)는 머더보드(201)와, 이 머더보드(201)의 상부에 설치한 소켓보드(202)와, 이 소켓보드(202)에 장착한 IC소켓(203)으로 구성된다. 핀일렉트로닉스(130)는 머더보드(201)상에 구성하여도 된다. 교정시에는 IC소켓(203)의 표면에 피시험 IC(특별히 도시하지 않음)대신 콘택트보드(204)를 장착하고 IC소켓(203)의 각 핀을 콘택트보드(204)의 표면에 배열형성한 콘택트패드(도시하지 않음)가 대응하는 것과 전기적으로 접속하고, 콘택트보드(204)를 통하여 IC소켓(203)의 각 핀을 프로브(300)에 접촉시키는 구조로한 경우를 도시한다. 따라서, 도 1은 타이밍 교정중의 상태를 도시하고 있다.
종래는 프로브(300)는 단순한 접촉자만으로 구성되어 있고, 프로브(300)에 접속된 케이블(301)을 오실로스코프(도시않음)에 접속하고, 핀일렉트로닉스(130)에 설치된 드라이버(DR)에서 출력한 교정펄스를 프로브(300)로 취출하고 케이블(301)을 통하여 오실로스코프에 입력하여 교정펄스 위상을 측정하고 있다.
본 발명에서 특징적인 것은, 오실로스코프를 사용하지 않고, 도 2를 참조로 후술하는 바와같이, 프로브(300)내에 기준드라이버와 기준 컴퍼레이터를 설치하고, 핀일렉트로닉스(130)의 각 드라이버(DR)로부터 출력된 교정펄스 위상을 기준 컴퍼레이터로 취출하여 타이밍 판정기(140)로 그 타이밍의 지연, 진행을 판정하고, 그것에 기초하여 타이밍이 일치하도록 가변지연회로(DY)의 지연량을 제어하는 구성을 채용한 것이다.
또, 타이밍/패턴발생기(110)에서 프로브(300)로 기준타이밍을 갖는 기준교정펄스를 공급하여 이 기준교정펄스를 프로브(300)의 기준드라이버를 통하여 핀일렉트로닉스(130)에 설치한 컴퍼레이터(CP)에 입력하고, 이 기준교정펄스의 상승타이밍(일반적으로 상승의 50%위치)에 컴퍼레이터(CP)에 인가하는 스트로브펄스의 인가 타이밍을 합치시킴으로써 컴퍼레이터(CP)의 타이밍교정이 완료된다.
또한, 도 1에서는 IC소켓(203)을 1개만 도시하고 있으나 소켓보드(202)에는가령 12개, 24개 또는 48개 정도의 IC소켓이 장착되고, 이들 각 IC소켓(203)피시험 IC가 단번에 장착되어 동시에 복수의 IC가 시험된다.
도 2는 본 발명이 제안하는 프로브(300)의 내부구조 일예를 도시한다. 프로브(300)는 가동위치결정장치(400)에 탑재되고, 소켓보드(202)의 판면을 따라 X-Y방향으로 이동하고, 목적하는 핀의 위치(콘택트보드(204)표면에 형성한 전기패드위치)에서 프로브(300)를 Z방향(콘택트 보드(204)의 판면에 대하여 수직방향)으로 이동시켜 프로브(300)에 탄성적으로 돌출하여 설치한 스프링콘택트(302,303)를 목적하는 전기패드에 접촉시킨다. 스프링콘택트(302)는 도시예에서는 그라운드위치 접촉하는 콘택트, 303은 신호라인과 접촉하는 스프링콘택트이다.
신호라인과 접촉하는 콘택트(303)는 프로브(300)의 내부에 설치한 기준드라이버(DR-RF)의 출력단자와, 기준컴퍼레이터(CP-RF)의 입력단자에 접속된다. 기준드라이버(DR-RF)의 입력단자에는 기준교정펄스공급선(304)을 접속한다. 기준컴퍼레이터(CP-RF)의 출력단자에는 기준컴퍼레이터 출력선(305)을 접속한다. 또한, 기준컴퍼레이터(CP-RF)의 스트로브펄스 공급단자에는 기준스트로브펄스 공급선(306)을 접속한다.
이들 기준교정펄스 공급선(304)과 기준컴퍼레이터 출력선(305)과 기준스트로브펄스 공급선(306)은 케이블(301)로서 묶여져서 IC시험회로장치(100)에 접속되고, 기준교정펄스공급선(304)과 기준스트로브펄스공급선(306)을 도 1과 같이 교정제어부(140)의 타이밍 교정용 가변지연회로(DY1,DY2)를 통하여 타이밍/패턴발생기(110)에 접속된다.
기준컴퍼레이터 출력선(305)은 타이밍 판정기(150)의 한쪽입력단자에 접속하고, 이 타이밍 판정기(150)에 기준컴퍼레이터(CP-RF)가 취입된 논리치를 입력한다. 타이밍 판정기(150)의 다른쪽 입력단자에는 타이밍/패턴발생기(110)로부터 기대치가 입력되고, 이 기대치와 기준 컴퍼레이터 출력이 논리비교되어 핀일렉트로닉스(130)로부터 출력되는 드라이버(DR)의 출력타이밍이 기준타이밍에 일치하고 있는지 여부를 판정한다.
구체적으로는 기대치로서 가령 H논리치가 부여되고, 타이밍 판정기(150)는 기준스트로브펄스의 타이밍에서의 프로브(300)의 기준컴퍼레이터(CP-RF)의 논리판정결과가 기대치(H)와 일치하지 않으면 DY2의 지연량을 일정치만큼 증가시켜 재차 기준스트로브펄스에서의 논리판정결과를 기대치(H)와 비교하는 것을 반복한다. 기대치(H)와 처음으로 일치하면 기준교정 펄스타이밍이 검출된 것이 되고, 그때의 기준스트로브펄스의 타이밍을 부여한 가변지연회로(DY2)의 지연량을 고정한다. 가령 도 8을 참조한 후기와 같이, 가변지연회로(DY2)의 지연량을 디지털치에 의해 제어할 경우는 그 위상(지연량)의 디지털치를 지연회로(DY2)의 설정용메모리(도시않음)에 기입하고 지연회로(DY2)에는 그 메모리에 기입된 치로 설정된다.
이하에 핀일렉트로닉스(130)의 드라이버(DR)경로의 타이밍 교정방법과 컴퍼레이터(CP)경로의 타이밍 교정방법을 설명한다. 앞으로 설명할 교정작업에 앞서, 프로브(300)에 탑재한 기준드라이버(DR-RF)의 출력타이밍과 기준컴퍼레이터(CP-RF)의 취입타이밍을 교정해둘 필요가 있다. 이를 위해 어느 한쪽을 기준으로 정하여 다른쪽을 그 기준에 합치하도록 교정하면 된다.
가령, 기준드라이버(DR-RF)측을 기준으로 잡을 경우는 기준드라이버(DR-RF)에서 교정펄스를 출력시켜, 이 교정펄스를 도 2의 예에서는 직접 기준컴퍼레이터(CP-RF)에 인가하고, 교정펄스의 상승에지(상승의 50%위치)에 스트로브펄스의 인가타이밍이 합치하도록 스트로브펄스 지연시간을 결정하는 가변지연회로(DY2; 도 1참조)를 조정하면 된다.
반대로 기준 컴퍼레이터(CP-RF)측을 기준으로 잡을 경우는 기준드라이버(DR-RF)로부터 교정펄스를 출력시켜, 이 교정펄스의 상승에지(상승의 50%위치)가 스트로브펄스의 인가타이밍에 합치하도록 교정펄스의 지연시간을 결정하는 가역지연회로(DY1; 도 1참조)를 조정하면 된다.
어느 쪽을 기준으로 잡았다 하더라도, 교정후는 양자는 출력타이밍과 취입타이밍이 합치관계가 되고, 이 타이밍으로 이하에서 설명하는 핀일렉트로닉스(130)에 탑재되어 있는 드라이버(DR) 및 컴퍼레이터(CP)의 타이밍이 교정되게 된다.
우선, 핀일렉트로닉스(130)에 탑재되어 있는 컴퍼레이터(CP)의 교정방법을 설명한다. 이 경우는 타이밍/패턴발생기(110)는 기준교정펄스 공급선(304)에 도 3B의 기준교정펄스(PA)를 도 3A의 테스트사이클의 주기(TSRAT)로 반복출력한다. 이 기준교정펄스(PA; 도 3B)는 케이블(301)을 통하여 프로브(300)에 보내지고, 프로브(300)에 탑재한 기준드라이버(DR-RF)와 스프링 콘택트(303)를 통하여 테스트헤드(200)에 공급되고, 테스트헤드(200)로부터 핀일렉트로닉스(130)의 선택된 컴퍼레이터(CP)에 입력된다.
컴퍼레이터(CP)에서는 가변지연회로(DY4; DY6)를 일정량씩 증가(또는 감소)시킴으로써, 스트로브펄스(STB)의 위상을 각 테스트 사이클 별로 순서대로 비키어 기준전압(VREF)과의 비교를 실행하고(도 3C), 비교결과의 논리치가 반전하는 스트로브(STR-J)의 위상(지연량)을 결정한다. 이에따라 각 컴퍼레이터(CP)로 계측된 교정펄스(PA)타이밍(J; 컴퍼레이터(CP)에 부여한 기준전압(VREF)의 치를 진폭의 50%로 설정하여 진폭의 50% 위치에서 컴퍼레이터(CP)의 비교출력(도 3D)이 반전하는 타이밍(J)이 기준교정펄스(PA)의 타이밍(t)에 일치(t=J)하도록 그 컴퍼레이터(CP)에 부여하는 스트로브펄스(STB)의 지연시간(J;즉, 컴퍼레이터(CP)의 비교타이밍)은 바르게 교정되어 있게 된다. 이렇게 함으로써 컴퍼레이터(CP)의 교정이 끝난다. 이때, 50%인 것의 판정은 일정시간내에서 반복판정결과 H,L의 확률이 각각 50%가 되는 것에 의해 이루어져도 된다.
다음에, 핀일렉트로닉스(130)에 탑재되어 있는 드라이버(DR)의 교정방법에 대하여 설명한다. 이 경우에 타이밍/패턴발생기(110)는 각 드라이버(DR)에 대하여 동일위상으로 설정된 교정펄스를 테스트주기별로 가변지연회로(DY3,DY5)를 통하여 반복공급한다. 각 드라이버(DR)는 이 교정펄스를 테스트헤드(200)에 보낸다.
테스트헤드(200)에서는 콘택트보드(204)의 면상에 형성한 전기패드를 통하여 교정하고자하는 드라이버(DR)로부터 보내오는 교정펄스를 프로브(300)에 의해 선택하여 보낸다. 프로브(300)에 의해 취입된 교정펄스는 프로브(300)에 탑재되어 있는 구성완료의 기준컴퍼레이터(CP-RF)에서 기준위상으로 설정된 기준 스트로브펄스로 타발하는, 기준스트로브펄스의 인가타이밍과 교정펄스의 가령 상승의 50%위치에서 타이밍판정기(140)의 논리판정결과가 반전되도록 가변지연회로(DY3 또는 DY5)의 지연시간을 설정하면 드라이버(DR)의 경로타이밍 교정이 완료한다. 동일하게, 상승의 50% 위치인 것의 판정은 H와 L의 확율이 50%로 되어 있는 것에 의해 이루어져도 된다.
도 4는 다른 교정방법을 설명하는 실시예로서, 블록(110,120,130,140)의 구성은 도 1에 있어서의 대응하는 블록의 구성과 동일하다. 도 4의 타이밍 교정방법은 각 IC소켓(203)별로 기준타이밍을 부여하는 기준핀(P-RF)을 결정하고(IC소켓의 어느 하나의 핀을 기준핀으로 정하면 된다), 이 기준핀(P-RF)에 대응하는 콘택트보드(204)상의 콘택트패드(도면에는 기준핀과 같은 P-RF로 표시하고 있다)에 프로브(300)를 접촉시켜서 핀일렉트로닉스(130)의 대응하는 드라이버(DR)로부터 기준핀(P-RF)을 통하여 교정펄스를 프로브(300)에 공급하여 프로브(300)의 기준컴퍼레이터(CP-RF)에 의해 교정펄스의 타이밍을 측정하여 이 타이밍을 기준타이밍으로 결정한다(즉, 지연회로(DY2)를 제어하여 기준스트로브펄스의 타이밍을 결정한다). 다음에, 각 핀에 대하여 드라이버(DR)로부터 프로브(300)에 부여한 교정펄스의 타이밍이 기준컴퍼레이터(CP-RF)의 취입타이밍과 일치하도록 그 드라이버에 대응하는 가변지연회로의 지연량을 제어한다. 기준드라이버(DR-RF)에 부여하는 기준교정펄스의 타이밍은 상기 기준컴퍼레이터(CP-RF)의 취입타이밍에 대하여 미리 측정한 기준컴퍼레이터와 기준드라이버 간의 위상차를 가산하여 결정하면 된다. 그 타이밍을 기준타이밍으로 결정하고, 다음에 다른 각 핀에 대하여 프로브(300)에서 기준교정펄스를 부여하여 대응하는 컴퍼레이터(CP)의 취입타이밍을 가변지연회로(DY4,DY6)에 의해 맞추어 교정을 행한다.
이 교정방법을 채용할 경우, 기준핀(P-RF)으로 결정한 핀의 가령 드라이버계를 기준으로 하면, 이 기준으로 결정한 핀의 드라이버(DR)계의 초기지연시간에 다른 핀의 드라이버 지연시간이 교정되게 된다. 또, 처음에 기준으로 결정한 핀의 드라이버(DR)의 지연시간에 각 핀의 컴퍼레이터(CP)취입타이밍도 교정되게 되며, 그 IC소켓내의 각 핀의 드라이버계 및 컴퍼레이터계의 쌍방의 지연시간이 일정조건으로 일정하게 된다.
IC소켓마다 기준핀으로 결정한 드라이버계의 지연시간에 오차가 있다 하더라도 그 오차는 IC시험에는 전혀 영향을 주지않는다. 즉, 피시험 IC핀의 상호위상차가 없으면 시험에는 전혀 영향을 주지않는 것이다. 필요한 것은 피시험 IC의 핀위치에서의 드라이버로부터의 인가시험패턴의 타이밍이 일정해져 있다는 것과, 응답신호에 대한 핀위치에서의 컴퍼레이터의 취입타이밍이 일정해져 있는 것이지, 그들의 위상(지연)크기는 문제가 아니다. 따라서, 특정기준핀을 결정하지 않고, 드라이버 타이밍을 임의의 고정된 기준타이밍에 대하여 상대적으로 결정하고, 동일하게 컴퍼레이터의 타이밍도 임의의 고정된 기준타이밍에 대하여 상대적으로 결정하여도 된다.
가령, 기준교정펄스의 타이밍과 기준스트로브펄스 타이밍을 DY1,DY2에 의해 임의의 치로 고정해 두고, 핀일렉트로닉스(130)의 각 드라이버로부터의 교정펄스 타이밍을 기준컴퍼레이터(CP-RF)의 타이밍에 맞추도록 지연회로(DY3,DY5)를 조정한다. 컴퍼레이터에 대해서는 기준드라이버(DR-RF)로부터 각 핀에 기준구성펄스를 부여하고, 그 기준교정펄스 타이밍에 핀일렉트로닉스(130)의 각 컴퍼레이터 취입타이밍(스트로브펄스 타이밍)을 일치시키도록 가변지연회로(DY4,DY6)의 지연량을 조정하면 된다.
또, 도 4의 실시예는 동일한 자동위치결정장치(400)에 2개의 프로브(300A, 300B)를 탑재하고, 2개의 프로브(300A, 300B)를 동시에 구동하여 2개의 IC소켓(203)의 타이밍 교정을 평행하게 실행할 수 있도록 구성한 경우를 나타낸다. 또, 150은 캘리브레이션 컨트롤러를 나타낸다.
도 5는 상기 각 실시예의 프로브(300)의 다른 구성예를 나타낸다. 프로브(300)에 대한 기준스트로브펄스 공급선(306)과 기준교정펄스공급선(304)을 겸용해서, 스트로브펄스 인가시와 교정펄스 인가시는 릴레이스위치(RL2,RL3)를 스위칭한다. 또, 도 1에 있어서의 교정제어부(140)내의 가변지연회로(DY1,DY2)를 프로브(300)내로 옮기고, 프로브(300)내의 온도를 일정하게 유지할 경우이다. 즉, 이 예에서는 기준드라이버(DR-RF)에 기준교정펄스를 부여하는 가변지연회로(DY1)와, 기준컴퍼레이터(CP-RF)의 비교판정결과의 취입용 D형 플립플롭(DFF)에 기준스트로브펄스를 부여하는 가변지연회로(DY2)와, 이들 쌍방의 신호에 공통의 지연시간을 부여하는 가변지연회로(DY0)를 프로브(300)에 탑재하고, 이들 각 가변지연회로(DY0,DY1,DY2)와 기준드라이버(DR-RF)와 기준컴퍼레이터(CP-RF)와 D형 플립플롭(DFF)을 항온조(160)에 격납하고, 이들을 일정온도의 환경하에 두고 온도변화에 의한 지연시간변동을 억제하는 교정으로 한 경우를 나타낸다. 161은 항온조(160)의 온도를 일정온도로 컨트롤하는 온도컨트롤러, 162는 항온조(160)내부를 가열하기 위한 가령 발열체, 163은 항온조(160)내의 온도를 검출하는 온도센서를 나타낸다.
164는 DA변환기를 나타낸다. 이 DA변환기(164)는 IC시험회로장치(100)로부터 보내오는 디지털 설정치가 부여되어 기준드라이버(DR-RF)가 출력하는 펄스진폭치를 설정하는 전압(VIH,VIL)과 기준컨트롤러(CP-RF)가 출력하는 검출펄스의 상승, 하강의 지연시간차를 조정하는 조정회로(165)에 부여하는 제어신호를 출력한다. 즉, 이 조정회로(165)는 정상측(正相側)과 역상측으로 설치한 정전류회로의 전류치를 설정함으로써 검출펄스 상승시에 턴온이 되는 회로측과, 검출펄스 하강시에 턴온이 되는 회로측의 각 아이들링 전류를 조정함으로써 검출펄스 상승측과 하강측의 지연시간을 조정하여 그 조정시간을 동일치로 맞추기 위하여 설치된다.
166은 릴레이(RL1,RL2,RL3)를 제어하는 릴레이 제어회로이다. 167은 스프링 콘택트(303)에 인가되는 신호의 파형을 모니터할 경우의 신호취출 단자를 나타낸다. 이 신호출력단자에 오실로스코프를 접속함으로써 파형을 모니터할 수 있다.
또, 도 5까지의 실시예에서는 프로브(300)에 탑재한 기준드라이버(DR-RF)의 출력단자와, 기준컴퍼레이터(CP-RF)의 입력단자를 프로브(300)내부에서 직접 접속하여 교정을 행할 경우의 실시예를 표시했으나, 이 구조로 한 경우는 공통의 스프링 콘택트(303)에서 입력된 신호가 분기점에서 분기하여 드라이버측과 컴퍼레이터측에 공급되므로, 분기점에서 반사가 발생하고, 반사때문에 파형열화가 일어날 우려가 있다.
또, 기준드라이버(DR-RF)로부터 기준컴퍼레이터(CP-RF)로 교정펄스를 공급하여 기준드라이버(DR-RF)와 기준컴퍼레이터(DR-RF)의 타이밍을 교정할 경우에 스프링콘택트(303)의 선단까지의 신호전반시간이 포함되지 않은 상태로 교정되기 때문에 이 만큼의 오차가 발생할 우려가 있다.
때문에 도 6의 프로브(300)의 실시예에서는 기준드라이버(DR-RF)의 출력단자와 기준컴퍼레이터(CP-RF)의 입력단자를 별도로 설치한 스프링콘택터(303A, 303B)에 접속하여 이 별도로 설치한 스프링콘택터(303A, 303B)를 콘택터보드(204)에 접촉시켜서 교정을 행하도록 구성한 경우를 표시한다.
따라서, 이 경우는 도 7과 같이 콘택트보드(204)상의 임의의 위치에 쇼트패드(205)를 설치하고, 이 콘택트보드(204)에 스프링콘택트(303A, 303B)를 접촉시켜서 스프링콘택트(303A, 303B)의 선단을 쇼트시키고, 이 상태로 프로브(300)에 탑재한 기준드라이버(DR-RF)와 기준컴퍼레이터(CP-RF)의 교정을 행하면 된다.
따라서, 도 6의 실시예에 의하면 기준드라이버(DR-RF)의 출력측 및 기준컴퍼레이터(CP-RF)의 입력측에는 분기점이 존재하지 않기 때문에 반사 발생이 없어서 파형열화를 막을 수 있다.
또한, 기준드라이버(DR-RF)와 기준컴퍼레이터(CP-RF)의 교정은 스프링콘택트(303A, 303B)의 선단까지를 포함시켜 교정하므로 콘택트보드(204)에 스프링콘택트(303A, 303B)의 선단을 접촉시켜서 교정을 행하는 핀일렉트로닉스(130)상의 드라이버(DR) 및 컴퍼레이터(CP)의 교정조건과 합치하고 이 점에서도 교정정도를 향상시킬 수 있다.
또, 도 5와 도 6의 실시예에서는 온도컨트롤러(161), DA변환기(164), 릴레이제어회로(166) 등을 프로브(300)에 탑재한 예를 도시했으나 이는 반드시 프로브(300)에 탑재할 이유는 없고, 도 4의 캘리브레이션 컨트롤러(150)에 격납하여 구성할 수 있다는 것은 쉽게 이해될 것이다.
도 8은 도 4의 교정제어부(140)의 구체적 구성예를 나타낸다. 교정제어부(140)는 이 예에서는 캘리브레이션·사이클·컨트롤러(CALCON)와, 가변지연회로(DY1,DY2)와 기준컴퍼레이터(CD-RF)에 입력된 신호의 타이밍과 스트로브펄스(STB)의 타이밍이 일치하는지 여부를 판정하는 타이밍 판정부(150)에 의해 구성한 경우를 나타낸다.
캘리브레이션·사이클·컨트롤러(CALCON)는 어느 테스트 주기로 타이밍 교정을 실행할지를 제어하는 제어신호를 생성한다. 가변지연회로(DY1,DY2)는 정수지연시간 발생부(M)와 단수(端數)지연시간 발생부(PS)와 게이트(G)에 의해 구성된다.
정수지연 발생부(M)는 가령 시프트레지스터와, 이 시프트레지스터의 각 단의 출력을 선택하여 취출하는 셀렉터에 의해 구성할 수 있다. 시프트레지스터에 의해 테스트주기(TS)를 규정하는 레이트클록(RAT)을 기준클록(RFL)의 주기에 동기시켜서 지연시키고, 설정된 지연데이터(DAT1,DAT2)중의 기준클록(RFL)의 주기의 정수배(倍) 시간에 대응한 시간후에 레이트클록(RAT)을 출력하는 단(段)으로부터 셀렉터에 의해 취출하고, 이 지연된 레이트클록(RAT)을 게이트 신호로서 게이트(G)의 한 입력단자에 입력한다
단수지연시간발생부(PS)는 기준클록(RFL)의 위상을 고분해능으로 위상시프트시키는 회로에 의해 구성되고, 지연데이터(DAT1,DAT2)중의 기준클록(RFL)의 1주기보다 작은 치의 단수치에 대응한 지연시간(위상시프트량)을 갖는 펄스열을 생성한다.
게이트(G)는 정수지연시간발생부(M)에서 생성한 게이트신호로 단수지연시간발생부(PS)에서 생성한 펄스열 중의 대응하는 펄스를 추출하고, 지연데이터(DAT1,DAT2)에 대응한 지연시간이 부여된 교정펄스(CALP)와 스트로브펄스(STB)를 출력한다.
도 9에 그 모습을 나타낸다. 도 9A는 기준클록(RFL), 도 9B는 레이트클록(RAT)를 나타낸다. 정수지연시간발생부(M)는 레이트클록(RAT)을 기준클록(RFL)의 1주기(T)의 정수배 시간(도시예는 3T) 지연된 정수지연펄스(도 9C)를 생성한다.
이 정수지연펄스와 단수지연펄스(도 9E)를 게이트(G1,G2)에 입력하고, 정수지연펄스에 의해 단수지연펄스를 추출함으로써 정수지연시간(3T)에 단수지연량(ø)을 가산한 지연시간(3T-ø)을 갖는 펄스(도 9F)를 얻는다. 이 펄스를 교정펄스(CALP) 또는 스트로브펄스(STB)로서 프로브(300)에 탑재한 기준드라이버(DR-RF) 또는 기준컴퍼레이터(CP-RF)에 입력한다.
또, 도 9의 예는 도 9C에 도시된 정수지연펄스를 단수지연펄스에 동기화하고, 게이트(G1,G2)에서 정수지연펄스의 중앙부분으로 단수지연펄스를 게이트하도록 위상맞춤(도 9D)을 행한 경우를 나타낸다.
도 10에 단수지연시간발생부(PS)의 실시예를 도시한다. 이 실시예에서는 전압제어발진기(VCO)와, 한쌍의 분주기(DVD1,DVD2)와, 위상비교기(PHD)와, 아날로그가산기(ADD)와, 저역통과필터(FIL)와, 아날로그가산기(ADD)에 위상 시프트전압(VS)을 부여하는 DA변환기(DAC)에 의해 구성한 경우를 나타낸다.
이 회로는 일반적으로 잘 알려진 페이즈록루프(PLL)를 구성하고 있다. 입력단자(Tin)에 기준클록(RFL)을 입력하고, 필요에 따라 분주기(DVD1)로 분주하고, 그 분주출력을 위상비교기(PHD)의 한쪽 입력단자에 입력한다.
위상비교기(PHD)의 다른쪽 입력단자에는 전압제어발진기(VCO)의 발진신호를 분주기(DVD2)로 분주하고, 그 분주출력을 입력한다. 분주기(DVD1,DVD2)의 분주비는 같은 분주비로 된다. 따라서 위상비교기(PHD)에 입력되는 신호의 주파수는 1주파수로 설정되고, 그 동일주파수 신호의 위상차를 위상비교기(PHD)로 비교하여 그 위상비교출력이 아날로그가산기(ADD)의 한쪽 입력단자에 공급된다.
아날로그가산기(ADD)의 다른쪽 입력단자에는 DA변환기(DAC)에서 단수지연시간을 설정하기 위한 제어전압(VS)을 공급한다. 아날로그가산기(ADD)의 출력측에 저역통과 필터(FIL)가 접속되고, 저역통과필터(FIL)로 평활화된 전압신호(CV)를 취출하고, 그 전압신호(CV)를 전압제어발진기(VCO)의 전압제어단자에 입력해서, 전압제어발진기(VCO)의 발진위상을 제어한다.
이 페이즈록루프(PLL)는 아날로그가산기(ADD) 출력이 제로가 되도록 폐귀환 루프가 구성된다. 따라서 위상 비교기(PHD) 출력과 DA변환기(DAC) 출력이 서로 역극성 관계를 유지하여 동일치를 유지하도록 동작한다.
즉, DA변환기(DAC)의 출력이 OV인 경우는 전압제어발진기(VCO)는 기준클록(RFL)과 동일 위상의 펄스열을 출력하고, 위상 비교기(PHD)의 출력도 OV가된다. DA변환기(DAC)의 출력으로 가령 1mV를 발생시키면 위상비교기(PHD)는 -1mV를 발생하고, 전압제어발진기(VCO)는 기준클록(RFL)으로부터 -1mV의 위상비교출력을 발생시키는 위상(지연위상)으로 시프트된다.
따라서, DA변환기(DAC)로부터 +1mV씩 변환되는 전압신호를 입력함으로써 전압제어발진기(VCO)가 발진하는 펄스열은 -1mV의 분해능력에 대응하는 양씩 위상이 시프트된다. 위상비교기(PHD)의 변환계수가 가령 1PS/1mV 였다고 하면, DA변환기(DAC)로부터 +1mV 씩 증가하는 신호를 입력함으로써 전압제어발진기(VCO)가 발진하는 펄스열의 위상은 1PS씩 지연방향으로 위상이 시프트되게 된다.
DA변환기(DAC)가 가령 12비트의 DA변환기에서 최하위 비트의 출력분해능력이 1mV 였다고 하면, 1mV∼4096mV의 전압을 출력한다. 따라서, 전압제어발진기(VCO)가 발진하는 펄스열의 위상은 기준클록(RFL)과 동일위상의 상태에서 4096PS 지연된 위상차까지 지연시킬 수 있다.
페이즈록루프를 사용함으로써 광범위에 걸쳐 전압제어발진기(VCO)가 발진하는 펄스열 위상을 지연시킬 수 있고, 이 펄스열 중의 정수지연시간으로 발생하는 정수지연시간으로 특정한 펄스를 교정펄스(CALP) 또는 스트로브펄스(STB)로서 추출하기 때문에 고분해능을 유지한 채 교정펄스(CALP) 또는 스트로브펄스(STB)로서 이용하게 되어서, 타이밍 정도가 높은 교정펄스(CALP) 및 스트로브펄스(STB)를 얻을 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면 IC 시험회로장치(100)가 원래 장비하고 있는 신호의 발생타이밍을 규정 타이밍으로 설정할 수 있는 기능 및 입력되는 신호의 타이밍을 측정할 수 있는 기능을 이용하기 때문에, 타이밍 교정장치를 염가로 제작할 수 있다. 게다가 드라이버계, 컴퍼레이터계의 어느 교정도 직접파를 이용하여 교정하기 때문에 교정정밀도가 높다. 따라서, 염가로 정밀도 높은 IC 시험장치의 구성장치를 제안할 수 있는 이점을 얻을 수 있다.

Claims (17)

  1. 기준 컴퍼레이터를 갖는 프로브를 사용한 IC시험장치의 타이밍 교정방법에 있어서,
    (a) 상기 프로브에 의해 IC 소켓의 각 핀에 외부로부터 순서대로 선택적으로 접촉하는 단계,
    (b) 상기 IC 시험장치의 드라이버로부터 상기 IC 소켓의 각 핀에 교정펄스를 인가하는 단계,
    (c) 상기 프로브의 상기 기준 컴퍼레이터에 의해 상기 드라이버로부터 각 핀에 인가된 상기 교정펄스를 상기 기준 컴퍼레이터에 부여되는 기준 스트로브펄스의 타이밍으로 취입하는 단계,
    (d) 상기 교정펄스의 타이밍과 상기 기준 스트로브펄스의 타이밍과의 편차를 구하는 단계, 및
    (e) 상기 편차가 미리 예정된 값으로 되도록 상기 드라이버의 각 신호경로에 설치한 가변지연회로의 지연시간을 조정하는 단계를 포함하는 것을 특징으로 하는 IC 시험장치의 타이밍 교정방법.
  2. 제 1 항에 있어서, 상기 프로브는 기준 드라이버를 더 가지고 있고,
    (f) 상기 프로브에 의해 IC 소켓의 각 핀에 외부로부터 순서대로 선택적으로 접촉하는 단계,
    (g) 상기 프로브의 상기 기준 드라이버로부터 상기 IC 소켓의 각 핀에 기준 교정펄스를 인가하는 단계,
    (h) 상기 IC 시험장치의 각 컴퍼레이터에 의해, 상기 기준 드라이버로부터 각 핀에 인가된 상기 기준 교정펄스를 상기 컴퍼레이터에 부여되는 스트로브펄스의 타이밍으로 취입하는 단계,
    (i) 상기 기준 교정펄스의 타이밍과 상기 스트로브펄스의 타이밍과의 편차를 구하는 단계, 및
    (j) 상기 편차가 미리 예정된 값으로 되도록 상기 스트로브펄스의 신호 경로에 삽입한 타이밍 교정용 가변지연회로의 지연시간을 조정하는 단계를 더 포함하는 것을 특징으로 하는 IC 시험장치의 타이밍 교정방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 단계(a)에 앞서 상기 기준 스트로브펄스의 타이밍이 상기 IC 소켓의 미리 정해진 기준핀으로부터 부여된 교정펄스의 타이밍과 합치하도록 상기 기준 스트로브펄스의 신호경로에 삽입한 타이밍 교정용 가변지연회로의 지연시간을 미리 조정하는 단계를 포함하는 것을 특징으로 하는 IC 시험장치의 타이밍 교정방법.
  4. 제 2 항에 있어서, 상기 단계(f)에 앞서, 상기 기준 드라이버로부터의 기준 교정펄스의 타이밍이 상기 IC 소켓의 미리 정해진 기준핀에 대응하는 컴퍼레이터에 부여하는 스트로브펄스의 타이밍과 합치하도록, 상기 기준 교정펄스의 신호경로에 삽입된 타이밍 교정용 가변지연회로의 지연시간을 미리 조정하는 단계를 포함하는 것을 특징으로 하는 IC 시험장치의 타이밍 교정방법.
  5. 제 2 항에 있어서, 상기 단계(a)에 앞서 상기 기준 드라이버로부터 출력되는 기준 교정펄스의 타이밍과 상기 기준 컴퍼레이터에 부여하는 기준 스트로브펄스의 타이밍이 합치하도록, 상기 기준 교정펄스의 신호경로에 삽입된 타이밍 교정용 가변지연회로의 지연시간과 상기 기준 스트로브펄스의 신호경로에 삽입된 타이밍 교정용 가변지연회로의 지연시간 중 어느 한쪽을 조정하는 단계를 포함하는 것을 특징으로 하는 IC 시험장치의 타이밍 교정방법.
  6. 기준 드라이버를 갖는 프로브를 사용한 IC시험장치의 타이밍 교정방법에 있어서,
    (a) 상기 프로브에 의해 IC 소켓의 각 핀에 외부로부터 순서대로 선택적으로 접촉하는 단계,
    (b) 상기 프로브의 상기 기준 드라이버로부터 상기 IC 소켓의 각 핀에 기준 교정펄스를 인가하는 단계,
    (c) 상기 IC 시험장치의 각 컴퍼레이터에 의해, 상기 기준 드라이버로부터 각 핀에 인가된 상기 기준 교정펄스를 상기 컴퍼레이터에 부여되는 스트로브펄스의 타이밍으로 취입하는 단계,
    (d) 상기 기준 교정펄스의 타이밍과 상기 스트로브펄스의 타이밍과의 편차를 구하는 단계,
    (e) 상기 편차가 미리 예정한 값으로 되도록 상기 스트로브펄스의 신호경로에 삽입한 타이밍 교정용 가변지연회로의 지연시간을 조정하는 단계를 포함하는 것을 특징으로 하는 IC 시험장치의 타이밍 교정방법.
  7. 제 6 항에 있어서, 상기 단계(a)에 앞서, 상기 기준 드라이버로부터의 기준 교정펄스의 타이밍이 상기 IC 소켓의 미리 정해진 기준핀에 대응하는 컴퍼레이터에 부여하는 스트로브펄스의 타이밍과 합치하도록, 상기 기준 교정펄스의 신호경로에 삽입한 타이밍 교정용 가변지연회로의 지연시간을 미리 조정하는 단계를 포함하는 것을 특징으로 하는 IC 시험장치의 타이밍 교정방법.
  8. 피시험 IC가 장착되는 IC 소켓의 각 핀에 대응하여 설치되고, 피시험 IC의 입력단자에 시험패턴신호를 인가하는 드라이버와, 각 상기 핀에 대응하여 설치되고, 상기 피시험 IC의 출력단자에서 출력되는 응답출력신호의 논리치를 스트로브펄스의 인가타이밍에 있어서 취입하는 컴퍼레이터를 가지고, 상기 컴퍼레이터가 취입한 응답신호가 예정한 기대치와 일치하는지 여부를 판정하여 상기 피시험 IC가 정상으로 동작하고 있는지 여부를 시험하는 교정기능을 갖는 IC 시험장치로서,
    상기 IC 소켓의 각 핀에 순서대로 선택적으로 접촉하는 프로브와,
    상기 프로브에 탑재되고, 상기 프로브가 접촉한 상기 IC 소켓의 핀에 인가되는 신호를 기준 스트로브펄스의 타이밍으로 취입하는 기준 컴퍼레이터와,
    각 상기 드라이버의 신호경로에 설치되고, 상기 IC 소켓의 핀에 부여하는 신호의 지연시간을 조정하는 드라이버 가변지연회로와,
    각 상기 컴퍼레이터에 부여하는 스트로브펄스의 신호경로에 설치되고, 상기 스트로브펄스의 지연시간을 조정하는 스트로브 가변지연회로와,
    상기 기준 컴퍼레이터로 취입한 신호의 논리치를 기대치와 비교하고, 상기 드라이버로부터 상기 IC 소켓의 핀에 인가된 교정펄스의 위상이 상기 기준 스트로브펄스의 기준 타이밍에 일치하도록 상기 드라이버 가변지연회로를 제어하는 교정제어수단을 포함한 것을 특징으로 하는 교정기능을 갖는 IC 시험장치.
  9. 제 8 항에 있어서, 상기 프로브는 상기 IC 소켓의 핀에 기준 교정펄스를 인가하는 기준 드라이버를 더 포함하고, 상기 교정제어수단은 상기 IC 소켓의 각 핀에 부여하는 상기 기준 교정펄스의 타이밍과 그 핀에 대응하는 상기 컴퍼레이터에 부여하는 스트로브펄스의 타이밍이 일치하도록 상기 스트로브 가변지연회로를 제어하는 것을 특징으로 하는 교정기능을 갖는 IC 시험장치.
  10. 제 9 항에 있어서, 상기 기준 드라이버의 신호경로에 설치되고, 상기 기준 교정펄스의 타이밍을 조정하는 기준 교정펄스 가변지연회로와, 상기 기준 스트로브펄스의 신호경로에 설치되고, 상기 기준 컴퍼레이터에 부여하는 상기 기준 스트로브펄스의 타이밍을 조정하는 기준 스트로브펄스 가변지연회로를 포함한 것을 특징으로 하는 교정기능을 갖는 IC 시험장치.
  11. 제 10 항에 있어서, 상기 프로브는 상기 IC 소켓이 장착된 테스트헤드 상을 X, Y, Z 방향으로 이동하는 자동위치결정장치에 지지되어 이동하고, 상기 IC 소켓의 각 핀에 자동적으로 접촉하여 상기 IC 시험장치의 드라이버계 및 컴퍼레이터계의 각 타이밍 교정을 실행하는 것을 특징으로 하는 교정기능을 갖는 IC 시험장치.
  12. 제 11 항에 있어서, 상기 프로브를 복수로 설치하고, 이들 복수의 프로브 각각을 복수의 IC 소켓에 자동적으로 접촉시키고, 각 IC 소켓에 접속된 드라이버계 및 컴퍼레이터계의 각 타이밍 교정을 동시에 평행하게 실행하는 것을 특징으로 하는 교정기능을 갖는 IC 시험장치.
  13. 제 11 항에 있어서, 상기 프로브에 탑재한 기준 드라이버의 출력단자 및 기준 컴퍼레이터의 입력단자를 별도로 설치한 콘택트에 접속하고, 기준 드라이버의 출력과 기준 컴퍼레이터의 입력을 독립한 콘택트를 통하여 상기 IC 소켓의 각 핀에 접촉시켜서 타이밍 교정을 행하는 구성으로 되어 있는 것을 특징으로 하는 교정기능을 갖는 IC 시험장치.
  14. 제 13 항에 있어서, 상기 콘택트의 이동면상에 쇼트패드를 설치하고, 이 쇼트패드에 상기 기준 드라이버의 출력단자에 접속한 콘택트 및 기준 컴퍼레이터의 입력단자에 접속한 콘택트를 접촉시켜서 쇼트시키고, 기준 드라이버로부터 출력된 기준 교정펄스를 쇼트패드를 통하여 기준 컴퍼레이터에 입력하고, 기준 드라이버 또는 기준 컴퍼레이터 중 어느 한쪽의 타이밍을 교정하는 구성으로 되어 있는 것을 특징으로 하는 교정기능을 갖는 IC 시험장치.
  15. 제 8 항 내지 제 14 항중 어느 한 항에 있어서, 상기 프로브에 탑재되는 컴퍼레이터 후단에 상기 컴퍼레이터가 출력하는 검출펄스의 상승, 하강의 지연시간차를 조정하는 조정회로가 설치되어 있는 것을 특징으로 하는 교정기능을 갖는 IC 시험장치.
  16. 제 14 항에 있어서, 상기 타이밍 교정용 가변지연회로는 페이즈록루프와, 이 페이즈록루프를 구성하는 전압제어발진기의 발진위상을 미세하게 변이시키는 가산수단을 구비하여 구성한 단수지연시간 발생부와, 상기 페이즈록루프에 부여하는 기준주파수를 갖는 펄스열의 펄스 주기의 정수배 지연시간을 발생하는 정수지연시간 발생부에 의해 구성되어 있는 것을 특징으로 하는 교정기능을 갖는 IC 시험장치.
  17. 제 10 항 내지 제 14 항중 어느 한 항에 있어서, 상기 프로브에 항온조를 탑재하고, 이 항온조 내에 상기 기준드라이버, 상기 기준 컴퍼레이터, 상기 기준 교정펄스 가변지연회로 및 상기 기준 스트로브펄스 가변지연회로를 격납하여 온도를 일정치로 유지하는 구성으로 되어 있는 것을 특징으로 하는 교정기능을 갖는 IC 시험장치.
KR10-2001-7004277A 1999-08-16 2000-08-16 Ｉｃ 시험장치의 타이밍 교정방법 및 그 교정방법을이용한 교정기능을 갖는 ｉｃ 시험장치 KR100402653B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-229715 1999-08-16
JP22971599 1999-08-16

Publications (2)

Publication Number Publication Date
KR20010079990A KR20010079990A (ko) 2001-08-22
KR100402653B1 true KR100402653B1 (ko) 2003-10-22

Family

ID=16896576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7004277A KR100402653B1 (ko) 1999-08-16 2000-08-16 Ｉｃ 시험장치의 타이밍 교정방법 및 그 교정방법을이용한 교정기능을 갖는 ｉｃ 시험장치

Country Status (6)

Country Link
US (1) US6586924B1 (ko)
JP (1) JP3453133B2 (ko)
KR (1) KR100402653B1 (ko)
DE (1) DE10082751C2 (ko)
TW (1) TW575733B (ko)
WO (1) WO2001013136A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731796B1 (ko) * 2001-09-25 2007-06-25 미쓰비시덴키 가부시키가이샤 반도체장치, 반도체장치의 시험방법 및 반도체장치의시험장치
KR101948625B1 (ko) 2017-11-10 2019-02-15 현대오트론 주식회사 오차 제어장치의 전원 반도체 응답 주기 제어방법 및 시스템

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020064116A (ko) * 2001-02-01 2002-08-07 엘지이노텍 주식회사 아이씨 테스트 시스템
JP2003035747A (ja) * 2001-07-19 2003-02-07 Mitsubishi Electric Corp 半導体検査システムおよび半導体検査方法
DE10231419B4 (de) * 2002-07-11 2015-01-29 Qimonda Ag Vorrichtung und Verfahren zur Kalibrierung von Signalen
US7406646B2 (en) 2002-10-01 2008-07-29 Advantest Corporation Multi-strobe apparatus, testing apparatus, and adjusting method
JP4109951B2 (ja) * 2002-10-01 2008-07-02 株式会社アドバンテスト マルチストローブ装置、試験装置、及び調整方法
JP2004170314A (ja) 2002-11-21 2004-06-17 Advantest Corp 試験装置、試験方法、及び電流測定器
KR100518546B1 (ko) * 2002-12-13 2005-10-04 삼성전자주식회사 집적회로 패키지를 테스트하기 위한 테스트 보드 및 이를이용한 테스터 보정방법
DE10330043B4 (de) * 2003-06-30 2007-09-27 Infineon Technologies Ag System und Kalibrierverfahren
EP2081036A3 (en) * 2003-09-09 2010-06-09 Advantest Corporation Testing apparatus
US7154259B2 (en) * 2003-10-23 2006-12-26 Formfactor, Inc. Isolation buffers with controlled equal time delays
JP4729251B2 (ja) * 2003-11-28 2011-07-20 株式会社アドバンテスト 高周波遅延回路、及び試験装置
JP4451189B2 (ja) * 2004-04-05 2010-04-14 株式会社アドバンテスト 試験装置、位相調整方法、及びメモリコントローラ
JP4846215B2 (ja) * 2004-08-27 2011-12-28 株式会社アドバンテスト パルス発生器、タイミング発生器、及びパルス幅調整方法
CN101147076A (zh) * 2005-01-04 2008-03-19 Nxp股份有限公司 电路装置及其测试和/或诊断方法
JP4418954B2 (ja) * 2005-05-27 2010-02-24 テクトロニクス・インターナショナル・セールス・ゲーエムベーハー データ・パターン発生装置
US7281181B2 (en) * 2005-06-27 2007-10-09 Verigy (Singapore) Pte. Ltd. Systems, methods and computer programs for calibrating an automated circuit test system
DE102005048872A1 (de) * 2005-10-12 2007-04-26 Mühlbauer Ag Testkopfeinrichtung
US7398169B2 (en) * 2006-02-27 2008-07-08 Advantest Corporation Measuring apparatus, measuring method, testing apparatus, testing method, and electronics device
KR100736673B1 (ko) * 2006-08-01 2007-07-06 주식회사 유니테스트 반도체 소자 테스트 장치
US7915902B2 (en) * 2006-10-18 2011-03-29 Mongtage Technology Group Limited Dynamic burn-in systems and apparatuses
WO2008117468A1 (ja) * 2007-03-27 2008-10-02 Advantest Corporation 試験装置
US8037371B1 (en) 2007-05-14 2011-10-11 National Semiconductor Corporation Apparatus and method for testing high-speed serial transmitters and other devices
US7809517B1 (en) * 2007-09-07 2010-10-05 National Semiconductor Corporation Apparatus and method for measuring phase noise/jitter in devices under test
JP4997127B2 (ja) * 2008-01-23 2012-08-08 東京エレクトロン株式会社 検査方法及びこの検査方法を記録したプログラム記録媒体
JP5853437B2 (ja) * 2011-06-24 2016-02-09 株式会社ジェイテクト びびり振動検出方法
EP2876016B1 (en) * 2013-11-20 2020-09-02 Nxp B.V. Function monitor
US9442184B2 (en) * 2014-02-21 2016-09-13 Nxp B.V. Functional safety monitor pin
US9864007B2 (en) * 2014-04-30 2018-01-09 Duke University Software-based self-test and diagnosis using on-chip memory
US10579833B1 (en) 2014-12-16 2020-03-03 Thales Esecurity, Inc. Tamper detection circuit assemblies and related manufacturing processes
US9477259B2 (en) * 2015-01-15 2016-10-25 Apple Inc. Calibration of clock signal for data transmission
CN117250386B (zh) * 2023-11-17 2024-01-09 深圳青铜剑技术有限公司 一种示波器电压电流探头延迟矫正的方法及装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5832178A (ja) 1981-08-19 1983-02-25 Advantest Corp Ｉｃテスタ
US4928278A (en) * 1987-08-10 1990-05-22 Nippon Telegraph And Telephone Corporation IC test system
US5095262A (en) * 1988-09-01 1992-03-10 Photon Dynamics, Inc. Electro-optic sampling system clock and stimulus pattern generator
JP2895930B2 (ja) 1990-08-08 1999-05-31 株式会社アドバンテスト Ｉｃ試験装置のタイミング校正方法
US5212443A (en) * 1990-09-05 1993-05-18 Schlumberger Technologies, Inc. Event sequencer for automatic test equipment
US5262716A (en) 1992-04-21 1993-11-16 Hewlett-Packard Company Tester calibration procedure which includes fixturing
US5491673A (en) * 1994-06-02 1996-02-13 Advantest Corporation Timing signal generation circuit
JP3499051B2 (ja) * 1995-06-22 2004-02-23 株式会社アドバンテスト タイミング信号発生回路
US5731735A (en) * 1995-08-25 1998-03-24 Advantest Corporation Power supply circuit for driving an integrated circuit, wherein the power supply is adjusted based on temperature so that a delay variation within the IC according to temperature may be cancelled
JPH10142298A (ja) * 1996-11-15 1998-05-29 Advantest Corp 集積回路デバイス試験装置
US6060898A (en) * 1997-09-30 2000-05-09 Credence Systems Corporation Format sensitive timing calibration for an integrated circuit tester
US6331783B1 (en) * 1999-10-19 2001-12-18 Teradyne, Inc. Circuit and method for improved test and calibration in automated test equipment

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731796B1 (ko) * 2001-09-25 2007-06-25 미쓰비시덴키 가부시키가이샤 반도체장치, 반도체장치의 시험방법 및 반도체장치의시험장치
KR101948625B1 (ko) 2017-11-10 2019-02-15 현대오트론 주식회사 오차 제어장치의 전원 반도체 응답 주기 제어방법 및 시스템

Also Published As

Publication number Publication date
DE10082751C2 (de) 2003-10-30
WO2001013136A1 (fr) 2001-02-22
DE10082751T1 (de) 2001-11-22
TW575733B (en) 2004-02-11
JP3453133B2 (ja) 2003-10-06
KR20010079990A (ko) 2001-08-22
US6586924B1 (en) 2003-07-01

Similar Documents

Publication Publication Date Title
KR100402653B1 (ko) Ｉｃ 시험장치의 타이밍 교정방법 및 그 교정방법을이용한 교정기능을 갖는 ｉｃ 시험장치
US6298465B1 (en) Skew calibration means and a method of skew calibration
US6820234B2 (en) Skew calibration means and a method of skew calibration
US6105157A (en) Salphasic timing calibration system for an integrated circuit tester
US4827437A (en) Auto calibration circuit for VLSI tester
US7509517B2 (en) Clock transferring apparatus for synchronizing input data with internal clock and test apparatus having the same
US6784684B2 (en) Testing apparatus including testing board having wirings connected to common point and method of testing semiconductor device by composing signals
US8326565B2 (en) Chip tester, method for providing timing information, test fixture set, apparatus for post-processing propagation delay information, method for post-processing delay information, chip test set up and method for testing devices under test
KR20020010545A (ko) 타이밍 교정방법 및 타이밍 교정기능을 가진 반도체 디바이스 시험장치
US7379395B2 (en) Precise time measurement apparatus and method
KR100736680B1 (ko) 반도체 소자 테스트 장치의 캘리브레이션 방법
KR20110095121A (ko) 출력 장치 및 시험 장치
KR20090082434A (ko) 시험 장치, 드라이버 컴퍼레이터 칩, 응답 측정 장치, 교정 방법 및 교정 장치
KR20010050814A (ko) 소스 동기 신호의 검사 방법 및 장치
JP2000199781A (ja) 半導体デバイス試験装置及びそのキャリブレ―ション方法
US20090189666A1 (en) Jitter injection circuit, pattern generator, test apparatus, and electronic device
KR101013829B1 (ko) 반도체 시험 장치
US9645195B2 (en) System for testing integrated circuit
CN1199049C (zh) 集成电路测试装置的定时校正方法及其装置
JP2895930B2 (ja) Ｉｃ試験装置のタイミング校正方法
TW452906B (en) A skew calibration means and a method of skew calibration
JP2001183419A (ja) 半導体デバイス試験装置のスキュー調整方法・スキュー調整装置
JP2001183432A (ja) タイミング調整方法、半導体試験装置におけるタイミングキャリブレーション方法
JPH0778518B2 (ja) Ｉｃテスト装置
JPH09325174A (ja) 半導体検査装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090925

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee