KR100396690B1 - 챠지 펌프 회로 - Google Patents

챠지 펌프 회로 Download PDF

Info

Publication number
KR100396690B1
KR100396690B1 KR1019970006265A KR19970006265A KR100396690B1 KR 100396690 B1 KR100396690 B1 KR 100396690B1 KR 1019970006265 A KR1019970006265 A KR 1019970006265A KR 19970006265 A KR19970006265 A KR 19970006265A KR 100396690 B1 KR100396690 B1 KR 100396690B1
Authority
KR
South Korea
Prior art keywords
mos transistor
unit
output terminal
charge pump
circuit
Prior art date
Application number
KR1019970006265A
Other languages
English (en)
Other versions
KR19980069285A (ko
Inventor
정석희
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970006265A priority Critical patent/KR100396690B1/ko
Publication of KR19980069285A publication Critical patent/KR19980069285A/ko
Application granted granted Critical
Publication of KR100396690B1 publication Critical patent/KR100396690B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

출력단에 안정된 전류를 공급할 수 있도록 한 챠지 펌프(Charge Pump)회로에 관한 것으로서, 전원단, 접지단, 출력단 및 출력단에 연결된 충전장치를 구비한 챠지 펌프 회로에 있어서, 게이트에 일정레벨 이상의 기준전압이 인가되어 충·방전 동작시 충·방전 레벨을 일정수준 이상으로 유지시키는 레벨 유지부, 업 신호에 따라 동작하여 전원단을 통해 인가되는 동작전원을 레벨 유지부 및 출력단을 통해 충전장치에 충전시키는 충전부, 다운 신호에 따라 동작하여 충전장치에 충전된 전압을 레벨 유지부 및 접지단을 통해 방전시키는 방전부, 충전부 및 방전부에 공통 연결되어 출력단의 전압 변동률을 감소시키는 버퍼부를 구비하여 구성되므로 챠지 펌프 회로의 신뢰성을 향상시킬 수 있다.

Description

챠지 펌프 회로
본 발명은 PLL(Phase Locked Loop)에서 사용되는 챠지 펌프 회로에 관한 것으로서, 특히 출력단에 안정된 전류를 공급할 수 있도록 한 챠지 펌프 회로에 관한 것이다.
일반적으로 챠지 펌프 회로는 공급된 전원을 업(UP), 다운(DOWN)신호에 따라 충전장치를 이용하여 일정레벨 이상으로 충전 또는 방전하는 장치이며 PLL에서 주로 사용된다.
종래의 챠지 펌프 회로는 도 1에 도시된 바와 같이, 드레인(Drain)을 통해 동작전원(VDD)을 공급받고 게이트(Gate)를 통해 턴온 상태를 유지하기 위한 기준전압을 인가받는 제 1 트랜지스터(P-M1), 드레인이 제 1 트랜지스터(P-M1)의 소오스(Source)와 연결되고 게이트를 통해 업 신호를 입력받는 제 2 트랜지스터(P-M2), 드레인이 제 2 트랜지스터(P-M2)의 소오스와 연결되고 게이트를 통해 다운 신호를 입력받는 제 3 트랜지스터(N-M1), 드레인이 제 3 트랜지스터(N-M1)의 소오스와 연결되고 게이트를 통해 턴온상태를 유지하기 위한 기준전압을 인가받으며 소오스가 접지된 제 4 트랜지스터(N-M2)를 구비하여 구성된다.
이때 제 1 및 제 2 트랜지스터(P-M1, P-M2)는 P 모스 트랜지스터이고 제 3 및 제 4 트랜지스터(N-M1, N-M2)는 N 모스 트랜지스터이다. 그리고 출력단(OUT)이 제 2 트랜지스터(P-M2)의 소오스와 제 3 트랜지스터(N-M1)의 드레인에 공통연결된다.
이와 같이 구성된 종래의 챠지 펌프 회로의 동작은 다음과 같다.
먼저 로우 레벨의 업 신호가 입력되면, 이를 인가받는 제 2 트랜지스터(P-M2)가 턴온되고 제 1 트랜지스터(P-M1)는 턴온 상태이므로 제 1 트랜지스터(P-M1)의 드레인에 인가된 동작전원(VDD)이 출력단(OUT)을 통해 충전된다. 이때 제 3 트랜지스터(N-M1)는 턴오프 상태이다.
한편, 하이 레벨의 다운 신호가 입력되면, 이를 인가받는 제 3 트랜지스터(N-M1)가 턴온되고 제 4 트랜지스터(N-M2)는 턴온 상태이므로 출력단(OUT)과 접지단(VSS)이 도통되어 충전된 전압이 접지단(VSS)을 통해 방전된다. 이때 업 신호 및 다운 신호입력이 일시적으로 겹치는 등의 에러 발생시 출력전압이 불안정해질 수 있다.
종래의 기술에 따른 챠지 펌프 회로는 PLL에서 사용될 때 업 신호 및 다운 신호의 빠른 스위칭에 의해 각 소자가 오동작하고 그에 따라 출력단의 전압변화율이 커지므로 출력단에 존재하는 기생 커패시턴스(Capacitance)에 의해 챠지 쉐어링(Charge Sharing)이 발생하여 출력단을 통한 전류공급이 불안정해지는 문제점이 있다.
따라서 본 발명은 이러한 종래의 문제점을 해결하기 위하여 안출한 것으로서 출력단에 안정된 전류를 공급할 수 있도록 한 챠지 펌프 회로를 제공함에 그 목적이 있다.
도 1은 종래의 기술에 따른 챠지 펌프 회로의 구성을 나타낸 회로도,
도 2는 본 발명에 따른 챠지 펌프 회로의 구성을 나타낸 회로도이고,
도 3a 및 도 3b는 도 2의 챠지 펌프 회로의 충·방전 동작에 따른 등가회로를 나타낸 회로도이다.
*도면의 주요 부분에 대한 부호의 설명*
N-M1∼N-M5: N-모스 트랜지스터P-M1∼P-M5: P-모스 트랜지스터
A1: 연산 증폭기
본 발명은 전원단, 접지단, 출력단 및 출력단에 연결된 충전장치를 구비한 챠지 펌프 회로에 있어서, 게이트에 일정레벨 이상의 기준전압이 인가되어 충·방전 동작시 충·방전 레벨을 일정수준 이상으로 유지시키는 레벨 유지부, 업 신호에 따라 동작하여 전원단을 통해 인가되는 동작전원을 레벨 유지부 및 출력단을 통해 충전장치에 충전시키는 충전부, 다운 신호에 따라 동작하여 충전장치에 충전된 전압을 레벨 유지부 및 접지단을 통해 방전시키는 방전부, 충전부 및 방전부에 공통 연결되어 출력단의 전압 변동률을 감소시키는 버퍼부를 구비하여 구성됨을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 챠지 펌프 회로를 설명하면 다음과 같다.
도 2는 본 발명에 따른 챠지 펌프 회로의 구성을 나타낸 회로도, 도 3a 및 도 3b는 도 2의 챠지 펌프 회로의 충·방전동작에 따른 등가회로를 나타낸 회로도로써, 도 3a는 챠지펌프의 충전동작에 따른 등가회로를 나타낸 회로도이고, 도 3b는 챠지 펌프의 방전동작에 따른 등가회로를 나타낸 회로도이다.
본 발명에 따른 챠지 펌프 회로는 도 2에 도시된 바와 같이, 드레인을 통해 동작전원(VDD)을 공급받고 게이트에 턴온상태를 유지하기 위한 기준전압을 공급받는 제 1 트랜지스터(P-M3), 드레인이 제 1 트랜지스터(P-M3)의 소오스와 연결되고 게이트를 통해 업 신호를 입력받는 제 2 트랜지스터(P-M5), 드레인이 제 1 트랜지스터(P-M3)의 소오스와 연결되고 게이트를 통해 반전된 업 신호를 입력받는 제 3 트랜지스터(P-M4), 드레인이 제 2 트랜지스터(P-M5)의 소오스와 연결되고 게이트를 통해 다운 신호를 입력받는 제 4 트랜지스터(N-M4), 드레인이 제 3 트랜지스터(P-M4)의 소오스와 연결되고 게이트를 통해 반전된 다운 신호를 입력받는 제 5 트랜지스터(N-M3), 드레인이 제 4 트랜지스터(N-M4)의 소오스 및 제 5 트랜지스터(N-M3)의 소오스와 공통으로 연결되고 게이트를 통해 턴온상태를 유지하기 위한 기준전압을 입력받으며 그 소오스가 접지된 제 6 트랜지스터(N-M5), 제 2 트랜지스터(P-M5)의 소오스 및 제 4 트랜지스터(N-M4)의 드레인과 공통으로 입력단(+)이 연결되고 제 3 트랜지스터(P-M4)의 소오스 및 제 5 트랜지스터(N-M3)의 드레인과 공통으로 출력단(OUT)이 연결된 부귀환 연산 증폭기(OP AMP)(A1)를 구비하여 구성된다. 이때 제 1, 제 2 및 제 3 트랜지스터(P-M3, P-M5, P-M4)는 P 모스 트랜지스터이고 제 4, 제 5 및 제 6 트랜지스터(N-M4, N-M3, N-M5)는 N 모스 트랜지스터이다. 그리고 출력단(OUT)이 제 2 트랜지스터(P-M5)의 소오스 및 제 4 트랜지스터(N-M4)의 드레인에 공통연결된다.
이와 같이 구성된 챠지 펌프 회로의 제 2 트랜지스터(P-M5)에 로우 레벨의 업 신호가 인가되면, 제 3 트랜지스터(P-M4), 제 4 트랜지스터(N-M4)는 오프 상태이므로 도 3a와 같은 등가회로로 표현할 수 있다. 따라서 도 3a에 도시된 바와 같이, 제 2 트랜지스터(P-M5)의 게이트에 인가된 로우 레벨의 업 신호에 따라 제 2 트랜지스터(P-M5)가 턴온되며 제 1 트랜지스터(P-M3)는 턴온 상태이므로 동작전원(VDD)이 출력단(OUT)을 거쳐 콘덴서(Condenser) 등의 충전장치를 통해 충전된다. 이때 오피 앰프(A1)의 (-)입력단자에는 콘덴서의 용량에 상응하는 기준전압이 인가되고 일정시간(충전동작이 수행되는 시간)동안 버퍼(Buffer)의 역할을 수행하여 누설전류 및 업 신호와 다운 신호의 시간적인 교차에 의해 동작전원(VDD)이 접지단(VSS)을 통해 방전되는 것을 방지한다.
반면에, 챠지 펌프 회로의 제 4 트랜지스터(N-M4)에 하이 레벨의 다운 신호가 인가되면, 제 2 트랜지스터(P-M5), 제 5 트랜지스터(N-M3)는 오프 상태이므로 도 3b와 같은 등가회로로 표현할 수 있다. 따라서 도 3b에 도시된 바와 같이, 제 4 트랜지스터(N-M4)의 게이트에 인가된 하이 레벨의 다운신호에 따라 제 4 트랜지스터(N-M4)가 턴온되며 제 6 트랜지스터(N-M5)는 턴온 상태이므로 콘덴서에 충전된 전압이 출력단(OUT)을 통해 접지단(VSS)으로 방전된다. 이때에도 역시 방전동작이 수행되는 동안 오피 앰프(A1)가 버퍼의 역할을 수행하여 출력단(OUT)의 전압 변화율을 최소화함으로써 출력전압을 안정화시킨다.
본 발명에 따른 챠지 펌프 회로는 연산 증폭기를 버퍼로써 활용하여 출력전압이 불안정해지는 것을 방지하므로 챠지 펌프 회로의 신뢰성을 향상시키고 나아가서는 이를 주로 사용하는 PLL의 성능을 향상시킬 수 있는 효과가 있다.

Claims (7)

  1. 전원단, 접지단, 출력단 및 출력단에 연결된 충전장치를 구비한 챠지 펌프 회로에 있어서,
    게이트에 일정레벨 이상의 기준전압이 인가되어 충·방전 동작시 충·방전 레벨을 일정수준 이상으로 유지시키는 레벨 유지부;
    업 신호에 따라 동작하여 상기 전원단을 통해 인가되는 동작전원을 상기 레벨 유지부 및 상기 출력단을 통해 충전장치에 충전시키는 충전부;
    다운 신호에 따라 동작하여 상기 충전장치에 충전된 전압을 상기 레벨 유지부 및 접지단을 통해 방전시키는 방전부;
    상기 충전부 및 방전부에 공통 연결되어 출력단의 전압 변동률을 감소시키는 버퍼부를 구비하여 구성됨을 특징으로 하는 챠지 펌프 회로.
  2. 제 1 항에 있어서,
    상기 레벨 유지부는 게이트에 일정 레벨이상의 기준전압을 인가받고 드레인이 전원단과 연결되어 동작전원을 인가받는 제 1 P 모스 트랜지스터와,
    게이트에 일정 레벨이상의 기준전압을 인가받고 소오스가 접지단과 연결되는 제 2 N모스 트랜지스터로 구성됨을 특징으로 하는 챠지 펌프 회로.
  3. 제 1 항에 있어서,
    상기 충전부는 드레인이 상기 레벨유지부의 제 1 P 모스 트랜지스터의 소오스와 연결되고 게이트에 업 신호를 인가받으며 소오스가 출력단과 연결된 제 3 P 모스 트랜지스터로 구성됨을 특징으로 하는 챠지 펌프 회로.
  4. 제 1 항에 있어서,
    상기 방전부는 소오스가 상기 레벨유지부의 제 2 N 모스 트랜지스터의 드레인과 연결되고 게이트를 통해 다운 신호를 인가받으며 드레인이 출력단과 연결된 제 4 N 모스 트랜지스터로 구성됨을 특징으로 하는 챠지 펌프 회로.
  5. 제 1 항에 있어서,
    상기 버퍼부는 (+)입력단이 상기 충전부의 제 3 P 모스 트랜지스터의 소오스와 연결되고 그 출력단이 상기 레벨유지부의 제 1 P 모스 트랜지스터의 소오스와 연결된 부귀환 연산 증폭기로 구성됨을 특징으로 하는 챠지 펌프 회로.
  6. 제 1 항에 있어서,
    상기 버퍼부는 (+)입력단이 상기 방전부의 제 4 N 모스 트랜지스터의 드레인에 연결되고 그 출력단이 상기 레벨유지부의 제 2 N 모스 트랜지스터의 드레인과 연결된 부귀환 연산 증폭기로 구성됨을 특징으로 하는 챠지 펌프 회로.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 버퍼부는 버퍼부의 출력단과 제 1 P 모스 트랜지스터의 소오스 및 버퍼부의 출력단과 제 2 N 모스 트랜지스터의 드레인에 연결되고 게이트를 통해 반전된 업 신호와 반전된 다운 신호를 인가받는 제 5 P 모스 트랜지스터 및 제 6 N 모스 트랜지스터를 더 구비하여 구성됨을 특징으로 하는 챠지 펌프 회로.
KR1019970006265A 1997-02-27 1997-02-27 챠지 펌프 회로 KR100396690B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970006265A KR100396690B1 (ko) 1997-02-27 1997-02-27 챠지 펌프 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970006265A KR100396690B1 (ko) 1997-02-27 1997-02-27 챠지 펌프 회로

Publications (2)

Publication Number Publication Date
KR19980069285A KR19980069285A (ko) 1998-10-26
KR100396690B1 true KR100396690B1 (ko) 2003-10-17

Family

ID=37422149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970006265A KR100396690B1 (ko) 1997-02-27 1997-02-27 챠지 펌프 회로

Country Status (1)

Country Link
KR (1) KR100396690B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100543648B1 (ko) * 2000-08-17 2006-01-20 매그나칩 반도체 유한회사 차지 펌핑 회로

Also Published As

Publication number Publication date
KR19980069285A (ko) 1998-10-26

Similar Documents

Publication Publication Date Title
KR970004464B1 (ko) 효율적 네가티브 충전펌프
KR100326956B1 (ko) 리크전류를 감소시키는 스위칭회로들을 구비한 차지펌프회로
EP0689286B1 (en) Low voltage, switched capacitance circuit employing switched operational amplifiers with maximized voltage swing
US6727735B2 (en) Charge pump circuit for reducing jitter
US5493486A (en) High efficiency compact low power voltage doubler circuit
JPH11273391A (ja) 低電圧サンプル・ホールド回路
JP3609631B2 (ja) 低電圧サンプル・ホールド回路
US20180375428A1 (en) Negative charge pump circuit
US7307465B2 (en) Step-down voltage output circuit
US6236252B1 (en) Low-noise current pulse generator device
KR100396690B1 (ko) 챠지 펌프 회로
US4468576A (en) Inverter circuit having transistors operable in a shallow saturation region for avoiding fluctuation of electrical characteristics
KR20010078777A (ko) 전하 펌프 장치
US20030151432A1 (en) Charge pump system
US6812773B1 (en) Charge pump circuit reliability without degrading performance
US6717784B2 (en) Rush current suppression circuit
JPH11224497A (ja) 低電圧サンプル・ホールド回路
US6452441B1 (en) Low threshold voltage device with charge pump for reducing standby current in an integrated circuit having reduced supply voltage
US20040257145A1 (en) Bootstrap module for multi-stage circuit
JPH02233015A (ja) 対称な２つのチャージ・ポンプを有するデバイスにより制御された電力ｍｏｓトランジスタ
JPS592438A (ja) ダイナミツク型論理回路
JPH08125527A (ja) 位相同期ループ回路
KR100228384B1 (ko) 집적회로 내장형 공급전원 지연회로
EP0109004B1 (en) Low power clock generator
KR960001076B1 (ko) 발진 유도 회로

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee