JP3609631B2 - 低電圧サンプル・ホールド回路 - Google Patents
低電圧サンプル・ホールド回路 Download PDFInfo
- Publication number
- JP3609631B2 JP3609631B2 JP29433598A JP29433598A JP3609631B2 JP 3609631 B2 JP3609631 B2 JP 3609631B2 JP 29433598 A JP29433598 A JP 29433598A JP 29433598 A JP29433598 A JP 29433598A JP 3609631 B2 JP3609631 B2 JP 3609631B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- sample
- hold
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005070 sampling Methods 0.000 claims description 101
- 239000003990 capacitor Substances 0.000 claims description 84
- 238000000034 method Methods 0.000 claims description 11
- BWSIKGOGLDNQBZ-LURJTMIESA-N (2s)-2-(methoxymethyl)pyrrolidin-1-amine Chemical compound COC[C@@H]1CCCN1N BWSIKGOGLDNQBZ-LURJTMIESA-N 0.000 description 18
- 239000000872 buffer Substances 0.000 description 17
- 238000005516 engineering process Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000013459 approach Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical group 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
Landscapes
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は時間変化する入力信号のサンプリング回路および方法に関するものである。特に、サンプル及びホールド回路において使用されるMOSトランジスタのしきい値電圧より数10分の1ボルト程度と低い全体の電源電圧で使用されるサンプル及びホールド回路に関する。
【0002】
【発明が解決しようとする課題】
現代の社会においては、例えば携帯電話の一般化によって明らかなように、電子機器の携帯性は重要な特長である。しかしながら、周知の通り、携帯用の電子機器の電源部分は携帯用電子機器のサイズと重さの大部分を占めてしまう。サイズを小さくするため及び/または充電と充電の間の作動可能な時間を延ばすために、携帯用電子機器の電力消費を最小限にすることが求められている。この目的を果たす一つの方法は、電源の電圧レベルを下げることである。いくつかの例においては、電力消費を最小限に抑えるだけでなく、現在0.1μm以下の線幅に近づきつつある、微細ラインの集積回路技術の、低いレベルでの電気限界に対応するために、電源の電圧レベルを下げることが必要とされる。このように高度に集積されたデバイスにおける回路と線幅は、必要な電源レベルに基づいて縮小される。よって、既存の携帯用電子機器は典型的に5ボルトの電源を使用している一方で、近年、電源のレベルは3ボルトに減少しており、最近では、多くの携帯用電子機器の全体の電源は、1.0ボルトに近づきつつある。
【0003】
非常に低い電源電圧において、基準のしきい値を示すMOSトランジスタを使用してアナログ機能を実施することは困難とされている。n−チャンネルトランジスタのスイッチを入れためには、このチャンネルを通過する信号にしきい値電圧VT,n を加えた以上の電圧が、そのゲートに存在しなければならない。p−チャンネルトランジスタのスイッチについては、電源電圧からそのしきい値電圧VT,P を差し引いたものより小さい電圧が、そのゲートに存在しなければならない。
【0004】
従来のCMOSの工程においては、0.7ボルトのしきい値を示すn−チャンネルのデバイス、および1.0ボルトのしきい値を示すp−チャンネルのデバイスを特徴としている。スイッチとして動作するp−チャンネルトランジスタに対しては、そのゲートの電圧が、そのチャネルを通過する信号より少なくともしきい値電圧VT,P より低くなければならない。1ボルトの全体の電源で、p−チャンネルトランジスタのデバイスのスイッチを入れるためだけに全供給電圧が必要である。p−チャンネルトランジスタデバイス402は、このように低い電源を行うスイッチとして使用した場合、図6Aに示されるようにスイッチが入らないため、実質的には役に立たない。
【0005】
一方、1ボルトの電源は、n−チャンネルトランジスタデバイス404のスイッチを入れるのに十分な範囲を有するが、図6Bでは、有効な信号範囲(0から1ボルト)の約30%(例えば0から0.3ボルト)だけが通過することを示している。
【0006】
標準的なMOSトランジスタデバイスのしきい値電圧は、より費用のかかる製造プロセスを使用することで低下できるが、サンプル及びホールド回路に使用される場合は、不都合な点が残る。例えば、従来の0.35μm,3ボルトの技術を使用した場合、n−チャンネルトランジスタデバイスは約0.5ボルトの低いしきい値電圧を有する。スイッチとして動作する場合、n−チャンネルトランジスタスイッチは、1ボルトの電源で約0ボルト乃至0.5ボルトの信号を送ることが出来る。一方、この技術を使用したp−チャンネルトランジスタデバイスは、約0.8ボルトの低いしきい値電圧を有する。このように、低いしきい値電圧のp−チャンネルトランジスタスイッチは、同じ1ボルトの電源を使用することによって、約0.8ボルト乃至1.0ボルトの信号を送ることが出来る。
【0007】
仮に、これらの低いしきい値電圧のデバイスが1ボルトの電源を使用して並列に使用された場合でも、約0.5ボルト乃至0.8ボルトの範囲内での電圧入力は、低いしきい値電圧のp−チャンネルによっても、あるいはn−チャンネルトランジスタデバイスによっても送ることはできず、従って適切にサンプリングされない。
【0008】
本明細書において説明する1ボルトの電源は、新しい状態では1.2ボルトの蓄電池であり、耐用年数を過ぎると約1.0ボルトまで放電する。
【0009】
MOSトランジスタスイッチは、サンプル及びホールド回路に通常使用される。サンプル及びホールド(S/H)回路は、アナログ・デジタル式変換器(ADC)あるいは他の後続の回路がサンプルを安定させるために十分足りる長さの、時間変動式信号の電流あるいは電圧の単独サンプルの確保と維持を繰り返す。サンプル及びホールド回路なしでは、サンプルが後続の回路により利用される時間長の間における入力信号における変動に対して脆弱であるため、ADCあるいはサンプル及びホールドカイロに続く他の回路の精度が悪くなる。
【0010】
図7は、演算増幅器(op amp)OA1と、スイッチとして動作される基準しきい値のMOSトランジスタデバイスM1、並びにホールドコンデンサCHとを含む、従来の電流のサンプル及びホールド回路を示す。サンプル及びホールド回路は、ホールド信号の動作部分の間に負荷スイッチMLと、負荷抵抗RL に給電する。スイッチM1は、サンプリング信号SAMPの制御下で、スイッチM1のゲートに入力するように動作される。サンプリング信号SAMPが有効な場合、すなわち論理1において、スイッチM1は演算増幅器OA1の出力がホールドコンデンサCH を通り充電することを許容する。負荷スイッチはホールド信号の制御下で動作される。
【0011】
演算増幅器OA1自体は、1ボルトの電源でも、0ボルト乃至電源の最大レベルまでの最大出力範囲を持つ従来のデバイスである。しかしながら、スイッチM1のONしきい値電圧のため、スイッチM1を通りホールドコンデンサCH で充電される充電圧VCHの範囲は、わずかに約0乃至0.3ボルトの間に限定される。従って、スイッチM1は、1ボルトの電源によって提供される0乃至1.0ボルトの有効な信号範囲の約30%が通過し、ホールドコンデンサCH を充電することを許容する。たとえスイッチM1が、ホールドコンデンサCH と反対側の充電圧VCHの範囲を改善する、低いONしきい値電圧を有するデバイスであったとしても、OFF状態のスイッチM1を通して増加された電流の漏出は、電流のサンプリング回路の精度を悪化させる。これは、低いしきい値電圧のトランジスタデバイスが、完全にOFFにならないためである。
【0012】
図7の回路においてn−チャンネルスイッチM1が、基準しきい値の電圧デバイスである場合、すなわち約0.7ボルトのONしきい値電圧を有する場合、充電圧VCHの範囲は約0.3ボルト程度となる。この場合、充電圧VCHは、その範囲の上限である0.3ボルトに達する。
【0013】
一方、図7の回路においてスイッチM1が、例えば約0.3ボルトのONしきい値電圧を示す低いしきい値の電圧デバイスである場合、ホールドコンデンサCH の電圧範囲は、0乃至0.7ボルトと大幅に改善され、演算増幅器OA1の出力電圧Vo 、すなわち0ないし0.7ボルトの範囲内のどのレベルにも充電可能となる。しかしながら、低いしきい値電圧のスイッチM1の増加されたON漏出は、いずれにしても不都合である。残念ながら、たとえ低いしきい値スイッチM1を使用しても、演算増幅器OA1の出力電圧Vo の全範囲の上限部分、すなわち0.7乃至1ボルトの部分は、サンプリングできない。
【0014】
よって、スイッチとして使用する場合、低いしきい値のMOSトランジスタデバイスは、サンプル及びホールド回路の範囲を大幅に増大させることが出来る。しかしながら、低いしきい値のMOSトランジスタデバイスは、普通のしきい値のMOSトランジスタデバイスの製造プロセスのために、一般的にコストがかかり、普通のしきい値MOSトランジスタデバイスに比べて、OFF状態における好ましくない漏れ電流がでる。実際、低いしきい値のMOSトランジスタデバイスのスイッチを完全に切ることが困難であり、不可能な場合もあるため、低いしきい値のMOSトランジスタスイッチは不十分なサンプル及びホールド構成要素である。更に、低いしきい値であるにもかかわらず、低いしきい値のMOSトランジスタデバイスでは、有効な信号範囲が低い電圧の電源によって提供されるものよりも小さく収斂させてしまう。
【0015】
従来の1つの技術では、MOSトランジスタスイッチのゲート駆動電圧を、供給電圧より大きい値に「ブートストラップ」している。この技術は、これらのより高い電圧、つまり電源電圧より高い信号においてブレークダウンなしに機能することができる集積回路技術に有効であるが、配線および構成部品の規模がより小さくまた電気的機能が制限させることから0.1μmの技術のような非常に微細なラインの集積回路技術には利用することができない。それゆえ、ゲート駆動電圧のブートストラップは、特に0.1μmや、それ以下の細線技術に対応できず、好ましい技術ではない。
【0016】
従来の別のシステムは、周知のスイッチ演算増幅器であり、全アンペアが能動的に切り換えられる、すなわちホールドコンデンサCH を充電するためにONに入れたり、サンプル及びホールド作動のホールド位相の間にスイッチをOFFに入れたりすることが出来る。図8は、従来の閉ループ、スイッチ演算増幅器OA2、電圧サンプル、並びにホールド回路を示す。図8において、閉ループ、非反転増幅器は、トリステート信号TR1の制御下でトリステートすることができる出力ステージを持つ特性がある。トリステートされない時は、演算増幅器OA2が、ホールドコンデンサCH を充電する。トリステート信号TR1の能動的、あるいは論理1の状態によってトリステートされた時は、演算増幅器OA2がトリステートされる前に、ホールドコンデンサCH の反対側に展開される充電圧VCHにより、入力電圧VINの安定した出力サンプルが提供される。
【0017】
図8に示した閉ループ、スイッチ演算増幅器、電圧サンプル及びホールド回路は、MOSトランジスタスイッチに対して十分な論理的な駆動ができない時にも、レール間サンプリング出力を提供する。残念ながら、演算増幅器OA2の出力ステージは、慎重に停止しなければならない。例えば、アンペア出力ステージの、n−チャンネルの停止とp−チャンネルの停止の間のタイミングの不適合によってホールドコンデンサCH に誤った充電がなされ、従ってその充電圧VCHと、サンプル及びホールド回路の出力が妨害される。この妨害は、相当に大きくなる可能性がある。
従って、正確でフルレンジでの動作が可能な、非常に低い電源電圧を持つサンプリング回路が必要とされる。
【0018】
【課題を解決するための手段】
例えば約1ボルトの、非常に低い全体の電源電圧でフルレンジおよび低い出力垂下特性を提供するサンプリング回路が開示されている。サンプリング回路は、サンプル及びホールド回路と、サンプル及びホールド回路の出力の電圧レベルを昇圧する電圧ブースト回路とから構成される。
【0019】
断続的にホールドされた信号の電圧出力を昇圧する、非常に低い電圧を電源とするプレチャージ回路も開示されいてる。プレチャージ回路は、断続的にホールドされた信号の電圧出力に接続されたブーストコンデンサを充電する。サンプリング回路のプレチャージサイクルの間、第1のトランジスタは、ブーストコンデンサの陽極ノードを、第1の電圧レベルに切り換え、第2のトランジスタは、ブーストコンデンサの陰極ノードを、第2の電圧レベルに切り換える。
【0020】
電圧ブースト回路がプレチャージされ、また入力信号がサンプリングされる、入力信号をサンプリングする方法も開示されている。その後、サンプリングされた入力信号はホールドされ、サンプリングされホールドされた入力信号の電圧レベルは、電圧ブースト回路の中でプレチャージされたブースト電圧によって昇圧される。
本発明の特長および利点は、図面の参照して以下の説明から当業者には自明である。
【0021】
【発明の実施の形態】
本発明は、非常に低い電源電圧によって動作可能で有効なサンプリング回路を提供するために、サンプル及びホールド回路の機能に、電流複写機つまり動的電流ミラー回路を結合させたものである。
【0022】
典型的な電流複写機つまり動的電流ミラー回路においては、そのゲートがフィードバック回路によって、入力ドレイン電流を維持するのに必要な電圧レベルまで駆動させられる間に、入力電流が金属酸化物半導体(MOS)トランジスタデバイスのドレインに印加される。ゲートの電圧の値は、印加されるドレイン電流がゲート電圧のレベルに実際に到達し維持されている間は問題ではない。本発明によるサンプリング回路に電流複写機を使用することで、例えば1ボルトの電圧源の非常に低い電源のレベルにまで及ぶ、フルレンジ出力機能を提供することができる。
【0023】
(第1の実施形態)
図1は、本発明の第1の実施形態における電流複写機を用いた、電流サンプリング回路を示す。この実施形態は、演算増幅器OA3、MOSトランジスタスイッチM1、並びに図8に示される従来の回路に類似した配列のホールドコンデンサCH を含む。しかしながら、図1におけるプレチャージ回路100は、蓄電流MOSトランジスタM3のゲートにおいて、電圧レベルを昇圧するために、ホールドコンデンサCH の出力に加えられる。蓄電流MOSトランジスタM3は、動的電流ミラー回路として作動する。
【0024】
プレチャージ回路100は、n−チャンネルMOSトランジスタM2、出力電圧ブーストコンデンサCS 、並びにp−チャンネルMOSトランジスタM4を含んでいる。n−チャンネル、並びにp−チャンネルMOSトランジスタM2、M4は、基準しきい値の電圧デバイスである。
【0025】
p−チャンネルMOSトランジスタM4は、そのゲートに入力された反転プレチャージ信号/PRの制御下にあるスイッチとして作動され、n−チャンネルMOSトランジスタM2は、そのゲートに入力されたプレチャージ信号/PRの制御下にあるスイッチとして作動される。
【0026】
プレチャージ信号PRとプレチャージ信号/PRの反転は、同時にアクティブとなり、同時にインアクティブとなる。従って、プレチャージ信号M2によって制御されるスイッチM2、反転プレチャージ信号/PRによって制御されるスイッチM4は、同時にアクティブとなるプレチャージ信号PRと/PRによって同時に閉じられ、また、同時にインアクティブとなるプレチャージ信号PRと/PRによって同時に開く。出力電圧ブーストコンデンサCS の陰極ノードは、更にホールドコンデンサCH の陽極ノードに接続されており、出力電圧ブーストコンデンサCS の陽極ノードは、更に蓄電流MOSトランジスタM3のゲートに接続されている。蓄電流MOSトランジスタM3は、そのドレインが演算増幅器OA3の非反転入力へフィードバックされる間に、接地される。
【0027】
スイッチM4の供給電圧は、そのドレインが出力電圧ブーストコンデンサCSの陽極ノードに接続される間に、非常に低い電源電圧VSUPPLYに接続される。スイッチM4は、出力電圧ブーストコンデンサCS の陽極ノードと非常に低い電源電圧VSUPPLYとの間に、切り換え可能な電気的通路を提供する。
【0028】
スイッチM2の供給電圧は、基準電圧VX に接続されている。スイッチM2は、基準電圧VX と出力電圧ブーストコンデンサCSの陰極ノードとの間に、切り換え可能な電気的通路を提供する。
【0029】
演算増幅器OA3の反転入力は、平常モード電圧VCOM に接続されており、それは有益な回路の通常モードの電圧、すなわち0.7ボルトの電圧である。
【0030】
図1の回路の出力電流は、供給電圧VSUPPLY、アース、あるいは他の回路(図示されない)に接続される、Lで示された負荷を駆動する。負荷Lへの電流は、理想的なスイッチSW1によって、既知の方法で切り換えられる。
【0031】
動作中は、サンプリング信号SAMPの正レベルないし論理的なハイレベルによってスイッチM1がONになると、演算増幅器OA3がホールドコンデンサCH を充電する。しかしながら上述の通り、スイッチM1のONしきい値電圧は、基準しきい値技術を用いて、演算増幅器OA3から送られる信号の電圧範囲を0乃至約0.7ボルトの間に限定する。スイッチM2及びM4がONになると、出力電圧ブーストコンデンサCS の陰極ノードは、基準電圧VX と略同じのレベルまで充電され、またその陽極は、非常に低い電源電圧VSUPPLYと略同じレベルまで充電される。従って、プレチャージ回路100は、スイッチM1から、蓄電流MOSトランジスタデバイスM3のしきい値電圧より高い電圧レベルに達する0乃至0.3ボルトの出力を昇圧し、これにより演算増幅器OA3の全出力範囲がサンプリング回路に利用される。
【0032】
図2は、出力電圧ブーストコンデンサCS の陰極ノードがサンプリング開始後に充電される電圧である基準電圧VX 発生させるための回路の一例を示している。n−チャンネルMOSトランジスタM6は、電源電圧VSUPPLYに接続されたドレインとゲートに接続され、更に負荷202を通して、電源を形成するソースに接続される。n−チャンネルMOSトランジスタM6の源の電圧レベルは、n−チャンネルMOSトランジスタM6のしきい値電圧を引いた供給電圧VSUPPLYと略同じである。n−チャンネルMOSトランジスタM6のしきい値電圧は蓄電流MOSトランジスタM3のしきい値電圧と略同じであるべきである。従って、基準しきい値電圧デバイスが、蓄電流MOSトランジスタM3として(本発明の実施形態に見られるように)使用された場合、n−チャンネルMOSトランジスタM6も基準しきい値電圧デバイスであるべきである。よて、開示された実施形態において、基準電圧VX は約0.3ボルトである。
【数1】
【0033】
プレチャージ信号PRおよび/PRがスイッチM2,M4のゲートにおいてそれぞれにアクティブなときには(図1)、出力電圧ブーストコンデンサCS は、ブースト電圧VCSに下式と略同じに充電される。
【数2】
【0034】
図2に示されるように、基準電圧VX を使うことによって、VCSは、n−チャンネルMOSトランジスタM6のONしきい値電圧と略同じつまり約0.7ボルトになる。
【数3】
【0035】
プレチャージ信号PRと/PRがアクティブの間、サンプリング信号SAMPはインアクティブであり、したがって、スイッチM1はOFFになる。その後、プレチャージ信号PRと/PRがインアクティブ、すなわちプレチャージ信号PRが論理的にロー状態になり、反対側にあるプレチャージ信号/PRが理論的にハイ状態になる。スイッチM2とM4がOFFになる。よって、出力電圧ブーストコンデンサCS は、約0.7ボルトに充電される。
【0036】
出力電圧ブーストコンデンサCS がプレチャージされた後、演算増幅器OA3の非反転入力に入力される入力信号IINのサンプリングを開始するスイッチを入れるため、サンプリング信号SAMPが出される。ゲートに現れる蓄電流MOSトランジスタM3の全体の電圧がどの程度の電圧であれ、そのドレイン電流を必然的に維持するという方法で、演算増幅器OA3の出力は、ホールドコンデンサCH の充電を許容する。蓄電流MOSトランジスタM3における全体電圧は、ホールドコンデンサCH の反対側にある充電圧VCHと、出力電圧ブーストコンデンサCS の反対側にあるブースト電圧VCSの両方によって表わされる。
【数4】
【0037】
重要な結論を記述する。例えば、蓄電流MOSトランジスタM3が標準的なしきい値デバイスである場合、大きな電流を維持するために、VT,N (約0.7ボルト)より大きなゲート電圧が必要となる。充電圧VCHの“ブースト”は0乃至0.3ボルトのレンジ出力をホールドコンデンサCH から蓄電流MOSトランジスタM3のしきい値電圧より高い電圧レンジへと上昇させ、従って、蓄電流MOSトランジスタM3の作動レンジは、その中にある。蓄電流MOSトランジスタM3のゲート電圧Vgate,M3 は、下記の通り、約0.7ボルトに昇圧される。
【数5】
【0038】
従って、ホールドコンデンサCH の反対側にある充電圧VCHが、0.7ボルトのブースト電圧VCSを補給されると、蓄電流MOSトランジスタM3はうまく駆動される。従って、開示されたサンプリング回路の出力駆動は、スイッチM1が通れる電圧の範囲の拡張によってではなく、むしろ蓄電流MOSトランジスタM3の駆動に関してより有用なレベルまで範囲を移動させることによってその能力がより高められる。
【0039】
この手法への一般的な代りの方法は、スイッチM1のゲートにおける電圧レベルを供給電圧以上のレベルにまで昇圧することを含んでいる。これによってスイッチM1が通れる電圧の範囲を拡張することができるが、関連する集積回路技術がゲート電圧が電源のレベルより高いレベルにある時に起こる停止を回避できた場合においてのみ達成できる。0.1μm技術のようなより高度なサブミクロンプロセスのためには、1ボルトの非常に低い電源電圧がこのような選択を本質的に邪魔している。
【0040】
蓄電流MOSトランジスタM3のゲートの寄生的な静電容量は、出力電圧ブーストコンデンサCS との共有の充電によって充電圧VCHを減らす。この場合、基準電圧VX は、出力電圧ブーストコンデンサCS の上に、より高いブースト電圧VCSを提供する電位の接地の値に近づく(あるいは同じにする)ために選ぶことができる。出力電圧ブーストコンデンサCS は、蓄電流MOSトランジスタM3のゲートの寄生的な静電容量よりはるかに大きな値に選ばれる。
【0041】
入力電流IINの範囲と、蓄電流MOSトランジスタM3の寸法は、蓄電流MOSトランジスタM3のゲートに入力された、許容可能な電圧の範囲に対応して適切に選ばれなければならない、すなわち、VCH+VCSの範囲中になければならない。低い電圧の電流サンプリング回路の動的範囲は、本質的には、蓄電流MOSトランジスタM3のゲートの基準ノイズと、蓄電流MOSトランジスタM3のゲートにおける全体の有効信号の振れとによって限定されるだけである。開示された実施形態において、この全体の有効信号の振れは、
【数6】
【0042】
蓄電流MOSトランジスタM3は、基準しきい値あるいは低いしきい値電圧MOSトランジスタデバイスのいずれにもなることができる。しかしながら、たとえ、蓄電流MOSトランジスタM3が、基準しきい値電圧デバイスと対立する低い電圧デバイスであっても、これにより特に特長はない。例えば、仮に、蓄電流MOSトランジスタM3がより低いないし約0.5または0.3ボルトの低いしきい値電圧を有する場合、スイッチM4は、制御信号PRによって駆動するn−チャンネルMOSトランジスタに置換され、基準電圧VX は、約0ボルトに設定される。これは、結果的に、蓄電流MOSトランジスタM3のゲートにおける、0.3ボルトと0.6ボルトの間の有効なゲート振動となり、動作はできるが約0.6乃至1.0の電圧範囲を浪費する。
【0043】
(第2の実施形態)
図3は、発明の第2の実施形態を示し、図4は、第2の実施形態とは別の実施形態を示す。
図3において、演算増幅器OA4は、非反転の入力ノードにおいてサンプリングするために、入力電流IINを受け取る。演算増幅器OA4の反転ノードは、サンプル及びホールドの出力電圧VOUT に接続される。演算増幅器OA4は、1ボルト、例えば0乃至1ボルトの電力供給を持つ、レールツウレール入力が可能な一般的なデバイスである。
【0044】
図3に示される電圧サンプル及びホールド回路は、回路中に示され、また図1に関連して述べられるように、スイッチM1,M2、ホールドコンデンサCH 、並びに出力電圧ブーストコンデンサCS をさらに含んでいる。
【0045】
しかしながら、スイッチM4よりも、むしろ図3に示される回路は、n−チャンネルMOSトランジスタデバイスM5とp−チャンネルMOSトランジスタデバイスM6との並列接続を含み、そのいずれもがスイッチとして動作され、出力電圧ブーストコンデンサCS の陽極ノードと、演算増幅器OA4の非反転入力との間に接続される。スイッチM5は、プレチャージ信号PRの制御下で切り換え、あるいは作動され、スイッチM6は、プレチャージ信号/PRの反転の制御下で切り換えられる。図示したように、スイッチM2は、出力電圧ブーストコンデンサCS の陰極ノードとアースとの間に接続される。スイッチM5とM6は、共にn−チャンネルデバイスのために0.5ボルトの、またp−チャンネルデバイスのために0.8ボルトの電圧しきい値を示す0.35μmの統合された回路技術を利用したしきい値電圧デバイスである。
【0046】
サンプリングプレチャージ位相の間に、すなわちプレチャージ信号がアクティブのときにスイッチM1はOFFになる。電圧入力VINは、スイッチM5とM6を通り、スイッチM5とM6の許容可能な伝達の範囲内で、出力電圧ブーストコンデンサCS の陽極に伝えられる。例えば、0ボルト乃至0.5ボルトの電圧入力VINの範囲のために、低いしきい値電圧のn−チャンネルスイッチM5は導通し、VOUT =VINとなる。0.8ボルト乃至1.0ボルトの入力のために、低いしきい値電圧のn−チャンネルスイッチM6は導通し、同様にVOUT =VINとなる。しかしながら、0.5ボルト乃至0.8ボルトの入力電圧VINの範囲では、スイッチM5とM6がいずれも導通しないため、出力電圧VOUT は電圧入力VINと同じではない。
【0047】
出力電圧ブーストコンデンサCS が従来手段(図示されない)を使用して最初に放電されると仮定して、0.5ボルト乃至0.8ボルトの範囲で入力電圧VINが印加されると、スイッチM5は出力を0.5ボルトまで充電し、次いで大きく減じる。すべての用途や目的のため、VOUT は0.5ボルトにとどめる。よって、出力電圧ブーストコンデンサCS は最大でVCS=0.5ボルトまで充電される。
【0048】
サンプル位相の間、すなわちサンプリング信号SAMPがアクティブのときに、入力電圧VINは、M5とM6の許容可能な導通電圧の範囲内にあり、出力電圧VOUT は入力電圧VINと略同じとなり演算増幅器OA4の出力電圧VO は、VOUT =VINを現実に持続させるためには、約0であることが必要である。サンプリング信号SAMPが論理的にローとなる時、例えばホールド位相の間などにおいて、サンプリング回路の出力が、必要とされる電圧レベル、すなわち入力電圧VINと同じレベルでホールドされる。
【0049】
入力電圧VINの電圧が、0.5乃至0.8ボルトの範囲内である場合、アクティブなサンプリング信号SAMPの間に出力電圧VOUT を入力電圧VINと同じにするためには、演算増幅器OA4出力はVO =VIN−0.5ボルトと同じ大きさに上昇しなければならない。約0.8ボルトより大きな入力が、プレチャージ位相PRの間に、スイッチM6によって出力にうまく導電されるためには、アンプOA4の出力電圧VO の最大値はこの例においては約3ボルトである。スイッチM1は、所望の範囲でVOAを処理できるため必要な入力電圧VINのサンプルが発生される。
【0050】
下記の表Iは、入力電圧VINの多様なレベルにおける、最終ホールド状態をまとめたものである。
【表1】
【0051】
表Iにおいて、入力電圧VINが0.51と0.79に等しいときにスイッチM5とM6が導電しない範囲にあることに注意。
上記の分析と表1は、プレチャージステージPRの端部から、サンプリング信号SAMPの端部まで、略一定に留まる入力電圧VINのために、0乃至1ボルトの間の全ての入力電圧VINが、許容可能なサンプリング範囲の中にあることを示している。しかしながら、入力電圧VINが充電されると回路の修正が必要となる。例えば、入力電圧VINが減少し、プレチャージステージPRの間に、入力電圧VINの全値が出力電圧ブーストコンデンサCS の反対側に蓄えられると、演算増幅器OA4の出力電圧VO はマイナスにならなければならない。入力電圧VINの変化する値を適応するためには、図4の別の回路に示されるように、スイッチM2の供給電圧が、非ゼロ電圧VOFFSETに接続されなければならない。
【0052】
図4は、図3に示される回路とは別の回路を示す。図4において、演算増幅器OA5、スイッチM1、M5とM6、ホールドコンデンサCH 、出力電圧ブーストコンデンサCS が図3に示したように配列される。しかしながら、図4に示されるスイッチM2の供給電圧は、図3に示すアースではなくてオフセット電圧VOFFSETに接続される。オフセット電圧VOFFSETは入力電圧VINにおける変化に適応しシステム要件に基づいて選択される。
【0053】
説明においては、出力電圧ブーストコンデンサCS が、従来の分離したスイッチ(示されない)によって各々の出力電圧ブーストコンデンサCS とアースとの間に常に最初に放電されるものとする。
【0054】
0.2ボルトと同じに選択されたオフセット電圧VOFFSETのために、表IIは図4に示される回路の結果を示す。
【表2】
【0055】
ここで、演算増幅器OA5の出力電圧VO は、サンプリング信号SAMPの端部において、VOUT =VINに、少なくとも0.2ボルトなければならない。従って、入力電圧VINは、0.2ボルトで、プレチャージステージPRとサンプリング信号SAMPの端部との間に、演算増幅器OA5がVO をマイナスに駆動させることなく落とすことが出来る。しかしそれでは、その反対の問題が存在する。入力電圧VIN=0.79ボルトのための表IIの項目の中で、0.79ボルトの入力電圧VINをうまくサンプリングするために、可変電圧VCHは、本質的にその許容可能な最高の値、すなわち0.49ボルトでなければならない。仮に、サンプリング信号SAMPの端部において、入力電圧VINが0.79ボルトから始まり、より高い電圧レベルまで上昇すると、充電圧VCHは、スイッチM1が適応できる電圧よりも高くなくてはならないため、サンプリング回路はVOUT =VINに達することができなくなる。
【0056】
図4の回路は、この例において0.1ボルトに相当する、オフセット電圧VOFFSETの選択によるサンプリング間に、この入力電圧VINにおける変化に適合する。図4に示された回路の結果は、1ボルトに相当するオフセット電圧VOFFSETとともに、表IIIに示される。
【0057】
オフセット電圧VOFFSETの値は、下記の一般的なルールに基づいて選択される。
(1)入力電圧VINが、プレチャージステージPRの端部とサンプリング信号SAMPの端部との間になることが可能な最大量は、オフセット電圧VOFFSETと同じである。
(2)入力電圧VINが、プレチャージステージPRの端部と、サンプリング信号SAMPの端部との間に、上昇することが可能な最大量は:
【数7】
(3)対称的な動作のため、VOFFSETが下記の通り選択される。
【数8】
【0058】
ここで、本発明のサンプリング回路がNyquistサンプリングを行うものと仮定する。この場合、サンプリング時間はTS 秒であり、最大出力周波数は1/2TS Hertzである。正弦波入力のための最大スルーレートは、
【数9】
【0059】
サンプリングステージパルスの幅τの中の、この正弦波入力信号の最大上昇、あるいは下降は:
【数10】
この量を、上記に計算されたオフセット電圧VOFFSETの選択された値と、同じに設定することが、サンプリングパルスτの負荷サイクルに条件を与える。
【数11】
VRAIL≦VT,n +VT,p について、これは、スイッチの移動特性における、デッドゾーンのために必要な条件である。
【0060】
この例において、これはτ/TS =0.064を与える、すなわちサンプリング信号τは、総サンプリング時間TS の6.4%以上にはなり得ない。この結果は、従来のサンプリング回路のそれに一貫するものである。
【0061】
従って、本発明による電圧サンプル及びホールド回路は、スイッチゲートの電圧ブーストトラップにも、低いしきい値デバイスにも頼ることなくサンプリングされる、全ての供給電圧にわたる信号を許容し、その代わりに、非常に低いホールド−モードの垂下に伴う、非常に微細なライン(すなわち、0.1μm以下)の技術の実施を行うことができる。
【0062】
【第3の実施形態】
図5Aは、本発明の第3の実施形態を示し、図8の回路に関する上記したスイッチングされた演算増幅器の構成を改善したものである。
【0063】
図5Aは、1つの演算増幅器OA5と、2つのトリステートバッファ502、504とから構成される、スイチングされたアンプ500を示し、その2つのトリステートバッファ502、504は、トリステート制御信号TR1、TR2の制御下において、演算増幅器OA5の出力をトリステートする、分離した出力ステージを形成する。トリステートバッファ502、504は、トリステート制御信号TR1、TR2が、論理的にハイになると、高インピーダンス出力のトリステートモードに入る。トリステートバッファ502、504は、トリステート制御信号TR1、TR2が、論理的にローとなる、すなわち高インピーダンスステージ内にその出力を設置すると、その入力信号を送る。もちろん、他の形態のトリステートバッファ、他の論理的構成要素、及び/または、本実施形態に説明されるものとは論理的に異なる、ステートを有するデバイスを実施することもできる。第1のトリステートバッファ502は、演算増幅器OA5の反転入力に戻って、演算増幅器OA5の出力のフィードバック通路を制御する。第2のトリステートバッファ504は、スイッチM1への、演算増幅器OA5の出力の伝達を制御する。
【0064】
出力電圧ブーストコンデンサCS は、上記の実施形態に類似したホールドコンデンサCH の電圧のレベルを昇圧する。しかしながら、ここでは、出力電圧ブーストコンデンサCS の陽極は、電圧V01出力によって、演算増幅器OA5から直接充電される。第1トリステートバッファ502が、トリステートされていない時、その陽極は、演算増幅器OA5の出力のレベルまで充電される。スイッチとして作動する、n−チャンネルMOSトランジスタデバイスM7は、出力電圧ブーストコンデンサCSの陽極と基準振動電圧VSWING との間に接続される。スイッチM7は、プレチャージ信号PRによって動作される。
【0065】
図5Bは、プレチャージ、サンプリング、ホールド及び放電サイクルの間の、図5Aの回路の中の制御信号のタイミングを示すタイミング線図である。特に、図5Bは、プレチャージ信号PR、サンプリング信号SAMP,並びに第1及び第2トリステート信号TR1、TR2を示し、図5Aに示された回路のアスペクトを制御する。
【0066】
プレチャージサイクルの間、図5Bの波形(a)は、プレチャージ信号PRが、論理的にハイレベルにあり、それによってスイッチM7を入れることを示す。この時、サンプリング信号SAMPは、図5Bの波形(b)に示されるように低く、それによってスイッチM1をOFFに入れることを示す。更に、第1トリステート信号TR1は、図5Bの波形(c)に示されるように低く、第1トリステートバッファ502が、演算増幅器OA5から、出力電圧ブーストコンデンサCS の陽極へと出力を送ることを許容する。これが、陽極を出力電圧V01のレベルまで充電する。図5Bの波形(d)は、プレチャージサイクルが、第2トリステートバッファ504の出力をトリステートする間、第2トリステート信号TR2が高いことを示す。
【0067】
プレチャージサイクルの間、第1トリステートバッファ502は、入力信号を送ることを許容され、また、演算増幅器OA5は、非反転の固体がアンプを得るように構成される。出力電圧VOUT は、フィードバックループ506を介して、入力電圧VINと同じとされ、ホールドコンデンサCH の反対側にある充電圧VCHは、振動電圧VSWING と同じに設定される。これにより、出力電圧ブーストコンデンサCS の反対側に約VCS=VIN−VSWING の電圧が生じる。
【0068】
サンプリングサイクルの間、プレチャージ信号PRは低く、スイッチM7をOFFにして、出力電圧ブーストコンデンサCS の陰極の充電を停止する。サンプリングサイクルがスイッチM1をONにする間、サンプリング信号SAMPは高く、ホールドコンデンサCH へ、演算増幅器OA5の出力電圧V02を許容するため、トリステート信号TR2によってトリステートバッファ504がONになる。第1トリステート信号TR1は、サンプリングサイクルがその出力を高インピーダントの状態にある間、第1トリステートバッファ502をトリステートする。
【0069】
サンプリングサイクルの間、第1トリステートバッファ502は、その出力を高インピーダントの状態にトリステートし、第2トリステートバッファ504は、入力信号が通ることを許容する。充電圧VCHが振動電圧VSWING と同じであり、出力電圧VOUT はプレチャージ位相の中で入力電圧VINと同じとなり、演算増幅器OA5は、出力が維持するVOUT =VINにおいて、再度、同じ電圧を生じる。しかし、第1トリステートバッファ502を停止させる何かしらの動きが出力電圧VOUT が入力電圧VINと同じではなくなるように充電圧VCHに起こった場合、第2トリステートバッファ504を通して、フィードバックループが、充電圧VCH を必要に応じて振動電圧VSWING の上、あるいは下に移すことによって、充電圧VCHがVOUT =VINを蓄える不都合が正される。
【0070】
例えば、スイッチM1が0.5ボルトの低いしきい値電圧を有すると、+/−0.25ボルトの修正は充電圧VCHに許容できるとして、振動電圧VSWING は、0.25ボルトに設定される。1.0ボルトの供給電圧に対しては、これは、非常に実質的なエラー修正機能である全信号範囲の半分である。
【0071】
ホールドサイクルは、サンプル及びホールド回路によって、サンプリングされた入出力が、安定して後述の回路に利用される一期間を表わす。ホールドサイクルの間、プレチャージ信号PRは低く、スイッチM7をOffにして、サンプリング信号SAMPも低く、スイッチM1をOFFにし、両トリステート制御信号TR1、TR2が、第1及び第2トリステートバッファ502及び504の出力をトリステートするために高い。
【0072】
プレチャージサイクルの間に、出力電圧ブーストコンデンサCS は、振動電圧VSWING を差し引いた演算増幅器OA5の出力電圧V01と同じレベルまで充電される。サンプリングサイクルの間に、ホールドコンデンサCH は、入力電圧VINと同じレベルまで充電される。出力電圧ブーストコンデンサCS と、ホールドコンデンサCH は、ホールドサイクルの間に、充電を維持し、放電サイクルの間に、切り換えられたアース(図示されない)への接続によって放電される。
【0073】
従って、本発明の第3の実施形態は、入力信号のサンプリングへの第2ステップを加える、すなわち、演算増幅器OA5のためのトリステート出力ステージが、従来の切り換えられた演算増幅器の出力ステージがトリステートされる時に生じる、潜在的に大きなエラーが修正される。
【0074】
ホールドコンデンサCH と出力電圧ブーストコンデンサCS は、例えば、MOSゲートコンデンサのような、非直線コンデンサになり得る。ホールドコンデンサCH の値は、熱雑音要求や、ビットレベルの必要精度のような、他のシステム要求による。ここに述べられる実施形態は、出力において、10あるいは11ビットの精度に関する。出力電圧ブーストコンデンサは、上述の実施形態において1ピコファラド(pF)であり、出力において精度約10ビットで、適当に安定している。
【0075】
より低い、あるいは低いしきい値のデバイスは、図5Aの回路に使用されることが可能であり、低い電圧のサンプル及びホールド回路の出力減衰は、基準しきい値電圧デバイスの使用によって改善される。
【0076】
この低い電力供給で作動する、従来のデバイスに関連するOFF状態での漏れや、出力垂下を改善するため、本発明は、非常に低い電力供給で作動する、サンプリング回路の精度を改善する。本発明はまた、サンプリング回路の出力の範囲も改善する。
【0077】
以上、例示的な好ましい実施形態を参照して発明を説明したが、発明の真の趣旨及び範囲から逸脱することなく当業者が上述の実施形態に様々な修正を加えることが出来る。
【図面の簡単な説明】
【図1】本発明の第1の実施形態において、非常に低い電圧の電源に使用される電流のサンプリング回路を示した説明図である。
【図2】図1に示された回路のための、基準電圧VX を発生させるための回路を示した説明図である。
【図3】本発明の第2の実施形態において、非常に低い電圧の電源に使用される電圧のサンプリング回路を示した説明図である。
【図4】本発明の第2の実施形態の代わりの、非常に低い電圧の電源に使用される電圧のサンプリング回路を示した説明図である。
【図5A】本発明の第3の実施形態において、非常に低い電圧の電源に使用される電圧のサンプリング回路を示した説明図である。
【図5B】図5Aに示される回路のための、タイミング図である。
【図6A】非常に低い電圧の電源を利用する回路におけるスイッチとして、p−チャンネルMOSFETデバイスを使用する従来の回路を示した説明図である。
【図6B】非常に低い電圧の電源を利用する回路におけるスイッチとして、n−チャンネルMOSFTデバイスを使用する従来の回路を示す図である。
【図7】従来の電流のサンプリング回路を示した説明図である。
【図8】従来の閉ループスイッチングされる演算増幅器のサンプリング及びホールド回路を示した説明図である。
Claims (21)
- 約2ボルトより低い非常に低い電源で動作するためのサンプリング回路において、
サンプル及びホールド回路と、
前記該サンプル及びホールド回路からのホールド電圧出力をオフセットするために該サンプル及びホールド回路に連通して接続されている出力電圧昇圧コンデンサを含むプリチャージ回路とを含み、
前記プリチャージ回路が前記サンプル及びホールド回路の電圧入力(Vin)へのフィードバックループを含むサンプリング回路。 - 前記フィードバックループを開き及び閉じるための、前記フィードバックループに直列のトランジスタをさらに含む請求項1記載のサンプリング回路。
- n−チャネルトランジスタ、および
前記n−チャネルトランジスタに並列なp−チャネルトランジスタをさらに含み、
前記n−チャネルトランジスタおよび前記p−チャネルトランジスタが前記フィードバックループを開きおよび閉じるために動作する請求項1記載のサンプリング回路。 - 前記プリチャージ回路が、
前記サンプリング回路のプリチャージサイクルの間に前記出力電圧昇圧コンデンサの陰極ノードを第1電圧レベルに充電するための第1のトランジスタ、および
前記サンプリング回路のプリチャージサイクルの間に前記出力電圧昇圧コンデンサの陽極ノードを電圧入力のレベルに充電するための第2のトランジスタを含んでなる請求項1記載のサンプリング回路。 - 前記プリチャージ回路が、
前記サンプリング回路のプリチャージサイクルの間に前記出力電圧昇圧コンデンサの前記陽極ノードを電圧入力のレベルに充電するための第3のトランジスタを含んでなる請求項1記載のサンプリング回路。 - 前記サンプル及びホールド回路が、
演算増幅器、および
該演算増幅器に連通するホールドコンデンサを含んでなる請求項1記載のサンプリング回路。 - 前記サンプル及びホールド回路が
前記サンプリング回路のサンプリングサイクルの間に充電信号が前記ホールドコンデンサを充電することを許容するトランジスタをさらに含んでなる請求項6記載のサンプリング回路。 - 約2ボルトより低い非常に低い電源で動作するためのサンプリング回路において、
サンプル及びホールド回路と、
前記該サンプル及びホールド回路からのホールド電圧出力をオフセットするために該サンプル及びホールド回路に連通して接続されている出力電圧昇圧コンデンサと、
前記出力電圧昇圧コンデンサの第1のノードと前記サンプル及びホールド回路の入力との間のフィードバックループとを含んでなるサンプリング回路。 - 前記出力電圧昇圧コンデンサの第2のノードに接続された基準電圧をさらに含んでなる請求項8記載のサンプリング回路。
- 前記基準電圧がアースである請求項9記載のサンプリング回路。
- 前記基準電圧の値が前記サンプル及びホールド回路への前記入力の約半分の変動に基づくものである請求項9記載のサンプリング回路。
- 前記基準電圧の値が前記サンプル及びホールド回路への前記入力の変動の略半分に基づくものである請求項9記載のサンプリング回路。
- 前記サンプルおよびホールド回路が、
演算増幅器、および
該演算増幅器に連通するホールドコンデンサを含んでなる請求項8記載のサンプリング回路。 - 前記サンプル及びホールド回路がさらに、
前記サンプリング回路のサンプリングサイクルの間に充電信号に前記ホールドコンデンサへの充電を許容するトランジスタを含んでなる請求項13記載のサンプリング回路。 - 約2ボルトより低い非常に低い電源で動作するためのサンプリング回路において、
サンプル及びホールド回路と、
前記サンプル及びホールド回路からのホールド電圧出力をオフセットするために該サンプル及びホールド回路に連通して接続される出力電圧昇圧コンデンサと、
前記サンプリング回路のプリチャージの間に前記出力電圧昇圧コンデンサの陰極ノードを充電するための陰極ノードプリチャージ回路と、
前記サンプリング回路のプリチャージの間に前記サンプル及びホールド回路への入力に基づく電圧レベルに前記出力電圧昇圧コンデンサの陽極ノードを充電するためのフィードバック回路とを含んでなるサンプリング回路。 - 前記陰極ノードプリチャージ回路が前記出力電圧昇圧コンデンサの前記陰極ノードと基準電圧との間に接続されたトランジスタを含んでなる請求項15記載のサンプリング回路。
- 前記フィードバック回路が前記出力電圧昇圧コンデンサの前記陽極ノードと前記サンプル及びホールド回路への入力との間の並列なトランジスタ対を含む請求項15記載のサンプリング回路。
- 約2ボルトより低い非常に低い電源で動作するためのサンプリング回路であって、
サンプル及びホールド回路と、
前記サンプル及びホールド回路からのホールド電圧出力を増加させ、かつサンプル及びホールド回路のプリチャージサイクルの間にプリチャージされた電圧を蓄えるための電圧蓄積手段を含み、前記電圧蓄積手段は陽極ノードおよび陰極ノードを有し、および
前記プリチャージサイクルの間に前記電圧蓄積手段の前記陽極ノードを充電するための陽極ノード充電手段を含み、
前記プリチャージサイクルの間に前記電圧蓄積手段の前記陰極ノードを充電するための陰極ノード充電手段を含み、
前記サンプル及びホールド回路のサンプリングサイクルの後に、前記電圧蓄積手段を前記サンプル及びホールド回路と直列に切り換えるための出力電圧昇圧スイッチング手段を含んでなるサンプリング回路。 - 入力信号をサンプリングする方法において、
前記入力信号の電圧レベルに基づいて出力電圧昇圧コンデンサの陽極ノードを第1の電圧レベルにプリチャージするステップ、
基準電圧に基づいて出力電圧昇圧コンデンサの陰極ノードを第2の電圧レベルにプリチャージするステップ、
前記入力信号をサンプリングするステップ、
前記サンプリングされた入力信号をホールドするステップ、および
前記出力電圧昇圧コンデンサを通ってプリチャージされた電圧をホールドされたサンプリング入力信号に加えるステップを含み、
前記出力電圧昇圧コンデンサの前記陽極ノードが前記入力信号へのフィードバックループを使用してプリチャージされるサンプリング方法。 - 請求項1記載の約2ボルトより小さい非常に低い電源で動作するサンプリング回路において、前記オフセットは正のオフセットである回路。
- 請求項8記載の約2ボルトより小さい非常に低い電源で動作するサンプリング回路において、前記オフセットは正のオフセットである回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/953,551 US5982205A (en) | 1997-10-17 | 1997-10-17 | Low voltage sample and hold circuits |
US08/953551 | 1997-10-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11273390A JPH11273390A (ja) | 1999-10-08 |
JP3609631B2 true JP3609631B2 (ja) | 2005-01-12 |
Family
ID=25494172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29433598A Expired - Fee Related JP3609631B2 (ja) | 1997-10-17 | 1998-10-16 | 低電圧サンプル・ホールド回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5982205A (ja) |
EP (1) | EP0910095B1 (ja) |
JP (1) | JP3609631B2 (ja) |
DE (1) | DE69823769T2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6407658B2 (en) * | 1999-05-14 | 2002-06-18 | Koninklijke Philips Electronics N.V. | Method and arrangement for filtering with common mode feedback for low power consumption |
US6463566B1 (en) * | 2000-02-04 | 2002-10-08 | Massachusetts Institute Of Technology | Dynamic double sampling charge integrator |
US6384758B1 (en) * | 2000-11-27 | 2002-05-07 | Analog Devices, Inc. | High-speed sampler structures and methods |
US7079130B2 (en) * | 2001-05-09 | 2006-07-18 | Clare Micronix Integrated Systems, Inc. | Method for periodic element voltage sensing to control precharge |
US7079131B2 (en) * | 2001-05-09 | 2006-07-18 | Clare Micronix Integrated Systems, Inc. | Apparatus for periodic element voltage sensing to control precharge |
DE10131682A1 (de) * | 2001-06-29 | 2003-01-16 | Infineon Technologies Ag | Verfahren und Eingansschaltung zum Bewerten eines Datensignals an einem Eingang eines Speicherbauelements |
GB0308758D0 (en) * | 2003-04-16 | 2003-05-21 | Koninkl Philips Electronics Nv | Protected power devices |
US7847633B2 (en) | 2004-09-20 | 2010-12-07 | The Trustees Of Columbia University In The City Of New York | Low voltage operational transconductance amplifier circuits |
US7221191B2 (en) * | 2005-05-23 | 2007-05-22 | Analog Devices, Inc. | Signal samplers with enhanced dynamic range |
TWI331445B (en) * | 2007-03-01 | 2010-10-01 | Novatek Microelectronics Corp | Sample-and-hold apparatus and operating method thereof |
GB2452567A (en) * | 2007-09-10 | 2009-03-11 | Texas Instruments Ltd | A track and hold circuit using output transistor capacitance as the hold capacitor |
US20120200270A1 (en) * | 2009-10-20 | 2012-08-09 | Energy Micro AS | Ultra Low Power Regulator |
US9224499B2 (en) * | 2014-02-07 | 2015-12-29 | Infineon Technologies Ag | Pre-charge sample-and-hold circuit and method for pre-charging a sample-and-hold circuit |
JP7378270B2 (ja) * | 2019-10-31 | 2023-11-13 | 旭化成エレクトロニクス株式会社 | デバイスおよびシステム |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6134798A (ja) * | 1984-07-25 | 1986-02-19 | Sharp Corp | 電荷転送素子の出力信号処理回路 |
US5187390A (en) * | 1991-07-12 | 1993-02-16 | Crystal Semiconductor Corporation | Input sampling switch charge conservation |
US5644257A (en) * | 1993-03-24 | 1997-07-01 | Crystal Semiconductor Corporation | Sampling circuit charge management |
US5502410A (en) * | 1994-03-14 | 1996-03-26 | Motorola, Inc. | Circuit for providing a voltage ramp signal |
EP0689286B1 (en) * | 1994-06-24 | 2000-03-29 | STMicroelectronics S.r.l. | Low voltage, switched capacitance circuit employing switched operational amplifiers with maximized voltage swing |
US5532624A (en) * | 1995-01-31 | 1996-07-02 | At&T Corp. | High-speed and accurate sample and hold circuits |
US5572153A (en) * | 1995-03-03 | 1996-11-05 | Lucent Technologies Inc. | Low offset comparators based on current copiers |
US5572154A (en) * | 1995-07-03 | 1996-11-05 | Motorola, Inc. | Circuit and method of sampling an analog signal |
US5734276A (en) * | 1996-02-20 | 1998-03-31 | Motorola, Inc. | Circuit and method for reducing distortion in a track and hold amplifier |
-
1997
- 1997-10-17 US US08/953,551 patent/US5982205A/en not_active Expired - Lifetime
-
1998
- 1998-10-13 EP EP98308313A patent/EP0910095B1/en not_active Expired - Lifetime
- 1998-10-13 DE DE69823769T patent/DE69823769T2/de not_active Expired - Lifetime
- 1998-10-16 JP JP29433598A patent/JP3609631B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5982205A (en) | 1999-11-09 |
EP0910095B1 (en) | 2004-05-12 |
DE69823769T2 (de) | 2005-04-28 |
DE69823769D1 (de) | 2004-06-17 |
EP0910095A3 (en) | 2000-05-17 |
JPH11273390A (ja) | 1999-10-08 |
EP0910095A2 (en) | 1999-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3585746B2 (ja) | 低電圧サンプル・ホールド回路 | |
JP3609631B2 (ja) | 低電圧サンプル・ホールド回路 | |
US6060937A (en) | Two-phase bootstrapped CMOS switch drive technique and circuit | |
US7518435B2 (en) | Precharged power-down biasing circuit | |
US20070001743A1 (en) | Utilization of device types having different threshold voltages | |
KR20070066955A (ko) | 전원 회로 | |
US20070001746A1 (en) | Selectably boosted control signal based on supply voltage | |
JP3585745B2 (ja) | 低電圧サンプル・ホールド回路 | |
US7372319B1 (en) | Constant boosted voltage generator circuit for feedback switches in a switched capacitor circuit | |
TW202329594A (zh) | 用於開關電容器電路的紋波消除 | |
JP4355658B2 (ja) | 配置面積を縮減し過渡電力を削減した発振回路 | |
EP0865161B1 (en) | Driving apparatus for an inductive load | |
KR930003010B1 (ko) | Mos 드라이버회로 | |
US7061296B2 (en) | Circuit arrangement for generating a digital clock signal | |
JPH0731133A (ja) | 半導体チップ用の電圧変換装置および方法 | |
JPH10215567A (ja) | 電源回路 | |
JPH0847172A (ja) | 過渡電流低減法およびその回路 | |
KR101159820B1 (ko) | 듀티 변동이 억제되는 공진형 인버터 | |
KR100396690B1 (ko) | 챠지 펌프 회로 | |
US6177818B1 (en) | Complementary depletion switch body stack off-chip driver | |
KR100211122B1 (ko) | 반도체 집적 회로 장치용 발진 회로 | |
KR20240112841A (ko) | 스위치드-커패시터 회로에 대한 리플 소거 | |
US7009427B1 (en) | Low power dynamic inverter logic gate with inverter-like output | |
SU1554118A1 (ru) | Генератор пр моугольных импульсов в интегральном исполнении | |
US20070024346A1 (en) | Charge pump circuit and semiconductor integrated circuit incorporating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040921 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041014 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |