JPH02233015A - 対称な2つのチャージ・ポンプを有するデバイスにより制御された電力mosトランジスタ - Google Patents
対称な2つのチャージ・ポンプを有するデバイスにより制御された電力mosトランジスタInfo
- Publication number
- JPH02233015A JPH02233015A JP2011983A JP1198390A JPH02233015A JP H02233015 A JPH02233015 A JP H02233015A JP 2011983 A JP2011983 A JP 2011983A JP 1198390 A JP1198390 A JP 1198390A JP H02233015 A JPH02233015 A JP H02233015A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- mos transistor
- voltage
- power mos
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims description 2
- 238000009499 grossing Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 101100069049 Caenorhabditis elegans goa-1 gene Proteins 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、電力MOSトランジスタに関し、特にドレ
インが電源に接続され、かつソースが負荷に接続されて
いるときに、電源電圧より高いゲート電圧を必要とする
いわゆるNチャネル(拡敗MO S>技術により製造さ
れた電力MOSトランジスタに関する。
インが電源に接続され、かつソースが負荷に接続されて
いるときに、電源電圧より高いゲート電圧を必要とする
いわゆるNチャネル(拡敗MO S>技術により製造さ
れた電力MOSトランジスタに関する。
第IA図はNチャネルの電力MOSトランジスタMPを
有する回路を示し、そのドレインDPが正電圧VCCを
供給する電源の第1の端子1に接続され,そのソースS
Pは当該回路の出力端子2に接続されている。負荷Lは
前記出力端子2と電源の第2の端子3との間に接続され
る。通常、第2の端子3は接地される。
有する回路を示し、そのドレインDPが正電圧VCCを
供給する電源の第1の端子1に接続され,そのソースS
Pは当該回路の出力端子2に接続されている。負荷Lは
前記出力端子2と電源の第2の端子3との間に接続され
る。通常、第2の端子3は接地される。
通常、ゲートの電圧は、電源より高い、例えばブロック
P1により示すいわゆる”チャージ・ボンプ゛゜から供
給される。電源の第1の端子1及び第2の端子3にそれ
ぞれ接続されている端子5及び6には、スイッチ4が接
続される。このスイッチ4は、端子7を介してクロック
CKに接続される。
P1により示すいわゆる”チャージ・ボンプ゛゜から供
給される。電源の第1の端子1及び第2の端子3にそれ
ぞれ接続されている端子5及び6には、スイッチ4が接
続される。このスイッチ4は、端子7を介してクロック
CKに接続される。
補助電源8は、当該回路内に備えられて、正電圧vCC
より低レベル又は等しい正の補助電圧vSを供給するも
のであり、順方向バイアスのダイオード10及びコンデ
ンサ11を介してスイッチ4の出力端子9に接続されて
いる。スイッチ4に接続されていない方のコンデンサ1
1の端子は、ダイオード12のアノードに接続されてお
り、そのカソードはチャージ・ボンプP1の出力端子H
な構成している。
より低レベル又は等しい正の補助電圧vSを供給するも
のであり、順方向バイアスのダイオード10及びコンデ
ンサ11を介してスイッチ4の出力端子9に接続されて
いる。スイッチ4に接続されていない方のコンデンサ1
1の端子は、ダイオード12のアノードに接続されてお
り、そのカソードはチャージ・ボンプP1の出力端子H
な構成している。
クロック信号(第IB図の曲線CK)は、規則的に交播
する一連のハイ・レベル及びロー・レベルからなる。ク
ロック信号がハイ・レベルのときは、出力端子9は電源
の第2の端子3に接続される。
する一連のハイ・レベル及びロー・レベルからなる。ク
ロック信号がハイ・レベルのときは、出力端子9は電源
の第2の端子3に接続される。
クロック信号がロー・レベルのときは、出力端子9は電
源の第1の端子1に接続される。
源の第1の端子1に接続される。
チャージ・ボンプP1の出力は電力MOSトランジスタ
MPのゲートGPに印加され、これに電流パルスIGを
供給する。
MPのゲートGPに印加され、これに電流パルスIGを
供給する。
この電力MOSトランジスタ回路の動作を第IB図に関
連させて説明する。第IB図は、クロツク信号GK、出
力端子Hの電圧V (H)及びこの回路の出力端子2の
電圧VEを示す。
連させて説明する。第IB図は、クロツク信号GK、出
力端子Hの電圧V (H)及びこの回路の出力端子2の
電圧VEを示す。
クロック信号GKが八イ・レベルのとき、従って出力端
子9を接地しているときは、コンデンサl1が電圧VS
−Vd (Vdはダイオードの順方向電圧降下)により
充電される。出力端子Hの電圧V(H)は、VS−2V
dに等しい。クロック信号GKがロー・レベルに切換わ
ったどきは、出力端子9が第1の端子1に接続される。
子9を接地しているときは、コンデンサl1が電圧VS
−Vd (Vdはダイオードの順方向電圧降下)により
充電される。出力端子Hの電圧V(H)は、VS−2V
dに等しい。クロック信号GKがロー・レベルに切換わ
ったどきは、出力端子9が第1の端子1に接続される。
第1の端子1には正電圧vCCが印加されているので、
電圧V (H)は電圧vCC÷VS−2Vdに等しくな
る。電圧VCC+VS−2Vdは、電力MOSトランジ
スタMPのゲートと接地との間に存在する等価コンデン
サCequに印加される。この等価コンデンサCequ
は、クロック信号CKがハイ・レベルへ遷移する際に充
電され、かつ各クロック信号GKがロー・レベルへ遷移
する際に再び充電.される。
電圧V (H)は電圧vCC÷VS−2Vdに等しくな
る。電圧VCC+VS−2Vdは、電力MOSトランジ
スタMPのゲートと接地との間に存在する等価コンデン
サCequに印加される。この等価コンデンサCequ
は、クロック信号CKがハイ・レベルへ遷移する際に充
電され、かつ各クロック信号GKがロー・レベルへ遷移
する際に再び充電.される。
従って、チャージ・ボンプP1は、当該回路外の電源に
よらなくとも、電源の正電圧vCCより高いパルスの電
圧■(旧を発生することができる。
よらなくとも、電源の正電圧vCCより高いパルスの電
圧■(旧を発生することができる。
パルス駆動されたチャージ・ポンプPlの回路は、前述
のようなMOSトランジスタのゲートに十分電流を供給
することができる。しかし、制御回路に特殊な機能、例
えば出力電圧制御をすることが望まれるときは、問題が
発生する。
のようなMOSトランジスタのゲートに十分電流を供給
することができる。しかし、制御回路に特殊な機能、例
えば出力電圧制御をすることが望まれるときは、問題が
発生する。
第IA図において、このような制御は、第1の入力E1
を出力端子2に接続し、第2の入力E2を基準電圧V.
Hの基準電圧源14を介して電源の第2の端子3に接続
した演算増幅器Aにより得られる。演算増幅器Aの電圧
SGは、電力MOSトランジスタlilPのゲートGP
に接続されている。演算増幅器Aは電力MOSトランジ
スタMPのゲート電圧を調整して、当該回路の出力端子
2の電圧VEを基準電圧VRに保持する。
を出力端子2に接続し、第2の入力E2を基準電圧V.
Hの基準電圧源14を介して電源の第2の端子3に接続
した演算増幅器Aにより得られる。演算増幅器Aの電圧
SGは、電力MOSトランジスタlilPのゲートGP
に接続されている。演算増幅器Aは電力MOSトランジ
スタMPのゲート電圧を調整して、当該回路の出力端子
2の電圧VEを基準電圧VRに保持する。
しかし、制御の際に、第IA図の回路から出力信号を損
なう寄生雑音を発生し、高い信号の安定性を必要とする
ときは、この回路を用いることができない。
なう寄生雑音を発生し、高い信号の安定性を必要とする
ときは、この回路を用いることができない。
この雑音は、演算増幅器Aがパルスの電流パルスIGを
供給するチャージ・ポンプに関連しているためである.
このような欠点に固有の原因を発見して除去するために
は、演算増幅器Aの構造を詳細に調べることが必要であ
る。
供給するチャージ・ポンプに関連しているためである.
このような欠点に固有の原因を発見して除去するために
は、演算増幅器Aの構造を詳細に調べることが必要であ
る。
第2図は第IA図の演算増幅器Aの一実施例を示す。演
算増幅器Aは差動部D及び出力部Sを有する。通常、差
動部Dは、図示のように接続された一対のバイポーラ・
トランジスタQl, Q2を有し、それぞれ論理MOS
型トランジスタM3, M4と、電流源21とを充電す
るように接続されている。
算増幅器Aは差動部D及び出力部Sを有する。通常、差
動部Dは、図示のように接続された一対のバイポーラ・
トランジスタQl, Q2を有し、それぞれ論理MOS
型トランジスタM3, M4と、電流源21とを充電す
るように接続されている。
出力部Sは、そのドレインD5が演算増幅器Aの電圧S
GをなすトランジスタM5と、サーボ制御の安定性を確
保するように設計された補償コンデンサCeOMPとを
有する。
GをなすトランジスタM5と、サーボ制御の安定性を確
保するように設計された補償コンデンサCeOMPとを
有する。
チャージ・ボンプP1の活性期間では、トランジスタM
5は導通状態であり、そのゲート・ソース間のコンデン
サC5を充電する。チャージ・ボンプP1の不活性期間
では、トランジスタM5は遮断される。しかし、コンデ
ンサC5は瞬時には放電されず、その電圧がゲートG5
に存在したままで、トランジスタM5がオフになるまで
の短期間はこれをオン状態に保持する。これは、等価コ
ンデンサCequの充電電圧を低下させ、電力MOSト
ランジスタMPのゲート電圧も低下させる。出力端子2
の電圧VEは低下する。電流パルスIGが再び発生し、
等価コンデンサCequが改めて充電されると、電力M
OSトランジスタMPのゲート電圧が増加して電圧VE
が基準電圧VRに増加して、演算増幅器Aが制御モード
で再び動作する。従って、コンデンサC5の存在によっ
てトランジスタM5の雑音が発生する。第IB図におい
て、基準電圧VRのレベルは、電圧VEの右の点線によ
り表わされている。
5は導通状態であり、そのゲート・ソース間のコンデン
サC5を充電する。チャージ・ボンプP1の不活性期間
では、トランジスタM5は遮断される。しかし、コンデ
ンサC5は瞬時には放電されず、その電圧がゲートG5
に存在したままで、トランジスタM5がオフになるまで
の短期間はこれをオン状態に保持する。これは、等価コ
ンデンサCequの充電電圧を低下させ、電力MOSト
ランジスタMPのゲート電圧も低下させる。出力端子2
の電圧VEは低下する。電流パルスIGが再び発生し、
等価コンデンサCequが改めて充電されると、電力M
OSトランジスタMPのゲート電圧が増加して電圧VE
が基準電圧VRに増加して、演算増幅器Aが制御モード
で再び動作する。従って、コンデンサC5の存在によっ
てトランジスタM5の雑音が発生する。第IB図におい
て、基準電圧VRのレベルは、電圧VEの右の点線によ
り表わされている。
従来技術は、前述の雑音の問題を解決するために、演算
増幅器Aに努力が向けられていた.雑音を減少させる第
1の方法は、トランジスタM5の大きさを減少させてコ
ンデンサC5を小さなものにすることにあった。
増幅器Aに努力が向けられていた.雑音を減少させる第
1の方法は、トランジスタM5の大きさを減少させてコ
ンデンサC5を小さなものにすることにあった。
しかし、このような回路における制御の安定性を確保す
るために、次の安定性基準、 gall/Cco+ap<gl15/Cequ
(式1)が確保されなければならない。ここで、goa
1は演算増幅器Aの傾斜であり、gm5はトランジスタ
M5の傾斜である。傾斜gm5はトランジスタM5の大
きさに比例している。式1の関係を正確に保持する必要
があるときは、このトランジスタM5の大きさ、従って
コンデンサC5の値を大きく減少させることはできない
。
るために、次の安定性基準、 gall/Cco+ap<gl15/Cequ
(式1)が確保されなければならない。ここで、goa
1は演算増幅器Aの傾斜であり、gm5はトランジスタ
M5の傾斜である。傾斜gm5はトランジスタM5の大
きさに比例している。式1の関係を正確に保持する必要
があるときは、このトランジスタM5の大きさ、従って
コンデンサC5の値を大きく減少させることはできない
。
雑音を減少させる第3の方法は、前述の原因、即ちコン
デンサC5を除去することからなる。このために、MO
Sトランジスタの代りにバイポーラ・トランジスタを用
いる必要がある。
デンサC5を除去することからなる。このために、MO
Sトランジスタの代りにバイポーラ・トランジスタを用
いる必要がある。
しかし゛、この解決方法は、電力MOSトランジスタ(
例えば電力MOSトランジスタMP) 、論理MOSト
ランジスタ(例えば論理MOS型トランジスタM3,
M4)及びバイポーラ・トランジスタ(例えばバイポー
ラ・トランジスタQl, Q2)を同時に製造する従来
技術と両立しないものとなる。
例えば電力MOSトランジスタMP) 、論理MOSト
ランジスタ(例えば論理MOS型トランジスタM3,
M4)及びバイポーラ・トランジスタ(例えばバイポー
ラ・トランジスタQl, Q2)を同時に製造する従来
技術と両立しないものとなる。
これらの技術によると、バイポーラ・トランジスタは、
アノードが基板からなり、カソードがコレクタからなる
ダイオードに接続される。基板が接地から遮断されたと
きは、寄生信号がこのダイオードを介して電力MOSト
ランジスタMPのゲートに到達する。
アノードが基板からなり、カソードがコレクタからなる
ダイオードに接続される。基板が接地から遮断されたと
きは、寄生信号がこのダイオードを介して電力MOSト
ランジスタMPのゲートに到達する。
従って、以下で説明するように、出力部には論理MOS
型のトランジスタM5を使用せざるを得ない。
型のトランジスタM5を使用せざるを得ない。
(発明の概要)
この発明の目的は、関連した問題を解決する新しい方法
を提供することにある。
を提供することにある。
この発明によれば、制御増幅器を改善しようとするので
はなく、チャージ・ポンプのパルス発生を除去すること
にある。
はなく、チャージ・ポンプのパルス発生を除去すること
にある。
更に具体的には、この発明は、前述の第1のチャージ・
ポンプと、これと交互に動作する第2のチャージ・ポン
プとを組み合わせることにある。
ポンプと、これと交互に動作する第2のチャージ・ポン
プとを組み合わせることにある。
更に、この発明は、チャージ・ポンプ又は一対のチャー
ジ・ボンがパルス電流を供給する際に、電流ミラー回路
によりチャージ・ポンプからのゲート電流を平滑化する
ことにある。
ジ・ボンがパルス電流を供給する際に、電流ミラー回路
によりチャージ・ポンプからのゲート電流を平滑化する
ことにある。
この発明の前述及び他の目的、特徴及び効果は、添付す
る図面に示されている好ましい一実施例についての以下
の詳細な説明から明らかとなる.第3A図はこの発明に
よる回路を示しており、第IA図のように、電力MOS
トランジスタMP,負荷L1演算増幅器Aを構成する制
御ループ、及びチャージ・ボンプP1を示す。
る図面に示されている好ましい一実施例についての以下
の詳細な説明から明らかとなる.第3A図はこの発明に
よる回路を示しており、第IA図のように、電力MOS
トランジスタMP,負荷L1演算増幅器Aを構成する制
御ループ、及びチャージ・ボンプP1を示す。
第IA図と比較すると、電流ミラー回路Mと共に、第1
のチャージ・ボンプP1と対称的な第2のチャージ・ボ
ンプP2が付加されている。
のチャージ・ボンプP1と対称的な第2のチャージ・ボ
ンプP2が付加されている。
第2のチャージ・ボンプP2において、スイッチ4−1
は、電源の第1の端子1の第2の端子3との間にそれぞ
れ接続されている端子5−1と、端子6−1とを有する
。更に、スイッチ4は逆クロック信号GK”を入力して
いる端子7−1と、出力9−1とを備えている。出力9
−1は、順方向バイアスのダイオード10−1とスイッ
チ4−1との間に接続されれているコンデンサ11−1
と、順方向バイアスのダイオードlO−1を介して補助
電源8に接続されている。
は、電源の第1の端子1の第2の端子3との間にそれぞ
れ接続されている端子5−1と、端子6−1とを有する
。更に、スイッチ4は逆クロック信号GK”を入力して
いる端子7−1と、出力9−1とを備えている。出力9
−1は、順方向バイアスのダイオード10−1とスイッ
チ4−1との間に接続されれているコンデンサ11−1
と、順方向バイアスのダイオードlO−1を介して補助
電源8に接続されている。
スイッチ4−1に接続されてないコンデンサ11−1の
端子は、ダイオード12−1のアノードに接続されてい
る。ダイオード12−1のカソードは、チャージ・ポン
プP1の出力端子Hに接続されると共に、チャージ・ボ
ンプP2の出力を構成している。
端子は、ダイオード12−1のアノードに接続されてい
る。ダイオード12−1のカソードは、チャージ・ポン
プP1の出力端子Hに接続されると共に、チャージ・ボ
ンプP2の出力を構成している。
電流ミラー回路Mは、例えば2つのPチャネルMOSト
ランジスタM1及びM2を有し、そのゲート及びソース
は相互接続されている。PチャネルMOSトランジスタ
M1のドレインD1は、そのゲートと、電流源13に接
続され、PチャネルMOSトランジスタM1に電流IR
を流すと共に、PチャネルMOSトランジスタM2にこ
れに比例した電流IGを流す。PチャネルMOSトラン
ジスタM2のドレインD2は、電力MOSトランジスタ
MPのゲートGPに接続されている。ソースS1及びS
2は出力端子Hに接続されている。
ランジスタM1及びM2を有し、そのゲート及びソース
は相互接続されている。PチャネルMOSトランジスタ
M1のドレインD1は、そのゲートと、電流源13に接
続され、PチャネルMOSトランジスタM1に電流IR
を流すと共に、PチャネルMOSトランジスタM2にこ
れに比例した電流IGを流す。PチャネルMOSトラン
ジスタM2のドレインD2は、電力MOSトランジスタ
MPのゲートGPに接続されている。ソースS1及びS
2は出力端子Hに接続されている。
チャージ・ボンプP1及びP2は交互に動作するので、
電圧V(H)は中断されることなく、電圧vcc+vs
−2Vdに近いレベルに保持される.従って、電圧V(
H)は、ゲートGPの電圧より高いか、又は等しい電圧
に保持され、電流IGが連続的に流れる。電流ミラー回
路Mのために、電流IGは、電流ミラー回路Mなしに、
更にはコンデンサl1及び及びコンデンサ11−1を急
速に充電又は放電させた.とじても、一定であり、パル
ス化されることはない.従って、増幅器の出力部のトラ
ンジスタのゲート・ソース間のコンデンサの充放から来
る問題は、発生することはない. この回路の動作は、第3B図の曲線により説明される.
第3B図はクロック信号Cκ、逆相のクロック信号(:
K” 、出力端子Hの電圧V(H)、及びPチャネルM
OSトランジスタM2を介して流れる電流IGを示して
いる。
電圧V(H)は中断されることなく、電圧vcc+vs
−2Vdに近いレベルに保持される.従って、電圧V(
H)は、ゲートGPの電圧より高いか、又は等しい電圧
に保持され、電流IGが連続的に流れる。電流ミラー回
路Mのために、電流IGは、電流ミラー回路Mなしに、
更にはコンデンサl1及び及びコンデンサ11−1を急
速に充電又は放電させた.とじても、一定であり、パル
ス化されることはない.従って、増幅器の出力部のトラ
ンジスタのゲート・ソース間のコンデンサの充放から来
る問題は、発生することはない. この回路の動作は、第3B図の曲線により説明される.
第3B図はクロック信号Cκ、逆相のクロック信号(:
K” 、出力端子Hの電圧V(H)、及びPチャネルM
OSトランジスタM2を介して流れる電流IGを示して
いる。
この発明による処理は、雑音を除去するばかりでなく、
そのゲート・ソース間のコンデンサの値を何らの問題な
しに増加させることができるので、トランジスタM5の
大きさを自由に選択することができる。特に、これは、
トランジスタの大きさを実質的に増加させて制御ループ
の安定性.を改良させることを可能にする.
そのゲート・ソース間のコンデンサの値を何らの問題な
しに増加させることができるので、トランジスタM5の
大きさを自由に選択することができる。特に、これは、
トランジスタの大きさを実質的に増加させて制御ループ
の安定性.を改良させることを可能にする.
第IA図は従来技術の回路の一部分を示す図、第IB図
は時間関数として第IA図の回路のクロック信号と電圧
信号とを対応させた一組の曲線を示す図、 第2図は従来技術による第IA図の演算増幅器の一実施
例を示す図、 第3A図はこの発明の電力MOSトランジスタの回路を
示す図、 第3B図は時間関数として第3A図の回路の電圧信号及
び電流信号とクロック信号とを対応させた一組の曲線を
示す図である。 1. 11−1・・・コンデンサ、 4. 4−1・・
・スイッチ、8・・・補助電源、 9.9−1
・・・出力、10. 10−1. 12. 12−1・
・・第1のダイオード、13・・・電流源、
14・・・基準電圧源、A・・・演算増幅器、
El, E2・・・入力、H・・・端子、 Ml, M2・・・PチャネルMOSトランジスタ、M
P・・・電力MOSトランジスタ、 PL, P2・・・チャージ・ポンプ、Ql, Q2・
・・バイポーラ・トランジスタ、VR・・・基準電圧。
は時間関数として第IA図の回路のクロック信号と電圧
信号とを対応させた一組の曲線を示す図、 第2図は従来技術による第IA図の演算増幅器の一実施
例を示す図、 第3A図はこの発明の電力MOSトランジスタの回路を
示す図、 第3B図は時間関数として第3A図の回路の電圧信号及
び電流信号とクロック信号とを対応させた一組の曲線を
示す図である。 1. 11−1・・・コンデンサ、 4. 4−1・・
・スイッチ、8・・・補助電源、 9.9−1
・・・出力、10. 10−1. 12. 12−1・
・・第1のダイオード、13・・・電流源、
14・・・基準電圧源、A・・・演算増幅器、
El, E2・・・入力、H・・・端子、 Ml, M2・・・PチャネルMOSトランジスタ、M
P・・・電力MOSトランジスタ、 PL, P2・・・チャージ・ポンプ、Ql, Q2・
・・バイポーラ・トランジスタ、VR・・・基準電圧。
Claims (3)
- (1)電力MOSトランジスタ(MP)のドレイン(P
D)が電源に接続され、かつそのソース(SP)が負荷
Lに接続されているときに、導通状態で電源電圧(VC
C)より高いゲート電圧に設定されていることを必要と
する前記電力MOSトランジスタを備え、 前記MOSトランジスタのゲートに作用してその出力電
圧を制御する制御ループを備え、 その導通電圧が第1のチャージ・ポンプと呼ぶ第1のダ
イオード・コンデンサ型回路により形成されたブースタ
回路から印加されると共に、同一1の集積回路チップ内
に、電力MOSトランジスタ、論理MOSトランジスタ
及びバイポーラ・トランジスタを関連させる技術により
実現された電力MOSトランジスタ回路において、 前記ブースタ回路は前記第1のダイオード・コンデンサ
型回路と交互に動作し、第2のチャージ・ポンプと呼ぶ
第2のダイオード・コンデンサ型回路を備え、 電流ミラー回路の第1の脚を前記ブースタ回路と一つの
電力MOSトランジスタ(MP)との間に配置し、前記
電流ミラー回路の第2の脚を所定の電流源(13)に接
続したことを特徴とする電力MOSトランジスタ回路。 - (2)請求項1記載の電力MOSトランジスタ回路にお
いて、各チャージ・ポンプは 矩形波信号を供給するスイッチ(4,4−1)と、補助
電源(8)と前記スイッチの出力(9,9−1)との間
に接続されると共に、コンデンサ(11,11−1)及
び第1のダイオード(10,10−1)を有する直列回
路とを備え、 前記コンデンサは前記スイッチの出力がロー・レベルの
ときに充電され、かつ第2のダイオード(12,12−
1)が前記コンデンサと前記第1のダイオードとの接続
点と、出力端子(H)との間に接続され、 前記2つのチャージ・ポンプのスイッチは逆位相で動作
する ことを特徴とする電力MOSトランジスタ回路。 - (3)請求項1記載の電力MOSトランジスタ回路にお
いて、前記制御ループは演算増幅器(A)と、基準電圧
源(14)とからなり、前記演算増幅器は前記電力MO
Sトランジスタ(MP)のソースに接続された第1の入
力(E1)と、前記基準電圧源のソースに接続された第
2の入力(E2)と、前記PチャネルMOSトランジス
タのゲート(GP)に接続された電圧(SG)とを備え
ていることを特徴とする電力MOSトランジスタ回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8901231A FR2642240B1 (fr) | 1989-01-23 | 1989-01-23 | Circuit a transistor mos de puissance commande par un dispositif a deux pompes de charge symetriques |
FR8901231 | 1989-01-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02233015A true JPH02233015A (ja) | 1990-09-14 |
JP2920984B2 JP2920984B2 (ja) | 1999-07-19 |
Family
ID=9378328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011983A Expired - Lifetime JP2920984B2 (ja) | 1989-01-23 | 1990-01-23 | 対称な2つのチャージ・ポンプを有するデバイスにより制御された電力mosトランジスタ |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0379454B1 (ja) |
JP (1) | JP2920984B2 (ja) |
DE (1) | DE69007502T2 (ja) |
FR (1) | FR2642240B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009296455A (ja) * | 2008-06-06 | 2009-12-17 | Epe Kk | 負荷駆動装置 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1251011B (it) * | 1991-02-18 | 1995-04-28 | Sgs Thomson Microelectronics | Dispositivo di controllo di corrente particolarmente per circuiti di potenza in tecnologia mos |
US5347171A (en) * | 1992-10-15 | 1994-09-13 | United Memories, Inc. | Efficient negative charge pump |
US5412257A (en) * | 1992-10-20 | 1995-05-02 | United Memories, Inc. | High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump |
JP3431774B2 (ja) * | 1995-10-31 | 2003-07-28 | ヒュンダイ エレクトロニクス アメリカ | 混合電圧システムのための出力ドライバ |
DE69626991T2 (de) * | 1996-12-05 | 2004-05-19 | Stmicroelectronics S.R.L., Agrate Brianza | Leistungstransistorsteuerschaltung für Spannungsregler |
DE19812920C2 (de) * | 1998-03-24 | 2000-09-07 | Siemens Ag | Schaltungsanordnung zur Steuerung und Erfassung des Laststromes durch eine Last |
DE19844665C1 (de) * | 1998-09-29 | 2000-03-30 | Siemens Ag | Schaltungsanordnung zur Steuerung und Erfassung des Laststromes durch eine Last |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4560918A (en) * | 1984-04-02 | 1985-12-24 | Rca Corporation | High-efficiency, low-voltage-drop series regulator using as its pass element an enhancement-mode FET with boosted gate voltage |
US4803612A (en) * | 1988-06-08 | 1989-02-07 | National Semiconductor Corporation | Clock ripple reduction in a linear low dropout C/DMOS regulator |
-
1989
- 1989-01-23 FR FR8901231A patent/FR2642240B1/fr not_active Expired - Fee Related
-
1990
- 1990-01-19 EP EP19900420029 patent/EP0379454B1/fr not_active Expired - Lifetime
- 1990-01-19 DE DE1990607502 patent/DE69007502T2/de not_active Expired - Fee Related
- 1990-01-23 JP JP2011983A patent/JP2920984B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009296455A (ja) * | 2008-06-06 | 2009-12-17 | Epe Kk | 負荷駆動装置 |
Also Published As
Publication number | Publication date |
---|---|
DE69007502D1 (de) | 1994-04-28 |
FR2642240B1 (fr) | 1994-07-29 |
FR2642240A1 (fr) | 1990-07-27 |
EP0379454A1 (fr) | 1990-07-25 |
EP0379454B1 (fr) | 1994-03-23 |
JP2920984B2 (ja) | 1999-07-19 |
DE69007502T2 (de) | 1994-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6586976B2 (en) | Charge pump circuit for improving switching characteristics and reducing leakage current and phase locked loop having the same | |
US6124741A (en) | Accurate PLL charge pump with matched up/down currents from Vds-compensated common-gate switches | |
JP2559931B2 (ja) | Cmosレシーバ入力インターフェース回路 | |
US6744224B2 (en) | Rush current limiting circuit for a PFM control charge pump | |
JP5056765B2 (ja) | 半導体集積回路装置及び電源電圧制御方式 | |
US7362165B1 (en) | Servo loop for well bias voltage source | |
JPS62234415A (ja) | 高速スイツチングチヤ−ジポンプ | |
US4524333A (en) | Phase-locked loop using integrated switched filter | |
JPH06153493A (ja) | チャージポンプ回路 | |
US6724268B2 (en) | Variable delay circuit, and differential voltage-controlled ring oscillator using the same, and PLL using the oscillator | |
JPH02233015A (ja) | 対称な2つのチャージ・ポンプを有するデバイスにより制御された電力mosトランジスタ | |
US7061296B2 (en) | Circuit arrangement for generating a digital clock signal | |
US6147519A (en) | Low-voltage comparator with wide input voltage swing | |
US6191624B1 (en) | Voltage comparator | |
KR20000075565A (ko) | 출력단 | |
JP4576717B2 (ja) | コンパレータ回路 | |
JPH04239221A (ja) | 半導体集積回路 | |
JPS59178014A (ja) | 発振回路 | |
JP3405257B2 (ja) | チャージポンプ回路 | |
US6958637B2 (en) | Spark current cancellation in charge pump of high speed phase lock loop circuit | |
US6842073B2 (en) | Electronic circuit comprising an amplifier for amplifying a binary signal | |
KR100300056B1 (ko) | 백바이어스전압발생기 | |
KR100396690B1 (ko) | 챠지 펌프 회로 | |
KR0174155B1 (ko) | 위상 동기 루프 회로 | |
KR100211122B1 (ko) | 반도체 집적 회로 장치용 발진 회로 |