JPH02233015A - 対称な２つのチャージ・ポンプを有するデバイスにより制御された電力ｍｏｓトランジスタ - Google Patents
対称な２つのチャージ・ポンプを有するデバイスにより制御された電力ｍｏｓトランジスタInfo
- Publication number
- JPH02233015A JPH02233015A JP2011983A JP1198390A JPH02233015A JP H02233015 A JPH02233015 A JP H02233015A JP 2011983 A JP2011983 A JP 2011983A JP 1198390 A JP1198390 A JP 1198390A JP H02233015 A JPH02233015 A JP H02233015A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- mos transistor
- voltage
- power mos
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims description 2
- 238000009499 grossing Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 101100069049 Caenorhabditis elegans goa-1 gene Proteins 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、電力ＭＯＳトランジスタに関し、特にドレ
インが電源に接続され、かつソースが負荷に接続されて
いるときに、電源電圧より高いゲート電圧を必要とする
いわゆるＮチャネル（拡敗ＭＯ Ｓ＞技術により製造さ
れた電力ＭＯＳトランジスタに関する。
インが電源に接続され、かつソースが負荷に接続されて
いるときに、電源電圧より高いゲート電圧を必要とする
いわゆるＮチャネル（拡敗ＭＯ Ｓ＞技術により製造さ
れた電力ＭＯＳトランジスタに関する。
第ＩＡ図はＮチャネルの電力ＭＯＳトランジスタＭＰを
有する回路を示し、そのドレインＤＰが正電圧ＶＣＣを
供給する電源の第１の端子１に接続され，そのソースＳ
Ｐは当該回路の出力端子２に接続されている。負荷Ｌは
前記出力端子２と電源の第２の端子３との間に接続され
る。通常、第２の端子３は接地される。
有する回路を示し、そのドレインＤＰが正電圧ＶＣＣを
供給する電源の第１の端子１に接続され，そのソースＳ
Ｐは当該回路の出力端子２に接続されている。負荷Ｌは
前記出力端子２と電源の第２の端子３との間に接続され
る。通常、第２の端子３は接地される。
通常、ゲートの電圧は、電源より高い、例えばブロック
Ｐ１により示すいわゆる”チャージ・ボンプ゛゜から供
給される。電源の第１の端子１及び第２の端子３にそれ
ぞれ接続されている端子５及び６には、スイッチ４が接
続される。このスイッチ４は、端子７を介してクロック
ＣＫに接続される。
Ｐ１により示すいわゆる”チャージ・ボンプ゛゜から供
給される。電源の第１の端子１及び第２の端子３にそれ
ぞれ接続されている端子５及び６には、スイッチ４が接
続される。このスイッチ４は、端子７を介してクロック
ＣＫに接続される。
補助電源８は、当該回路内に備えられて、正電圧ｖＣＣ
より低レベル又は等しい正の補助電圧ｖＳを供給するも
のであり、順方向バイアスのダイオード１０及びコンデ
ンサ１１を介してスイッチ４の出力端子９に接続されて
いる。スイッチ４に接続されていない方のコンデンサ１
１の端子は、ダイオード１２のアノードに接続されてお
り、そのカソードはチャージ・ボンプＰ１の出力端子Ｈ
な構成している。
より低レベル又は等しい正の補助電圧ｖＳを供給するも
のであり、順方向バイアスのダイオード１０及びコンデ
ンサ１１を介してスイッチ４の出力端子９に接続されて
いる。スイッチ４に接続されていない方のコンデンサ１
１の端子は、ダイオード１２のアノードに接続されてお
り、そのカソードはチャージ・ボンプＰ１の出力端子Ｈ
な構成している。
クロック信号（第ＩＢ図の曲線ＣＫ）は、規則的に交播
する一連のハイ・レベル及びロー・レベルからなる。ク
ロック信号がハイ・レベルのときは、出力端子９は電源
の第２の端子３に接続される。
する一連のハイ・レベル及びロー・レベルからなる。ク
ロック信号がハイ・レベルのときは、出力端子９は電源
の第２の端子３に接続される。
クロック信号がロー・レベルのときは、出力端子９は電
源の第１の端子１に接続される。
源の第１の端子１に接続される。
チャージ・ボンプＰ１の出力は電力ＭＯＳトランジスタ
ＭＰのゲートＧＰに印加され、これに電流パルスＩＧを
供給する。
ＭＰのゲートＧＰに印加され、これに電流パルスＩＧを
供給する。
この電力ＭＯＳトランジスタ回路の動作を第ＩＢ図に関
連させて説明する。第ＩＢ図は、クロツク信号ＧＫ、出
力端子Ｈの電圧Ｖ （Ｈ）及びこの回路の出力端子２の
電圧ＶＥを示す。
連させて説明する。第ＩＢ図は、クロツク信号ＧＫ、出
力端子Ｈの電圧Ｖ （Ｈ）及びこの回路の出力端子２の
電圧ＶＥを示す。
クロック信号ＧＫが八イ・レベルのとき、従って出力端
子９を接地しているときは、コンデンサｌ１が電圧ＶＳ
−Ｖｄ （Ｖｄはダイオードの順方向電圧降下）により
充電される。出力端子Ｈの電圧Ｖ（Ｈ）は、ＶＳ−２Ｖ
ｄに等しい。クロック信号ＧＫがロー・レベルに切換わ
ったどきは、出力端子９が第１の端子１に接続される。
子９を接地しているときは、コンデンサｌ１が電圧ＶＳ
−Ｖｄ （Ｖｄはダイオードの順方向電圧降下）により
充電される。出力端子Ｈの電圧Ｖ（Ｈ）は、ＶＳ−２Ｖ
ｄに等しい。クロック信号ＧＫがロー・レベルに切換わ
ったどきは、出力端子９が第１の端子１に接続される。
第１の端子１には正電圧ｖＣＣが印加されているので、
電圧Ｖ （Ｈ）は電圧ｖＣＣ÷ＶＳ−２Ｖｄに等しくな
る。電圧ＶＣＣ＋ＶＳ−２Ｖｄは、電力ＭＯＳトランジ
スタＭＰのゲートと接地との間に存在する等価コンデン
サＣｅｑｕに印加される。この等価コンデンサＣｅｑｕ
は、クロック信号ＣＫがハイ・レベルへ遷移する際に充
電され、かつ各クロック信号ＧＫがロー・レベルへ遷移
する際に再び充電．される。
電圧Ｖ （Ｈ）は電圧ｖＣＣ÷ＶＳ−２Ｖｄに等しくな
る。電圧ＶＣＣ＋ＶＳ−２Ｖｄは、電力ＭＯＳトランジ
スタＭＰのゲートと接地との間に存在する等価コンデン
サＣｅｑｕに印加される。この等価コンデンサＣｅｑｕ
は、クロック信号ＣＫがハイ・レベルへ遷移する際に充
電され、かつ各クロック信号ＧＫがロー・レベルへ遷移
する際に再び充電．される。
従って、チャージ・ボンプＰ１は、当該回路外の電源に
よらなくとも、電源の正電圧ｖＣＣより高いパルスの電
圧■（旧を発生することができる。
よらなくとも、電源の正電圧ｖＣＣより高いパルスの電
圧■（旧を発生することができる。
パルス駆動されたチャージ・ポンプＰｌの回路は、前述
のようなＭＯＳトランジスタのゲートに十分電流を供給
することができる。しかし、制御回路に特殊な機能、例
えば出力電圧制御をすることが望まれるときは、問題が
発生する。
のようなＭＯＳトランジスタのゲートに十分電流を供給
することができる。しかし、制御回路に特殊な機能、例
えば出力電圧制御をすることが望まれるときは、問題が
発生する。
第ＩＡ図において、このような制御は、第１の入力Ｅ１
を出力端子２に接続し、第２の入力Ｅ２を基準電圧Ｖ．
Ｈの基準電圧源１４を介して電源の第２の端子３に接続
した演算増幅器Ａにより得られる。演算増幅器Ａの電圧
ＳＧは、電力ＭＯＳトランジスタｌｉｌＰのゲートＧＰ
に接続されている。演算増幅器Ａは電力ＭＯＳトランジ
スタＭＰのゲート電圧を調整して、当該回路の出力端子
２の電圧ＶＥを基準電圧ＶＲに保持する。
を出力端子２に接続し、第２の入力Ｅ２を基準電圧Ｖ．
Ｈの基準電圧源１４を介して電源の第２の端子３に接続
した演算増幅器Ａにより得られる。演算増幅器Ａの電圧
ＳＧは、電力ＭＯＳトランジスタｌｉｌＰのゲートＧＰ
に接続されている。演算増幅器Ａは電力ＭＯＳトランジ
スタＭＰのゲート電圧を調整して、当該回路の出力端子
２の電圧ＶＥを基準電圧ＶＲに保持する。
しかし、制御の際に、第ＩＡ図の回路から出力信号を損
なう寄生雑音を発生し、高い信号の安定性を必要とする
ときは、この回路を用いることができない。
なう寄生雑音を発生し、高い信号の安定性を必要とする
ときは、この回路を用いることができない。
この雑音は、演算増幅器Ａがパルスの電流パルスＩＧを
供給するチャージ・ポンプに関連しているためである．
このような欠点に固有の原因を発見して除去するために
は、演算増幅器Ａの構造を詳細に調べることが必要であ
る。
供給するチャージ・ポンプに関連しているためである．
このような欠点に固有の原因を発見して除去するために
は、演算増幅器Ａの構造を詳細に調べることが必要であ
る。
第２図は第ＩＡ図の演算増幅器Ａの一実施例を示す。演
算増幅器Ａは差動部Ｄ及び出力部Ｓを有する。通常、差
動部Ｄは、図示のように接続された一対のバイポーラ・
トランジスタＱｌ， Ｑ２を有し、それぞれ論理ＭＯＳ
型トランジスタＭ３， Ｍ４と、電流源２１とを充電す
るように接続されている。
算増幅器Ａは差動部Ｄ及び出力部Ｓを有する。通常、差
動部Ｄは、図示のように接続された一対のバイポーラ・
トランジスタＱｌ， Ｑ２を有し、それぞれ論理ＭＯＳ
型トランジスタＭ３， Ｍ４と、電流源２１とを充電す
るように接続されている。
出力部Ｓは、そのドレインＤ５が演算増幅器Ａの電圧Ｓ
ＧをなすトランジスタＭ５と、サーボ制御の安定性を確
保するように設計された補償コンデンサＣｅＯＭＰとを
有する。
ＧをなすトランジスタＭ５と、サーボ制御の安定性を確
保するように設計された補償コンデンサＣｅＯＭＰとを
有する。
チャージ・ボンプＰ１の活性期間では、トランジスタＭ
５は導通状態であり、そのゲート・ソース間のコンデン
サＣ５を充電する。チャージ・ボンプＰ１の不活性期間
では、トランジスタＭ５は遮断される。しかし、コンデ
ンサＣ５は瞬時には放電されず、その電圧がゲートＧ５
に存在したままで、トランジスタＭ５がオフになるまで
の短期間はこれをオン状態に保持する。これは、等価コ
ンデンサＣｅｑｕの充電電圧を低下させ、電力ＭＯＳト
ランジスタＭＰのゲート電圧も低下させる。出力端子２
の電圧ＶＥは低下する。電流パルスＩＧが再び発生し、
等価コンデンサＣｅｑｕが改めて充電されると、電力Ｍ
ＯＳトランジスタＭＰのゲート電圧が増加して電圧ＶＥ
が基準電圧ＶＲに増加して、演算増幅器Ａが制御モード
で再び動作する。従って、コンデンサＣ５の存在によっ
てトランジスタＭ５の雑音が発生する。第ＩＢ図におい
て、基準電圧ＶＲのレベルは、電圧ＶＥの右の点線によ
り表わされている。
５は導通状態であり、そのゲート・ソース間のコンデン
サＣ５を充電する。チャージ・ボンプＰ１の不活性期間
では、トランジスタＭ５は遮断される。しかし、コンデ
ンサＣ５は瞬時には放電されず、その電圧がゲートＧ５
に存在したままで、トランジスタＭ５がオフになるまで
の短期間はこれをオン状態に保持する。これは、等価コ
ンデンサＣｅｑｕの充電電圧を低下させ、電力ＭＯＳト
ランジスタＭＰのゲート電圧も低下させる。出力端子２
の電圧ＶＥは低下する。電流パルスＩＧが再び発生し、
等価コンデンサＣｅｑｕが改めて充電されると、電力Ｍ
ＯＳトランジスタＭＰのゲート電圧が増加して電圧ＶＥ
が基準電圧ＶＲに増加して、演算増幅器Ａが制御モード
で再び動作する。従って、コンデンサＣ５の存在によっ
てトランジスタＭ５の雑音が発生する。第ＩＢ図におい
て、基準電圧ＶＲのレベルは、電圧ＶＥの右の点線によ
り表わされている。
従来技術は、前述の雑音の問題を解決するために、演算
増幅器Ａに努力が向けられていた．雑音を減少させる第
１の方法は、トランジスタＭ５の大きさを減少させてコ
ンデンサＣ５を小さなものにすることにあった。
増幅器Ａに努力が向けられていた．雑音を減少させる第
１の方法は、トランジスタＭ５の大きさを減少させてコ
ンデンサＣ５を小さなものにすることにあった。
しかし、このような回路における制御の安定性を確保す
るために、次の安定性基準、 ｇａｌｌ／Ｃｃｏ＋ａｐ＜ｇｌ１５／Ｃｅｑｕ
（式１）が確保されなければならない。ここで、ｇｏａ
１は演算増幅器Ａの傾斜であり、ｇｍ５はトランジスタ
Ｍ５の傾斜である。傾斜ｇｍ５はトランジスタＭ５の大
きさに比例している。式１の関係を正確に保持する必要
があるときは、このトランジスタＭ５の大きさ、従って
コンデンサＣ５の値を大きく減少させることはできない
。
るために、次の安定性基準、 ｇａｌｌ／Ｃｃｏ＋ａｐ＜ｇｌ１５／Ｃｅｑｕ
（式１）が確保されなければならない。ここで、ｇｏａ
１は演算増幅器Ａの傾斜であり、ｇｍ５はトランジスタ
Ｍ５の傾斜である。傾斜ｇｍ５はトランジスタＭ５の大
きさに比例している。式１の関係を正確に保持する必要
があるときは、このトランジスタＭ５の大きさ、従って
コンデンサＣ５の値を大きく減少させることはできない
。
雑音を減少させる第３の方法は、前述の原因、即ちコン
デンサＣ５を除去することからなる。このために、ＭＯ
Ｓトランジスタの代りにバイポーラ・トランジスタを用
いる必要がある。
デンサＣ５を除去することからなる。このために、ＭＯ
Ｓトランジスタの代りにバイポーラ・トランジスタを用
いる必要がある。
しかし゛、この解決方法は、電力ＭＯＳトランジスタ（
例えば電力ＭＯＳトランジスタＭＰ） 、論理ＭＯＳト
ランジスタ（例えば論理ＭＯＳ型トランジスタＭ３，
Ｍ４）及びバイポーラ・トランジスタ（例えばバイポー
ラ・トランジスタＱｌ， Ｑ２）を同時に製造する従来
技術と両立しないものとなる。
例えば電力ＭＯＳトランジスタＭＰ） 、論理ＭＯＳト
ランジスタ（例えば論理ＭＯＳ型トランジスタＭ３，
Ｍ４）及びバイポーラ・トランジスタ（例えばバイポー
ラ・トランジスタＱｌ， Ｑ２）を同時に製造する従来
技術と両立しないものとなる。
これらの技術によると、バイポーラ・トランジスタは、
アノードが基板からなり、カソードがコレクタからなる
ダイオードに接続される。基板が接地から遮断されたと
きは、寄生信号がこのダイオードを介して電力ＭＯＳト
ランジスタＭＰのゲートに到達する。
アノードが基板からなり、カソードがコレクタからなる
ダイオードに接続される。基板が接地から遮断されたと
きは、寄生信号がこのダイオードを介して電力ＭＯＳト
ランジスタＭＰのゲートに到達する。
従って、以下で説明するように、出力部には論理ＭＯＳ
型のトランジスタＭ５を使用せざるを得ない。
型のトランジスタＭ５を使用せざるを得ない。
（発明の概要）
この発明の目的は、関連した問題を解決する新しい方法
を提供することにある。
を提供することにある。
この発明によれば、制御増幅器を改善しようとするので
はなく、チャージ・ポンプのパルス発生を除去すること
にある。
はなく、チャージ・ポンプのパルス発生を除去すること
にある。
更に具体的には、この発明は、前述の第１のチャージ・
ポンプと、これと交互に動作する第２のチャージ・ポン
プとを組み合わせることにある。
ポンプと、これと交互に動作する第２のチャージ・ポン
プとを組み合わせることにある。
更に、この発明は、チャージ・ポンプ又は一対のチャー
ジ・ボンがパルス電流を供給する際に、電流ミラー回路
によりチャージ・ポンプからのゲート電流を平滑化する
ことにある。
ジ・ボンがパルス電流を供給する際に、電流ミラー回路
によりチャージ・ポンプからのゲート電流を平滑化する
ことにある。
この発明の前述及び他の目的、特徴及び効果は、添付す
る図面に示されている好ましい一実施例についての以下
の詳細な説明から明らかとなる．第３Ａ図はこの発明に
よる回路を示しており、第ＩＡ図のように、電力ＭＯＳ
トランジスタＭＰ，負荷Ｌ１演算増幅器Ａを構成する制
御ループ、及びチャージ・ボンプＰ１を示す。
る図面に示されている好ましい一実施例についての以下
の詳細な説明から明らかとなる．第３Ａ図はこの発明に
よる回路を示しており、第ＩＡ図のように、電力ＭＯＳ
トランジスタＭＰ，負荷Ｌ１演算増幅器Ａを構成する制
御ループ、及びチャージ・ボンプＰ１を示す。
第ＩＡ図と比較すると、電流ミラー回路Ｍと共に、第１
のチャージ・ボンプＰ１と対称的な第２のチャージ・ボ
ンプＰ２が付加されている。
のチャージ・ボンプＰ１と対称的な第２のチャージ・ボ
ンプＰ２が付加されている。
第２のチャージ・ボンプＰ２において、スイッチ４−１
は、電源の第１の端子１の第２の端子３との間にそれぞ
れ接続されている端子５−１と、端子６−１とを有する
。更に、スイッチ４は逆クロック信号ＧＫ”を入力して
いる端子７−１と、出力９−１とを備えている。出力９
−１は、順方向バイアスのダイオード１０−１とスイッ
チ４−１との間に接続されれているコンデンサ１１−１
と、順方向バイアスのダイオードｌＯ−１を介して補助
電源８に接続されている。
は、電源の第１の端子１の第２の端子３との間にそれぞ
れ接続されている端子５−１と、端子６−１とを有する
。更に、スイッチ４は逆クロック信号ＧＫ”を入力して
いる端子７−１と、出力９−１とを備えている。出力９
−１は、順方向バイアスのダイオード１０−１とスイッ
チ４−１との間に接続されれているコンデンサ１１−１
と、順方向バイアスのダイオードｌＯ−１を介して補助
電源８に接続されている。
スイッチ４−１に接続されてないコンデンサ１１−１の
端子は、ダイオード１２−１のアノードに接続されてい
る。ダイオード１２−１のカソードは、チャージ・ポン
プＰ１の出力端子Ｈに接続されると共に、チャージ・ボ
ンプＰ２の出力を構成している。
端子は、ダイオード１２−１のアノードに接続されてい
る。ダイオード１２−１のカソードは、チャージ・ポン
プＰ１の出力端子Ｈに接続されると共に、チャージ・ボ
ンプＰ２の出力を構成している。
電流ミラー回路Ｍは、例えば２つのＰチャネルＭＯＳト
ランジスタＭ１及びＭ２を有し、そのゲート及びソース
は相互接続されている。ＰチャネルＭＯＳトランジスタ
Ｍ１のドレインＤ１は、そのゲートと、電流源１３に接
続され、ＰチャネルＭＯＳトランジスタＭ１に電流ＩＲ
を流すと共に、ＰチャネルＭＯＳトランジスタＭ２にこ
れに比例した電流ＩＧを流す。ＰチャネルＭＯＳトラン
ジスタＭ２のドレインＤ２は、電力ＭＯＳトランジスタ
ＭＰのゲートＧＰに接続されている。ソースＳ１及びＳ
２は出力端子Ｈに接続されている。
ランジスタＭ１及びＭ２を有し、そのゲート及びソース
は相互接続されている。ＰチャネルＭＯＳトランジスタ
Ｍ１のドレインＤ１は、そのゲートと、電流源１３に接
続され、ＰチャネルＭＯＳトランジスタＭ１に電流ＩＲ
を流すと共に、ＰチャネルＭＯＳトランジスタＭ２にこ
れに比例した電流ＩＧを流す。ＰチャネルＭＯＳトラン
ジスタＭ２のドレインＤ２は、電力ＭＯＳトランジスタ
ＭＰのゲートＧＰに接続されている。ソースＳ１及びＳ
２は出力端子Ｈに接続されている。
チャージ・ボンプＰ１及びＰ２は交互に動作するので、
電圧Ｖ（Ｈ）は中断されることなく、電圧ｖｃｃ＋ｖｓ
−２Ｖｄに近いレベルに保持される．従って、電圧Ｖ（
Ｈ）は、ゲートＧＰの電圧より高いか、又は等しい電圧
に保持され、電流ＩＧが連続的に流れる。電流ミラー回
路Ｍのために、電流ＩＧは、電流ミラー回路Ｍなしに、
更にはコンデンサｌ１及び及びコンデンサ１１−１を急
速に充電又は放電させた．とじても、一定であり、パル
ス化されることはない．従って、増幅器の出力部のトラ
ンジスタのゲート・ソース間のコンデンサの充放から来
る問題は、発生することはない． この回路の動作は、第３Ｂ図の曲線により説明される．
第３Ｂ図はクロック信号Ｃκ、逆相のクロック信号（：
Ｋ” 、出力端子Ｈの電圧Ｖ（Ｈ）、及びＰチャネルＭ
ＯＳトランジスタＭ２を介して流れる電流ＩＧを示して
いる。
電圧Ｖ（Ｈ）は中断されることなく、電圧ｖｃｃ＋ｖｓ
−２Ｖｄに近いレベルに保持される．従って、電圧Ｖ（
Ｈ）は、ゲートＧＰの電圧より高いか、又は等しい電圧
に保持され、電流ＩＧが連続的に流れる。電流ミラー回
路Ｍのために、電流ＩＧは、電流ミラー回路Ｍなしに、
更にはコンデンサｌ１及び及びコンデンサ１１−１を急
速に充電又は放電させた．とじても、一定であり、パル
ス化されることはない．従って、増幅器の出力部のトラ
ンジスタのゲート・ソース間のコンデンサの充放から来
る問題は、発生することはない． この回路の動作は、第３Ｂ図の曲線により説明される．
第３Ｂ図はクロック信号Ｃκ、逆相のクロック信号（：
Ｋ” 、出力端子Ｈの電圧Ｖ（Ｈ）、及びＰチャネルＭ
ＯＳトランジスタＭ２を介して流れる電流ＩＧを示して
いる。
この発明による処理は、雑音を除去するばかりでなく、
そのゲート・ソース間のコンデンサの値を何らの問題な
しに増加させることができるので、トランジスタＭ５の
大きさを自由に選択することができる。特に、これは、
トランジスタの大きさを実質的に増加させて制御ループ
の安定性．を改良させることを可能にする．
そのゲート・ソース間のコンデンサの値を何らの問題な
しに増加させることができるので、トランジスタＭ５の
大きさを自由に選択することができる。特に、これは、
トランジスタの大きさを実質的に増加させて制御ループ
の安定性．を改良させることを可能にする．
第ＩＡ図は従来技術の回路の一部分を示す図、第ＩＢ図
は時間関数として第ＩＡ図の回路のクロック信号と電圧
信号とを対応させた一組の曲線を示す図、 第２図は従来技術による第ＩＡ図の演算増幅器の一実施
例を示す図、 第３Ａ図はこの発明の電力ＭＯＳトランジスタの回路を
示す図、 第３Ｂ図は時間関数として第３Ａ図の回路の電圧信号及
び電流信号とクロック信号とを対応させた一組の曲線を
示す図である。 １． １１−１・・・コンデンサ、 ４． ４−１・・
・スイッチ、８・・・補助電源、 ９．９−１
・・・出力、１０． １０−１． １２． １２−１・
・・第１のダイオード、１３・・・電流源、
１４・・・基準電圧源、Ａ・・・演算増幅器、
Ｅｌ， Ｅ２・・・入力、Ｈ・・・端子、 Ｍｌ， Ｍ２・・・ＰチャネルＭＯＳトランジスタ、Ｍ
Ｐ・・・電力ＭＯＳトランジスタ、 ＰＬ， Ｐ２・・・チャージ・ポンプ、Ｑｌ， Ｑ２・
・・バイポーラ・トランジスタ、ＶＲ・・・基準電圧。
は時間関数として第ＩＡ図の回路のクロック信号と電圧
信号とを対応させた一組の曲線を示す図、 第２図は従来技術による第ＩＡ図の演算増幅器の一実施
例を示す図、 第３Ａ図はこの発明の電力ＭＯＳトランジスタの回路を
示す図、 第３Ｂ図は時間関数として第３Ａ図の回路の電圧信号及
び電流信号とクロック信号とを対応させた一組の曲線を
示す図である。 １． １１−１・・・コンデンサ、 ４． ４−１・・
・スイッチ、８・・・補助電源、 ９．９−１
・・・出力、１０． １０−１． １２． １２−１・
・・第１のダイオード、１３・・・電流源、
１４・・・基準電圧源、Ａ・・・演算増幅器、
Ｅｌ， Ｅ２・・・入力、Ｈ・・・端子、 Ｍｌ， Ｍ２・・・ＰチャネルＭＯＳトランジスタ、Ｍ
Ｐ・・・電力ＭＯＳトランジスタ、 ＰＬ， Ｐ２・・・チャージ・ポンプ、Ｑｌ， Ｑ２・
・・バイポーラ・トランジスタ、ＶＲ・・・基準電圧。
Claims (3)
- （１）電力ＭＯＳトランジスタ（ＭＰ）のドレイン（Ｐ
Ｄ）が電源に接続され、かつそのソース（ＳＰ）が負荷
Ｌに接続されているときに、導通状態で電源電圧（ＶＣ
Ｃ）より高いゲート電圧に設定されていることを必要と
する前記電力ＭＯＳトランジスタを備え、 前記ＭＯＳトランジスタのゲートに作用してその出力電
圧を制御する制御ループを備え、 その導通電圧が第１のチャージ・ポンプと呼ぶ第１のダ
イオード・コンデンサ型回路により形成されたブースタ
回路から印加されると共に、同一１の集積回路チップ内
に、電力ＭＯＳトランジスタ、論理ＭＯＳトランジスタ
及びバイポーラ・トランジスタを関連させる技術により
実現された電力ＭＯＳトランジスタ回路において、 前記ブースタ回路は前記第１のダイオード・コンデンサ
型回路と交互に動作し、第２のチャージ・ポンプと呼ぶ
第２のダイオード・コンデンサ型回路を備え、 電流ミラー回路の第１の脚を前記ブースタ回路と一つの
電力ＭＯＳトランジスタ（ＭＰ）との間に配置し、前記
電流ミラー回路の第２の脚を所定の電流源（１３）に接
続したことを特徴とする電力ＭＯＳトランジスタ回路。 - （２）請求項１記載の電力ＭＯＳトランジスタ回路にお
いて、各チャージ・ポンプは 矩形波信号を供給するスイッチ（４，４−１）と、補助
電源（８）と前記スイッチの出力（９，９−１）との間
に接続されると共に、コンデンサ（１１，１１−１）及
び第１のダイオード（１０，１０−１）を有する直列回
路とを備え、 前記コンデンサは前記スイッチの出力がロー・レベルの
ときに充電され、かつ第２のダイオード（１２，１２−
１）が前記コンデンサと前記第１のダイオードとの接続
点と、出力端子（Ｈ）との間に接続され、 前記２つのチャージ・ポンプのスイッチは逆位相で動作
する ことを特徴とする電力ＭＯＳトランジスタ回路。 - （３）請求項１記載の電力ＭＯＳトランジスタ回路にお
いて、前記制御ループは演算増幅器（Ａ）と、基準電圧
源（１４）とからなり、前記演算増幅器は前記電力ＭＯ
Ｓトランジスタ（ＭＰ）のソースに接続された第１の入
力（Ｅ１）と、前記基準電圧源のソースに接続された第
２の入力（Ｅ２）と、前記ＰチャネルＭＯＳトランジス
タのゲート（ＧＰ）に接続された電圧（ＳＧ）とを備え
ていることを特徴とする電力ＭＯＳトランジスタ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8901231A FR2642240B1 (fr) | 1989-01-23 | 1989-01-23 | Circuit a transistor mos de puissance commande par un dispositif a deux pompes de charge symetriques |
| FR8901231 | 1989-01-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02233015A true JPH02233015A (ja) | 1990-09-14 |
| JP2920984B2 JP2920984B2 (ja) | 1999-07-19 |
Family
ID=9378328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011983A Expired - Lifetime JP2920984B2 (ja) | 1989-01-23 | 1990-01-23 | 対称な２つのチャージ・ポンプを有するデバイスにより制御された電力ｍｏｓトランジスタ |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0379454B1 (ja) |
| JP (1) | JP2920984B2 (ja) |
| DE (1) | DE69007502T2 (ja) |
| FR (1) | FR2642240B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009296455A (ja) * | 2008-06-06 | 2009-12-17 | Epe Kk | 負荷駆動装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1251011B (it) * | 1991-02-18 | 1995-04-28 | Sgs Thomson Microelectronics | Dispositivo di controllo di corrente particolarmente per circuiti di potenza in tecnologia mos |
| US5347171A (en) * | 1992-10-15 | 1994-09-13 | United Memories, Inc. | Efficient negative charge pump |
| US5412257A (en) * | 1992-10-20 | 1995-05-02 | United Memories, Inc. | High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump |
| JP3431774B2 (ja) * | 1995-10-31 | 2003-07-28 | ヒュンダイ エレクトロニクス アメリカ | 混合電圧システムのための出力ドライバ |
| DE69626991T2 (de) * | 1996-12-05 | 2004-05-19 | Stmicroelectronics S.R.L., Agrate Brianza | Leistungstransistorsteuerschaltung für Spannungsregler |
| DE19812920C2 (de) * | 1998-03-24 | 2000-09-07 | Siemens Ag | Schaltungsanordnung zur Steuerung und Erfassung des Laststromes durch eine Last |
| DE19844665C1 (de) * | 1998-09-29 | 2000-03-30 | Siemens Ag | Schaltungsanordnung zur Steuerung und Erfassung des Laststromes durch eine Last |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4560918A (en) * | 1984-04-02 | 1985-12-24 | Rca Corporation | High-efficiency, low-voltage-drop series regulator using as its pass element an enhancement-mode FET with boosted gate voltage |
| US4803612A (en) * | 1988-06-08 | 1989-02-07 | National Semiconductor Corporation | Clock ripple reduction in a linear low dropout C/DMOS regulator |
-
1989
- 1989-01-23 FR FR8901231A patent/FR2642240B1/fr not_active Expired - Fee Related
-
1990
- 1990-01-19 EP EP19900420029 patent/EP0379454B1/fr not_active Expired - Lifetime
- 1990-01-19 DE DE1990607502 patent/DE69007502T2/de not_active Expired - Fee Related
- 1990-01-23 JP JP2011983A patent/JP2920984B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009296455A (ja) * | 2008-06-06 | 2009-12-17 | Epe Kk | 負荷駆動装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69007502D1 (de) | 1994-04-28 |
| FR2642240B1 (fr) | 1994-07-29 |
| FR2642240A1 (fr) | 1990-07-27 |
| EP0379454A1 (fr) | 1990-07-25 |
| EP0379454B1 (fr) | 1994-03-23 |
| JP2920984B2 (ja) | 1999-07-19 |
| DE69007502T2 (de) | 1994-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6586976B2 (en) | Charge pump circuit for improving switching characteristics and reducing leakage current and phase locked loop having the same | |
| US6124741A (en) | Accurate PLL charge pump with matched up/down currents from Vds-compensated common-gate switches | |
| JP2559931B2 (ja) | Ｃｍｏｓレシーバ入力インターフェース回路 | |
| US6744224B2 (en) | Rush current limiting circuit for a PFM control charge pump | |
| JP5056765B2 (ja) | 半導体集積回路装置及び電源電圧制御方式 | |
| US7362165B1 (en) | Servo loop for well bias voltage source | |
| JPS62234415A (ja) | 高速スイツチングチヤ−ジポンプ | |
| US4524333A (en) | Phase-locked loop using integrated switched filter | |
| JPH06153493A (ja) | チャージポンプ回路 | |
| US6724268B2 (en) | Variable delay circuit, and differential voltage-controlled ring oscillator using the same, and PLL using the oscillator | |
| JPH02233015A (ja) | 対称な２つのチャージ・ポンプを有するデバイスにより制御された電力ｍｏｓトランジスタ | |
| US7061296B2 (en) | Circuit arrangement for generating a digital clock signal | |
| US6147519A (en) | Low-voltage comparator with wide input voltage swing | |
| US6191624B1 (en) | Voltage comparator | |
| KR20000075565A (ko) | 출력단 | |
| JP4576717B2 (ja) | コンパレータ回路 | |
| JPH04239221A (ja) | 半導体集積回路 | |
| JPS59178014A (ja) | 発振回路 | |
| JP3405257B2 (ja) | チャージポンプ回路 | |
| US6958637B2 (en) | Spark current cancellation in charge pump of high speed phase lock loop circuit | |
| US6842073B2 (en) | Electronic circuit comprising an amplifier for amplifying a binary signal | |
| KR100300056B1 (ko) | 백바이어스전압발생기 | |
| KR100396690B1 (ko) | 챠지 펌프 회로 | |
| KR0174155B1 (ko) | 위상 동기 루프 회로 | |
| KR100211122B1 (ko) | 반도체 집적 회로 장치용 발진 회로 |