JPH11224497A - 低電圧サンプル・ホールド回路 - Google Patents
低電圧サンプル・ホールド回路Info
- Publication number
- JPH11224497A JPH11224497A JP10294336A JP29433698A JPH11224497A JP H11224497 A JPH11224497 A JP H11224497A JP 10294336 A JP10294336 A JP 10294336A JP 29433698 A JP29433698 A JP 29433698A JP H11224497 A JPH11224497 A JP H11224497A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- sampling
- switch
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
Landscapes
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
電圧供給で動作する時に、フルレンジの出力が可能なサ
ンプリング回路および方法を提供する。 【解決手段】 サンプリング回路の中に、低いしきい値
のスイッチングデバイスの必要性を回避するために、電
流複写機がサンプル及びホールド回路に加えられ、従っ
て、低いしきい値デバイスの、漏れの増加による出力の
垂下が回避される。プレチャージ回路が、サンプル及び
ホールド回路と、蓄電流トランジスタとの間に置かれ、
サンプル及びホールド回路の出力の電圧レベルを蓄電流
トランジスタ以のしきい値電圧以上に昇圧する。プレチ
ャージ回路は、サンプリング回路のホールドサイクルの
前に充電される、出力電圧ブーストコンデンサを含む。
出力電圧ブーストコンデンサに充電される電圧のレベル
は、蓄電流トランジスタのしきい値電圧に基づく。
Description
号のサンプリング回路および方法に関するものである。
特に、サンプル及びホールド回路において使用されるM
OSトランジスタのしきい値電圧より数10分の1ボル
ト程度と低い全体の電源電圧で使用されるサンプル及び
ホールド回路に関する。
は、例えば携帯電話の一般化によって明らかなように、
電子機器の携帯性は重要な特長である。しかしながら、
周知の通り、携帯用の電子機器の電源部分は携帯用電子
機器のサイズと重さの大部分を占めてしまう。サイズを
小さくするため及び/または充電と充電の間の作動可能
な時間を延ばすために、携帯用電子機器の電力消費を最
小限にすることが求められている。この目的を果たす一
つの方法は、電源の電圧レベルを下げることである。い
くつかの例においては、電力消費を最小限に抑えるだけ
でなく、現在0.1μm以下の線幅に近づきつつある、
微細ラインの集積回路技術の、低いレベルでの電気限界
に対応するために、電源の電圧レベルを下げることが必
要とされる。このように高度に集積されたデバイスにお
ける回路と線幅は、必要な電源レベルに基づいて縮小さ
れる。よって、既存の携帯用電子機器は典型的に5ボル
トの電源を使用している一方で、近年、電源のレベルは
3ボルトに減少しており、最近では、多くの携帯用電子
機器の全体の電源は、1.0ボルトに近づきつつある。
い値を示すMOSトランジスタを使用してアナログ機能
を実施することは困難とされている。n−チャンネルト
ランジスタのスイッチを入れためには、このチャンネル
を通過する信号にしきい値電圧VT,n を加えた以上の電
圧が、そのゲートに存在しなければならない。p−チャ
ンネルトランジスタのスイッチについては、電源電圧か
らそのしきい値電圧VT,P を差し引いたものより小さい
電圧が、そのゲートに存在しなければならない。
ボルトのしきい値を示すn−チャンネルのデバイス、お
よび1.0ボルトのしきい値を示すp−チャンネルのデ
バイスを特徴としている。スイッチとして動作するp−
チャンネルトランジスタに対しては、そのゲートの電圧
が、そのチャネルを通過する信号より少なくともしきい
値電圧VT,P より低くなければならない。1ボルトの全
体の電源で、p−チャンネルトランジスタのデバイスの
スイッチを入れるためだけに全供給電圧が必要である。
p−チャンネルトランジスタデバイス402は、このよ
うに低い電源を行うスイッチとして使用した場合、図6
Aに示されるようにスイッチが入らないため、実質的に
は役に立たない。
トランジスタデバイス404のスイッチを入れるのに十
分な範囲を有するが、図6Bでは、有効な信号範囲(0
から1ボルト)の約30%(例えば0から0.3ボル
ト)だけが通過することを示している。
きい値電圧は、より費用のかかる製造プロセスを使用す
ることで低下できるが、サンプル及びホールド回路に使
用される場合は、不都合な点が残る。例えば、従来の
0.35μm,3ボルトの技術を使用した場合、n−チ
ャンネルトランジスタデバイスは約0.5ボルトの低い
しきい値電圧を有する。スイッチとして動作する場合、
n−チャンネルトランジスタスイッチは、1ボルトの電
源で約0ボルト乃至0.5ボルトの信号を送ることが出
来る。一方、この技術を使用したp−チャンネルトラン
ジスタデバイスは、約0.8ボルトの低いしきい値電圧
を有する。このように、低いしきい値電圧のp−チャン
ネルトランジスタスイッチは、同じ1ボルトの電源を使
用することによって、約0.8ボルト乃至1.0ボルト
の信号を送ることが出来る。
スが1ボルトの電源を使用して並列に使用された場合で
も、約0.5ボルト乃至0.8ボルトの範囲内での電圧
入力は、低いしきい値電圧のp−チャンネルによって
も、あるいはn−チャンネルトランジスタデバイスによ
っても送ることはできず、従って適切にサンプリングさ
れない。
は、新しい状態では1.2ボルトの蓄電池であり、耐用
年数を過ぎると約1.0ボルトまで放電する。
及びホールド回路に通常使用される。サンプル及びホー
ルド(S/H)回路は、アナログ・デジタル式変換器
(ADC)あるいは他の後続の回路がサンプルを安定さ
せるために十分足りる長さの、時間変動式信号の電流あ
るいは電圧の単独サンプルの確保と維持を繰り返す。サ
ンプル及びホールド回路なしでは、サンプルが後続の回
路により利用される時間長の間における入力信号におけ
る変動に対して脆弱であるため、ADCあるいはサンプ
ル及びホールドカイロに続く他の回路の精度が悪くな
る。
1と、スイッチとして動作される基準しきい値のMOS
トランジスタデバイスM1、並びにホールドコンデンサ
CHとを含む、従来の電流のサンプル及びホールド回路
を示す。サンプル及びホールド回路は、ホールド信号の
動作部分の間に負荷スイッチMLと、負荷抵抗RL に給
電する。スイッチM1は、サンプリング信号SAMPの
制御下で、スイッチM1のゲートに入力するように動作
される。サンプリング信号SAMPが有効な場合、すな
わち論理1において、スイッチM1は演算増幅器OA1
の出力がホールドコンデンサCH を通り充電することを
許容する。負荷スイッチはホールド信号の制御下で動作
される。
でも、0ボルト乃至電源の最大レベルまでの最大出力範
囲を持つ従来のデバイスである。しかしながら、スイッ
チM1のONしきい値電圧のため、スイッチM1を通り
ホールドコンデンサCH で充電される充電圧VCHの範囲
は、わずかに約0乃至0.3ボルトの間に限定される。
従って、スイッチM1は、1ボルトの電源によって提供
される0乃至1.0ボルトの有効な信号範囲の約30%
が通過し、ホールドコンデンサCH を充電することを許
容する。たとえスイッチM1が、ホールドコンデンサC
H と反対側の充電圧VCHの範囲を改善する、低いONし
きい値電圧を有するデバイスであったとしても、OFF
状態のスイッチM1を通して増加された電流の漏出は、
電流のサンプリング回路の精度を悪化させる。これは、
低いしきい値電圧のトランジスタデバイスが、完全にO
FFにならないためである。
チM1が、基準しきい値の電圧デバイスである場合、す
なわち約0.7ボルトのONしきい値電圧を有する場
合、充電圧VCHの範囲は約0.3ボルト程度となる。こ
の場合、充電圧VCHは、その範囲の上限である0.3ボ
ルトに達する。
が、例えば約0.3ボルトのONしきい値電圧を示す低
いしきい値の電圧デバイスである場合、ホールドコンデ
ンサCH の電圧範囲は、0乃至0.7ボルトと大幅に改
善され、演算増幅器OA1の出力電圧Vo、すなわち0
ないし0.7ボルトの範囲内のどのレベルにも充電可能
となる。しかしながら、低いしきい値電圧のスイッチM
1の増加されたON漏出は、いずれにしても不都合であ
る。残念ながら、たとえ低いしきい値スイッチM1を使
用しても、演算増幅器OA1の出力電圧Vo の全範囲の
上限部分、すなわち0.7乃至1ボルトの部分は、サン
プリングできない。
いしきい値のMOSトランジスタデバイスは、サンプル
及びホールド回路の範囲を大幅に増大させることが出来
る。しかしながら、低いしきい値のMOSトランジスタ
デバイスは、普通のしきい値のMOSトランジスタデバ
イスの製造プロセスのために、一般的にコストがかか
り、普通のしきい値MOSトランジスタデバイスに比べ
て、OFF状態における好ましくない漏れ電流がでる。
実際、低いしきい値のMOSトランジスタデバイスのス
イッチを完全に切ることが困難であり、不可能な場合も
あるため、低いしきい値のMOSトランジスタスイッチ
は不十分なサンプル及びホールド構成要素である。更
に、低いしきい値であるにもかかわらず、低いしきい値
のMOSトランジスタデバイスでは、有効な信号範囲が
低い電圧の電源によって提供されるものよりも小さく収
斂させてしまう。
タスイッチのゲート駆動電圧を、供給電圧より大きい値
に「ブートストラップ」している。この技術は、これら
のより高い電圧、つまり電源電圧より高い信号において
ブレークダウンなしに機能することができる集積回路技
術に有効であるが、配線および構成部品の規模がより小
さくまた電気的機能が制限させることから0.1μmの
技術のような非常に微細なラインの集積回路技術には利
用することができない。それゆえ、ゲート駆動電圧のブ
ートストラップは、特に0.1μmや、それ以下の細線
技術に対応できず、好ましい技術ではない。
算増幅器であり、全アンペアが能動的に切り換えられ
る、すなわちホールドコンデンサCH を充電するために
ONに入れたり、サンプル及びホールド作動のホールド
位相の間にスイッチをOFFに入れたりすることが出来
る。図8は、従来の閉ループ、スイッチ演算増幅器OA
2、電圧サンプル、並びにホールド回路を示す。図8に
おいて、閉ループ、非反転増幅器は、トリステート信号
TR1の制御下でトリステートすることができる出力ス
テージを持つ特性がある。トリステートされない時は、
演算増幅器OA2が、ホールドコンデンサCH を充電す
る。トリステート信号TR1の能動的、あるいは論理1
の状態によってトリステートされた時は、演算増幅器O
A2がトリステートされる前に、ホールドコンデンサC
H の反対側に展開される充電圧VCHにより、入力電圧V
INの安定した出力サンプルが提供される。
器、電圧サンプル及びホールド回路は、MOSトランジ
スタスイッチに対して十分な論理的な駆動ができない時
にも、レール間サンプリング出力を提供する。残念なが
ら、演算増幅器OA2の出力ステージは、慎重に停止し
なければならない。例えば、アンペア出力ステージの、
n−チャンネルの停止とp−チャンネルの停止の間のタ
イミングの不適合によってホールドコンデンサCH に誤
った充電がなされ、従ってその充電圧VCHと、サンプル
及びホールド回路の出力が妨害される。この妨害は、相
当に大きくなる可能性がある。従って、正確でフルレン
ジでの動作が可能な、非常に低い電源電圧を持つサンプ
リング回路が必要とされる。
常に低い全体の電源電圧でフルレンジおよび低い出力垂
下特性を提供するサンプリング回路が開示されている。
サンプリング回路は、サンプル及びホールド回路と、サ
ンプル及びホールド回路の出力の電圧レベルを昇圧する
電圧ブースト回路とから構成される。
昇圧する、非常に低い電圧を電源とするプレチャージ回
路も開示されいてる。プレチャージ回路は、断続的にホ
ールドされた信号の電圧出力に接続されたブーストコン
デンサを充電する。サンプリング回路のプレチャージサ
イクルの間、第1のトランジスタは、ブーストコンデン
サの陽極ノードを、第1の電圧レベルに切り換え、第2
のトランジスタは、ブーストコンデンサの陰極ノード
を、第2の電圧レベルに切り換える。
た入力信号がサンプリングされる、入力信号をサンプリ
ングする方法も開示されている。その後、サンプリング
された入力信号はホールドされ、サンプリングされホー
ルドされた入力信号の電圧レベルは、電圧ブースト回路
の中でプレチャージされたブースト電圧によって昇圧さ
れる。本発明の特長および利点は、図面の参照して以下
の説明から当業者には自明である。
よって動作可能で有効なサンプリング回路を提供するた
めに、サンプル及びホールド回路の機能に、電流複写機
つまり動的電流ミラー回路を結合させたものである。
回路においては、そのゲートがフィードバック回路によ
って、入力ドレイン電流を維持するのに必要な電圧レベ
ルまで駆動させられる間に、入力電流が金属酸化物半導
体(MOS)トランジスタデバイスのドレインに印加さ
れる。ゲートの電圧の値は、印加されるドレイン電流が
ゲート電圧のレベルに実際に到達し維持されている間は
問題ではない。本発明によるサンプリング回路に電流複
写機を使用することで、例えば1ボルトの電圧源の非常
に低い電源のレベルにまで及ぶ、フルレンジ出力機能を
提供することができる。
の実施形態における電流複写機を用いた、電流サンプリ
ング回路を示す。この実施形態は、演算増幅器OA3、
MOSトランジスタスイッチM1、並びに図8に示され
る従来の回路に類似した配列のホールドコンデンサCH
を含む。しかしながら、図1におけるプレチャージ回路
100は、蓄電流MOSトランジスタM3のゲートにお
いて、電圧レベルを昇圧するために、ホールドコンデン
サCH の出力に加えられる。蓄電流MOSトランジスタ
M3は、動的電流ミラー回路として作動する。
ルMOSトランジスタM2、出力電圧ブーストコンデン
サCS 、並びにp−チャンネルMOSトランジスタM4
を含んでいる。n−チャンネル、並びにp−チャンネル
MOSトランジスタM2、M4は、基準しきい値の電圧
デバイスである。
は、そのゲートに入力された反転プレチャージ信号/P
Rの制御下にあるスイッチとして作動され、n−チャン
ネルMOSトランジスタM2は、そのゲートに入力され
たプレチャージ信号/PRの制御下にあるスイッチとし
て作動される。
/PRの反転は、同時にアクティブとなり、同時にイン
アクティブとなる。従って、プレチャージ信号M2によ
って制御されるスイッチM2、反転プレチャージ信号/
PRによって制御されるスイッチM4は、同時にアクテ
ィブとなるプレチャージ信号PRと/PRによって同時
に閉じられ、また、同時にインアクティブとなるプレチ
ャージ信号PRと/PRによって同時に開く。出力電圧
ブーストコンデンサCS の陰極ノードは、更にホールド
コンデンサCH の陽極ノードに接続されており、出力電
圧ブーストコンデンサCS の陽極ノードは、更に蓄電流
MOSトランジスタM3のゲートに接続されている。蓄
電流MOSトランジスタM3は、そのドレインが演算増
幅器OA3の非反転入力へフィードバックされる間に、
接地される。
が出力電圧ブーストコンデンサCSの陽極ノードに接続
される間に、非常に低い電源電圧VSUPPLYに接続され
る。スイッチM4は、出力電圧ブーストコンデンサCS
の陽極ノードと非常に低い電源電圧VSUPPLYとの間に、
切り換え可能な電気的通路を提供する。
に接続されている。スイッチM2は、基準電圧VX と出
力電圧ブーストコンデンサCSの陰極ノードとの間に、
切り換え可能な電気的通路を提供する。
ド電圧VCOM に接続されており、それは有益な回路の通
常モードの電圧、すなわち0.7ボルトの電圧である。
SUPPLY、アース、あるいは他の回路(図示されない)に
接続される、Lで示された負荷を駆動する。負荷Lへの
電流は、理想的なスイッチSW1によって、既知の方法
で切り換えられる。
レベルないし論理的なハイレベルによってスイッチM1
がONになると、演算増幅器OA3がホールドコンデン
サCH を充電する。しかしながら上述の通り、スイッチ
M1のONしきい値電圧は、基準しきい値技術を用い
て、演算増幅器OA3から送られる信号の電圧範囲を0
乃至約0.7ボルトの間に限定する。スイッチM2及び
M4がONになると、出力電圧ブーストコンデンサCS
の陰極ノードは、基準電圧VX と略同じのレベルまで充
電され、またその陽極は、非常に低い電源電圧VSUPPLY
と略同じレベルまで充電される。従って、プレチャージ
回路100は、スイッチM1から、蓄電流MOSトラン
ジスタデバイスM3のしきい値電圧より高い電圧レベル
に達する0乃至0.3ボルトの出力を昇圧し、これによ
り演算増幅器OA3の全出力範囲がサンプリング回路に
利用される。
の陰極ノードがサンプリング開始後に充電される電圧で
ある基準電圧VX 発生させるための回路の一例を示して
いる。n−チャンネルMOSトランジスタM6は、電源
電圧VSUPPLYに接続されたドレインとゲートに接続さ
れ、更に負荷202を通して、電源を形成するソースに
接続される。n−チャンネルMOSトランジスタM6の
源の電圧レベルは、n−チャンネルMOSトランジスタ
M6のしきい値電圧を引いた供給電圧VSUPPLYと略同じ
である。n−チャンネルMOSトランジスタM6のしき
い値電圧は蓄電流MOSトランジスタM3のしきい値電
圧と略同じであるべきである。従って、基準しきい値電
圧デバイスが、蓄電流MOSトランジスタM3として
(本発明の実施形態に見られるように)使用された場
合、n−チャンネルMOSトランジスタM6も基準しき
い値電圧デバイスであるべきである。よて、開示された
実施形態において、基準電圧VX は約0.3ボルトであ
る。
ッチM2,M4のゲートにおいてそれぞれにアクティブ
なときには(図1)、出力電圧ブーストコンデンサCS
は、ブースト電圧VCSに下式と略同じに充電される。
うことによって、VCSは、n−チャンネルMOSトラン
ジスタM6のONしきい値電圧と略同じつまり約0.7
ボルトになる。
ブの間、サンプリング信号SAMPはインアクティブで
あり、したがって、スイッチM1はOFFになる。その
後、プレチャージ信号PRと/PRがインアクティブ、
すなわちプレチャージ信号PRが論理的にロー状態にな
り、反対側にあるプレチャージ信号/PRが理論的にハ
イ状態になる。スイッチM2とM4がOFFになる。よ
って、出力電圧ブーストコンデンサCS は、約0.7ボ
ルトに充電される。
ャージされた後、演算増幅器OA3の非反転入力に入力
される入力信号IINのサンプリングを開始するスイッチ
を入れるため、サンプリング信号SAMPが出される。
ゲートに現れる蓄電流MOSトランジスタM3の全体の
電圧がどの程度の電圧であれ、そのドレイン電流を必然
的に維持するという方法で、演算増幅器OA3の出力
は、ホールドコンデンサCH の充電を許容する。蓄電流
MOSトランジスタM3における全体電圧は、ホールド
コンデンサCH の反対側にある充電圧VCHと、出力電圧
ブーストコンデンサCS の反対側にあるブースト電圧V
CSの両方によって表わされる。
OSトランジスタM3が標準的なしきい値デバイスであ
る場合、大きな電流を維持するために、VT,N (約0.
7ボルト)より大きなゲート電圧が必要となる。充電圧
VCHの“ブースト”は0乃至0.3ボルトのレンジ出力
をホールドコンデンサCH から蓄電流MOSトランジス
タM3のしきい値電圧より高い電圧レンジへと上昇さ
せ、従って、蓄電流MOSトランジスタM3の作動レン
ジは、その中にある。蓄電流MOSトランジスタM3の
ゲート電圧Vgate,M3 は、下記の通り、約0.7ボルト
に昇圧される。
にある充電圧VCHが、0.7ボルトのブースト電圧VCS
を補給されると、蓄電流MOSトランジスタM3はうま
く駆動される。従って、開示されたサンプリング回路の
出力駆動は、スイッチM1が通れる電圧の範囲の拡張に
よってではなく、むしろ蓄電流MOSトランジスタM3
の駆動に関してより有用なレベルまで範囲を移動させる
ことによってその能力がより高められる。
ッチM1のゲートにおける電圧レベルを供給電圧以上の
レベルにまで昇圧することを含んでいる。これによって
スイッチM1が通れる電圧の範囲を拡張することができ
るが、関連する集積回路技術がゲート電圧が電源のレベ
ルより高いレベルにある時に起こる停止を回避できた場
合においてのみ達成できる。0.1μm技術のようなよ
り高度なサブミクロンプロセスのためには、1ボルトの
非常に低い電源電圧がこのような選択を本質的に邪魔し
ている。
寄生的な静電容量は、出力電圧ブーストコンデンサCS
との共有の充電によって充電圧VCHを減らす。この場
合、基準電圧VX は、出力電圧ブーストコンデンサCS
の上に、より高いブースト電圧VCSを提供する電位の接
地の値に近づく(あるいは同じにする)ために選ぶこと
ができる。出力電圧ブーストコンデンサCS は、蓄電流
MOSトランジスタM3のゲートの寄生的な静電容量よ
りはるかに大きな値に選ばれる。
ンジスタM3の寸法は、蓄電流MOSトランジスタM3
のゲートに入力された、許容可能な電圧の範囲に対応し
て適切に選ばれなければならない、すなわち、VCH+V
CSの範囲中になければならない。低い電圧の電流サンプ
リング回路の動的範囲は、本質的には、蓄電流MOSト
ランジスタM3のゲートの基準ノイズと、蓄電流MOS
トランジスタM3のゲートにおける全体の有効信号の振
れとによって限定されるだけである。開示された実施形
態において、この全体の有効信号の振れは、
きい値あるいは低いしきい値電圧MOSトランジスタデ
バイスのいずれにもなることができる。しかしながら、
たとえ、蓄電流MOSトランジスタM3が、基準しきい
値電圧デバイスと対立する低い電圧デバイスであって
も、これにより特に特長はない。例えば、仮に、蓄電流
MOSトランジスタM3がより低いないし約0.5また
は0.3ボルトの低いしきい値電圧を有する場合、スイ
ッチM4は、制御信号PRによって駆動するn−チャン
ネルMOSトランジスタに置換され、基準電圧VX は、
約0ボルトに設定される。これは、結果的に、蓄電流M
OSトランジスタM3のゲートにおける、0.3ボルト
と0.6ボルトの間の有効なゲート振動となり、動作は
できるが約0.6乃至1.0の電圧範囲を浪費する。
実施形態を示し、図4は、第2の実施形態とは別の実施
形態を示す。
転の入力ノードにおいてサンプリングするために、入力
電流IINを受け取る。演算増幅器OA4の反転ノード
は、サンプル及びホールドの出力電圧VOUT に接続され
る。演算増幅器OA4は、1ボルト、例えば0乃至1ボ
ルトの電力供給を持つ、レールツウレール入力が可能な
一般的なデバイスである。
回路は、回路中に示され、また図1に関連して述べられ
るように、スイッチM1,M2、ホールドコンデンサC
H 、並びに出力電圧ブーストコンデンサCS をさらに含
んでいる。
ろ図3に示される回路は、n−チャンネルMOSトラン
ジスタデバイスM5とp−チャンネルMOSトランジス
タデバイスM6との並列接続を含み、そのいずれもがス
イッチとして動作され、出力電圧ブーストコンデンサC
S の陽極ノードと、演算増幅器OA4の非反転入力との
間に接続される。スイッチM5は、プレチャージ信号P
Rの制御下で切り換え、あるいは作動され、スイッチM
6は、プレチャージ信号/PRの反転の制御下で切り換
えられる。図示したように、スイッチM2は、出力電圧
ブーストコンデンサCSの陰極ノードとアースとの間に
接続される。スイッチM5とM6は、共にn−チャンネ
ルデバイスのために0.5ボルトの、またp−チャンネ
ルデバイスのために0.8ボルトの電圧しきい値を示す
0.35μmの統合された回路技術を利用したしきい値
電圧デバイスである。
なわちプレチャージ信号がアクティブのときにスイッチ
M1はOFFになる。電圧入力VINは、スイッチM5と
M6を通り、スイッチM5とM6の許容可能な伝達の範
囲内で、出力電圧ブーストコンデンサCS の陽極に伝え
られる。例えば、0ボルト乃至0.5ボルトの電圧入力
VINの範囲のために、低いしきい値電圧のn−チャンネ
ルスイッチM5は導通し、VOUT =VINとなる。0.8
ボルト乃至1.0ボルトの入力のために、低いしきい値
電圧のn−チャンネルスイッチM6は導通し、同様にV
OUT =VINとなる。しかしながら、0.5ボルト乃至
0.8ボルトの入力電圧VINの範囲では、スイッチM5
とM6がいずれも導通しないため、出力電圧VOUT は電
圧入力VINと同じではない。
段(図示されない)を使用して最初に放電されると仮定
して、0.5ボルト乃至0.8ボルトの範囲で入力電圧
VINが印加されると、スイッチM5は出力を0.5ボル
トまで充電し、次いで大きく減じる。すべての用途や目
的のため、VOUT は0.5ボルトにとどめる。よって、
出力電圧ブーストコンデンサCS は最大でVCS=0.5
ボルトまで充電される。
信号SAMPがアクティブのときに、入力電圧VINは、
M5とM6の許容可能な導通電圧の範囲内にあり、出力
電圧VOUT は入力電圧VINと略同じとなり演算増幅器O
A4の出力電圧VO は、VOUT =VINを現実に持続させ
るためには、約0であることが必要である。サンプリン
グ信号SAMPが論理的にローとなる時、例えばホール
ド位相の間などにおいて、サンプリング回路の出力が、
必要とされる電圧レベル、すなわち入力電圧VINと同じ
レベルでホールドされる。
ボルトの範囲内である場合、アクティブなサンプリング
信号SAMPの間に出力電圧VOUT を入力電圧VINと同
じにするためには、演算増幅器OA4出力はVO =VIN
−0.5ボルトと同じ大きさに上昇しなければならな
い。約0.8ボルトより大きな入力が、プレチャージ位
相PRの間に、スイッチM6によって出力にうまく導電
されるためには、アンプOA4の出力電圧VOの最大値
はこの例においては約3ボルトである。スイッチM1
は、所望の範囲でVOAを処理できるため必要な入力電圧
VINのサンプルが発生される。
ルにおける、最終ホールド状態をまとめたものである。
0.79に等しいときにスイッチM5とM6が導電しな
い範囲にあることに注意。
ジPRの端部から、サンプリング信号SAMPの端部ま
で、略一定に留まる入力電圧VINのために、0乃至1ボ
ルトの間の全ての入力電圧VINが、許容可能なサンプリ
ング範囲の中にあることを示している。しかしながら、
入力電圧VINが充電されると回路の修正が必要となる。
例えば、入力電圧VINが減少し、プレチャージステージ
PRの間に、入力電圧VINの全値が出力電圧ブーストコ
ンデンサCS の反対側に蓄えられると、演算増幅器OA
4の出力電圧VO はマイナスにならなければならない。
入力電圧VINの変化する値を適応するためには、図4の
別の回路に示されるように、スイッチM2の供給電圧
が、非ゼロ電圧VOFFSETに接続されなければならない。
を示す。図4において、演算増幅器OA5、スイッチM
1、M5とM6、ホールドコンデンサCH 、出力電圧ブ
ーストコンデンサCS が図3に示したように配列され
る。しかしながら、図4に示されるスイッチM2の供給
電圧は、図3に示すアースではなくてオフセット電圧V
OFFSETに接続される。オフセット電圧VOFFSETは入力電
圧VINにおける変化に適応しシステム要件に基づいて選
択される。
ンサCS が、従来の分離したスイッチ(示されない)に
よって各々の出力電圧ブーストコンデンサCS とアース
との間に常に最初に放電されるものとする。
ト電圧VOFFSETのために、表IIは図4に示される回路
の結果を示す。
は、サンプリング信号SAMPの端部において、VOUT
=VINに、少なくとも0.2ボルトなければならない。
従って、入力電圧VINは、0.2ボルトで、プレチャー
ジステージPRとサンプリング信号SAMPの端部との
間に、演算増幅器OA5がVO をマイナスに駆動させる
ことなく落とすことが出来る。しかしそれでは、その反
対の問題が存在する。入力電圧VIN=0.79ボルトの
ための表IIの項目の中で、0.79ボルトの入力電圧
VINをうまくサンプリングするために、可変電圧V
CHは、本質的にその許容可能な最高の値、すなわち0.
49ボルトでなければならない。仮に、サンプリング信
号SAMPの端部において、入力電圧VINが0.79ボ
ルトから始まり、より高い電圧レベルまで上昇すると、
充電圧VCHは、スイッチM1が適応できる電圧よりも高
くなくてはならないため、サンプリング回路はVOUT =
VINに達することができなくなる。
トに相当する、オフセット電圧VOFFSETの選択によるサ
ンプリング間に、この入力電圧VINにおける変化に適合
する。図4に示された回路の結果は、1ボルトに相当す
るオフセット電圧VOFFSETとともに、表IIIに示され
る。
般的なルールに基づいて選択される。 (1)入力電圧VINが、プレチャージステージPRの端
部とサンプリング信号SAMPの端部との間になること
が可能な最大量は、オフセット電圧VOFFSETと同じであ
る。 (2)入力電圧VINが、プレチャージステージPRの端
部と、サンプリング信号SAMPの端部との間に、上昇
することが可能な最大量は:
される。
quistサンプリングを行うものと仮定する。この場
合、サンプリング時間はTS 秒であり、最大出力周波数
は1/2TS Hertzである。正弦波入力のための最
大スルーレートは、
の、この正弦波入力信号の最大上昇、あるいは下降は:
圧VOFFSETの選択された値と、同じに設定することが、
サンプリングパルスτの負荷サイクルに条件を与える。
は、スイッチの移動特性における、デッドゾーンのため
に必要な条件である。
64を与える、すなわちサンプリング信号τは、総サン
プリング時間TS の6.4%以上にはなり得ない。この
結果は、従来のサンプリング回路のそれに一貫するもの
である。
ールド回路は、スイッチゲートの電圧ブーストトラップ
にも、低いしきい値デバイスにも頼ることなくサンプリ
ングされる、全ての供給電圧にわたる信号を許容し、そ
の代わりに、非常に低いホールド−モードの垂下に伴
う、非常に微細なライン(すなわち、0.1μm以下)
の技術の実施を行うことができる。
を示し、図8の回路に関する上記したスイッチングされ
た演算増幅器の構成を改善したものである。
つのトリステートバッファ502、504とから構成さ
れる、スイチングされたアンプ500を示し、その2つ
のトリステートバッファ502、504は、トリステー
ト制御信号TR1、TR2の制御下において、演算増幅
器OA5の出力をトリステートする、分離した出力ステ
ージを形成する。トリステートバッファ502、504
は、トリステート制御信号TR1、TR2が、論理的に
ハイになると、高インピーダンス出力のトリステートモ
ードに入る。トリステートバッファ502、504は、
トリステート制御信号TR1、TR2が、論理的にロー
となる、すなわち高インピーダンスステージ内にその出
力を設置すると、その入力信号を送る。もちろん、他の
形態のトリステートバッファ、他の論理的構成要素、及
び/または、本実施形態に説明されるものとは論理的に
異なる、ステートを有するデバイスを実施することもで
きる。第1のトリステートバッファ502は、演算増幅
器OA5の反転入力に戻って、演算増幅器OA5の出力
のフィードバック通路を制御する。第2のトリステート
バッファ504は、スイッチM1への、演算増幅器OA
5の出力の伝達を制御する。
の実施形態に類似したホールドコンデンサCH の電圧の
レベルを昇圧する。しかしながら、ここでは、出力電圧
ブーストコンデンサCS の陽極は、電圧V01出力によっ
て、演算増幅器OA5から直接充電される。第1トリス
テートバッファ502が、トリステートされていない
時、その陽極は、演算増幅器OA5の出力のレベルまで
充電される。スイッチとして作動する、n−チャンネル
MOSトランジスタデバイスM7は、出力電圧ブースト
コンデンサCS の陽極と基準振動電圧VSWING との間に
接続される。スイッチM7は、プレチャージ信号PRに
よって動作される。
ホールド及び放電サイクルの間の、図5Aの回路の中の
制御信号のタイミングを示すタイミング線図である。特
に、図5Bは、プレチャージ信号PR、サンプリング信
号SAMP,並びに第1及び第2トリステート信号TR
1、TR2を示し、図5Aに示された回路のアスペクト
を制御する。
(a)は、プレチャージ信号PRが、論理的にハイレベ
ルにあり、それによってスイッチM7を入れることを示
す。この時、サンプリング信号SAMPは、図5Bの波
形(b)に示されるように低く、それによってスイッチ
M1をOFFに入れることを示す。更に、第1トリステ
ート信号TR1は、図5Bの波形(c)に示されるよう
に低く、第1トリステートバッファ502が、演算増幅
器OA5から、出力電圧ブーストコンデンサCS の陽極
へと出力を送ることを許容する。これが、陽極を出力電
圧V01のレベルまで充電する。図5Bの波形(d)は、
プレチャージサイクルが、第2トリステートバッファ5
04の出力をトリステートする間、第2トリステート信
号TR2が高いことを示す。
ートバッファ502は、入力信号を送ることを許容さ
れ、また、演算増幅器OA5は、非反転の固体がアンプ
を得るように構成される。出力電圧VOUT は、フィード
バックループ506を介して、入力電圧VINと同じとさ
れ、ホールドコンデンサCH の反対側にある充電圧VCH
は、振動電圧VSWING と同じに設定される。これによ
り、出力電圧ブーストコンデンサCSの反対側に約VCS
=VIN−VSWING の電圧が生じる。
信号PRは低く、スイッチM7をOFFにして、出力電
圧ブーストコンデンサCS の陰極の充電を停止する。サ
ンプリングサイクルがスイッチM1をONにする間、サ
ンプリング信号SAMPは高く、ホールドコンデンサC
H へ、演算増幅器OA5の出力電圧V02を許容するた
め、トリステート信号TR2によってトリステートバッ
ファ504がONになる。第1トリステート信号TR1
は、サンプリングサイクルがその出力を高インピーダン
トの状態にある間、第1トリステートバッファ502を
トリステートする。
ートバッファ502は、その出力を高インピーダントの
状態にトリステートし、第2トリステートバッファ50
4は、入力信号が通ることを許容する。充電圧VCHが振
動電圧VSWING と同じであり、出力電圧VOUT はプレチ
ャージ位相の中で入力電圧VINと同じとなり、演算増幅
器OA5は、出力が維持するVOUT =VINにおいて、再
度、同じ電圧を生じる。しかし、第1トリステートバッ
ファ502を停止させる何かしらの動きが出力電圧V
OUT が入力電圧VINと同じではなくなるように充電圧V
CHに起こった場合、第2トリステートバッファ504を
通して、フィードバックループが、充電圧VCH を必要
に応じて振動電圧VSWING の上、あるいは下に移すこと
によって、充電圧VCHがVOUT =VINを蓄える不都合が
正される。
いしきい値電圧を有すると、+/−0.25ボルトの修
正は充電圧VCHに許容できるとして、振動電圧VSWING
は、0.25ボルトに設定される。1.0ボルトの供給
電圧に対しては、これは、非常に実質的なエラー修正機
能である全信号範囲の半分である。
ド回路によって、サンプリングされた入出力が、安定し
て後述の回路に利用される一期間を表わす。ホールドサ
イクルの間、プレチャージ信号PRは低く、スイッチM
7をOffにして、サンプリング信号SAMPも低く、
スイッチM1をOFFにし、両トリステート制御信号T
R1、TR2が、第1及び第2トリステートバッファ5
02及び504の出力をトリステートするために高い。
ーストコンデンサCS は、振動電圧VSWING を差し引い
た演算増幅器OA5の出力電圧V01と同じレベルまで充
電される。サンプリングサイクルの間に、ホールドコン
デンサCHは、入力電圧VINと同じレベルまで充電さ
れる。出力電圧ブーストコンデンサCS と、ホールドコ
ンデンサCH は、ホールドサイクルの間に、充電を維持
し、放電サイクルの間に、切り換えられたアース(図示
されない)への接続によって放電される。
信号のサンプリングへの第2ステップを加える、すなわ
ち、演算増幅器OA5のためのトリステート出力ステー
ジが、従来の切り換えられた演算増幅器の出力ステージ
がトリステートされる時に生じる、潜在的に大きなエラ
ーが修正される。
トコンデンサCS は、例えば、MOSゲートコンデンサ
のような、非直線コンデンサになり得る。ホールドコン
デンサCH の値は、熱雑音要求や、ビットレベルの必要
精度のような、他のシステム要求による。ここに述べら
れる実施形態は、出力において、10あるいは11ビッ
トの精度に関する。出力電圧ブーストコンデンサは、上
述の実施形態において1ピコファラド(pF)であり、
出力において精度約10ビットで、適当に安定してい
る。
スは、図5Aの回路に使用されることが可能であり、低
い電圧のサンプル及びホールド回路の出力減衰は、基準
しきい値電圧デバイスの使用によって改善される。
イスに関連するOFF状態での漏れや、出力垂下を改善
するため、本発明は、非常に低い電力供給で作動する、
サンプリング回路の精度を改善する。本発明はまた、サ
ンプリング回路の出力の範囲も改善する。
て発明を説明したが、発明の真の趣旨及び範囲から逸脱
することなく当業者が上述の実施形態に様々な修正を加
えることが出来る。
電圧の電源に使用される電流のサンプリング回路を示し
た説明図である。
発生させるための回路を示した説明図である。
電圧の電源に使用される電圧のサンプリング回路を示し
た説明図である。
い電圧の電源に使用される電圧のサンプリング回路を示
した説明図である。
い電圧の電源に使用される電圧のサンプリング回路を示
した説明図である。
図である。
るスイッチとして、p−チャンネルMOSFETデバイ
スを使用する従来の回路を示した説明図である。
るスイッチとして、n−チャンネルMOSFTデバイス
を使用する従来の回路を示す図である。
である。
のサンプリング及びホールド回路を示した説明図であ
る。
Claims (17)
- 【請求項1】 約2ボルトより小さい電源で作動するた
めのサンプリング回路であり、 サンプル及びホールド回路、および前記サンプル及びホ
ールド回路の出力の電圧レベルを昇圧するための電圧ブ
ースト回路とを含んでなるサンプリング回路。 - 【請求項2】 前記電圧ブースト回路が、 充電コンデンサ、およびブースト電圧に前記充電コンデ
ンサをプレチャージするプレチャージ回路とを含んでな
る請求項1記載のサンプリング回路。 - 【請求項3】 前記ブースト電圧が、前記サンプリング
回路において使用されるトランジスタスイッチの1つの
しきい値電圧と略等しい請求項2記載のサンプリング回
路。 - 【請求項4】 前記電圧ブースト回路が、 充電コンデンサ、 非常に低い供給電圧と前記充電コンデンサの陽極ノード
との間に接続される第1のスイッチと、 前記低い供給電圧より低い基準電圧と、前記充電コンデ
ンサの陰極ノードとの間に接続された第2のスイッチ
と、 前記第1および第2のスイッチを同時に作動させるプレ
チャージ制御信号とを含んでなる請求項1記載のサンプ
リング回路。 - 【請求項5】 前記サンプリング回路がホールドサイク
ルに入る前に記第1および第2のスイッチが作動され非
作動にされる請求項4記載のサンプリング回路。 - 【請求項6】 断続的にホールドされる信号の電圧出力
を昇圧する非常に低い電圧を電源とするプレチャージ回
路において、 前記断続的にホールドされる信号の前記電圧出力に接続
されたブーストコンデサ、 前記ブーストコンデンサの陽極ノードを第1の電圧レベ
ルにスイッチする第1のスイッチ、および前記ブースト
コンデンサの陰極ノードを第2の電圧レベルにスイッチ
する第2のスイッチとを含んでなる非常に低い電圧を電
源とするプレチャージ回路。 - 【請求項7】 前記第1の電圧レベルが電源電圧である
請求項6記載の非常に低い電圧を電源とするプレチャー
ジ回路。 - 【請求項8】 前記第2の電圧レベルが固定の基準電圧
である請求項6記載の非常に電圧を電源とするプレチャ
ージ回路。 - 【請求項9】 前記第1の電圧レベルが電源電圧であ
り、および前記第2の電圧レベルが非ゼロの基準電圧で
ある請求項6記載の非常に低電圧を電源とするプレチャ
ージ回路。 - 【請求項10】 入力信号をサンプリングする方法であ
り、 電圧ブースト回路をプレチャージするステップ、 前記入力信号をサンプリングするステップ、 前記サンプリングされた入力信号をホールドするステッ
プ、および前記プレチャージされた電圧ブースト回路で
前記ホールドされサンプリングされた入力信号の電圧レ
ベルを昇圧させるステップを含んでなる方法。 - 【請求項11】 前記ホールドされサンプリングされた
入力信号の前記電圧レベルが前記プレチャージの間に得
られるプレチャージされた電圧と等しい寮だけ昇圧され
る、請求項10記載のサンプリングの方法。 - 【請求項12】 前記プレチャージされた電圧が前記ホ
ールドの間は一定である請求項10記載のサンプリング
の方法。 - 【請求項13】 前記プレチャージされた電圧が前記サ
ンプリングの間は一定である請求項10記載のサンプリ
ングの方法。 - 【請求項14】 前記サンプリングするステップの前に
前記プレチャージするステップによりコンデンサがプレ
チャージされる請求項10記載のサンプリングの方法。 - 【請求項15】 2ボルト以下の電源電圧を、前記電圧
ブースト回路に加えるステップをさらに含んでなる請求
項10記載のサンプリングの方法。 - 【請求項16】 前記プレチャージするステップ、前記
サンプリングするステップ、前記ホールドするステッ
プ、および前記昇圧するステップが2ボルト以下の電源
電圧で行われる請求項10記載のサンプリングの方法。 - 【請求項17】 前記電源電圧が1.2ボルト以下であ
る請求項16記載のサンプリングの方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/953187 | 1997-10-17 | ||
US08/953,187 US5973518A (en) | 1997-10-17 | 1997-10-17 | Low voltage sample and hold circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11224497A true JPH11224497A (ja) | 1999-08-17 |
JP3585745B2 JP3585745B2 (ja) | 2004-11-04 |
Family
ID=25493690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29433698A Expired - Fee Related JP3585745B2 (ja) | 1997-10-17 | 1998-10-16 | 低電圧サンプル・ホールド回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5973518A (ja) |
EP (1) | EP0920031B1 (ja) |
JP (1) | JP3585745B2 (ja) |
DE (1) | DE69833533T2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11103254A (ja) * | 1997-09-26 | 1999-04-13 | Toshiba Corp | アナログデジタル変換回路装置及びその変換方法 |
SE9801120D0 (sv) * | 1998-03-30 | 1998-03-30 | Astra Ab | Electrical device |
WO2000055862A1 (en) * | 1999-03-16 | 2000-09-21 | Ess Technology, Inc. | Delta-sigma sample and hold |
US6865230B1 (en) * | 1999-04-30 | 2005-03-08 | Analog Devices, Inc. | Filter system with reduced switch thermal noise and a ΣΔ modulator using such a filter |
US6407658B2 (en) * | 1999-05-14 | 2002-06-18 | Koninklijke Philips Electronics N.V. | Method and arrangement for filtering with common mode feedback for low power consumption |
KR100425474B1 (ko) * | 2001-11-21 | 2004-03-30 | 삼성전자주식회사 | 감소된 프리차지 레벨을 적용하는 데이터 출력방법과데이터 출력회로 |
US6570411B1 (en) * | 2002-06-17 | 2003-05-27 | Analog Devices, Inc. | Switched-capacitor structures with reduced distortion and noise and enhanced isolation |
US7847633B2 (en) * | 2004-09-20 | 2010-12-07 | The Trustees Of Columbia University In The City Of New York | Low voltage operational transconductance amplifier circuits |
US9484904B2 (en) * | 2014-05-05 | 2016-11-01 | Microsemi SoC Corporation | Gate boosting transmission gate |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6134798A (ja) * | 1984-07-25 | 1986-02-19 | Sharp Corp | 電荷転送素子の出力信号処理回路 |
US4806790A (en) * | 1987-02-16 | 1989-02-21 | Nec Corporation | Sample-and-hold circuit |
US4893067A (en) * | 1987-05-06 | 1990-01-09 | Black & Decker Inc. | Direct current motor speed control |
US5187390A (en) * | 1991-07-12 | 1993-02-16 | Crystal Semiconductor Corporation | Input sampling switch charge conservation |
US5644257A (en) * | 1993-03-24 | 1997-07-01 | Crystal Semiconductor Corporation | Sampling circuit charge management |
US5502410A (en) * | 1994-03-14 | 1996-03-26 | Motorola, Inc. | Circuit for providing a voltage ramp signal |
EP0689286B1 (en) * | 1994-06-24 | 2000-03-29 | STMicroelectronics S.r.l. | Low voltage, switched capacitance circuit employing switched operational amplifiers with maximized voltage swing |
US5572153A (en) * | 1995-03-03 | 1996-11-05 | Lucent Technologies Inc. | Low offset comparators based on current copiers |
-
1997
- 1997-10-17 US US08/953,187 patent/US5973518A/en not_active Expired - Lifetime
-
1998
- 1998-10-13 DE DE69833533T patent/DE69833533T2/de not_active Expired - Lifetime
- 1998-10-13 EP EP98308344A patent/EP0920031B1/en not_active Expired - Lifetime
- 1998-10-16 JP JP29433698A patent/JP3585745B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5973518A (en) | 1999-10-26 |
EP0920031B1 (en) | 2006-02-22 |
DE69833533D1 (de) | 2006-04-27 |
EP0920031A3 (en) | 2000-05-17 |
EP0920031A2 (en) | 1999-06-02 |
JP3585745B2 (ja) | 2004-11-04 |
DE69833533T2 (de) | 2006-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3585746B2 (ja) | 低電圧サンプル・ホールド回路 | |
JP3609631B2 (ja) | 低電圧サンプル・ホールド回路 | |
US20070001743A1 (en) | Utilization of device types having different threshold voltages | |
US5625315A (en) | Booster power generating circuit | |
JPH11340812A (ja) | 半導体装置 | |
JP3585745B2 (ja) | 低電圧サンプル・ホールド回路 | |
US6040707A (en) | Constant slew rate amplifier | |
US6262610B1 (en) | Voltage sample and hold circuit for low leakage charge pump | |
US7372319B1 (en) | Constant boosted voltage generator circuit for feedback switches in a switched capacitor circuit | |
US4952863A (en) | Voltage regulator with power boost system | |
US5559465A (en) | Output preconditioning circuit with an output level latch and a clamp | |
US6803832B2 (en) | Oscillator circuit having reduced layout area and lower power supply transients | |
KR930003010B1 (ko) | Mos 드라이버회로 | |
EP0865161B1 (en) | Driving apparatus for an inductive load | |
JP4480547B2 (ja) | チャージポンプ回路 | |
JPH0923150A (ja) | 半導体装置の電圧変換回路 | |
US6452441B1 (en) | Low threshold voltage device with charge pump for reducing standby current in an integrated circuit having reduced supply voltage | |
US6177818B1 (en) | Complementary depletion switch body stack off-chip driver | |
JP2000132989A (ja) | トラックホールド回路 | |
US11736005B2 (en) | Switched capacitor converter | |
KR100396690B1 (ko) | 챠지 펌프 회로 | |
KR100211122B1 (ko) | 반도체 집적 회로 장치용 발진 회로 | |
JP2895663B2 (ja) | 差動増幅回路 | |
US6690613B2 (en) | High voltage generating circuit and method | |
US20030076081A1 (en) | Current generating device and voltage generating device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040712 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040804 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |