JP2007042702A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007042702A JP2007042702A JP2005222429A JP2005222429A JP2007042702A JP 2007042702 A JP2007042702 A JP 2007042702A JP 2005222429 A JP2005222429 A JP 2005222429A JP 2005222429 A JP2005222429 A JP 2005222429A JP 2007042702 A JP2007042702 A JP 2007042702A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- die attach
- attach material
- wiring board
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Die Bonding (AREA)
Abstract
【課題】 温度負荷を与えた場合において発生する低誘電率膜の剥離及び破壊を防ぐことができる半導体装置を提供する。
【解決手段】 半導体装置は、少なくとも１層が低誘電率化された層間絶縁膜により層間絶縁された多層配線層が表面に形成された半導体素子３が搭載された配線基板２もしくはリードフレームと、半導体素子３を配線基板２もしくはリードフレームに固定するダイアタッチ材１と、半導体素子３の接続電極８と配線基板２の接続電極９もしくはリードフレームとを接続する配線（ボンディングワイヤ）４と、半導体素子、配線基板もしくはリードフレームの一部、ダイアタッチ材及び前記配線を封止する樹脂封止体５とを備えている。ダイアタッチ材１は、配線基板もしくはリードフレーム表面に対向する半導体素子の底面から前記底面に繋がる側面及び前記側面に繋がる表面の周辺領域１ａまで被覆している。
【選択図】 図１
【解決手段】 半導体装置は、少なくとも１層が低誘電率化された層間絶縁膜により層間絶縁された多層配線層が表面に形成された半導体素子３が搭載された配線基板２もしくはリードフレームと、半導体素子３を配線基板２もしくはリードフレームに固定するダイアタッチ材１と、半導体素子３の接続電極８と配線基板２の接続電極９もしくはリードフレームとを接続する配線（ボンディングワイヤ）４と、半導体素子、配線基板もしくはリードフレームの一部、ダイアタッチ材及び前記配線を封止する樹脂封止体５とを備えている。ダイアタッチ材１は、配線基板もしくはリードフレーム表面に対向する半導体素子の底面から前記底面に繋がる側面及び前記側面に繋がる表面の周辺領域１ａまで被覆している。
【選択図】 図１
Description
本発明は、低誘電率化された絶縁材料（以下、低誘電率膜（Ｌｏｗ−ｋ膜）という）で絶縁された多層配線構造を有し、ワイヤボンディングを外部端子と半導体素子上に形成された接続電極とを電気的に接続する配線として用いた半導体装置に関するものである。
半導体装置は、高集積化に伴い更なるパタ−ンの微細化が要求されるようになってきている。更に高速応答化のために配線抵抗や寄生抵抗の低減等が試みられている。半導体装置の高速化のために配線寄生容量の低下が要求され、層間絶縁膜の低誘電率化が検討されている。この低誘電率化された絶縁膜（低誘電率膜）としては、シルク、フレアー等、ＣＦ系のテフロン（登録商標）などの有機系膜や、無機シリコン酸化膜等のポーラスで比較的脆い無機膜や無機膜中に炭素原子を含む有機成分を有する有機シリコン酸化膜があげられる。従来の酸化膜の比誘電率が約４であるのに対して、これらの絶縁膜は、比誘電率が３以下の値を有している。
このような低誘電率膜は脆く、シリコンとの密着力も弱く、半導体基板と層間絶縁膜との間などの熱膨張率の違いにより生じる熱応力を受け易いので断線などが発生することが多い。このような断線などの不具合を予防するために半導体装置を構成するシリコンなどの半導体チップの周辺近傍にシリコン表面が露出する溝を膜剥がれ防止用として層間絶縁膜に形成することが知られている。
このような低誘電率膜は脆く、シリコンとの密着力も弱く、半導体基板と層間絶縁膜との間などの熱膨張率の違いにより生じる熱応力を受け易いので断線などが発生することが多い。このような断線などの不具合を予防するために半導体装置を構成するシリコンなどの半導体チップの周辺近傍にシリコン表面が露出する溝を膜剥がれ防止用として層間絶縁膜に形成することが知られている。
従来のプラスチックボールグリッドアレイ（ＰＢＧＡ(Plastic Ball Grid Array) ）タイプの半導体装置は、次のような構造を有している。エポキシ樹脂等を材料とするダイアタッチ材を用いて配線基板上にシリコンなどの半導体基板に形成した半導体素子を搭載する。半導体素子表面に形成された接続電極（パッド）と配線基板上に形成された接続電極とは金やアルミニウムなどから構成されたボンディングワイヤにより接続されて半導体素子と配線基板とが電気的に接続されている。配線基板表面に配置された半導体素子、ダイアタッチ材及びボンディングワイヤ等は、エポキシ樹脂等を材料とする樹脂封止体により樹脂封止されている。そして、最後に、半導体素子と電気的に接続されるばんだボールを配線基板の裏面に設ける構造となっている。
このＰＢＧＡタイプの半導体装置は、温度負荷を与えると、樹脂封止体と半導体素子との線膨張率の不一致により、樹脂封止体と半導体素子との界面に大きな応力を生じる。この時、半導体素子表面に低誘電率膜を層間絶縁膜に用いていると、低誘電率膜の脆弱性ゆえにシリコンとの剥離又は低誘電率膜内での破壊を生じてしまう。その結果、半導体素子内の回路が寸断され、半導体素子は動作しなくなってしまう。
このＰＢＧＡタイプの半導体装置は、温度負荷を与えると、樹脂封止体と半導体素子との線膨張率の不一致により、樹脂封止体と半導体素子との界面に大きな応力を生じる。この時、半導体素子表面に低誘電率膜を層間絶縁膜に用いていると、低誘電率膜の脆弱性ゆえにシリコンとの剥離又は低誘電率膜内での破壊を生じてしまう。その結果、半導体素子内の回路が寸断され、半導体素子は動作しなくなってしまう。
温度負荷を与えたときに生じる低誘電率膜の剥離や破壊は、通常半導体素子端部から生じる。半導体素子端部は、シリコンウェーハから半導体素子を切り出す時のブレードによるウェーハダイシング時にすでに機械的ダメージを受けているため、樹脂封止後の温度負荷による応力が微弱でも潜在的に簡単に剥離又は破壊し易い状態になっている。この剥離や破壊を半導体素子内まで進展させないために、前述のように、ブレードダイシング前にレーザなどにより低誘電率膜を含む層間絶縁膜に膜剥がれ防止用溝を設けている。しかしながら、この場合、半導体装置の製造工程において１工程増加させることになる。
ＰＢＧＡタイプの半導体装置に関わる従来技術を開示する特許文献１には、ＢＧＡ型パッケージの下方に高弾性樹脂が充填され、ＢＧＡ型パッケージの端部の下方と側方、つまりＢＧＡ型パッケージの外側又は側面が低弾性樹脂で覆われている。このような構成により、回路基板の温度による形状変動を防ぐことができ、ＢＧＡ型パッケージの端子と回路基板の端子とのはんだ接続箇所の接触不良を防止することができる。
特開２００３−９２３１２号公報
ＰＢＧＡタイプの半導体装置に関わる従来技術を開示する特許文献１には、ＢＧＡ型パッケージの下方に高弾性樹脂が充填され、ＢＧＡ型パッケージの端部の下方と側方、つまりＢＧＡ型パッケージの外側又は側面が低弾性樹脂で覆われている。このような構成により、回路基板の温度による形状変動を防ぐことができ、ＢＧＡ型パッケージの端子と回路基板の端子とのはんだ接続箇所の接触不良を防止することができる。
本発明は、温度負荷を与えた場合において発生する低誘電率膜の剥離及び破壊を防ぐことができる半導体装置を提供する。
本発明の半導体装置の一態様は、少なくとも１層が低誘電率化された層間絶縁膜により層間絶縁された多層配線層が表面に形成された半導体素子と、前記半導体素子が搭載された配線基板もしくはリードフレームと、前記半導体素子を前記配線基板もしくはリードフレームに固定するダイアタッチ材と、前記半導体素子の接続電極と前記配線基板の接続電極もしくは前記リードフレームとを接続する配線と、前記半導体素子、前記配線基板もしくは前記リードフレームの一部、前記ダイアタッチ材及び前記配線を封止する樹脂封止体とを備え、前記ダイアタッチ材は、前記配線基板もしくはリードフレーム表面に対向する前記半導体素子の底面から前記底面に繋がる側面及び前記側面に繋がる表面の周辺領域まで被覆していることを特徴としている。
半導体装置に温度負荷を与えた場合において低誘電率材膜の剥離及び破壊を防ぐことができる。
本発明は、表面が低誘電率膜で構成されている層間絶縁膜で被覆された半導体装置において、その低誘電率膜の端部にダイアタッチ材として用いられるエポキシ樹脂等の低弾性樹脂を塗布することにより、半導体装置に温度負荷を与えた場合の低誘電率材膜の剥離及び破壊を防ぐことができる。
以下、実施例を参照して発明の実施の形態を説明する。
以下、実施例を参照して発明の実施の形態を説明する。
まず、図１及び図２を参照して実施例１を説明する。
図１は、半導体装置の断面図、図２は、図１に示す半導体装置の樹脂封止体部分を透視した平面図である。図１は、ＰＢＧＡ型半導体装置である。この半導体装置は、次のような構造を有している。エポキシ樹脂等を材料とするダイアタッチ材１を用いて配線基板２上にシリコンなどの半導体基板に形成した半導体素子３が搭載されている。配線基板２は、例えば、樹脂含浸ガラス繊維布からなる絶縁板から構成され、表面に配線及び接続電極（ボンディングパッド）９、裏面に配線及び接続電極（ボンディングパッド）が設けられ、裏面の接続電極には外部端子として、例えば、はんだボール６が接続されている。半導体素子３の裏面は、前記ダイアタッチ材１を介して配線基板２表面に接合されている。また、半導体素子３表面には、複数の接続電極（ボンディングパッド）８が設けられている。配線基板２表面の接続電極９及び裏面に取り付けられた外部端子６は、配線基板２内部に形成された積層配線（図示しない）を介して適宜電気的に接続されている。
図１は、半導体装置の断面図、図２は、図１に示す半導体装置の樹脂封止体部分を透視した平面図である。図１は、ＰＢＧＡ型半導体装置である。この半導体装置は、次のような構造を有している。エポキシ樹脂等を材料とするダイアタッチ材１を用いて配線基板２上にシリコンなどの半導体基板に形成した半導体素子３が搭載されている。配線基板２は、例えば、樹脂含浸ガラス繊維布からなる絶縁板から構成され、表面に配線及び接続電極（ボンディングパッド）９、裏面に配線及び接続電極（ボンディングパッド）が設けられ、裏面の接続電極には外部端子として、例えば、はんだボール６が接続されている。半導体素子３の裏面は、前記ダイアタッチ材１を介して配線基板２表面に接合されている。また、半導体素子３表面には、複数の接続電極（ボンディングパッド）８が設けられている。配線基板２表面の接続電極９及び裏面に取り付けられた外部端子６は、配線基板２内部に形成された積層配線（図示しない）を介して適宜電気的に接続されている。
半導体素子３表面に形成された接続電極８と配線基板２上に形成された接続電極９とは金やアルミニウムなどから構成されたボンディングワイヤ４により接続されて半導体素子３と配線基板２とが電気的に接続されている。配線基板２表面に配置された半導体素子３、ダイアタッチ材１及びボンディングワイヤ４等は、エポキシ樹脂等を材料とする樹脂封止体５により樹脂封止されている。ダイアタッチ材１は、封止樹脂体５よりも低弾性な材料を使用する。
ダイアタッチ材１は、従来のように半導体素子３底面と配線基板２表面との間に介在するのみでなく、この間から半導体素子３側面に沿って延在し、半導体素子３表面の周辺部分を被覆する。このダイアタッチ材１の半導体素子３表面の周辺部分に設けられた周辺部１ａは、半導体素子３の表面に設けられた層間絶縁膜（図示しない）の端部を被覆するが、半導体素子２表面の周辺部分に形成された接続電極８にまでは延在するように構成されていない。
ダイアタッチ材１は、従来のように半導体素子３底面と配線基板２表面との間に介在するのみでなく、この間から半導体素子３側面に沿って延在し、半導体素子３表面の周辺部分を被覆する。このダイアタッチ材１の半導体素子３表面の周辺部分に設けられた周辺部１ａは、半導体素子３の表面に設けられた層間絶縁膜（図示しない）の端部を被覆するが、半導体素子２表面の周辺部分に形成された接続電極８にまでは延在するように構成されていない。
次に、ダイアタッチ材１を用いて半導体素子３を配線基板２に固定する方法について説明する。まず、配線基板２表面の所定の位置にダイアタッチ材１を塗布する。その上に半導体素子３を搭載すると、ダイアタッチ材１の半導体素子３からはみ出た部分は、半導体素子３側面に沿って延び、半導体素子３表面の周辺部分まで延びる。
このような構成によりダイアタッチ材が温度負荷を与えた時に層間絶縁膜の低誘電率膜端部に生じる応力を緩和する。半導体素子端部の応力緩和によって低誘電率膜の剥離や破壊を防ぐことができる。また、応力緩和材料としてダイアタッチ材を用いているので、従来のダイアタッチ装置をそのまま使用して組み立てることができるので工程を増やす必要がない。また、半導体素子端部の応力を緩和する方法として、半導体素子の周辺部分の層間絶縁膜に膜剥れ防止用溝を形成する従来の方法では溝形成工程が増加するという問題があったが、この実施例では溝を形成しなくても層間絶縁膜の剥離や破壊を防ぐことが可能になる。
このような構成によりダイアタッチ材が温度負荷を与えた時に層間絶縁膜の低誘電率膜端部に生じる応力を緩和する。半導体素子端部の応力緩和によって低誘電率膜の剥離や破壊を防ぐことができる。また、応力緩和材料としてダイアタッチ材を用いているので、従来のダイアタッチ装置をそのまま使用して組み立てることができるので工程を増やす必要がない。また、半導体素子端部の応力を緩和する方法として、半導体素子の周辺部分の層間絶縁膜に膜剥れ防止用溝を形成する従来の方法では溝形成工程が増加するという問題があったが、この実施例では溝を形成しなくても層間絶縁膜の剥離や破壊を防ぐことが可能になる。
次に、図３及び図４を参照して実施例２を説明する。
図３は、リードフレームを用いた半導体装置の樹脂封止体部分を透過した断面図、図４は、図３に示す半導体装置の樹脂封止体部分を透視した平面図である。図３は、リードフレームを用いた半導体装置である。この半導体装置は、次のような構造を有している。ＣｕやＦｅ−４２Ｎｉなどを材料とするリードフレーム２２上にエポキシ樹脂などを材料とするダイアタッチ材２１を用いて固定されたシリコンなどの半導体基板に形成した半導体素子２３が搭載されている。リードフレーム２２は、素子搭載部２２ａ、リード２２ｂ及び素子搭載部２２ａを支持する吊りピン部２２ｃから構成されている。半導体素子２３の裏面は、前記ダイアタッチ材２１を介して素子搭載部２２ａ表面に接合されている。また、半導体素子２３表面には、複数の接続電極２８が設けられている。半導体素子２３表面に形成された接続電極２８とリード２２ｂの素子搭載部２２ａと対向する先端部とは金やアルミニウムなどから構成されたボンディングワイヤ４により接続されて半導体素子２３とリードフレーム２２とが電気的に接続されている。
図３は、リードフレームを用いた半導体装置の樹脂封止体部分を透過した断面図、図４は、図３に示す半導体装置の樹脂封止体部分を透視した平面図である。図３は、リードフレームを用いた半導体装置である。この半導体装置は、次のような構造を有している。ＣｕやＦｅ−４２Ｎｉなどを材料とするリードフレーム２２上にエポキシ樹脂などを材料とするダイアタッチ材２１を用いて固定されたシリコンなどの半導体基板に形成した半導体素子２３が搭載されている。リードフレーム２２は、素子搭載部２２ａ、リード２２ｂ及び素子搭載部２２ａを支持する吊りピン部２２ｃから構成されている。半導体素子２３の裏面は、前記ダイアタッチ材２１を介して素子搭載部２２ａ表面に接合されている。また、半導体素子２３表面には、複数の接続電極２８が設けられている。半導体素子２３表面に形成された接続電極２８とリード２２ｂの素子搭載部２２ａと対向する先端部とは金やアルミニウムなどから構成されたボンディングワイヤ４により接続されて半導体素子２３とリードフレーム２２とが電気的に接続されている。
配線基板２表面に配置された半導体素子２３、素子搭載部２２ａ、リード２２ｂの一部、吊りピン部２２ｃの一部、ダイアタッチ材２１及びボンディングワイヤ２４等は、エポキシ樹脂等を材料とする樹脂封止体２５により樹脂封止されている。ダイアタッチ材２１は、封止樹脂体２５よりも低弾性な材料を使用する。
ダイアタッチ材２１は、従来のように半導体素子２３底面と素子搭載部２２ａ表面との間に介在するのみでなく、この間から半導体素子２３側面に沿って延在し、半導体素子２３表面の周辺部分を被覆する。このダイアタッチ材１ａの半導体素子２３表面の周辺部分に設けられた周辺部２１ａは、半導体素子２３の表面に設けられた層間絶縁膜（図示しない）の端部を被覆するが、半導体素子２２表面の周辺部分に形成された接続電極２８にまでは延在するように構成されていない。ダイアタッチ材２１を用いて半導体素子３を素子搭載部２２ａに固定する方法は、実質的に実施例１と同じであるので、説明を省略する。
ダイアタッチ材２１は、従来のように半導体素子２３底面と素子搭載部２２ａ表面との間に介在するのみでなく、この間から半導体素子２３側面に沿って延在し、半導体素子２３表面の周辺部分を被覆する。このダイアタッチ材１ａの半導体素子２３表面の周辺部分に設けられた周辺部２１ａは、半導体素子２３の表面に設けられた層間絶縁膜（図示しない）の端部を被覆するが、半導体素子２２表面の周辺部分に形成された接続電極２８にまでは延在するように構成されていない。ダイアタッチ材２１を用いて半導体素子３を素子搭載部２２ａに固定する方法は、実質的に実施例１と同じであるので、説明を省略する。
このような構成によりダイアタッチ材が温度負荷を与えた時に層間絶縁膜の低誘電率膜端部に生じる応力を緩和する。半導体素子端部の応力緩和によって低誘電率膜の剥離や破壊を防ぐことができる。また、応力緩和材料としてダイアタッチ材を用いているので、従来のダイアタッチ装置をそのまま使用して組み立てることができるので工程を増やす必要がない。また、半導体素子端部の応力を緩和する方法として、半導体素子の周辺部分の層間絶縁膜に膜剥れ防止用溝を形成する従来の方法では溝形成工程が増加するという問題があったが、この実施例では溝を形成しなくても層間絶縁膜の剥離や破壊を防ぐことが可能になる。
次に、図５及び図６を参照して実施例３を説明する。
図５は、半導体装置の断面図、図６は、図５に示す半導体装置の樹脂封止体部分を透視した平面図である。図５に示すＰＢＧＡ型半導体装置は、次のような構造を有している。エポキシ樹脂等を材料とするダイアタッチ材３１を用いて配線基板３２上にシリコンなどの半導体基板に形成した半導体素子３３が搭載されている。配線基板３２は、例えば、樹脂含浸ガラス繊維布からなる絶縁板から構成され、表面に配線及び接続電極（ボンディングパッド）３９、エポキシ樹脂などを材料としダイアタッチ材の動きを阻止するダム３０、裏面に配線及び接続電極が設けられ、裏面の接続電極には外部端子として、例えば、はんだボール３６が接続されている。半導体素子３３の裏面は、前記ダイアタッチ材３１を介して配線基板３２表面に接合されている。また、半導体素子３３表面には、複数の接続電極３８が設けられている。配線基板３２表面の接続電極３９及び裏面に取り付けられた外部端子３６は、配線基板３２内部に形成された積層配線（図示しない）を介して適宜電気的に接続されている。
図５は、半導体装置の断面図、図６は、図５に示す半導体装置の樹脂封止体部分を透視した平面図である。図５に示すＰＢＧＡ型半導体装置は、次のような構造を有している。エポキシ樹脂等を材料とするダイアタッチ材３１を用いて配線基板３２上にシリコンなどの半導体基板に形成した半導体素子３３が搭載されている。配線基板３２は、例えば、樹脂含浸ガラス繊維布からなる絶縁板から構成され、表面に配線及び接続電極（ボンディングパッド）３９、エポキシ樹脂などを材料としダイアタッチ材の動きを阻止するダム３０、裏面に配線及び接続電極が設けられ、裏面の接続電極には外部端子として、例えば、はんだボール３６が接続されている。半導体素子３３の裏面は、前記ダイアタッチ材３１を介して配線基板３２表面に接合されている。また、半導体素子３３表面には、複数の接続電極３８が設けられている。配線基板３２表面の接続電極３９及び裏面に取り付けられた外部端子３６は、配線基板３２内部に形成された積層配線（図示しない）を介して適宜電気的に接続されている。
半導体素子３３表面に形成された接続電極３８と配線基板３２上に形成された接続電極３９とは金やアルミニウムなどから構成されたボンディングワイヤ３４により接続されて半導体素子３３と配線基板３２とが電気的に接続されている。配線基板３２表面に配置された半導体素子３３、ダイアタッチ材３１及びボンディングワイヤ３４、ダム３０等は、エポキシ樹脂等を材料とする樹脂封止体３５により樹脂封止されている。ダイアタッチ材３１は、封止樹脂体３５よりも低弾性な材料を使用する。
ダイアタッチ材３１は、従来のように半導体素子３３底面と配線基板３２表面との間に介在するのみでなく、この間から半導体素子３３側面に沿って延在し、半導体素子３３表面の周辺部分を被覆する。半導体素子３３と配線基板３２との間から延在するダイアタッチ材の周囲を囲むダム３０は、ダイアタッチ材３１が配線基板３２表面を四方に広がるのを阻止し、ダイアタッチ材３１が半導体素子３３の側面に沿ってその表面端部にまで延在するのを助けている。このダイアタッチ材３１の半導体素子３３表面の周辺部分に設けられた周辺部３１ａは、半導体素子３３の表面に設けられた層間絶縁膜（図示しない）の端部を被覆するが、半導体素子３３表面の周辺部分に形成された接続電極３８にまでは延在するように構成されていない。
ダイアタッチ材３１は、従来のように半導体素子３３底面と配線基板３２表面との間に介在するのみでなく、この間から半導体素子３３側面に沿って延在し、半導体素子３３表面の周辺部分を被覆する。半導体素子３３と配線基板３２との間から延在するダイアタッチ材の周囲を囲むダム３０は、ダイアタッチ材３１が配線基板３２表面を四方に広がるのを阻止し、ダイアタッチ材３１が半導体素子３３の側面に沿ってその表面端部にまで延在するのを助けている。このダイアタッチ材３１の半導体素子３３表面の周辺部分に設けられた周辺部３１ａは、半導体素子３３の表面に設けられた層間絶縁膜（図示しない）の端部を被覆するが、半導体素子３３表面の周辺部分に形成された接続電極３８にまでは延在するように構成されていない。
次に、ダイアタッチ材３１を用いて半導体素子３３を配線基板３２に固定する方法について説明する。まず、配線基板３２表面のダム３０に囲まれた領域にダイアタッチ材３１を塗布する。その上に半導体素子３３を搭載すると、ダイアタッチ材３１の半導体素子３３からはみ出た部分は、半導体素子３３側面に沿って延び、半導体素子３３表面の周辺部分まで延びる。
このような構成によりダイアタッチ材が温度負荷を与えた時に層間絶縁膜の低誘電率膜端部に生じる応力を緩和する。半導体素子端部の応力緩和によって低誘電率膜の剥離や破壊を防ぐことができる。また、応力緩和材料としてダイアタッチ材を用いているので、従来のダイアタッチ装置をそのまま使用して組み立てることができるので工程を増やす必要がない。また、半導体素子端部の応力を緩和する方法として、半導体素子の周辺部分の層間絶縁膜に膜剥れ防止用溝を形成する従来の方法では溝形成工程が増加するという問題があったが、この実施例では溝を形成しなくても層間絶縁膜の剥離や破壊を防ぐことが可能になる。また、ダムの存在により、ダイアタッチ工程において、ダイアタッチ材が半導体素子表面まで這い上がらせ易くすることができる。
このような構成によりダイアタッチ材が温度負荷を与えた時に層間絶縁膜の低誘電率膜端部に生じる応力を緩和する。半導体素子端部の応力緩和によって低誘電率膜の剥離や破壊を防ぐことができる。また、応力緩和材料としてダイアタッチ材を用いているので、従来のダイアタッチ装置をそのまま使用して組み立てることができるので工程を増やす必要がない。また、半導体素子端部の応力を緩和する方法として、半導体素子の周辺部分の層間絶縁膜に膜剥れ防止用溝を形成する従来の方法では溝形成工程が増加するという問題があったが、この実施例では溝を形成しなくても層間絶縁膜の剥離や破壊を防ぐことが可能になる。また、ダムの存在により、ダイアタッチ工程において、ダイアタッチ材が半導体素子表面まで這い上がらせ易くすることができる。
次に、図７及び図８を参照して実施例４を説明する。
図７は、半導体装置の断面図、図８は、図７に示す半導体装置の樹脂封止体部分を透視した平面図である。図７に示すＰＢＧＡ型半導体装置は、次のような構造を有している。エポキシ樹脂等を材料とするダイアタッチ材４１を用いて配線基板４２上にシリコンなどの半導体基板に形成した半導体素子４３が搭載されている。配線基板４２は、例えば、樹脂含浸ガラス繊維布からなる絶縁板から構成され、表面に配線及び接続電極（ボンディングパッド）４９、裏面に配線及び接続電極が設けられ、裏面の接続電極には外部端子として、例えば、はんだボール４６が接続されている。半導体素子４３の裏面は、前記ダイアタッチ材４１を介して配線基板４２表面に接合されている。また、半導体素子４３表面には、複数の接続電極４８が設けられ、これら接続電極４８を囲むように、半導体素子４３の周辺に沿って、ダイアタッチ材４１の流れを阻止するエポキシ樹脂などからなるダム４０が形成されている。配線基板４２表面の接続電極４９及び裏面に取り付けられた外部端子４６は、配線基板４２内部に形成された積層配線（図示しない）を介して適宜電気的に接続されている。
図７は、半導体装置の断面図、図８は、図７に示す半導体装置の樹脂封止体部分を透視した平面図である。図７に示すＰＢＧＡ型半導体装置は、次のような構造を有している。エポキシ樹脂等を材料とするダイアタッチ材４１を用いて配線基板４２上にシリコンなどの半導体基板に形成した半導体素子４３が搭載されている。配線基板４２は、例えば、樹脂含浸ガラス繊維布からなる絶縁板から構成され、表面に配線及び接続電極（ボンディングパッド）４９、裏面に配線及び接続電極が設けられ、裏面の接続電極には外部端子として、例えば、はんだボール４６が接続されている。半導体素子４３の裏面は、前記ダイアタッチ材４１を介して配線基板４２表面に接合されている。また、半導体素子４３表面には、複数の接続電極４８が設けられ、これら接続電極４８を囲むように、半導体素子４３の周辺に沿って、ダイアタッチ材４１の流れを阻止するエポキシ樹脂などからなるダム４０が形成されている。配線基板４２表面の接続電極４９及び裏面に取り付けられた外部端子４６は、配線基板４２内部に形成された積層配線（図示しない）を介して適宜電気的に接続されている。
半導体素子４３表面に形成された接続電極４８と配線基板４２上に形成された接続電極４９とは金やアルミニウムなどから構成されたボンディングワイヤ４４により接続されて半導体素子４３と配線基板４２とが電気的に接続されている。配線基板４２表面に配置された半導体素子４３、ダイアタッチ材４１及びボンディングワイヤ４４、ダム４０等は、エポキシ樹脂等を材料とする樹脂封止体４５により樹脂封止されている。ダイアタッチ材４１は、封止樹脂体４５よりも低弾性な材料を使用する。
ダイアタッチ材４１は、従来のように半導体素子４３底面と配線基板４２表面との間に介在するのみでなく、この間から半導体素子４３側面に沿って延在し、半導体素子４３表面の周辺部分を被覆する。半導体素子４３表面に形成された接続電極４８の周囲を囲むダム４０は、ダイアタッチ材４１が半導体素子４３表面を四方に広がって接続電極４８を汚すのを阻止す。このダイアタッチ材４１の半導体素子４３表面の周辺部分に設けられた周辺部４１ａは、半導体素子４３の表面に設けられた層間絶縁膜（図示しない）の端部を被覆するが、半導体素子４３表面の周辺部分に形成された接続電極３８にまでは延在するように構成されていない。
ダイアタッチ材４１は、従来のように半導体素子４３底面と配線基板４２表面との間に介在するのみでなく、この間から半導体素子４３側面に沿って延在し、半導体素子４３表面の周辺部分を被覆する。半導体素子４３表面に形成された接続電極４８の周囲を囲むダム４０は、ダイアタッチ材４１が半導体素子４３表面を四方に広がって接続電極４８を汚すのを阻止す。このダイアタッチ材４１の半導体素子４３表面の周辺部分に設けられた周辺部４１ａは、半導体素子４３の表面に設けられた層間絶縁膜（図示しない）の端部を被覆するが、半導体素子４３表面の周辺部分に形成された接続電極３８にまでは延在するように構成されていない。
次に、ダイアタッチ材４１を用いて半導体素子４３を配線基板４２に固定する方法について説明する。まず、配線基板４２表面の所定の位置にダイアタッチ材４１を塗布する。その上に半導体素子３３を搭載すると、ダイアタッチ材４１の半導体素子４３からはみ出た部分は、半導体素子４３側面に沿って延び、半導体素子４３表面の周辺部分に形成されたダム４０まで延びる。
このような構成によりダイアタッチ材が温度負荷を与えた時に層間絶縁膜の低誘電率膜端部に生じる応力を緩和する。半導体素子端部の応力緩和によって低誘電率膜の剥離や破壊を防ぐことができる。また、応力緩和材料としてダイアタッチ材を用いているので、従来のダイアタッチ装置をそのまま使用して組み立てることができるので工程を増やす必要がない。また、この実施例では、膜剥れ防止用溝を形成しなくても層間絶縁膜の剥離や破壊を防ぐことが可能になる。また、ダムの存在により、半導体素子表面に塗布されたダイアタッチ材が半導体素子中心方向へ流出し、接続電極（ボンディングパッド）が汚染することを防ぐことができる。
このような構成によりダイアタッチ材が温度負荷を与えた時に層間絶縁膜の低誘電率膜端部に生じる応力を緩和する。半導体素子端部の応力緩和によって低誘電率膜の剥離や破壊を防ぐことができる。また、応力緩和材料としてダイアタッチ材を用いているので、従来のダイアタッチ装置をそのまま使用して組み立てることができるので工程を増やす必要がない。また、この実施例では、膜剥れ防止用溝を形成しなくても層間絶縁膜の剥離や破壊を防ぐことが可能になる。また、ダムの存在により、半導体素子表面に塗布されたダイアタッチ材が半導体素子中心方向へ流出し、接続電極（ボンディングパッド）が汚染することを防ぐことができる。
次に、図９及び図１０を参照して実施例４を説明する。
図９は、半導体装置の断面図、図１０は、図９に示す半導体装置の樹脂封止体部分及びダイアタッチ材を透視した平面図である。図９は、ＰＢＧＡ型半導体装置である。この半導体装置は、次のような構造を有している。エポキシ樹脂等を材料とするダイアタッチ材５１を用いて配線基板５２上にシリコンなどの半導体基板に形成した半導体素子５３が搭載されている。配線基板５２は、例えば、樹脂含浸ガラス繊維布からなる絶縁板から構成され、表面に配線及び接続電極（ボンディングパッド）５９、裏面に配線及び接続電極（ボンディングパッド）が設けられ、この裏面の接続電極には外部端子として、例えば、はんだボール（図示しない）が接続されている。半導体素子５３の裏面は、前記ダイアタッチ材５１を介して配線基板５２表面に接合されている。また、半導体素子５３表面には、複数の接続電極５８が設けられている。配線基板５２表面の接続電極５９及び裏面に取り付けられた外部端子は、配線基板５２内部に形成された積層配線（図示しない）を介して適宜電気的に接続されている。
図９は、半導体装置の断面図、図１０は、図９に示す半導体装置の樹脂封止体部分及びダイアタッチ材を透視した平面図である。図９は、ＰＢＧＡ型半導体装置である。この半導体装置は、次のような構造を有している。エポキシ樹脂等を材料とするダイアタッチ材５１を用いて配線基板５２上にシリコンなどの半導体基板に形成した半導体素子５３が搭載されている。配線基板５２は、例えば、樹脂含浸ガラス繊維布からなる絶縁板から構成され、表面に配線及び接続電極（ボンディングパッド）５９、裏面に配線及び接続電極（ボンディングパッド）が設けられ、この裏面の接続電極には外部端子として、例えば、はんだボール（図示しない）が接続されている。半導体素子５３の裏面は、前記ダイアタッチ材５１を介して配線基板５２表面に接合されている。また、半導体素子５３表面には、複数の接続電極５８が設けられている。配線基板５２表面の接続電極５９及び裏面に取り付けられた外部端子は、配線基板５２内部に形成された積層配線（図示しない）を介して適宜電気的に接続されている。
半導体素子５３表面に形成された接続電極５８と配線基板５２上に形成された接続電極５９とは金やアルミニウムなどから構成されたボンディングワイヤ５４により接続されて半導体素子５３と配線基板５２とが電気的に接続されている。配線基板５２表面に配置された半導体素子５３、ダイアタッチ材５１及びボンディングワイヤ５４等は、エポキシ樹脂等を材料とする樹脂封止体５５により樹脂封止されている。ダイアタッチ材５１は、封止樹脂体５５よりも低弾性な材料を使用する。
ダイアタッチ材５１は、従来のように半導体素子５３底面と配線基板５２表面との間に介在するのみでなく、この間から半導体素子５３側面に沿って延在し、半導体素子５３表面の周辺部分を被覆する。このダイアタッチ材５１の半導体素子５３表面の周辺部分に設けられた周辺部５１ａは、半導体素子５３の表面に設けられた層間絶縁膜５６及び層間絶縁膜５６を保護するシリコン酸化膜などからなる絶縁保護膜５７の端部を被覆するが、半導体素子５２表面の周辺部分に形成された接続電極５８にまでは延在するように構成されていない。半導体素子５３上には層間絶縁膜によって相互に絶縁された多層配線層が形成されている。層間絶縁膜は、シリコン酸化膜や低誘電率膜からなり、少なくとも１層は低誘電率膜から構成されている。そして、半導体素子５３上に形成された層間絶縁膜５６及び絶縁保護膜５７に半導体素子５３周辺部に沿って膜剥れ防止用溝５０が形成されている。ダイアタッチ材５１は、この溝５０を越えて半導体素子５３の周端部から内方に延在している。多層配線層は、第１配線層が半導体素子５３上に半導体素子５３を被覆する絶縁膜（図示しない）を介して上に形成され、最上層の配線層が保護絶縁膜５７により被覆され、ボンディングされる接続電極５８が保護絶縁膜５７の開口から露出している。
次に、ダイアタッチ材５１を用いて半導体素子５３を配線基板５２に固定する方法について説明する。まず、半導体素子が形成されたシリコンウェーハのダイシングラインの両側に沿って層間絶縁膜及び保護絶縁膜に膜剥れ防止用溝をレーザなどにより形成する。次に、ダイシングラインに沿ってシリコンウェーハを切断して、半導体素子５３を切り出す。配線基板５２表面の所定の位置にダイアタッチ材５１を塗布する。その上に半導体素子５３を搭載すると、ダイアタッチ材５１の半導体素子５３からはみ出た部分は、半導体素子５３側面に沿って延び、半導体素子５３表面の周辺部分まで延びる。
このような構成によりダイアタッチ材が温度負荷を与えた時に層間絶縁膜の低誘電率膜端部に生じる応力を緩和する。半導体素子端部の応力緩和によって低誘電率膜の剥離や破壊を防ぐことができる。また、応力緩和材料としてダイアタッチ材を用いているので、従来のダイアタッチ装置をそのまま使用して組み立てることができるので工程を増やす必要がない。また、半導体素子端部の応力を緩和する手段として、半導体素子の周辺部分の層間絶縁膜に膜剥れ防止用溝を形成する従来の方法が知られているが、この実施例ではこの方法を併用している。
このような構成によりダイアタッチ材が温度負荷を与えた時に層間絶縁膜の低誘電率膜端部に生じる応力を緩和する。半導体素子端部の応力緩和によって低誘電率膜の剥離や破壊を防ぐことができる。また、応力緩和材料としてダイアタッチ材を用いているので、従来のダイアタッチ装置をそのまま使用して組み立てることができるので工程を増やす必要がない。また、半導体素子端部の応力を緩和する手段として、半導体素子の周辺部分の層間絶縁膜に膜剥れ防止用溝を形成する従来の方法が知られているが、この実施例ではこの方法を併用している。
１、２１、３１、４１、５１・・・ダイアタッチ材
１ａ、２１ａ、４１ａ、５１ａ・・・ダイアタッチ材の半導体素子表面上の周辺部分に設けられた周辺部
２、３２、４２、５２・・・配線基板
３、２３、３３、４３、５３・・・半導体素子
４、２４、３４、４４、５４・・・ボンディングワイヤ
５、２５、３５、４５、５５・・・樹脂封止体
６、３６、４６・・・はんだボール（外部接続端子）
８、９、３８、３９、４８、４９、５８、５９・・・接続電極（ボンディングパッド）
２２・・・リードフレーム ２２ａ・・・リードフレームの素子搭載部
２２ｂ・・・リードフレームのリード
２２ｃ・・・リードフレームの吊りピン部
３０、４０・・・ダム ５０・・・膜剥れ防止用溝
５６・・・層間絶縁膜 ５７・・・保護絶縁膜
１ａ、２１ａ、４１ａ、５１ａ・・・ダイアタッチ材の半導体素子表面上の周辺部分に設けられた周辺部
２、３２、４２、５２・・・配線基板
３、２３、３３、４３、５３・・・半導体素子
４、２４、３４、４４、５４・・・ボンディングワイヤ
５、２５、３５、４５、５５・・・樹脂封止体
６、３６、４６・・・はんだボール（外部接続端子）
８、９、３８、３９、４８、４９、５８、５９・・・接続電極（ボンディングパッド）
２２・・・リードフレーム ２２ａ・・・リードフレームの素子搭載部
２２ｂ・・・リードフレームのリード
２２ｃ・・・リードフレームの吊りピン部
３０、４０・・・ダム ５０・・・膜剥れ防止用溝
５６・・・層間絶縁膜 ５７・・・保護絶縁膜
Claims (5)
- 少なくとも１層が低誘電率化された層間絶縁膜により層間絶縁された多層配線層が表面に形成された半導体素子と、
前記半導体素子が搭載された配線基板もしくはリードフレームと、
前記半導体素子を前記配線基板もしくはリードフレームに固定するダイアタッチ材と、
前記半導体素子の接続電極と前記配線基板の接続電極もしくは前記リードフレームとを接続する配線と、
前記半導体素子、前記配線基板もしくは前記リードフレームの一部、前記ダイアタッチ材及び前記配線を封止する樹脂封止体とを備え、
前記ダイアタッチ材は、前記配線基板もしくはリードフレーム表面に対向する前記半導体素子の底面から前記底面に繋がる側面及び前記側面に繋がる表面の周辺領域まで被覆していることを特徴とする半導体装置。 - 前記半導体素子表面の前記接続電極は周辺領域に形成され、前記ダイアタッチ材は、前記側面の端部から前記接続電極の間の領域まで被覆されていることを特徴とする請求項１に記載の半導体装置。
- 前記層間絶縁膜には前記半導体素子の周縁部に沿って膜剥がれ防止用溝が形成され、前記ダイアタッチ材は、前記膜剥がれ防止用溝を被覆していることを特徴とする請求項１又は請求項２に記載の半導体装置。
- 前記ダイアタッチ材は、前記樹脂封止体材料よりも低弾性率であることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
- 前記半導体素子表面に配置された前記ダイアタッチ材周縁又は、前記配線基板もしくは前記リードフレーム上に配置された前記ダイアタッチ材周縁にはダイアタッチ材の流れを阻止するダムが設けられていることを特徴とする請求項１乃至請求項４のいずれかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005222429A JP2007042702A (ja) | 2005-08-01 | 2005-08-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005222429A JP2007042702A (ja) | 2005-08-01 | 2005-08-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007042702A true JP2007042702A (ja) | 2007-02-15 |
Family
ID=37800438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005222429A Pending JP2007042702A (ja) | 2005-08-01 | 2005-08-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007042702A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9093393B2 (en) | 2012-11-19 | 2015-07-28 | J-Devices Corporation | Semiconductor device and method for producing the same |
| US10109596B2 (en) | 2016-03-29 | 2018-10-23 | Toshiba Memory Corporation | Semiconductor device and method of manufacturing the same |
-
2005
- 2005-08-01 JP JP2005222429A patent/JP2007042702A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9093393B2 (en) | 2012-11-19 | 2015-07-28 | J-Devices Corporation | Semiconductor device and method for producing the same |
| US10109596B2 (en) | 2016-03-29 | 2018-10-23 | Toshiba Memory Corporation | Semiconductor device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| US6531784B1 (en) | Semiconductor package with spacer strips | |
| US8253258B2 (en) | Semiconductor device with hollow and throughhole and method of manufacturing same | |
| KR100825784B1 (ko) | 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법 | |
| JP2000077563A (ja) | 半導体装置およびその製造方法 | |
| US9230937B2 (en) | Semiconductor device and a manufacturing method thereof | |
| KR20100064629A (ko) | 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지 | |
| JPH05326735A (ja) | 半導体装置及びその製造方法 | |
| JP4496241B2 (ja) | 半導体素子とそれを用いた半導体パッケージ | |
| US20080290514A1 (en) | Semiconductor device package and method of fabricating the same | |
| JP2007042702A (ja) | 半導体装置 | |
| JPS63239826A (ja) | 半導体装置 | |
| JP2004289017A (ja) | 樹脂封止型半導体装置 | |
| JP2019102568A (ja) | 半導体装置およびその製造方法 | |
| KR100766498B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JP2006278975A (ja) | 半導体装置 | |
| JP4589743B2 (ja) | 半導体装置 | |
| JP2006196809A (ja) | 半導体チップ及びその製造方法並びに半導体装置 | |
| JP2904154B2 (ja) | 半導体素子を含む電子回路装置 | |
| JPH06151616A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP4835230B2 (ja) | 半導体装置の実装構造 | |
| JP2008147368A (ja) | 半導体装置 | |
| JP2008034446A (ja) | 半導体装置及びその製造方法 | |
| JP2771475B2 (ja) | 半導体装置 | |
| JP2024028415A (ja) | 回路装置の製造方法 |