JP2011023458A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2011023458A
JP2011023458A JP2009165619A JP2009165619A JP2011023458A JP 2011023458 A JP2011023458 A JP 2011023458A JP 2009165619 A JP2009165619 A JP 2009165619A JP 2009165619 A JP2009165619 A JP 2009165619A JP 2011023458 A JP2011023458 A JP 2011023458A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
molded body
outer frame
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009165619A
Other languages
English (en)
Inventor
Satoshi Teramae
智 寺前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009165619A priority Critical patent/JP2011023458A/ja
Priority to US12/833,728 priority patent/US20110012251A1/en
Priority to CN2010102300002A priority patent/CN101958290A/zh
Publication of JP2011023458A publication Critical patent/JP2011023458A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】半導体装置の信頼性を向上させる。
【解決手段】半導体装置１は、ベース基板１０と、ベース基板１０上に設けられた、少なくとも１つの半導体チップ２０ａ、２０ｂと、半導体チップ２０ａ、２０ｂを覆いつつ、ベース基板１０に支持された樹脂ケース３０と、を備え、樹脂ケース３０内に、樹脂ケース３０内に発生するクラック４０の伸長を抑止する仕切り板３３ａｆ、３３ｂｆが設けられている。これにより、半導体装置１を長時間使用しても、クラック４０は樹脂部材３４Ｂ内でくい止められ、樹脂ケース３０の機械的強度、外観は保たれる。その結果、半導体装置１は、高い信頼性を有する。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関する。
インバータ装置、無停電電源装置、工作機械、産業用ロボット等では、パワー半導体素子を搭載した半導体装置（パワーモジュール）が使用されている。
このような半導体装置では、半導体チップを含めた複数の電子部品を樹脂ケースにより封止する構造のものが一般的である。また、最近では、半導体装置の小型化等の要請から、外部接続用端子、制御端子を樹脂ケース内から樹脂ケース外に延出する構造のものが開示されている（例えば、特許文献１参照）。そして、樹脂ケースよって封止された半導体チップには、通常、樹脂ケースに固定させた外部接続用端子等を通じて電力が供給される。
しかしながら、このような半導体装置を駆動すると、例えば、樹脂ケースと外部接続用端子との熱膨張係数の違いから温度サイクルによって樹脂ケースに応力が印加される。あるいは、半導体装置外から、外部接続用端子に機械的な負荷が直接印加されて、樹脂ケースに応力が印加される場合もある。このような応力が発生すると、樹脂ケースの内部にクラックが発生する場合がある。
このようなクラックは、半導体装置を長期間使用することにより、樹脂ケースの内部にとどまらず、樹脂ケースの表面にまで表出する。その結果、半導体装置の機械的強度が低下したり、半導体装置の外観不良を招来してしまう。
特開２０００−１５６４３９号公報
本発明の目的は、半導体装置の信頼性を向上させることにある。
本発明の一態様によれば、ベース基板と、前記ベース基板上に設けられた、少なくとも１つの半導体チップと、前記半導体チップを覆いつつ、前記ベース基板に支持された樹脂ケースと、を備え、前記樹脂ケース内に、前記樹脂ケース内に発生するクラックの伸長を抑止する仕切り板が設けられていることを特徴とする半導体装置が提供される。
また、本発明の別の一態様によれば、ベース基板上に設けられた少なくとも１つの半導体チップの電極と成形体により支持された外部接続端子とを電気的に接続し、前記ベース基板の上端縁に樹脂ケースの外枠部材を固定する工程と、前記ベース基板と前記外枠部材により取り囲まれた空間に樹脂を充填し、前記半導体チップを前記樹脂で被覆する工程と、前記外枠部材と、前記樹脂と、仕切り板を備えた成形体と、により囲まれた第１の部分に第１のペースト状樹脂を注入し、前記樹脂と、前記仕切り板を備えた成形体と、により囲まれた第２の部分に第２のペースト状樹脂を注入する工程と、前記第１のペースト状樹脂および前記第２のペースト状樹脂を硬化させて、前記ベース基板上に前記半導体チップを覆う、前記成形体と前記外枠部材と樹脂部材とを含む前記樹脂ケースを形成する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。
また、本発明の別の一態様によれば、ベース基板上に設けられた少なくとも１つの半導体チップの電極と、成形体により支持された外部接続端子を電気的に接続し、前記ベース基板の上端縁に樹脂ケースの外枠部材を固定する工程と、前記ベース基板と前記外枠部材とにより取り囲まれた空間に樹脂を充填し、前記半導体チップを前記樹脂で被覆する工程と、前記外枠部材と、前記樹脂と、断片状の仕切り板を備えた成形体と、により囲まれた第１の部分、もしくは、前記樹脂と、前記仕切り板を備えた成形体と、により囲まれた第２の部分からペースト状樹脂を流入し、前記ペースト状樹脂を前記仕切り板間を通過させて、前記第１の部分および前記第２の部分に前記ペースト状樹脂を注入する工程と、前記ペースト状樹脂を硬化させて、前記ベース基板上に前記半導体チップを覆う、前記成形体と前記外枠部材と樹脂部材とを含む前記樹脂ケースを形成する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、半導体装置の信頼性が向上する。
半導体装置の要部模式図である。 半導体装置の要部模式図である。 半導体装置の製造工程を説明するための要部図である。 半導体装置の製造工程を説明するための要部図である。 半導体装置の作用効果を説明する図である。 半導体装置の要部模式図である。 半導体装置の要部模式図である。 半導体装置の製造工程を説明するための要部図である。 半導体装置の要部模式図である。 半導体装置の要部模式図である。 半導体装置の要部断面模式図である。
以下、図面を参照しつつ、本発明の実施の形態について説明する。
図１、図２は、半導体装置の要部模式図である。図１（ａ）には、半導体装置１の要部上面が示され、図１（ｂ）には、図１（ａ）のＸ−Ｙ断面が示されている。図２には、半導体装置１の樹脂ケース３０の中央部分を斜視した形態が示されている。
半導体装置１は、主に、ベース基板１０と、ベース基板１０上に設けられた半導体チップ２０ａ、２０ｂと、半導体チップ２０ａ、２０ｂを覆う樹脂ケース３０と、を備えている。半導体装置１は、例えば、インバータ回路等がその内部に組み込まれたパワーモジュールである。
半導体装置１においては、その基材として、板状のベース基板１０が設けられている。ベース基板１０は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）等の金属、あるいはアルミニウム炭化珪素（ＡｌＳｉＣ）を主成分としている。ベース基板１０上には、例えば、アルミナ（Ａｌ２Ｏ３）、酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）等のセラミックを主成分とする絶縁基板１１ａ、１１ｂが選択的に配置されている。絶縁基板１１ａ上には、半導体チップ２０ａが設けられ、チップ搭載領域外には、配線パターン１２ａが選択的に配置されている。同様に、絶縁基板１１ｂ上には、半導体チップ２０ｂが設けられ、チップ搭載領域外には、配線パターン１２ｂが設けられている。
これらの半導体チップ２０ａ、２０ｂは、例えば、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＦＷＤ（Free Wheeling Diode）等の縦型パワー半導体素子である。そして、ボンディングワイヤ２１ａ、２１ｂの一端がそれぞれの半導体チップ２０ａ、２０ｂの上面電極（図示しない）に接続され、ボンディングワイヤ２１ａ、２１ｂの他端は、それぞれの配線パターン１２ａ、１２ｂに接続されている。
また、半導体装置１においては、ベース基板１０に半導体チップ２０ａ、２０ｂを覆うように樹脂ケース３０が取り付けられている。この樹脂ケース３０は、いくつかの成形体や外部接続用端子が合体して構成されたパッケージ部材である。例えば、樹脂ケース３０は、外枠部材３１と、成形体３３と、外枠部材３１および成形体３３以外の部分に形成された樹脂部材３４を含む構成をしている。
具体的には、ベース基板１０の上端縁１０ｅａ、１０ｅｂは、樹脂ケース３０の外周部分である外枠部材３１を支持している。絶縁基板１１ａ上の配線パターン１２ａには、外部接続用端子３２Ａの一端が接合している。同様に、絶縁基板１１ｂ上の配線パターン１２ｂには、外部接続用端子３２Ｂの一端が接合している。これらの接合は、例えば、半田付け、レーザ溶接等によりなされている。
外部接続用端子３２Ａ、３２Ｂの一部は、それぞれ樹脂ケース３０中の成形部材３３ａ、３３ｂにより封止されている。成形部材３３ａと成形部材３３ｂは、樹脂からなり、成形部材３３ａと成形部材３３ｂとの間に設けられた樹脂バー３３ｃにより連結している。また、本実施の形態では、成形部材３３ａの外端部３３ａｅから半導体装置１の下方において、仕切り部材３３ａｆが延在している。同様に、成形部材３３ｂの外端部３３ｂｅから半導体装置１の下方において、仕切り部材３３ｂｆが延在している。仕切り部材３３ａｆ、３３ｂｆは、図中の矢印Ａで示す方向に連続した構成になっている。
すなわち、樹脂ケース３０の中央部分には、成形部材３３ａと、成形部材３３ｂと、成形部材３３ａと成形部材３３ｂとを繋ぐ樹脂バー３３ｃと、矢印Ａの方向に連続する仕切り部材３３ａｆ、３３ｂｆとが一体的に構成された成形体３３が配置されている。この成形体３３の斜視図を、図２に示す。
上述したように、成形体３３は、成形部材３３ａ、３３ｂのそれぞれの外端部３３ａｅ、３３ｂｅから仕切り部材３３ａｆ、３３ｂｆを延在している。成形部材３３ａ、３３ｂと隣接する樹脂バー３３ｃによって取り囲まれた領域は、孔部３３ｈとなっている。
さらに、半導体装置１においては、外枠部材３１と成形体３３との間に、外枠部材３１と成形体３３とを接続するための樹脂部材３４Ａが設けられている（図１（ｂ）参照）。また、成形体３３の孔部３３ｈには、樹脂部材３４Ｂが設けられている。この樹脂部材３４Ｂは、成形体３３の下面側にまで回り込んでいる。そして、仕切り部材３３ａｆ、３３ｂｆは、仕切り部材３３ａｆ、３３ｂｆが樹脂部材３４Ａ、３４Ｂと接触する面に対し略垂直な方向から見て、矢印Ａの方向に連続する構成になっている。
このように、樹脂ケース３０は、外枠部材３１と、成形体３３と、樹脂部材３４とが一体的になったパッケージ部材となっている。特に、成形体３３の下方においては、仕切り部材３３ａｆ、３３ｂｆが樹脂部材３４内に延在し、樹脂部材３４を樹脂部材３４Ａと樹脂部材３４Ｂとに区切る構成となっている。
なお、外枠部材３１の材質は、例えば、ＰＰＳ（ポリフェニレンサルファイド）樹脂である。成形体３３の材質は、例えば、ＰＢＴ（ポリブチレンテレフタレート）樹脂である。成形体３３内には、酸化シリコン（ＳｉＯ２）等を主成分とする無機ガラスフィラーが分散している。外枠部材３１内にも、無機ガラスフィラーを分散させてもよい。樹脂部材３４Ａ、３４Ｂの材質は、例えば、熱硬化性のエポキシ樹脂である。
また、半導体装置１には、外部接続用端子３２Ａ、３２Ｂのほか、外部接続用端子３２Ｃ〜３２Ｆが設けられている。外部接続用端子３２Ａ〜３２Ｆの少なくともいずれかは、半導体チップ２０ａ、２０ｂの主電極（ソース、ドレイン）に接続されるか、制御電極（ゲート）に接続される。外部接続用端子３２Ａ〜３２Ｆの材質は、例えば、銅（Ｃｕ）である。外部接続用端子３２Ａ〜３２Ｆの表面には、ニッケル（Ｎｉ）めっき、Ａｕ（金）／Ｎｉめっきを施してもよい。
また、半導体装置１においては、ベース基板１０と樹脂ケース３０によって囲まれた空間に、半導体チップ２０ａ、２０ｂ、ボンディングワイヤ２１ａ、２１ｂ等の保護を目的として、ゲル（ゲル状樹脂）５０が充填されている。
このような半導体装置１を使用する際には、ベース基板１０が半導体装置１外の外部冷却装置（冷却フィン、水冷装置等）に接触しながら、外部接続用端子３２Ａ〜３２Ｆは、半導体装置１外の配線ブスバーにネジ止めされる。
次に、半導体装置１の組み立て方法について説明する。
図３、図４は、半導体装置の製造工程を説明するための要部図である。この組み立て図では、図１（ａ）のＸ−Ｙに沿った断面が示されている。
まず、図３（ａ）に示すように、ベース基板１０の上端縁１０ｅａ、１０ｅｂに、樹脂ケース３０の外周部分である外枠部材３１を固定し、配線パターン１２ａ、１２ｂ上に、それぞれ外部接続用端子３２Ａ、３２Ｂの一端を接合する。外枠部材３１は、予め加工された成形体である。外部接続用端子３２Ａ、３２Ｂの一部は、上述したように、成形体３３により封止されている。
この段階では、すでにベース基板１０上に絶縁基板１１ａ、１１ｂが設けられ、絶縁基板１１ａ、１１ｂ上に、それぞれ半導体チップ２０ａ、２０ｂが設けられている。また、ワイヤボンディングにより、ボンディングワイヤ２１ａ、２１ｂが設けられている。
次に、図３（ｂ）に示すように、半導体チップ２０ａ、２０ｂ、ボンディングワイヤ２１ａ、２１ｂ等の保護を目的として、ゲル５０を充填する。例えば、ゲル５０の表面に仕切り部材３３ａｆ、３３ｂｆの下端が若干、入り込む程度にゲル５０を充填する。これにより、半導体チップ２０ａ、２０ｂ、ボンディングワイヤ２１ａ、２１ｂ等がゲル５０により被覆される。
次に、図４（ａ）に示すように、トランスファモールド成形により、成形体３３と、ゲル５０と、外枠部材３１と、によって囲まれた部分（図４（ａ）の矢印６０、６２で示された部分）に、ペースト状の熱硬化性樹脂３４ｐを注入する。
続いて、図４（ｂ）に示すように、成形体３３の孔部３３ｈから、ペースト状の熱硬化性樹脂３４ｐを流入し、成形体３３と、ゲル５０と、によって囲まれた部分に、ペースト状の熱硬化性樹脂３４ｐを注入する。そして、ゲル５０上の熱硬化性樹脂３４ｐを加熱して硬化する。これにより、図４（ｃ）に示すように、成形体３３と、ゲル５０と、外枠部材３１と、によって囲まれた部分に、樹脂部材３４Ａが形成し、孔部３３ｈおよび成形体３３の下面側においても樹脂部材３４Ｂが形成する。
このような工程により、図１に示す樹脂ケース３０が形成して、半導体装置１の形成に至る。
なお、熱硬化性樹脂３４ｐの注入手順は、上述した順序に限定されるものではなく、その前後は問わない。あるいは、矢印６０、６２から注入する熱硬化性樹脂３４ｐと、孔部３３ｈから注入する熱硬化性樹脂３４ｐと、を同時に注入してもよい。また、樹脂部材３４Ａ、３４Ｂと、その被着体（外枠部材３１、成形体３３）とは、樹脂部材３４Ａ、３４Ｂ中に含まれるエポキシ基の開環によって、水素結合により接着する。
次に、半導体装置１の作用効果について説明する。
図５は、半導体装置の作用効果を説明する図である。図５（ａ）には、本実施の形態である半導体装置１が示され、図５（ｂ）には、比較例に係わる半導体装置１００が示されている。
図５（ａ）に示す半導体装置１を差動すると、パワー半導体素子である半導体チップ２０ａ、２０ｂが通電して、半導体チップ２０ａ、２０ｂから熱が放出される。この熱は、半導体装置１の上方にも伝導し、樹脂ケース３０を加熱する。
ここで、外枠部材３１および成形体３３と、熱硬化性樹脂である樹脂部材３４Ａ、３４Ｂとでは、熱膨張係数に差がある。また、外部接続用端子３２Ａ、３２Ｂは、外部の配線ブスバー（図示しない）にねじ止め等により固定される。従って、半導体装置１外からも、外部接続用端子３２Ａ、外部接続用端子３２Ｂに直接的な応力が印加される。その結果、半導体チップ２０ａ、２０ｂのオン・オフが繰り返されると、その熱サイクルによって、外枠部材３１と樹脂部材３４Ａとの界面、成形体３３と樹脂部材３４Ａ、３４Ｂとの界面、外部接続用端子３２Ａ、３２Ｂと樹脂部材３４Ｂとの界面に断続的な応力が印加される。
このような状況の中、半導体装置１を長時間使用すると、樹脂ケース３０内の所定の箇所にクラック４０が発生する場合がある。例えば、本実施の形態の外枠部材３１および成形体３３は、樹脂部材３４Ａ、３４Ｂに比べ強固な材料で構成されているので、外枠部材３１および成形体３３内にはクラック４０は発生し難い。従って、クラック４０は、樹脂部材３４Ａ、３４Ｂと被着体との界面を基点として発生する。
特に、外部接続用端子３２Ａ、外部接続用端子３２Ｂには、半導体装置１外からも直接的な応力が印加されるので、外部接続用端子３２Ａ、３２Ｂと樹脂部材３４Ｂとの界面３５には、クラック４０が発生し易い。
図５（ａ）では、外部接続用端子３２Ａと樹脂部材３４Ｂとの界面３５からクラック４０が発生し、所定の長さにクラック４０が伸長した例が示されている。このようなクラック４０は、半導体装置１の使用時間に応じて成長し、伸び続ける性質がある。
しかしながら、半導体装置１では、成形部材３３ａの外端部３３ａｅに仕切り部材３３ａｆが設けられている。このような仕切り部材３３ａｆが存在すると、クラック４０の伸長が仕切り部材３３ａｆで抑止される。従って、半導体装置１を長時間使用しても、クラック４０は樹脂部材３４Ｂ内でくい止められ、樹脂ケース３０の機械的強度、外観は保たれる。
これに対し、図５（ｂ）に示す半導体装置１００では、上述した仕切り部材３３ａｆ、３３ｂｆが設けられていない。すなわち、半導体装置１００の樹脂部材３４は、成形部材３３ａ、３３ｂの下方において区切られておらず、樹脂ケース３０内で一体的な樹脂層となっている。
このような半導体装置１００では、半導体装置１００の使用時間に応じて、クラック４０が樹脂部材３４内で伸び続けてしまう。例えば、クラック４０が成形体３３の長手方向（矢印Ａ）ではなく、Ａ方向と非平行な方向に伸び続けると、クラック４０は、一体的な樹脂部材３４内で成長し続け、ついには樹脂ケース３０の表面にまで到達してしまう。このような状態では、半導体装置の機械的強度が著しく低減してしまう。また、クラック４０が樹脂ケース３０の表面にまで到達すると、大気中の水分がクラック４０を通じて半導体装置１００内に侵入する場合もある。従って、その防湿性が悪くなってしまう。さらに、半導体装置１００外からクラック４０が目視されてしまい、半導体装置の外観不良をきたす。
特に、クラック４０が樹脂ケース３０の表面にまで到達すると、成形体３３は、樹脂部材３４によって充分に固定・支持されていない状態になる。換言すれば、外部接続用端子３２Ａを支持した成形部材３３ａは、樹脂ケース３０からフリーの状態に近くなる。このような状態では、半導体装置１００外からの応力は、直接的に外部接続用端子３２Ａに印加される。そして、このような応力が外部接続用端子３２Ａと配線パターン１２ａとの接合部分に集中すると、この接合部分の亀裂や剥離を起こしてしまう。
ところが、半導体装置１の樹脂ケース３０は、長時間使用しても、外枠部材３１と、成形体３３と、樹脂部材３４Ａ、３４Ｂとが一体的になった状態を維持する。これにより、半導体装置１外からの応力は、外部接続用端子３２Ａに集中して印加されることがない。その結果、上述した接合部分の亀裂や剥離が起き難い。
このように、半導体装置１は、高い機械的強度および高い防湿性を保持し、高信頼性を有している。また、その外観不良が生じない。
なお、図１（ｂ）では、仕切り部材３３ａｆ、３３ｂｆの下端を樹脂部材３４の下面よりも下方に突出させた構成を示している。本実施の形態では、仕切り部材３３ａｆ、３３ｂｆの下端が樹脂部材３４の下面よりも上方に位置する形態も含む。この場合、仕切り部材３３ａｆ、３３ｂｆの下端は、樹脂部材３４によって封止され、且つ仕切り部材３３ａｆ、３３ｂｆの下端はクラック４０よりも下方に位置する。このような形態であっても、仕切り部材３３ａｆ、３３ｂｆの下端がクラック４０の位置よりも下方にあるので、クラック４０の伸長が抑止される。
次に、半導体装置１の構成を変形した実施例について説明する。以下に例示する図では、半導体装置１と同一の部材には、同一の符号を付し、その詳細な説明については、適宜省略する。
図６、図７は、半導体装置の要部模式図である。図６（ａ）には、半導体装置２の要部上面が示され、図６（ｂ）には、図６（ａ）のＸ−Ｙ断面が示されている。図７には、樹脂ケース３０の中央部分の成形体３３を斜視した形態が示されている。
図６に示すように、半導体装置２は、ベース基板１０と、ベース基板１０上に設けられた半導体チップ２０ａ、２０ｂと、半導体チップ２０ａ、２０ｂを覆う樹脂ケース３０と、を含む構成をしている。樹脂ケース３０は、樹脂ケース３０は、外枠部材３１と、成形体３３と、外枠部材３１および成形体３３以外の部分に形成された樹脂部材３４を含む構成をしている。
具体的には、ベース基板１０の上端縁１０ｅａ、１０ｅｂは、樹脂ケース３０の外周部分である外枠部材３１を支持している。絶縁基板１１ａ上の配線パターン１２ａには、外部接続用端子３２Ａの一端が接合している。同様に、絶縁基板１１ｂ上の配線パターン１２ｂには、外部接続用端子３２Ｂの一端が接合している。
外部接続用端子３２Ａ、３２Ｂの一部は、樹脂ケース３０中の成形部材３３ａ、３３ｂにより封止されている。成形部材３３ａと成形部材３３ｂとは、成形部材３３ａと成形部材３３ｂとの間に設けられた樹脂バー３３ｃにより連結している。また、成形部材３３ａの外端部３３ａｅから半導体装置２の下方において、仕切り部材３３ａｆが延在している。同様に、成形部材３３ｂの外端部３３ｂｅから半導体装置２の下方において、仕切り部材３３ｂｆが延在している。
但し、図７に示すように、半導体装置２の仕切り部材３３ａｆ、３３ｂｆは、断片状に構成されている。例えば、短冊状の仕切り部材３３ａｆ、３３ｂｆが外部接続用端子３２Ａ、３２Ｂ近傍に設けられている。仕切り部材３３ａｆ、３３ｂｆは、外部接続用端子３２Ａ、３２Ｂの近傍のほか、外部接続用端子３２Ｃ〜３２Ｆの近傍にも設けられている（図６（ａ）参照）。
すなわち、樹脂ケース３０の中央部分には、成形部材３３ａと、成形部材３３ｂと、成形部材３３ａと成形部材３３ｂとを繋ぐ樹脂バー３３ｃと、断片状の仕切り部材３３ａｆ、３３ｂｆとが一体的に構成された成形体３３が配置されている。
また、外枠部材３１と成形体３３との間には、外枠部材３１と成形体３３とを繋ぐための樹脂部材３４Ａが設けられている。成形体３３の樹脂バー３３ｃ間の孔部３３ｈには、樹脂部材３４Ｂが設けられている。樹脂部材３４Ｂは、成形体３３の下面側にまで回り込んでいる。また、仕切り部材３３ａｆ、３３ｂｆは、仕切り部材３３ａｆ、３３ｂｆが樹脂部材３４Ａ、３４Ｂと接触する面に対し略垂直な方向から見て、断片状である。このため、樹脂部材３４Ａと樹脂部材３４Ｂとは、仕切り部材以外の部分を通じて一体となっている。
このように、樹脂ケース３０は、外枠部材３１と、成形体３３と、樹脂部材３４とが一体的になったパッケージ部材となっている。仕切り部材３３ａｆ、３３ｂｆは、樹脂部材３４内に延在し、樹脂部材３４を樹脂部材３４Ａと樹脂部材３４Ｂとに区切る構成となっている。
次に、半導体装置２の組み立て方法について説明する。この組み立てでは、上述した図３（ａ）、図３（ｂ）を代用できるので、樹脂部材３４Ａ、３４Ｂを形成する工程から説明する。
図８は、半導体装置の製造工程を説明するための要部図である。
半導体装置２の形成工程では、仕切り部材３３ａｆ、３３ｂｆが断片状となっているために、ペースト状の熱硬化性樹脂３４ｐはそれぞれの仕切り部材３３ａｆ、３３ｂｆの間を通過することができる。
例えば、図８（ａ）に示すように、矢印６０、６２からペースト状の熱硬化性樹脂３４ｐを流入して、成形体３３と、ゲル５０と、外枠部材３１と、によって囲まれた部分に熱硬化性樹脂３４ｐを注入する。この熱硬化性樹脂３４ｐは、それぞれの仕切り部材３３ａｆ、３３ｂｆの間を通過して（矢印６１、６３）、ついには、成形体３３と、ゲル５０と、によって囲まれた部分に注入されることになる。
あるいは、図８（ｂ）に示すように、成形体３３の孔部３３ｈから熱硬化性樹脂３４ｐを流入して（矢印６４）、成形体３３と、ゲル５０と、によって囲まれた部分に熱硬化性樹脂３４ｐを注入する。この熱硬化性樹脂３４ｐは、それぞれの仕切り部材３３ａｆ、３３ｂｆの間を通過して（矢印６５、６６）、ついには、成形体３３と、ゲル５０と、外枠部材３１と、によって囲まれた部分に注入されることになる。
従って、半導体装置２の樹脂部材３４を形成する際には、１回の熱硬化性樹脂３４ｐの注入によって足りる。この後は、ゲル５０上の熱硬化性樹脂３４ｐを加熱して硬化する。これにより、図６に示す樹脂ケース３０が形成して、半導体装置２の形成に至る。
このように、半導体装置２では、成形部材３３ａ、３３ｂの外端部３３ａｅ、３３ｂｅに仕切り部材３３ａｆ、３３ｂｆが設けられている。このような仕切り部材３３ａｆ、３３ｂｆが存在すると、クラック４０の伸長が仕切り部材３３ａｆ、３３ｂｆで抑止される。従って、半導体装置２を長時間使用しても、クラック４０は樹脂部材３４Ｂ内でくい止められ、樹脂ケース３０の機械的強度、外観は保たれる。その結果、半導体装置２は、半導体装置１と同様に、高い機械的強度および高い防湿性を保持し、高信頼性を有している。また、その外観においても不良が生じない。
さらに、半導体装置２では、樹脂部材３４Ａと、樹脂部材３４Ｂとを１回の熱硬化性樹脂３４ｐの注入により形成することができる。その結果、製造工程の短縮化を図ることができ、半導体装置２の生産性が向上する。
図９、図１０は、半導体装置の要部模式図である。図９（ａ）には、半導体装置３の要部上面が示され、図９（ｂ）には、図９（ａ）のＸ−Ｙ断面が示されている。図１０には、樹脂ケース３０の中央部分の成形体３３を斜視した形態が示されている。
図９に示すように、半導体装置３は、ベース基板１０と、ベース基板１０上に設けられた半導体チップ２０ａ、２０ｂと、半導体チップ２０ａ、２０ｂを覆う樹脂ケース３０と、を含む構成をしている。樹脂ケース３０は、樹脂ケース３０は、外枠部材３１と、成形体３３と、外枠部材３１および成形体３３以外の部分に形成された樹脂部材３４を含む構成をしている。
例えば、ベース基板１０の上端縁１０ｅａ、１０ｅｂは、樹脂ケース３０の外周部分である外枠部材３１を支持している。絶縁基板１１ａ上の配線パターン１２ａには、外部接続用端子３２Ａの一端が接合している。同様に、絶縁基板１１ｂ上の配線パターン１２ｂには、外部接続用端子３２Ｂの一端が接合している。
外部接続用端子３２Ａ、３２Ｂの一部は、樹脂ケース３０中の成形部材３３ａ、３３ｂにより封止されている。成形部材３３ａと成形部材３３ｂとは、成形部材３３ａと成形部材３３ｂとの間に設けられた樹脂バー３３ｃにより連結している。また、成形部材３３ａの外端部３３ａｅから、この外端部３３ａｅに近接する外枠部材３１に向かう方向に、仕切り部材３３ａｆが延在している。同様に、成形部材３３ｂの外端部３３ｂｅから、この外端部３３ｂｅに近接する外枠部材３１に向かう方向に、仕切り部材３３ｂｆが延在している。
すなわち、樹脂ケース３０の中央部分には、成形部材３３ａと、成形部材３３ｂと、成形部材３３ａと成形部材３３ｂとを繋ぐ樹脂バー３３ｃと、成形部材３３ａ、３３ｂから矢印Ｂの方向に延在させた仕切り部材３３ａｆ、３３ｂｆとが一体的に構成された成形体３３が配置されている。仕切り部材３３ａｆ、３３ｂｆは、矢印Ａの方向に連続する構成になっている。
さらに、外枠部材３１と成形体３３との間には、外枠部材３１と成形体３３とを繋ぐための樹脂部材３４Ａが設けられている。成形体３３の樹脂バー３３ｃ間の孔部３３ｈには、樹脂部材３４Ｂが設けられている。樹脂部材３４Ｂは、成形体３３の下面側にまで回り込んでいる。
このように、樹脂ケース３０は、外枠部材３１と、成形体３３と、樹脂部材３４とが一体的になったパッケージ部材となっている。仕切り部材３３ａｆ、３３ｂｆは、樹脂部材３４内に延在し、樹脂部材３４を樹脂部材３４Ａと樹脂部材３４Ｂとに区切る構成となっている。
このような半導体装置３においても、半導体装置３の横方向に延在する仕切り部材３３ａｆ、３３ｂｆの存在により、クラック４０の伸長が仕切り部材３３ａｆ、３３ｂｆで抑止される。従って、半導体装置３を長時間使用しても、クラック４０は樹脂部材３４Ｂ内でくい止められ、樹脂ケース３０の機械的強度、外観は保たれる。その結果、半導体装置３は、半導体装置１と同様に、高い機械的強度および高い防湿性を保持し、高信頼性を有している。また、その外観においても不良が生じない。
なお、図９、１０では、矢印Ａ方向に連続する仕切り部材３３ａｆ、３３ｂｆの構成を示している。本実施の形態では、半導体装置２のように、短冊状の仕切り部材３３ａｆ、３３ｂｆが外部接続用端子３２Ａ〜３２Ｆの近傍に設けられた形態も含む。このような形態であっても、仕切り部材３３ａｆ、３３ｂｆの存在によりクラック４０の成長が充分に抑制される。
図１１は、半導体装置の要部断面模式図である。
半導体装置４では、上述した仕切り部材３３ａｆ、３３ｂｆを外枠部材３１側に設けている。仕切り部材３３ａｆ、３３ｂｆの形状は、連続であってもよく、断片状であってもよい。
このような半導体装置４であっても、仕切り部材３３ａｆ、３３ｂｆにより、樹脂部材３４Ａと、樹脂部材３４Ｂとを区分けすることができる。これにより、クラック４０の成長を樹脂部材３４Ｂ内でくい止めることができ、上述した半導体装置と同様の効果を得ることができる。
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本実施の形態はこれらの具体例に限定されるものではない。すなわち、以上の具体例に、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
また、前述した各実施の形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものも含まれる。
１、２、３、４、１００ 半導体装置
１０ ベース基板
１０ｅａ、１０ｅｂ 上端縁
１１ａ、１１ｂ 絶縁基板
１２ａ、１２ｂ 配線パターン
２０ａ、２０ｂ 半導体チップ
２１ａ、２１ｂ ボンディングワイヤ
３０ 樹脂ケース
３１ 外枠部材（成形体）
３２Ａ、３２Ｂ、３２Ｃ、３２Ｄ、３２Ｅ、３２Ｆ 外部接続用端子
３３ 成形体
３３ａ、３３ｂ 成形部材
３３ａｅ、３３ｂｅ 外端部
３３ａｆ、３３ｂｆ 仕切り部材
３３ｃ 樹脂バー
３３ｈ 孔部
３４、３４Ａ、３４Ｂ 樹脂部材
３４ｐ 熱硬化性樹脂
３５ 界面
４０ クラック
５０ ゲル（ゲル状樹脂）

Claims (5)

  1. ベース基板と、
    前記ベース基板上に設けられた、少なくとも１つの半導体チップと、
    前記半導体チップを覆いつつ、前記ベース基板に支持された樹脂ケースと、
    を備え、
    前記樹脂ケース内に、前記樹脂ケース内に発生するクラックの伸長を抑止する仕切り板が設けられていることを特徴とする半導体装置。
  2. 前記樹脂ケースは、前記半導体チップの電極と電気的な接続がされる外部接続端子の一部を封止する成形体と、前記ベース基板の上端縁に支持される外枠部材と、前記成形体および前記外枠部材以外の部分に形成された樹脂部材と、を含み、
    前記仕切り板は、前記成形体および前記外枠部材の少なくともいずれかから前記樹脂部材内に延在していることを特徴とする請求項１記載の半導体装置。
  3. 前記仕切り板は、前記仕切り板が前記樹脂部材と接触する面に対して略垂直な方向からみて、連続体または断片状であることを特徴とする請求項２記載の半導体装置。
  4. ベース基板上に設けられた少なくとも１つの半導体チップの電極と成形体により支持された外部接続端子とを電気的に接続し、前記ベース基板の上端縁に樹脂ケースの外枠部材を固定する工程と、
    前記ベース基板と前記外枠部材により取り囲まれた空間に樹脂を充填し、前記半導体チップを前記樹脂で被覆する工程と、
    前記外枠部材と、前記樹脂と、仕切り板を備えた成形体と、により囲まれた第１の部分に第１のペースト状樹脂を注入し、前記樹脂と、前記仕切り板を備えた成形体と、により囲まれた第２の部分に第２のペースト状樹脂を注入する工程と、
    前記第１のペースト状樹脂および前記第２のペースト状樹脂を硬化させて、前記ベース基板上に前記半導体チップを覆う、前記成形体と前記外枠部材と樹脂部材とを含む前記樹脂ケースを形成する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  5. ベース基板上に設けられた少なくとも１つの半導体チップの電極と、成形体により支持された外部接続端子を電気的に接続し、前記ベース基板の上端縁に樹脂ケースの外枠部材を固定する工程と、
    前記ベース基板と前記外枠部材とにより取り囲まれた空間に樹脂を充填し、前記半導体チップを前記樹脂で被覆する工程と、
    前記外枠部材と、前記樹脂と、断片状の仕切り板を備えた成形体と、により囲まれた第１の部分、もしくは、前記樹脂と、前記仕切り板を備えた成形体と、により囲まれた第２の部分からペースト状樹脂を流入し、前記ペースト状樹脂を前記仕切り板間を通過させて、前記第１の部分および前記第２の部分に前記ペースト状樹脂を注入する工程と、
    前記ペースト状樹脂を硬化させて、前記ベース基板上に前記半導体チップを覆う、前記成形体と前記外枠部材と樹脂部材とを含む前記樹脂ケースを形成する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
JP2009165619A 2009-07-14 2009-07-14 半導体装置およびその製造方法 Pending JP2011023458A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009165619A JP2011023458A (ja) 2009-07-14 2009-07-14 半導体装置およびその製造方法
US12/833,728 US20110012251A1 (en) 2009-07-14 2010-07-09 Semiconductor device and method for manufacturing same
CN2010102300002A CN101958290A (zh) 2009-07-14 2010-07-14 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009165619A JP2011023458A (ja) 2009-07-14 2009-07-14 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2011023458A true JP2011023458A (ja) 2011-02-03

Family

ID=43464690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009165619A Pending JP2011023458A (ja) 2009-07-14 2009-07-14 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US20110012251A1 (ja)
JP (1) JP2011023458A (ja)
CN (1) CN101958290A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6438106B1 (ja) * 2017-11-28 2018-12-12 株式会社三社電機製作所 半導体モジュール
JP6472034B1 (ja) * 2017-11-29 2019-02-20 株式会社三社電機製作所 半導体モジュール
WO2024057752A1 (ja) * 2022-09-16 2024-03-21 富士電機株式会社 半導体モジュール、半導体装置、及び車両

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5708815B2 (ja) * 2011-09-29 2015-04-30 トヨタ自動車株式会社 半導体装置
DE112015005836B4 (de) * 2014-12-29 2022-04-14 Mitsubishi Electric Corporation Leistungsmodul
DE212020000777U1 (de) * 2019-12-10 2022-09-22 Hitachi Energy Switzerland Ag Leistungshalbleitermodul

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55101052U (ja) * 1979-01-10 1980-07-14
JPS6261349A (ja) * 1985-09-11 1987-03-18 Mitsubishi Electric Corp 半導体装置
JPH04321259A (ja) * 1991-02-25 1992-11-11 Fuji Electric Co Ltd 半導体装置
JP2001044335A (ja) * 1999-08-03 2001-02-16 Toyota Autom Loom Works Ltd 端子付き電気装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4994895A (en) * 1988-07-11 1991-02-19 Fujitsu Limited Hybrid integrated circuit package structure
JPH1187572A (ja) * 1997-09-10 1999-03-30 Oki Electric Ind Co Ltd 樹脂封止半導体装置およびその製造方法
CN1146988C (zh) * 1997-12-08 2004-04-21 东芝株式会社 半导体功率器件的封装及其组装方法
JP2000095971A (ja) * 1998-09-22 2000-04-04 Hitachi Cable Ltd 接着力を強化された金属材および高放熱性パッケージ用リードフレームおよび高放熱性半導体パッケージ
TW504824B (en) * 2001-11-21 2002-10-01 Siliconware Precision Industries Co Ltd Semiconductor package having chip cracking prevention member
JP5251066B2 (ja) * 2007-10-15 2013-07-31 富士電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55101052U (ja) * 1979-01-10 1980-07-14
JPS6261349A (ja) * 1985-09-11 1987-03-18 Mitsubishi Electric Corp 半導体装置
JPH04321259A (ja) * 1991-02-25 1992-11-11 Fuji Electric Co Ltd 半導体装置
JP2001044335A (ja) * 1999-08-03 2001-02-16 Toyota Autom Loom Works Ltd 端子付き電気装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6438106B1 (ja) * 2017-11-28 2018-12-12 株式会社三社電機製作所 半導体モジュール
JP2019102500A (ja) * 2017-11-28 2019-06-24 株式会社三社電機製作所 半導体モジュール
JP6472034B1 (ja) * 2017-11-29 2019-02-20 株式会社三社電機製作所 半導体モジュール
JP2019102553A (ja) * 2017-11-29 2019-06-24 株式会社三社電機製作所 半導体モジュール
WO2024057752A1 (ja) * 2022-09-16 2024-03-21 富士電機株式会社 半導体モジュール、半導体装置、及び車両

Also Published As

Publication number Publication date
US20110012251A1 (en) 2011-01-20
CN101958290A (zh) 2011-01-26

Similar Documents

Publication Publication Date Title
JP6234630B2 (ja) パワーモジュール
KR101173927B1 (ko) 반도체장치 모듈
JP5930070B2 (ja) 半導体装置
US20150194373A1 (en) Semiconductor Packaging Arrangement
JP2007234690A (ja) パワー半導体モジュール
US20120241934A1 (en) Semiconductor apparatus and method for manufacturing the same
JP6813259B2 (ja) 半導体装置
JP2011023458A (ja) 半導体装置およびその製造方法
EP3649671B1 (en) Power semiconductor module with a housing connected onto a mould compound and corresponding manufacturing method
US20150262917A1 (en) Semiconductor device and method of manufacturing the same
JP2020136369A (ja) 半導体モジュール及び半導体モジュールの製造方法
JP2017123360A (ja) 半導体モジュール
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
JP6381489B2 (ja) 半導体装置の製造方法
US8471370B2 (en) Semiconductor element with semiconductor die and lead frames
JP2010003858A (ja) 半導体装置
US11244922B2 (en) Semiconductor device
JP2017135144A (ja) 半導体モジュール
JP6907670B2 (ja) 半導体装置および半導体装置の製造方法
JP4861200B2 (ja) パワーモジュール
JP6274986B2 (ja) パワー半導体モジュールおよびその製造方法
CN111354709A (zh) 半导体装置及其制造方法
JP7278077B2 (ja) 半導体装置およびその製造方法
WO2017077729A1 (ja) 半導体モジュール及びその製造方法
KR101214964B1 (ko) 리드프레임 및 이를 이용한 반도체 소자 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120509

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120910