KR100237025B1 - 반도체 소자의 금속층 식각 방법 - Google Patents

반도체 소자의 금속층 식각 방법 Download PDF

Info

Publication number
KR100237025B1
KR100237025B1 KR1019960055897A KR19960055897A KR100237025B1 KR 100237025 B1 KR100237025 B1 KR 100237025B1 KR 1019960055897 A KR1019960055897 A KR 1019960055897A KR 19960055897 A KR19960055897 A KR 19960055897A KR 100237025 B1 KR100237025 B1 KR 100237025B1
Authority
KR
South Korea
Prior art keywords
etching
metal layer
sccm
gas
supplied
Prior art date
Application number
KR1019960055897A
Other languages
English (en)
Other versions
KR19980037181A (ko
Inventor
임성애
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960055897A priority Critical patent/KR100237025B1/ko
Publication of KR19980037181A publication Critical patent/KR19980037181A/ko
Application granted granted Critical
Publication of KR100237025B1 publication Critical patent/KR100237025B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속층 식각 방법에 관한 것으로, 금속층상에 성장된 자연산화막 및 반사 방지막을 식각하는 과정에서 발생되는 플라즈마(Plasma)방전 및 스파킹(Sparking)을 방지하기 위하여 식각 공정시 일정 량의 N2가스를 공급하므로써 공정의 안정도를 향상시키며 소자의 수율을 증대시킬 수 있도록 한 반도체 소자의 금속층 식각 방법에 관한 것이다.

Description

반도체 소자의 금속층 식각 방법
본 발명은 반도체 소자의 금속층 식각 방법에 관한 것으로, 특히 공정의 안정도를 향상시킬 수 있도록 한 반도체 소자의 금속층 식각 방법에 관한 것이다.
일반적으로 반도체 소자의 제조 공정에서 금속층은 알루미늄(Al)과 같은 금속으로 형성된다. 또한 금속층상에는 금속층을 패터닝하기 위한 사진 공정시 나반사로 인한 불량의 발생을 방지하기 위하여 반사 방지막이 형성되는데, 그러면 상기와 같이 이루어진 금속층을 패터닝하기 위한 종래 반도체 소자의 금속층 식각 방법을 제1도 내지 제3도를 참조하여 설명하면 다음과 같다.
종래에는 제1도에 도시된 바와 같이 절연층(2)이 형성된 실리콘 기판(1)상에 알루미늄(A1)과 같은 금속을 증착하여 금속층(3)을 형성한 후 상기 금속층(3)상에 티타늄(Ti) 및 티타늄 나이트라이드(TiN)를 순차적으로 증착하여 반사 방지막(4)을 형성한다. 그리고 상기 반사 방지막(4)상에 감광막(5)을 형성한 후 패터닝하는데, 이때 노출된 상기 반사 방지막(4)의 표면에 자연산화막(6)이 성장된다. 이후 상기 패터닝된 감광막(5)을 마스크로 이용한 1차 식각 공정으로 제2도에 도시된 바와 같이 노출된 부분의 상기 자연산화막(6) 및 반사 방지막(4)을 순차적으로 제거하고 2차 식각 공정으로 실시하여 노출된 부분의 상기 금속층(3)을 식각한 다음 3차 식각공정을 실시하여 제3도에 도시된 바와 같이 잔류된 상기 금속층(3)이 완전히 제거되도록 한다. 여기서 상기 1차 내지 3차 식각 공정은 플라즈마 식각 장비에서 실시된다. 이때 반응 가스로는 BCℓ3와 Cℓ2가 공급되는데, 상기 2차 및 3차 식각 공정시에는 안정화 가스 역활을 하는 N2가스를 추가로 공급된다.
그런데 상기와 같은 식각 공정을 진행하는 경우 상기 1차 식각 공정시 플라즈마 이온이 상기 식각 장비내에 설치된 가리개(Shroud)의 홀(Hole)을 통해 방출되거나 스파킹 즉, 플라즈마 방전(플라즈마가 번쩍거리는 현상)이 발생되어 일정한 식각이 이루어지지 않으며 표면의 손상이 발생된다. 그리고 상기와 같은 현상에 의해 소자의 신뢰성 및 수율이 저하된다.
따라서 본 발명은 금속층상에 성장된 자연산화막 및 반사 방지막을 식각하는 과정에서 일정 량의 N2가스를 공급하므로써 상기한 단점을 해소할 수 있는 반도체 소자의 금속층 식각 방법을 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 절연층이 형성된 실리콘 기판상에 금속층 및 반사 방지막을 순차적으로 형성한 후 소정의 마스크를 이용한 1차 식각공정으로 노출된 상기 반사 방지막상에 성장된 자연산화막 및 반사 방지막을 순차적으로 제거하는 단계와, 상기 단계로부터 노출된 부분의 상기 금속층을 식각하기 위하여 2차 식각 공정을 실시한 후 잔류된 상기 금속층이 완전히 제거되도록 3차 식각 공정을 실시하는 단계로 이루어지는 반도체 소자의 금속층 식각 방법에 있어서, 상기 1차 내지 3차 식각 공정은 반응 가스인 BCℓ3및 Cℓ2가스와 안정화 가스인 N2가스가 각각 공급되는 분위기하에서 실시되는 것을 특징으로 한다.
제1도 내지 제3도는 종래 반도체 소자의 금속층 식각 방법을 설명하기 위한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 절연층
3 : 금속층 4 : 반사 방지막
5 : 감광막 6 : 자연산화막
이하, 상기 제1도 내지 제3도를 재 참조하여 본 발명을 상세히 설명하기로 한다.
본 발명에 따른 반도체 소자의 금속층 식각 방법은 상기 제1도 내지 제3도를 통해 설명된 종래의 금속층 식각 방법과 동일한 순서로 이루어지지만, 본 발명은 1차 식각 공정시 플라즈마 방전 및 스파킹이 발생되지 않도록 공정 조건을 개선한 것이다.
먼저, 상기 1차 식각 공정은 150 내지 250 mT의 압력이 유지되는 플라즈마 식각 장비에 400 내지 500 와트(W)의 고주파 전력(RF Power)이 인가되며 반응 가스인 80 내지 100 SCCM의 BCℓ3및 5 내지 15 SCCM의 Cℓ2가스와 안정화 가스인 10 내지 20 SCCM의 N2가스가 각각 공급되는 분위기하에서 20 내지 30 초동안 실시된다.
상기 2차 식각 공정은 150 내지 250 mT의 압력이 유지되는 상기 플라즈마식각 장비에 150 내지 250 와트(W)의 고주파 전력이 인가되며 반응 가스인 70 내지 80 SCCM의 BCℓ3및 30 내지 40 SCCM의 Cℓ2가스와 안정화 가스인 20 내지 30 SCCM의 N2가스가 각각 공급되는 분위기하에서 실시된다.
그리고 상기 3차 식각 공정은 50 내지 150 mT의 압력이 유지되는 상기 플라즈마 식각 장비에 400 내지 500 와트(W)의 고주파 전력이 인가되며 반응 가스인 70 내지 80 SCCM의 BCℓ3및 45 내지 55 SCCM의 Cℓ2가스와 안정화 가스인 20 내지 30 SCCM의 N2가스가 각각 공급되는 분위기하에서 실시된다.
이때 상기 1차 식각 공정시 안정화 가스로 공급되는 N2가스의 량은 여러번의 실험 과정을 통해 최상의 식각 조건이 유지되도록 설정되었는데, 이는 상기 N2가스의 량에 따른 알루미늄(Al)으로 형성된 상기 금속층(3)의 식각비 변화를 관찰하므로써 가능해졌다.
상기 실험 결과 N2가스가 공급되지 않는 경우 상기 금속층(3)의 식각비는 1650Å/Min이었고, 10 SCCM의 N2가스가 공급되는 경우 상기 금속층(3)의 식각비는 1850Å/Min이었으며, 20 SCCM의 N2가스가 공급되는 경우 상기 금속층(3)의 식각비는 1752 Å/Min이었다. 따라서 상기 금속층(3)의 상태 및 공정 효율을 양호하게 유지시키기 위하여 상기 N2가스의 공급량을 10 내지 20 SCCM으로 설정하였다.
상술한 바와 같이 본 발명에 의하면 금속층상에 성장된 자연산화막 및 반사 방지막을 식각하는 과정에서 일정 량의 질소(N2)를 공급하므로써 플라즈마 방전 및 스파킹의 발생이 방지되어 공정의 안정도가 향상되며, 따라서 소자의 수율이 증대될 수 있는 탁월한 효과가 있다.

Claims (7)

  1. 절연층이 형성된 실리콘 기판상에 금속층 및 반사 방지막을 순차적으로 형성한 후 소정의 마스크를 이용한 1차 식각 공정으로 노출된 상기 반사 방지막상에 성장된 자연산화막 및 반사 방지막을 순차적으로 제거하는 단계와, 상기 단계로부터 노출된 부분의 상기 금속층을 식각하기 위하여 2차 식각공정을 실시한 후 잔류된 상기 금속층이 완전히 제거되도록 3차 식각 공정을 실시하는 단계로 이루어지는 반도체 소자의 금속층 식각 방법에 있어서, 상기 1차 내지 3차 식각 공정은 반응 가스인 BCℓ3및 Cℓ2가스와 안정화 가스인 N2가스가 각각 공급되는 분위기하에서 실시되는 것을 특징으로 하는 반도체 소자의 금속층 식각 방법.
  2. 제1항에 있어서, 상기 1차 식각 공정은 상기 BCℓ3및 Cℓ2가스가 각각 80 내지 100 SCCM 및 5 내지 15 SCCM의 량으로 공급되고 상기 N2가스가 10 내지 20 SCCM의 량으로 공급되는 분위기하에서 실시되는 것을 특징으로 하는 반도체 소자의 금속층 식각 방법.
  3. 제1 또는 제2항에 있어서, 상기 1차 식각 공정은 150 내지 250mT의 압력이 유지되며 400 내지 500 와트(W)의 고주파 전력이 인가되는 플라즈마 식각 장비에서 20 내지 30 초동안 실시되는 것을 특징으로 하는 반도체 소자의 금속층 식각 방법.
  4. 제1항에 있어서, 상기 2차 식각 공정은 상기 BCℓ3및 Cℓ2가스가 각각 70 내지 80 SCCM 및 30 내지 40 SCCM의 량으로 공급되고 상기 N2가스가 20 내지 30 SCCM의 량으로 공급되는 분위기하에서 실시되는 것을 특징으로 하는 반도체 소자의 금속층 식각 방법.
  5. 제1차 또는 제4항에 있어서, 상기 1차 식각 공정은 150 내지 250 mT의 압력이 유지되며 150 내지 250 와트(W)의 고주파 전력이 인가되는 플라즈마 식각 장비에서 실시되는 것을 특징으로하는 반도체 소자의 금속층 식각 방법.
  6. 제1항에 있어서, 상기 3차 식각 공정은 상기 BCℓ3및 Cℓ2가스가 각각 70 내지 80 SCCM 및 45 내지 55 SCCM의 량으로 공급되고 상기 N2가스가 20 내지 30 SCCM의 량으로 공급되는 분위기하에서 실시되는 것을 특징으로 하는 반도체 소자의 금속층 식각 방법.
  7. 제1 또는 제6항에 있어서, 상기 3차 식각 공정은 50 내지 150mT의 압력이 유지되며 400 내지 500 와트(W)의 고주파 전력이 인가되는 플라즈마 식각 장비에서 실시되는 것을 특징으로 하는 반도체 소자의 금속층 식각 방법.
KR1019960055897A 1996-11-21 1996-11-21 반도체 소자의 금속층 식각 방법 KR100237025B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960055897A KR100237025B1 (ko) 1996-11-21 1996-11-21 반도체 소자의 금속층 식각 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960055897A KR100237025B1 (ko) 1996-11-21 1996-11-21 반도체 소자의 금속층 식각 방법

Publications (2)

Publication Number Publication Date
KR19980037181A KR19980037181A (ko) 1998-08-05
KR100237025B1 true KR100237025B1 (ko) 2000-01-15

Family

ID=19482793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960055897A KR100237025B1 (ko) 1996-11-21 1996-11-21 반도체 소자의 금속층 식각 방법

Country Status (1)

Country Link
KR (1) KR100237025B1 (ko)

Also Published As

Publication number Publication date
KR19980037181A (ko) 1998-08-05

Similar Documents

Publication Publication Date Title
US4547260A (en) Process for fabricating a wiring layer of aluminum or aluminum alloy on semiconductor devices
US5780359A (en) Polymer removal from top surfaces and sidewalls of a semiconductor wafer
US6461974B1 (en) High temperature tungsten etching process
JPH04233227A (ja) 半導体基板ウェファー上の層のドライエッチング方法
US20030190807A1 (en) Method for manufacturing semiconductor device
KR100237025B1 (ko) 반도체 소자의 금속층 식각 방법
KR100542943B1 (ko) 반도체 소자의 리페어 식각 방법
US20030153193A1 (en) Etching method
KR100439844B1 (ko) 반도체 소자의 금속배선 형성 후의 감광막 제거방법
KR100342393B1 (ko) 반도체 소자의 감광막 제거 방법
JP3637564B2 (ja) 導電コンポーネント及び導電ラインの形成方法
JPH10261627A (ja) 半導体装置の製造方法
KR100382312B1 (ko) 반도체장치의 도전체 패턴 제조 방법
JPH05175159A (ja) 半導体素子の製造方法
KR100231846B1 (ko) 반도체 장치의 금속배선 형성방법
KR100217904B1 (ko) 레지스트 제거 방법
KR19990057882A (ko) 반도체 장치 제조 방법
JPH05217965A (ja) 半導体装置の製造方法
JPS584930A (ja) ホトレジスト剥離方法
KR100236077B1 (ko) 반도체 소자 제조방법
KR0168166B1 (ko) 반도체 소자의 폴리머 제거방법
KR100332647B1 (ko) 반도체소자의콘택홀형성방법
KR100364809B1 (ko) 반도체 소자의 포스트 메탈 식각/애싱 방법
KR0172293B1 (ko) 반도체 장치의 콘택홀 형성방법
EP1166342A1 (en) Etch and ash photoresist removal process

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee