KR100359422B1 - 시리얼 통신회로 - Google Patents

시리얼 통신회로 Download PDF

Info

Publication number
KR100359422B1
KR100359422B1 KR10-1998-0011044A KR19980011044A KR100359422B1 KR 100359422 B1 KR100359422 B1 KR 100359422B1 KR 19980011044 A KR19980011044 A KR 19980011044A KR 100359422 B1 KR100359422 B1 KR 100359422B1
Authority
KR
South Korea
Prior art keywords
serial
serial interface
interface circuit
buffer
switch
Prior art date
Application number
KR10-1998-0011044A
Other languages
English (en)
Other versions
KR19980080869A (ko
Inventor
아츠시 유사
미츠야 오히에
Original Assignee
오끼 덴끼 고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오끼 덴끼 고오교 가부시끼가이샤 filed Critical 오끼 덴끼 고오교 가부시끼가이샤
Publication of KR19980080869A publication Critical patent/KR19980080869A/ko
Application granted granted Critical
Publication of KR100359422B1 publication Critical patent/KR100359422B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/16—Multiplexed systems, i.e. using two or more similar devices which are alternately accessed for enqueue and dequeue operations, e.g. ping-pong buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Computer And Data Communications (AREA)

Abstract

시리얼 통신회로는 대량의 데이터를 신속하게 송수신한다. 직렬 인터페이스회로(1a)에는 버퍼(2a)가 접속되고, 직렬 인터페이스회로(1b)에는 버퍼(2b)가 접속된다. 스위치(4)의 일단은 직렬 인터페이스회로(1a) 또는 직렬 인터페이스회로(1b)에 접속되고, 타단은 직렬포트(3)에 접속된다. 스위치(4)를 순차 직렬 인터페이스회로(1a)와 직렬 인터페이스회로(1b)로 전환함으로써, 2개의 버퍼를 사용하여 하나의 직렬포트(3)로부터 데이터를 송수신할 수 있다.

Description

시리얼 통신회로
본 발명은 마이크로콘트롤러 등의 집적회로에 사용되는 시리얼 통신회로에 관한 것이다.
마이크로콘트롤러 등에 사용되는 집적회로에서는, 직렬 데이터를 송수신하기 위한 시리얼 통신회로가 사용된다. 일반적으로, 종래의 시리얼 통신회로는 다음과 같은 구성으로 되어 있다.
도 2는 종래의 시리얼 통신회로를 나타내는 도면이다.
도면에서, 1a, 1b는 각각 직렬 인터페이스회로, 2a, 2b는 버퍼, 3-0, 3-1은 직렬포트(채널)이다. 이들 직렬 인터페이스회로(1a, 1b)와 직렬포트(3-0, 3-1)의 내부구성은 다음과 같이 되어 있다.
도 3은 시리얼 통신회로의 내부구성을 나타내는 도면이다.
도면에서, 직렬 인터페이스회로(1)는 도 2에서의 직렬 인터페이스회로(1a, 1b)에 대응한다. 시리얼 통신회로(1)는 송신 시프트 레지스터(11), 수신 시프트 레지스터(12), 송신 제어회로(13), 수신 제어회로(14), 보율 제너레이터(baud rate generator) (15)로 이루어진다. 또, 버퍼(2)는 도 2에서의 버퍼(2a, 2b)에 대응한다. 버퍼(2)는 송신버퍼(21)와 수신버퍼(22)로 이루어진다. 또한, 직렬포트(3)는 도 2에서의 직렬포트(3-0, 3-1)에 대응한다. 직렬포트(3)는 수신 데이터선 RXD, 송신 데이터선 TXD, 수신 클럭선 RXC, 송신 클럭선 TXC을 구비한다.
송신버퍼(21) 및 수신버퍼(22)는 마이크로콘트롤러와 같은 내부버스에 접속된다. 송신버퍼(21)는 송신 데이터를 일시적으로 포함하고, 수신버퍼(22)는 수신 데이터를 일시적으로 포함한다. 송신 시프트 레지스터(11)는 송신버퍼(21)로부터 병렬 송신 데이터를 수신하고, 송신 데이터선 TXD에 송신하기 위해 병렬 그것을 직렬 데이터로 변환한다. 또, 수신 시프트 레지스터(12)는 수신 데이터선 RXD를 통해 직렬 데이터를 수신하고, 수신버퍼(22)에 송신하기 위해 그것을 병렬 데이터로 변환한다. 송신 제어회로(13) 및 수신 제어회로(14)는 각각 동기클럭에 의거하여, 데이터의 송수신을 제어한다. 보율 제너레이터(15)는 직렬 통신용으로 사용되는 클럭신호를 생성한다.
도 4는 종래의 시리얼 통신회로의 구성을 나타낸 도면이다.
도면에서, 100은 2개의 시리얼 통신회로를 갖는 마이크로콘트롤러이다. 또, 200, 300은 시리얼 통신회로가 그것으로부터 데이터를 송수신하는 외부 IC이다. 각 IC는 한 쌍의 직렬포트(200A, 200B 및 300A, 300B)를 갖는다. 이 직렬포트(200A, 300A)는 마이크로콘트롤러(100)에 대한 직렬포트(3-0, 3-1)에 접속되고, 직렬포트(200B, 300B)는 외부 IC(200, 300)에 각각 접속된다. 또, 입출력 신호선의 개수는 직렬 인터페이스회로(1a, 1b)에 의존하기 때문에, 도 4 및 도 2에서의 입출력 신호선의 개수를 나타내기 위해 "n"을 사용한다.
도 2에 나타낸 바와 같이, 각각 독립된 구성으로 되어 있는 종래의 시리얼 통신회로는 다음과 같은 문제점을 갖는다.
① 수신버퍼(22) 내에 저장될 수신 데이터가 너무 크면(1개의 패킷의 데이터량이 많은 경우), 수신기는 송신기에게 데이터의 송신을 일시적으로 중단하라고 요청하여, 그 밖의 어딘가에, 예컨대 RAM 영역으로 데이터를 이동시킨다. 다음에, 수신기가 데이터를 수신할 준비가 되어 있으면, 수신기는 송신기에게 송신된 데이터 직후에 오는 데이터를 송신하라고 요청한다. 이것에 의해, 통신에 요하는 시간이 길어지고, 수신기 쪽의 데이터 처리량이 증가하게 된다.
② 송신버퍼(21) 내에 동시에 저장될 송신 데이터가 너무 크면, 송신기는 송신 버퍼 내에 한 개의 데이터 유니트를 저장해야 하고, 그 데이터 유니트를 송신해야 하며, 그 후에는 상기 버퍼 내에 다음 데이터 유니트를 저장해야 한다. 모든 데이터가 송신될 때까지 이것이 반복되어야 하는 경우에는, 송신기 쪽의 데이터 처리량이 증가하게 된다. 즉, 데이터가 송신될 때마다, 송신버퍼 내에 데이터를 저장해야 하는 경우에는, 통신이 중단되어, 통신시간이 길어지게 된다.
③ 복수의 수신기에 동일한 데이터를 송신하는 경우에는, 통상 많은 시리얼 통신회로가 필요하다. 게다가, 도 2에 나타낸 바와 같이, 시리얼 통신회로가 독립되어 있는 구성에서는, 각 시리얼 통신회로마다 동일한 데이터를 준비해야 한다.
④ 도 4에 나타낸 바와 같이, 외부 IC(200)와 외부 IC(300) 사이의 통신은 이 통신을 위해 계획된 직렬포트(도면에서의 직렬포트(200B, 300B))를 필요로 한다. 게다가, 시리얼 통신회로의 직렬포트(3-0, 3-1)와 통신하기 위한 포트뿐만 아니라 이들 전용의 포트도 필요하게 된다. 따라서, 외부 IC(200, 300)로서 그러한 복수의 노드가 있으면, 그리고 시리얼 통신회로의 통신이 이들 복수의 노드 사이에서 행해지면, 이들 노드 사이를 통신하기 위한 직렬포트가 필요하게 된다.
본 발명의 목적은 송신 또는 수신 데이터량이 많더라도 데이터를 신속하게 송신 또는 수신하는 시얼 통신회로를 제공하는 데에 있다.
상기 목적을 달성하기 위해, 본 발명은 각각이 한 개의 버퍼를 갖는 복수의 직렬 인터페이스회로로부터 한 개의 직렬 인터페이스회로를 선택하는 스위치를 제공하고, 그 스위치를 직렬포트에 접속한다.
따라서, 한 개의 버퍼 내에 저장될 수 없을 만큼 큰 데이터를 송신하기 위해, 제 1 버퍼로부터 데이터를 송신하고 있는 동안, 데이터를 제 2 버퍼 내에 저장하고, 데이터를 모드 제 1 버퍼로부터 송신한 직후에는, 스위치를 제 2 버퍼로 전환하여 데이터를 제 2 버퍼로부터 송신한다. 이것에 의해 대량의 데이터를 연속해서 송신할 수 있다.
또, 1개의 버퍼 내에 저장될 수 없을 만큼 큰 데이터를 수신하기 위해서, 제 1 버터가 가득찬 경우에 스위치를 제 2 버퍼로 전환한다. 이것에 의해 대량의 데이터를 연속해서 수신할 수 있다.
본 발명은 이하의 본 발명의 바람직한 실시예의 상세한 설명 및 첨부도면으로부터 보다 충분히 이해할 수 있을 것이다.
도 1은 본 발명에 따른 시리얼 통신회로의 제 1 실시예의 구성도,
도 2는 종래의 시리얼 통신회로의 구성도,
도 3은 일반적인 시리얼 통신회로의 내부 구성도,
도 4는 종래의 시리얼 통신회로의 접속 구성도,
도 5는 본 발명에 따른 시리얼 통신회로의 제 1 실시예에 사용된 전환 처리회로의 구성도,
도 6은 본 발명에 따른 시리얼 통신회로의 제 2 실시예의 구성도,
도 7은 본 발명에 따른 시리얼 통신회로의 제 3 실시예의 구성도,
도 8은 본 발명에 따른 시리얼 통신회로의 제 4 실시예의 구성도,
도 9는 본 발명에 따른 시리얼 통신회로의 제 4 실시예의 응용예의 구성도,
도 10은 본 발명에 따른 시리얼 통신회로의 제 5 실시예의 구성도,
도 11은 본 발명에 따른 시리얼 통신회로의 제 5 실시예에 사용된 스위치를 상세히 나타낸 설명도,
도 12는 본 발명에 따른 시리얼 통신회로의 제 5 실시예의 접속 구성도,
도 13은 본 발명에 따른 시리얼 통신회로의 제 5 실시예의 응용예의 구성도,
도 14는 본 발명에 따른 시리얼 통신회로의 제 6 실시예의 구성도.
<도면의 주요부분에 대한 부호의 설명>
1a,1b,1c : 직렬 인터페이스회로 2a,2b : 버퍼
3-0,3-1,3-2 : 직렬포트 4,5,5-1∼5-m : 스위치
4a : 제 2 스위치 4b : 제 1 스위치
6a,6b,6c : 직렬 인터페이스회로 접속용 스위치
7-0,7-1,9a-0∼9a-2,9b-0∼9b-2,9c-0∼9c-2 : 직렬포트 접속용 스위치
본 발명에 따른 복수의 실시예를 첨부도면을 참조하면서 설명한다.
제 1 실시예
도 1은 본 발명에 따른 시리얼 통신회로의 제 1 실시예를 나타내는 도면이다.
도면 중의 시스템은 직렬 인터페이스회로(1a, 1b), 버퍼(2a, 2b), 직렬포트(3) 및, 스위치(4)로 이루어진다.
직렬 인터페이스회로(1a, 1b)는 종래의 기술에 사용된 것과 같이, 직렬 데이터를 송수신하기 위한 인터페이스회로이다. 버퍼(2a, 2b)는 각각 직렬 인터페이스회로(1a, 1b)에 접속되는 송수신버퍼이다. 직렬포트(3)는 스위치(4)를 통해 직렬 인터페이스회로(1a, 1b)에 접속되는 포트(채널)이다. 스위치(4)는 2개의 직렬 인터페이스회로(1a, 1b) 중 하나를 선택적으로 직렬포트(3)에 접속한다. 즉, 한편의 선택단 a는 직렬 인터페이스회로(1a)에 접속되고, 또는 다른 한편의 선택단 b는 직렬 인터페이스회로(1b)에 접속되며, 공통단 c는 항상 직렬포트(3)에 접속된다.
다음에, 상기 구성의 시리얼 통신회로의 일반적인 동작에 대해서 설명한다. 도 1에 도시한 바와 같이, 스위치가 현재 직렬 인터페이스회로(1a)에 접속되어 있다. 이 경우에, 마치 종래의 시리얼 통신회로가 1개의 채널을 가진 것처럼 회로가 동작한다. 데이터가 송신된 경우에는, 버퍼(2a) 내에 저장된 송신 데이터를 순차 직렬 인터페이스회로(1a)로부터 송신한다. 데이터가 수신된 경우에는, 직렬포트(3)로부터의 수신 데이터를 직렬 인터페이스회로(1a)를 통해서 수신하여, 버퍼(2a) 내에 저장한다. 비슷하게, 스위치(4)가 직렬 인터페이스회로(1b)에 접속되면, 직렬 인터페이스회로(1b) 및 버퍼(2b)를 사용하여 데이터가 송신 또는 수신된다.
다음에, 버퍼(2a)보다 큰 데이터를 동시에 송신하기 위해, 버퍼(2a)에 저장될 수 있을 만큼의 데이터를 버퍼(2a) 내에 저장한 후, 버퍼(2b)에 나머지의 데이터를 저장한다. 직렬 인터페이스회로(1a)를 통해서 버퍼(2a)로부터 데이터를 송신하고, 버퍼(2a) 내의 데이터를 모두 송신한 직후에, 스위치(4)를 직렬 인터페이스회로(1b)로 전환하여, 버퍼(2b)로부터 직렬 인터페이스회로(1b)를 통해서 데이터를 송신한다.
버퍼(2a)와 버퍼(2b)의 사이즈보다 큰 대량의 데이터를 아래와 같이 송신한다. 버퍼(2a) 내의 데이터를 먼저 송신하고, 이 버퍼 내의 데이터를 모두 송신한 후에, 스위치(4)를 직렬 인터페이스회로(1b)로 전환하여, 버퍼(2b) 내의 데이터를 송신한다. 이 버퍼(2b) 내의 데이터를 송신하고 있는 사이에, 버퍼(2a) 내에 다음 데이터를 저장한다. 그 후, 스위치(4)를 직렬 인터페이스회로(1a)로 전환하여, 버퍼(2a) 내의 데이터를 송신한다. 이와 같이, 스위치(4)를 전환하면서, 데이터를 송신하는 데 사용되지 않는 버퍼 중 하나에 데이터를 저장하는 것에 의해, 대량의 데이터를 동시에 연속해서 송신할 수 있다.
다음에, 버퍼(2a)보다 큰 데이터를 동시에 수신하기 위해, 직렬 인터페이스회로(1a)를 통해서 데이터를 수신하고, 버퍼(2a) 내에 저장될 수 있는 만큼만 데이터를 버퍼(2a) 내에 저장한다. 버퍼(2a)가 가득차면, 스위치(4)는 직렬 인터페이스회로(1b)로 전환된다. 그 후, 데이터는 직렬 인터페이스회로(1b)를 통해서 수신되고, 데이터는 버퍼(2b) 내에 저장된다. 버퍼(2b) 내에 데이터를 저장하고 있는 동안, 버퍼(2a) 내에 수신된 데이터를 처리한다. 다음에, 또 스위치(4)를 다시 전환하여, 직렬 인터페이스회로(1a)를 통해서 데이터를 수신한다. 이 동작의 반복에 의해, 대량의 데이터를 연속해서 수신할 수 있다.
또한, 상기 구성에서, "버퍼-풀" 검출신호에 의해 트리거되는 스위치(4)의 전환동작은 하드웨어에 의해 자동으로 처리된다. 또한, 마이크로콘트롤러와 같은 빌트인(built-in) 회로에서는 "버퍼-풀" 인터럽트를 발생시켜서, 소프트웨어로 이러한 스위치를 전환한다. 이들의 구성의 일례를 다음에 설명한다.
도 5는 스위치(4)의 동작을 제어하는 전환회로의 구성을 나타내는 도면이다.
이 도면에서, 전환회로(400)는 AND 회로(401), AND 회로(402), OR 회로(403), T-플립플롭(FF)(404), 스위치(405)로 이루어져 있다. AND 회로(401)는 버퍼(2a)의 상태를 표시하는 엠프티/풀(empty/full)신호와, 직렬 인터페이스회로(1a)의 상태를 표시하는 전송 종료신호를 논리곱한다. 또한, OR 회로(403)는 AND 회로(401)의 출력과 AND 회로(402)의 출력을 논리합하여, 이 논리합 출력을 T-플립플롭(404)에 송신한다. T-플립플롭(404)의 출력 Q는 전환신호로서 사용하기 위해 스위치(405)를 통해 스위치(4)로 송신된다. 또한, 스위치(405)는 2개의 하드웨어 자동 전환 모드와 소프트웨어 전환 모드로부터 스위치(4)의 전환 모드를 선택한다. 한편, T-플립플롭(404)에 송신되는 PR 및 CLR는 프리세트신호 및 클리어신호이다.
이와 같이 구성된 전환회로(400)는 다음과 같이 동작한다. 예컨대, 데이터가 송신되면, 버퍼(2a)는 아래의 순서에 따라 버퍼(2b)로 전환된다. 버퍼(2a)로부터의 엠프티신호와 직렬 인터페이스회로(1a)로부터의 전송 종료신호가 모두 온이면, AND 회로(401)는 온 신호를 출력한다. 이 온 신호를 OR 회로(403)를 통해서 T-플립플롭(404)에 송신하여, T-플립플롭(404)의 출력을 반전한다. 그 후, 반전된 전환신호가 스위치(4)에 송신됨으로써, 스위치(4)가 직렬 인터페이스회로(1b)로 전환된다. 그 결과, 버퍼(2b) 내에 저장된 데이터가 직렬 인터페이스회로(1b)를 통해서 송신되고, 온 신호는 AND 회로(402)로부터 출력된다. T-플립플롭(404)의 출력은 반전되고, 스위치(4)는 다시 직렬 인터페이스회로(1a)로 전환된다.
또한, 데이터가 수신되면, 버퍼(2a 또는 2b)로부터의 버퍼-풀 신호와, 직렬 인터페이스회로(1a, 1b)로부터의 전송 종료신호에 의해, 데이터가 송신된 경우와 같이, 스위치(4)가 전환된다.
한편, 소프트웨어에 의해 스위치(4)가 전환되면, 스위치(405)는 소프트웨어 전환신호에 의해 전환된다.
상술한 제 1 실시예에서, 버퍼(2a)에 접속된 직렬 인터페이스회로(1a) 또는 버퍼(2b)에 접속된 직렬 인터페이스회로(1b)와 선택적으로 접속하는 스위치(4)에 의해 두개의 직렬 인터페이스회로(1a, 1b)가 하나의 직렬포트(3)와 교환할 수 있게 접속될 수 있다. 그 결과, 각각 사이즈가 작은 버퍼(2a)와 버퍼(2b) 사이의 전환에 의해 대량의 데이터를 연속해서 송신 또는 수신할 수 있다. 또한, 자동 전환을 위해 하드웨어에 의해 동작되는 스위치(4)를 부가함으로써 더 고속화를 꾀할 수 있고, 특히 마이크로콘트롤러에서는, CPU의 처리량을 감소시킬 수 있다.
제 1 실시예에 있어서는, 버퍼(2a)가 접속되는 직렬 인터페이스회로(1a)와, 버퍼(2b)가 접속되는 직렬 인터페이스회로(1b)로 구성된 2쌍이 사용된다. 그러나, 이 실시예는 이러한 구성에 한정되지 않는다. 예컨대, 3쌍 또는 그 이상이 사용되는 경우에, 스위치(4)는 3개 또는 그 이상의 직렬 인터페이스회로 중 하나를 선택한다.
제 2 실시예
제 2 실시예에 있어서, 복수의 시리얼 통신회로의 각각은 복수의 버퍼를 선택적으로 접속할 수 있는 스위치를 갖는다. 즉, 상술한 제 1 실시예에서는 2세트의 시리얼 통신회로(1a 또는 1b)와 버퍼(2a 또는 2b)를 스위치(4)로 전환한다. 제 2 실시예에서는, 시리얼 통신회로에 접속하기 위해 버퍼를 교환한다.
도 6은 제 2 실시예의 구성을 나타내는 도면이다.
도면에서의 시스템은 직렬 인터페이스회로(1a), 직렬 인터페이스회로(1b), 버퍼(2a), 버퍼(2b), 직렬포트(3-0), 직렬포트(3-1), 버퍼 선택 스위치(4a-0), 버퍼 선택 스위치(4a-1), 접속 온/오프 스위치(4b-0), 접속 온/오프 스위치(4b-1)로 이루어진다. 여기서, 직렬 인터페이스회로(1a, 1b)와 버퍼(2a, 2b)의 기능은 제 1 실시예의 기능과 비슷하기 때문에, 그것에 대한 설명은 생략한다. 또한, 직렬포트(3-0, 3-1)는 각각 직렬 인터페이스회로(1a, 1b)에 접속된다.
버퍼 선택 스위치(4a-0, 4a-1)의 각각은 2개의 버퍼(2a, 2b) 중 하나와 접속하고, 2개의 직렬 인터페이스회로(1a., 1b) 중 하나와 접속한다. 또한, 접속 온/오프 스위치(4b-0, 4b-1)의 각각은, 버퍼 선택 스위치(4a-0 또는 4a-1)에 의해서 선택된 버퍼(2a, 2b) 중 하나와, 직렬 인터페이스회로(1a) 또는 직렬 인터페이스회로(1b) 사이의 접속을 온 또는 오프한다.
상기와 같이 구성된 시리얼 통신회로의 일반적인 동작에 대해서 설명한다. 종래의 시리얼 통신회로와 같이 구성한 시스템을 사용하는 경우, 버퍼 선택 스위치(4a-0)가 버퍼(2a)에 접속되고, 버퍼 선택 스위치(4a-1)가 버퍼(2b)에 접속되어 접속 온/오프 스위치(4b-0, 4b-1)가 온된다. 이 경우에, 버퍼(2a)는 버퍼 선택 스위치(4a-0)와 접속 온/오프 스위치(4b-0)를 통해 직렬 인터페이스회로(1a)에 접속된다. 비슷하게, 버퍼(2b)는 버퍼 선택 스위치(4a-1)와 접속 온/오프 스위치(4b-1)를 통해 직렬 인터페이스회로(1b)에 접속된다. 한편, 버퍼 선택 스위치(4a-0)가 버퍼(2b)를 선택하는 경우, 그리고 버퍼 선택 스위치(4a-1)가 버퍼(2a)를 선택하는 경우에 동일한 구성으로 된다는 것에 유의해야 한다.
다음에, 버퍼(2a)보다 큰 데이터를 직렬포트(3-0)를 통해서 동시에 송신하는 경우에 관해서 설명한다. 접속 온/오프 스위치(4b-0)는 온상태로 하고, 접속 온/오프 스위치(4b-1)는 오프상태로 한다. 버퍼(2a) 내에 저장할 수 있는 만큼만 데이터를 저장하고, 버퍼(2b) 내에 나머지의 데이터를 저장한 후, 버퍼(2a) 내의 데이터를 직렬 인터페이스회로(1a)를 통해서 송신한다. 그리고, 버퍼(2a) 내의 데이터를 모두 송신한 직후에, 버퍼 선택 스위치(4a-0)를 버퍼(2b)로 전환하여, 버퍼(2b) 내의 데이터를 직렬 인터페이스회로(1a)를 통해서 송신한다.
게다가, 버퍼(2a)와 버퍼(2b)의 사이즈보다도 큰 데이터를 직렬포트(3-0)를 통해서 송신하는 경우에는, 상기의 경우와 같이, 접속 온/오프 스위치(4b-0)를 온상태로 하고, 접속 온/오프 스위치(4b-1)를 오프상태로 한다. 버퍼(2a)로부터 데이터를 송신하여, 데이터를 모두 송신한 후에, 버퍼 선택 스위치(4a-0)를 버퍼(2b)로 전환하여, 버퍼(2b)로부터 데이터를 송신한다. 이 버퍼(2b)로부터 데이터를 송신하고 있는 동안, 나머지의 데이터를 버퍼(2a) 내에 저장한다. 다음에, 버퍼 선택 스위치(4a-0)를 버퍼(2a)로 다시 전환하여, 버퍼(2a)로부터 데이터를 송신한다. 이와 같이, 버퍼 선택 스위치(4a-0)를 순차 전환하면서, 사용하고 있지 않는 쪽의 버퍼(2a, 2b) 중 하나에 데이터를 저장하는 것에 의해, 대량의 데이터를 연속해서 송신할 수 있다.
다음에, 버퍼(2a)보다 큰 수신 데이터를 직렬포트(3-0)를 통해서 동시에 수신하는 경우에 관해서 설명한다. 접속 온/오프 스위치(4b-0)를 온상태로 하고, 접속 온/오프 스위치(4b-1)를 오프상태로 한다. 우선, 버퍼 선택 스위치(4a-0)를 버퍼(2a)에 접속하여, 직렬 인터페이스회로(1a)를 통해서 데이터를 버퍼(2a) 내부에 수신한다. 버퍼(2a)가 가득차면, 버퍼 선택 스위치(4a-0)를 버퍼(2b)로 전환하여, 데이터를 버퍼(2b) 내에 저장한다. 한편, 버퍼(2b) 내에 데이터를 저장하고 있는 동안, 버퍼(2a) 내에 수신된 데이터를 처리한다. 다음에, 버퍼 선택 스위치(4a-0)를 전환하여, 버퍼(2a) 내에 데이터를 저장한다. 이 동작의 반복에 의해, 대량의 데이터를 연속해서 수신할 수 있다.
상술한 송수신 동작에서, 직렬포트(3-0)를 사용하기 때문에, 접속 온/오프 스위치(4b-0)는 온상태로 된다. 직렬포트(3-1)를 통해서 데이터를 송수신하는 경우, 접속 온/오프 스위치(4b-0)는 오프상태로 되고, 접속 온/오프 스위치(4b-1)는 온상태로 된다. 이 경우에, 버퍼 선택 스위치(4a-1)를 사용하여 버퍼(2a, 2b) 중 하나를 선택하면, 상술한 것과 동일한 동작을 할 수 있다.
또한, 버퍼(2a, 2b) 중 어느 하나와 직렬 인터페이스회로(1a, 1b)를 접속하는 것에 의해, 동일한 데이터를 직렬 인터페이스회로(1a, 1b)로부터 직렬포트(3-0, 3-1)로 송신할 수 있다. 예컨대, 버퍼(2a)로부터 직렬포트(3-0, 3-1)를 통해서 데이터를 동시에 송신하는 경우, 버퍼 선택 스위치(4a-0, 4a-1)를 버퍼(2a)에 접속하여, 접속 온/오프 스위치(4b-0, 4b-1)를 모두 온상태로 한다. 또한, 버퍼(2b)로부터 직렬포트(3-0, 3-1)를 통해서 동시에 데이터를 송신하는 경우, 버퍼 선택 스위치(4a-0, 4a-1)를 버퍼(2b)에 접속하여, 접속 온/오프 스위치(4b-0, 4b-1)를 모두 온상태로 한다.
제 1 실시예에서와 같이, 버퍼 선택 스위치(4a-0, 4a-1)와 접속 온/오프 스위치(4b-0, 4b-1)의 동작은 하드웨어에 의해 자동으로 전환되거나 소프트웨어에 의해 발생된 인터럽트에 의해 전환된다.
상술한 제 2 실시예에 의하면, 버퍼 선택 스위치(4a-0, 4 a-1)와 접속 온/오프 스위치(4b-0, 4b-1)에 의해, 두개의 버퍼(2a, 2b)와 두개의 직렬 인터페이스회로(1a, 1b)를 선택적으로 접속할 수 있기 때문에, 이하의 효과가 있다.
① 직렬 인터페이스회로(1a 또는 1b)가 연속해서 데이터를 송수신하기 위해 사용될 수 있다.
② 버퍼(2a, 2b)와 직렬 인터페이스회로(1a, 1b)의 결합은 융통성 있게 변경될 수 있다. 예컨대, 마치 그들이 형성된 것처럼, 버퍼(2a)는 직렬 인터페이스회로(1a)에 영구히 접속되고, 독립적인 채널 또는 버퍼(2a)는 직렬 인터페이스회로(1b)에 접속된다.
③ 동일한 데이터를 두개의 직렬포트(3-0, 3-1)를 통해서 동시에 송신할 수 있다.
한편, 상술한 제 2 실시예에서는, 2개의 버퍼(2a, 2b)와 2개의 직렬 인터페이스회로(1a, 1b)를 갖는다. 버퍼와 직렬 인터페이스회로의 개수가 항상 2개일 필요는 없다. 즉, 접속 온/오프 스위치의 수가 직렬 인터페이스회로의 수와 동일하고, 또 버퍼 중 어느 것인가를 선택할 수 있는 버퍼 선택 스위치의 수가 접속 온/오프 스위치의 수와 동일하면, 버퍼와 직렬 인터페이스회로의 개수는 2개 또는 그 이상의 어떤 개수일 수도 있다.
제 3 실시예
상술한 제 2 실시예에서는, 2개의 버퍼 선택 스위치(4a-0, 4a-1)와 2개의 접속 온/오프 스위치(4b-0, 4b-1)를 갖는다. 또한, 1개의 버퍼 선택 스위치와 1개의 접속 온/오프 스위치를 갖는 시스템은 버퍼(2a, 2b)에 데이터를 송수신한다. 이러한 구성을 갖는 제 3 실시예에 대해서는 이하에 설명한다.
도 7은 제 3 실시예의 구성을 나타내는 도면이다.
도면에서, 시스템은 직렬 인터페이스회로(1a, 1b)와, 버퍼(2a, 2b)와, 직렬포트(3-0, 3-1)와, 버퍼 선택 스위치(4a)와, 접속 온/오프 스위치(4b)로 이루어진다. 여기서, 버퍼 선택 스위치(4a)와 접속 온/오프 스위치(4b) 이외의 구성소자는 제 2 실시예의 구성소자와 동일하기 때문에, 그것에 대한 설명은 생략한다.
버퍼 선택 스위치(4a)는 버퍼(2a)와 버퍼(2b)를 선택적으로 직렬 인터페이스회로(1a)에 접속한다. 접속 온/오프 스위치(4b)는 버퍼(2b)와 직렬 인터페이스회로(1b)와의 접속을 온/오프한다.
다음에, 상기의 구성을 갖는 제 3 실시예의 시리얼 통신회로의 일반적인 구성에 대해서 설명한다.
제 3 실시예에서 종래의 구성과 같은 시스템을 사용하는 경우, 버퍼 선택 스위치(4a)를 버퍼(2a)로 전환하여, 버퍼(2a)와 직렬 인터페이스회로(1a)를 접속한다. 또한, 접속 온/오프 스위치(4b)는 온상태로 되어, 버퍼(2b)와 직렬 인터페이스회로(1b)를 접속한다. 이것에 의해, 버퍼(2a)와 직렬 인터페이스회로(1a)가 직렬포트(3-0)에 접속되고, 버퍼(2b)와 직렬 인터페이스회로(1b)가 직렬포트(3-1)에 접속된다.
다음에, 버퍼(2a)보다 큰 데이터를 직렬포트(3-0)를 통해서 동시에 송신하는 경우에 관해서 설명한다. 이 경우, 접속 온/오프 스위치(4b-0)는 오프상태로 한다. 버퍼(2a) 내에 저장될 수 있는 만큼만 데이터를 버퍼(2a) 내에 저장한 후, 버퍼(2b) 내에 나머지의 데이터를 저장하여, 버퍼(2a)로부터 직렬 인터페이스회로(1a)를 통해서 데이터를 송신한다. 버퍼(2a)로부터 데이터를 모두 송신한 직후에, 버퍼 선택 스위치(4a)를 버퍼(2b)로 전환하여, 버퍼(2b)로부터 직렬 인터페이스회로(1a)를 통해서 데이터를 송신한다.
버퍼(2a)와 버퍼(2b)의 사이즈보다 큰 데이터를 송신하는 경우에 대해서 설명한다. 상기의 경우에서 처럼, 이 접속 온/오프 스위치(4b)는 오프상태로 한다. 버퍼(2a)로부터 데이터를 송신하여, 데이터를 송신한 후에, 버퍼 선택 스위치(4a)를 버퍼(2b)로 전환하여, 버퍼(2b)로부터 데이터를 송신한다. 그리고, 이 버퍼(2b)로부터 데이터를 송신하고 있는 동안, 버퍼(2a) 내에 나머지의 데이터를 저장하고, 다시 버퍼 선택 스위치(4a)를 버퍼(2a)로 전환하여, 버퍼(2a)로부터 데이터를 송신한다. 이와 같이, 버퍼 선택 스위치(4a)를 순차 전환하면서, 사용하고 있지 않는 쪽의 버퍼(2a, 2b에) 중 하나에 데이터를 저장하는 것에 의해, 대량의 데이터를 연속해서 송신할 수 있다.
다음에, 버퍼(2a)보다 큰 데이터를 동시에 수신하는 경우에 관해서 설명한다. 이 경우, 데이터가 직렬포트(3-0)를 통해서 수신되고, 접속 온/오프 스위치(4b)가 오프상태로 된다고 가정한다. 우선, 직렬 인터페이스회로(1a)를 통해서 버퍼(2a) 내에 데이터를 수신한다. 버퍼(2a)가 가득차면, 버퍼 선택 스위치(4a)를 버퍼(2b)로 전환하여, 데이터를 버퍼(2b) 내에 저장한다. 한편, 버퍼(2b) 내에 데이터를 저장하고 있는 동안, 버퍼(2a) 내에 수신된 데이터를 처리한 후, 버퍼 선택 스위치(4a)를 다시 전환하여, 버퍼(2a) 내에 데이터를 저장한다. 이 동작의 반복에 의해, 대량의 데이터를 연속해서 수신할 수 있다.
제 1 및 제 2 실시예에서 처럼, 버퍼 선택 스위치(4a)와 접속 온/오프 스위치(4b)의 동작은 하드웨어에 의해 자동으로 전환되거나, 혹은 소프트웨어에 의해 발생된 인터럽트에 의해 전환될 수 있다.
상술한 바와 같이, 제 3 실시예에 의하면, 버퍼 선택 스위치(4a) 및 접속 온/오프 스위치(4b)에 의해, 두개의 버퍼(2a, 2b)를 하나의 직렬 인터페이스회로(1a)에 선택적으로 접속할 수 있다. 이 구성에 의하면, 제 1 실시예와 동일한 효과를 얻을 수 있다. 동시에, 버퍼 선택 스위치(4a) 및 접속 온/오프 스위치(4b)에 의해 수행되는 전환제어에 의해서, 이 시스템을 독립적인 채널로서 사용할 수 있다. 또한, 제 2 실시예에서보다 스위치의 수를 적게 할 수 있기 때문에, 구성을 간소화할 수 있어, 집적회로에서의 실장면적을 적게 할 수 있다.
한편, 제 3 실시예에 있어서, 하나의 직렬 인터페이스회로(1a)에 대하여, 선택적으로 2개의 버퍼(2a, 2b)를 접속한다. 버퍼의 수를 항상 2개로 해야 하는 것은 아니다. 예컨대, 3개 또는 그 이상의 버퍼를 사용하는 경우에, 버퍼 선택 스위치(4a)를 3개 또는 그 이상의 버퍼 중 하나로 전환할 수 있도록 구성한다. 또한, 직렬 인터페이스회로(1a, 1b)의 수가 3개 또는 그 이상이어도 좋다. 이 경우에, 직렬 인터페이스회로 중 하나를 복수의 버퍼와 선택적으로 접속할 수 있어, 나머지의 직렬 인터페이스회로가 접속 온/오프 스위치의 제어 하에서, 복수의 버퍼와 접속된다.
제 4 실시예
제 4 실시예에 의하면, 하나의 직렬 인터페이스회로는 데이터를 동시에 복수의 직렬포트로 선택적으로 송수신할 수 있다.
도 8은 제 4 실시예의 구성을 나타내는 도면이다.
도면에서의 시스템은 직렬 인터페이스회로(1c), 직렬포트(3-0), 직렬포트(3-1) 및, 스위치(5)로 이루어진다. 한편, 본 실시예에서는, 어떠한 버퍼도 구비하고 있지 않지만, 상기 실시예와 같이 버퍼가 직렬 인터페이스회로(1c)에 접속될 수도 있다. 여기서는, 직렬 인터페이스회로(1c)와 직렬포트(3-0, 3-1)의 기능이 제 1 및 제 2 실시예의 기능과 동일하기 때문에, 그것에 대한 설명은 생략한다. 본 실시예에서는, 직렬 인터페이스회로(1c)가 직렬포트(3-0)에 직접 접속된다. 직렬 인터페이스회로(1c)는 스위치(5)를 통해 직렬포트(3-1)에 접속된다.
일단을 직렬 인터페이스회로(1c)에 접속하고, 타단을 직렬포트(3-1)에 접속한 스위치(5)는 이것들의 접속을 온/오프한다.
상기 구성을 갖는 제 4 실시예는 다음과 같이 동작한다. 우선, 스위치(5)가 오프이면, 송신 및 수신동작은 단 한 개의 시리얼 통신회로만 있는 종래의 시스템의 동작과 동일하다. 다음에, 스위치(5)가 온하면, 데이터가 송신될 때에는, 직렬 인터페이스회로(1c)에서의 데이터가 직렬포트(3-0) 및 직렬포트(3-1)로 동시에 송신된다. 그러나, 데이터가 수신될 때에는, 직렬포트(3-0)와 직렬포트(3-1)로부터 데이터를 동시에 수신할 수 없다. 따라서, 직렬포트(3-0)로부터만 데이터를 수신한다.
상술한 제 4 실시예에서, 스위치(5)에 의해, 하나의 직렬 인터페이스회로(1c)를 두개의 직렬포트(3-0, 3-1)에 접속할 수 있기 때문에, 복수의 노드에 데이터를 동시에 송신할 수 있다. 이것에 의해 방영 모드 통신(복수 노드로의 동일 데이터의 송신)이 용이하고 효율적으로 실현된다. 또한, 1개의 직렬 인터페이스회로(1c)만으로도 이 동작을 수행할 수 있어, 필요한 하드웨어의 양을 줄일 수 있다.
또한, 상기 스위치(5)와 직렬포트(3-1)의 결합은 복수의 결합일 수도 있다. 제 4 실시예의 응용예로서 이 구성을 갖는 시스템에 대해서는 다음에 설명한다.
도 9는 제 4 실시예의 응용예의 구성을 나타내는 도면이다.
도면에 나타낸 시스템은 도 8에 나타낸 시스템에 사용된 스위치(5)와 직렬포트(3-1)의 복수의 세트로 이루어져 있다. 즉, 직렬포트(3-1∼3-m)는 각각 스위치(5-1∼5-m)를 통해 직렬 인터페이스회로(1c)에 접속된다. 직렬포트(3-1∼3-m)는 선택적으로 직렬 인터페이스회로(1c)에 접속된다.
이와 같이 구성된 시리얼 통신회로의 송수신 동작은 스위치(5-1∼5-m)의 동시전환에 의해 제어되고, 제 4 실시예에서 1개의 직렬포트(3-1)대신에, 복수의 직렬포트(3-1∼3-m)가 사용된다는 점을 제외하고, 도 8도 나타낸 제 4 실시예의 동작과 비슷하다. 즉, 사용자는 직렬포트(3-0)만의 동작이나, 혹은 모든 직렬포트(3-0∼3-m)의 동작을 선택할 수 있다.
이 응용예에서는, 스위치(5-1∼5-m)를 각각 시분할 모드로 온/오프해도 된다. 예컨대, 직렬 인터페이스회로(1c)에서 각 직렬포트(3-1∼3-m)로 서로 다른 데이터를 송신하고, 이 데이터 출력 동작에 동기하여, 스위치(5-1∼5-m)를 순차 온으로 한다. 이것에 의해, 하나의 직렬 인터페이스회로(1c)만으로 복수의 직렬포트(3-1∼3-m)에 서로 다른 데이터를 송신할 수 있다. 이 경우에, 직렬포트(3-1∼3-m)에 송신된 데이터를 모두 직렬포트(3-0)로 송신한다. 이것은 직렬포트(3-0)가 모든 데이터를 필요로 하는 주회로이고, 각 직렬포트(3-1∼3-m)가 부회로인 시스템이 내장될 수도 있다는 것을 의미한다.
제 5 실시예
제 5 실시예에 있어서, 하나의 직렬 인터페이스회로는 두개의 직렬포트에 선택적으로 접속된다. 반면에, 직렬 인터페이스회로와 직렬포트 사이의 접속이 오프이면, 두개의 직렬포트가 접속될 수도 있다.
도 10은 제 5 실시예의 구성을 나타내는 도면이다.
도면에서의 시스템은 직렬 인터페이스회로(1c), 직렬포트(3-0), 직렬포트(3-1), 직렬 인터페이스회로 접속용 스위치(6) 및 직렬포트 접속용 스위치(7-0), 직렬포트 접속용 스위치(7-1)로 이루어진다. 여기서는, 직렬 인터페이스회로(1c)와, 직렬포트(3-0, 3-1)의 기능은 상기 실시예의 기능과 동일하기 때문에, 그것에 대한 설명은 생략한다. 직렬 인터페이스회로 접속용 스위치(6)의 일단은 직렬 인터페이스회로(1c)에 접속되고, 타단은 직렬포트 접속용 스위치(7-0, 7-1)의 공통단에 접속된다. 직렬포트 접속용 스위치(7-0, 7-1)의 각각의 타단은 직렬포트(3-0, 3-1)에 접속된다.
도 11은 제 5 실시예에 사용된 스위치(6, 7-0, 7-1)를 상세히 나타낸 도면이다.
도면에 나타낸 바와 같이, 직렬 인터페이스회로 접속용 스위치(6)는 송신 데이터선 TXD 및 수신 데이터선 RXD를 온/오프한다. 직렬포트 접속용 스위치(7-0, 7-1)는 각각 크로스 접속될 수도 있다.
도 12는 제 5 실시예를 적용한 시스템의 접속을 나타낸 도면이다.
이 시스템에서, 시리얼 통신회로는 마이크로콘트롤러(101)에 내장되고, 외부 IC(201)와 외부 IC(301)는 직렬포트(3-0, 3-1)를 통해 마이크로콘트롤러(101)에 접속된다. 또한, 마이크로콘트롤러(101) 내의 직렬 데이터의 모니터(8)는 직렬 인터페이스회로(1c)를 통해 송신 또는 수신된 직렬 데이터의 모니터한다.
도 12에 나타낸 접속예를 참조하면서 상기 구성을 갖는 제 5 실시예의 시리얼 통신회로의 일반적인 동작에 대해서 설명한다. 우선, 직렬포트 접속용 스위치(7-0과 7-1)를 온하면, 직렬포트(3-0)와 직렬포트(3-1)가 접속된다. 이 상태에서, 외부 IC(201)와 외부 IC(301)가 마이크로콘트롤러(101)를 통해 접속된다. 따라서, 외부 IC(201)와 외부 IC(301) 사이에서 직렬 통신이 가능해진다(바이패스모드). 이 경우에, 직렬포트 접속용 스위치(7-0 또는 7-1)는 데이터선을 크로스 접속한다. 즉, 외부 IC(201)로부터 외부 IC(301)로 데이터를 송신하면, 직렬포트 접속용 스위치(7-1)가 크로스 접속된다. 또한, 외부 IC(301)로부터 외부 IC(201)로 데이터를 송신하면, 직렬포트 접속용 스위치(710)는 크로스 접속된다(도 11에 도시한 바와 같음). 즉, 수신측 채널이 크로스 접속된다.
다음에, 직렬 인터페이스회로 접속용 스위치(6)를 온하면, 외부 IC(201)로부터 데이터가 외부 IC(301)로 송신되고(직렬포트 접속용 스위치(7-1)를 크로스 접속한 경우), 동시에 직렬 인터페이스회로(1c)로 송신된다. 또한, 직렬포트 접속용 스위치(7-0)를 오프하면, 직렬 인터페이스회로(1c)와 외부 IC(301) 사이에서 데이터가 송수신될 수 있다. 또한, 직렬포트 접속용 스위치(7-1)만 오프하여, 직렬 인터페이스회로 접속용 스위치(6)와 직렬포트 접속용 스위치(7-0)를 온하면, 직렬 인터페이스회로(1c)와 외부 IC(201) 사이에서 데이터가 송수신될 수 있다.
상술한 바와 같이, 제 5 실시예는 직렬 인터페이스회로 접속용 스위치(6) 및 직렬포트 접속용 스위치(7-0, 7-1)를 갖는다. 스위치(6, 7-0, 7-1)의 전환에 의해서, 직렬포트(3-0, 3-1)를 바이패스 접속할 뿐만 아니라, 직렬포트(3-0, 3-1)와 직렬 인터페이스회로(1c)를 선택적으로 접속할 수 있다. 따라서, 이 실시예는 다음과 같은 효과를 갖는다.
예컨대, 직렬포트 접속용 스위치(7-0과 7-1)를 온함으로써, 직렬포트(3-0)에 접속된 외부 IC(201)와, 직렬포트(3-1)에 접속된 외부 IC(301)가 직접 접속된다. 따라서, 종래의 시스템에서 필요로 하는 외부 IC(201)와 외부 IC(301) 사이에서 통신하기 위한 배선 및 직렬포트를 부가할 필요가 없다. 대신에, 마이크로콘트롤러(101) 의 직렬포트(3-0, 3-1)를 경유하여 직렬 데이터를 전송(바이패스모드로)할 수 있다. 또한, 종래의 시스템의 마이크로콘트롤러를 경유하여 데이터를 전송하는 것과 비교하여, 마이크로콘트롤러의 CPU에 어떠한 부담도 주는 일없이, 그리고 시간을 낭비하는 일없이 데이터를 전송할 수 있다.
또한, 도 12에 나타낸 것과 같은 시스템에서 각 스위치(6, 7-0, 7-1)가 모두 온이면, 외부 IC(201)로부터 마이크로콘트롤러(101)와 외부 IC(301)로 동일 데이터를 동시에 송신할 수 있다. 물론, 외부 IC(301)로부터 마이크로콘트롤러(101) 및 외부 IC(201)로 데이터를 송신할 수도 있다. 또한, 외부 IC(201) 및 외부 IC(301)에 클럭출력이 없는 경우에는, 마이크로콘트롤러(101)로부터 외부 IC(201) 및 외부 IC(301)로 동기 클럭펄스를 공급할 수 있다. 한편, 이 실시예에서는, 시리얼 통신회로를 마이크로콘트롤러(101) 내에 탑재하지만, 시리얼 통신회로를 마이크로콘트롤러(101) 이외의 집적회로에 탑재하더라도 동일한 효과를 발휘할 수 있다.
상술한 제 5 실시예는 2개의 채널을 갖는다. 채널의 수는 항상 2개일 필요는 없다. 채널의 수는 다음의 예에서 처럼, 3개 또는 그 이상이어도 된다.
도 13은 제 5 실시예의 응용예의 구성을 나타낸 도면이다.
도면에서, 각 직렬포트 접속용 스위치(7-0∼7-m)의 일단은 직렬 인터페이스회로 접속용 스위치(6)에 접속되고, 타단은 직렬포트(3-0∼3-m)에 접속된다.
이러한 구성에서, 직렬 인터페이스회로 접속용 스위치(6)가 오프인 경우, 직렬포트 접속용 스위치(7-0∼7-m)를 선택적으로 변경하는 것에 따라, 대응하는 직렬포트(3-0∼3-m)에 접속된 외부의 회로를 직접 접속함으로써, 이들 직렬포트 사이에서 데이터를 전송할 수 있다. 게다가, 상술한 제 5 실시예에서 처럼, 직렬 인터페이스회로 접속용 스위치(6)를 온하는 것에 의해 직렬 인터페이스회로(1c)와 어느 하나의 직렬포트(3-0∼3-m) 사이에서 데이터를 전송할 수 있다.
제 6 실시예
상술한 제 1 실시예, 제 4 실시예 및 제 5 실시예를 결합하는 제 6 실시예는 각 직렬 인터페이스회로 접속용 스위치에 대하여, 직렬포트 접속용 스위치를 직렬포트의 개수만큼 설치한 구성을 갖는다.
도 14는 제 6 실시예의 구성을 나타내는 도면이다.
도면에서의 시스템은 직렬 인터페이스회로(1a, 1b, 1c), 버퍼(2a, 2b), 직렬포트(3-0, 3-1, 3-2) 및, 셀렉터(selector)(500)로 이루어진다. 여기서, 직렬 인터페이스회로(1a, 1b, 1c)와, 버퍼(2a, 2b)와, 직렬포트(3-0, 3-1, 3-2)의 각 구성은 상기 실시예와 동일하기 때문에, 그것에 대한 설명은 생략한다.
셀렉터(500)는 직렬 인터페이스회로 접속용 스위치(6a, 6b, 6c)와, 이들 직렬 인터페이스회로 접속용 스위치(6a, 6b, 6c)의 각각에 대하여, 직렬포트(3-0, 3-1, 3-2)의 개수만큼(= 3개) 설치된 직렬포트 접속용 스위치(즉, 직렬포트 접속용 스위치 (9a-0∼9a-2, 9b-0∼9b-2, 9c-0∼9c-2)로 구성되어 있다.
각 직렬포트 접속용 스위치(9a-0∼9a-2, 9b-0∼9b-2, 9c-0∼9c-2)의 일단은 직렬 인터페이스회로 접속용 스위치(6a, 6b, 6c)의 타단에 각각 접속되고, 직렬포트 접속용 스위치의 타단은 직렬포트(3-0, 3-1, 3-2)에 접속된다. 즉, 직렬포트 접속용 스위치(9a-0)가 직렬포트(3-0)에 접속되고, 직렬포트 접속용 스위치(9a-1)가 직렬포트(3-1)에 접속되며, 직렬포트 접속용 스위치(9a-2)가 직렬포트(3-2)에 접속된다. 그리고, 이들 직렬 인터페이스회로 접속용 스위치(6a, 6b, 6c) 및 직렬포트 접속용 스위치(9a-0∼9a-2, 9b-0∼9b-2, 9c-0∼9c-2)는 셀렉터 제어신호에 의해서 전환된다.
한편, 직렬 인터페이스회로(1c)에는 상술한 제 4 및 제 5 실시예와의 양립성을 유지하기 위해서 어떤 버퍼도 접속되지 않는다. 따라서, 버퍼를 구비한 구성도 가능하다.
상술한 구성으로 이루어진 제 6 실시예의 시리얼 통신회로의 일반적인 동작에 대해서 설명한다. 우선, 제 1 실시예의 구성(도 1 참조)을 실현하기 위해, 직렬 인터페이스회로 접속용 스위치(6a, 6b)를 온상태로 유지한 채로, 직렬포트 접속용 스위치(9a-0)와 직렬포트 접속용 스위치(9b-0)를 온 또는 오프한다. 이 경우에, 채널은 직렬포트(3-0)로 된다. 다른 직렬포트(3-1, 3-2)의 경우도, 직렬포트 접속용 스위치(9a-0)와 직렬포트 접속용 스위치(9b-0)가 다른 직렬포트 접속용 스위치로 된다는 것 이외에는 시스템 제어가 동일하다.
다음에, 제 4 실시예의 구성(도 8참조)을 실현하기 위해, 직렬 인터페이스회로 접속용 스위치(6c), 직렬포트 접속용 스위치(9c-0), 직렬포트 접속용 스위치(9c-1)를 온으로 한다. 또, 제 5 실시예의 구성(도 10참조)을 실현하기 위해, 직렬포트 접속용 스위치(9a-0)와 직렬포트 접속용 스위치(9a-1)를 온으로 하여, 직렬포트(3-0)와 직렬포트(3-1)를 접속한다.
한편, 직렬 인터페이스회로(1a, 1b, 1c)의 수는 직렬포트(3-0, 3-1, 3-2)의 수와 동일하지만, 이들은 항상 동일할 필요는 없다. 직렬 인터페이스회로(1a, 1b, 1c)의 수가 직렬포트의 수보다 많거나 적어도 된다. 예컨대, 2개의 직렬 인터페이스회로(1a, 1b)와 3개의 직렬포트(3-0, 3-1, 3-2)가 있는 경우에, 도 14에 나타낸 구성으로부터 직렬 인터페이스회로 접속용 스위치(6c)와 직렬포트 접속용 스위치(9c-0∼9c-2)가 제거된다.
상술한 바와 같이, 직렬 인터페이스회로(1a, 1b, 1c)와 직렬포트(3-0, 3-1, 3-2)를 제어하는 셀렉터(500)를 구비하는 제 6 실시예는 다양한 용도의 시리얼 통신회로에 적용할 수 있다. 특히, 제 6 실시예의 구성은 직렬포트를 갖는 마이크로콘트롤러에 주로 이용할 수 있다. 마이크로콘트롤러의 경우, 셀렉터 제어신호를 프로그램으로 제어함으로써, 직렬포트의 구성을 동적으로 변경할 수 있다. 게다가, 내부에 프로그램을 갖지 않은 집적회로에 외부 셀렉터 제어신호를 공급함으로써, 시리얼 통신회로의 구성을 동적으로 변경할 수 있다. 이 기능에 의해, 필요한 사용자에게 가장 적합한 시리얼 통신회로를 구성할 수 있는 능력을 줄 수 있다.
상술한 바와 같이, 한 개의 버퍼 내에 저장될 수 없을 만큼 큰 데이터를 송신하기 위해, 데이터를 제 1 버퍼로부터 송신하고 있는 동안, 데이터를 제 2 버퍼 내에 저장하고, 데이터를 모두 제 1 버퍼로부터 송신한 직후에는, 스위치를 제 2버퍼로 전환하여 데이터를 제 2버퍼로부터 송신한다. 이것에 의해 대량의 데이터를 연속해서 송신할 수 있다.
또, 1개의 버퍼 내에 저장될 수 없을 만큼 큰 데이터를 수신하기 위해, 제 1 버터가 가득찬 경우에 스위치를 제 2 버퍼로 전환한다. 이것에 의해 대량의 데이터를 연속해서 수신할 수 있다.

Claims (12)

  1. 직렬 데이터 통신을 위한 복수의 직렬 인터페이스회로와,
    각각이 상기 복수의 직렬 인터페이스회로 중 하나의 직렬 인터페이스회로와 1 : 1로 접속되고, 상기 복수의 직렬 인터페이스회로에 의해 송신 또는 수신된 통신 데이터를 저장하는 복수의 버퍼와,
    상기 복수의 직렬 인터페이스회로로부터 직렬 데이터를 그것을 통해서 송신 또는 수신하는 직렬포트와,
    상기 직렬포트와 상기 복수의 직렬 인터페이스회로를 선택적으로 접속하는 스위치를 구비한 것을 특징으로 하는 시리얼 통신회로.
  2. 제 1 항에 있어서,
    상기 복수의 버퍼 중 한 개의 버퍼로부터의 엠프티 신호와, 버퍼에 접속된 직렬 인터페이스회로로부터의 전송 종료신호를 수신할 때, 상기 직렬 인터페이스회로 이외의 직렬 인터페이스회로 중 하나를 선택하도록 스위치를 전환하고, 상기 복수의 버퍼 내에 저장된 데이터를 송신할 때, 직렬포트와 선택된 직렬 인터페이스회로를 접속하는 전환 처리회로를 더 구비한 것을 특징으로 하는 시리얼 통신회로.
  3. 제 1 항에 있어서,
    상기 복수의 버퍼 중 한 개의 버퍼로부터의 버퍼 풀 신호와, 버퍼에 접속된 직렬 인터페이스회로로부터의 전송 종료신호를 수신할 때, 상기 직렬 인터페이스회로 이외의 직렬 인터페이스회로 중 하나를 선택하도록 스위치를 전환하고, 직렬포트를 통해서 수신된 데이터를 상기 복수의 버퍼 내에 수신할 때, 직렬포트와 선택된 직렬 인터페이스회로를 접속하는 전환 처리회로를 더 구비한 것을 특징으로 하는 시리얼 통신회로.
  4. 직렬 데이터 통신을 위한 복수의 직렬 인터페이스회로와,
    상기 복수의 직렬 인터페이스회로가 사용하기 위한 통신 데이터를 저장하는 복수의 버퍼와,
    각각이 상기 복수의 직렬 인터페이스회로 중 한 개의 직렬 인터페이스회로와 1 : 1로 접속되고, 상기 복수의 직렬 인터페이스회로 중 한 개의 직렬 인터페이스회로와 상기 복수의 버퍼 중 한 개의 버퍼 사이의 접속을 온 또는 오프하는 복수의 접속 온/오프 스위치와,
    상기 복수의 버퍼와 상기 복수의 접속 온/오프 스위치 사이에 배치되고, 각각이 상기 복수의 접속 온/오프 스위치 중 하나와 1 : 1로 접속되며, 상기 복수의 접속 온/오프 스위치와 상기 복수의 버퍼를 선택적으로 접속하는 복수의 버퍼 선택 스위치를 구비한 것을 특징으로 하는 시리얼 통신회로.
  5. 직렬 데이터 통신을 위한 복수의 직렬 인터페이스회로와,
    상기 복수의 직렬 인터페이스회로에 송신되거나, 혹은 상기 복수의 직렬 인터페이스회로로부터 수신된 통신 데이터를 저장하는 복수의 버퍼와,
    상기 복수의 직렬 인터페이스회로 중 한 개의 직렬 인터페이스회로와, 상기 복수의 버퍼 사이에 배치되고, 상기 복수의 직렬 인터페이스회로 중 한 개의 직렬 인터페이스회로와 상기 복수의 버퍼를 선택적으로 접속하는 버퍼 선택 스위치와,
    상기 버퍼 선택 스위치에 접속되지 않은 1개 또는 그 이상의 직렬 인터페이스회로를 상기 복수의 버퍼 중 한 개의 버퍼와 1 : 1로 접속하며, 상기 직렬 인터페이스회로 중 한 개의 직렬 인터페이스회로와 상기 복수의 버퍼 중 한 개의 버퍼 사이의 접속을 온 또는 오프하는 접속 온/오프 스위치를 구비한 것을 특징으로 하는 시리얼 통신회로.
  6. 직렬 데이터 통신을 위한 직렬 인터페이스회로와,
    어느 하나가 상기 직렬 인터페이스회로와 직접 접속되는 복수의 직렬포트와,
    일단이 상기 직렬 인터페이스회로에 접속되고, 타단이 상기 직렬 인터페이스회로에 직접 접속되지 않은 상기 복수의 직렬포트 중 한 개의 직렬포트에 접속되며, 상기 직렬 인터페이스회로와 상기 직렬포트 중 한 개의 직렬포트 사이의 접속을 온 또는 오프하는 한 개의 온/오프 스위치를 구비한 것을 특징으로 하는 시리얼 통신회로.
  7. 직렬 데이터 통신을 위한 직렬 인터페이스회로와,
    어느 하나가 상기 직렬 인터페이스회로와 직접 접속되는 복수의 직렬포트와,
    일단이 상기 직렬 인터페이스회로에 접속되고, 타단이 상기 직렬 인터페이스회로에 직접 접속되지 않은 상기 복수의 직렬포트 중 한 개의 직렬포트와 1:1로 접속되며, 상기 직렬 인터페이스회로와 상기 복수의 직렬포트 사이의 접속을 온 또는 오프하는 복수의 온/오프 스위치를 구비한 것을 특징으로 하는 시리얼 통신회로.
  8. 제 7 항에 있어서,
    상기 복수의 스위치의 각각이 시분할 방법으로 온/오프되는 것을 특징으로 하는 시리얼 통신회로.
  9. 직렬 데이터 통신을 위한 직렬 인터페이스회로와,
    복수의 직렬포트와,
    상기 직렬 인터페이스회로와 1 : 1로 접속되고, 직렬 인터페이스회로와 상기 복수의 직렬포트 사이의 접속을 온 또는 오프하는 직렬 인터페이스회로 접속용 스위치와,
    상기 직렬 인터페이스회로 접속용 스위치와 상기 복수의 직렬포트 사이에 배치되고, 상기 복수의 직렬포트와 1 : 1로 접속되며, 상기 직렬 인터페이스회로 접속용 스위치와 각각의 상기 복수의 직렬포트 사이의 접속을 온 또는 오프하는 복수의 직렬포트 접속용 스위치를 구비한 것을 특징으로 하는 시리얼 통신회로.
  10. 제 9 항에 있어서,
    상기 복수의 직렬포트 접속용 스위치가 크로스 접속되는 것을 특징으로 하는 시리얼 통신회로.
  11. 직렬 데이터 통신을 위한 복수의 직렬 인터페이스회로와,
    복수의 직렬포트와,
    상기 복수의 직렬 인터페이스회로와 1 : 1로 접속되고, 각 직렬 인터페이스회로와 상기 복수의 직렬포트 사이의 접속을 온 또는 오프하는 복수의 직렬 인터페이스회로 접속용 스위치와,
    상기 복수의 직렬포트의 개수와 동수이고, 상기 직렬 인터페이스회로 접속용 스위치의 각각에 1개의 직렬포트 접속용 스위치가 설치되며, 상기 각각의 직렬 인터페이스회로 접속용 스위치와 각 직렬포트 사이의 접속을 온 또는 오프하는 복수의 직렬포트 접속용 스위치를 구비한 것을 특징으로 하는 시리얼 통신회로.
  12. 제 11 항에 있어서,
    각각이 상기 복수의 직렬 인터페이스회로와 1:1로 접속된 복수의 버퍼를 더 구비한 것을 특징으로 하는 시리얼 통신회로.
KR10-1998-0011044A 1997-04-02 1998-03-30 시리얼 통신회로 KR100359422B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9099724A JPH10283088A (ja) 1997-04-02 1997-04-02 シリアル通信回路
JP99724 1997-04-02
JP099724 1997-04-02

Publications (2)

Publication Number Publication Date
KR19980080869A KR19980080869A (ko) 1998-11-25
KR100359422B1 true KR100359422B1 (ko) 2003-03-29

Family

ID=14255029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0011044A KR100359422B1 (ko) 1997-04-02 1998-03-30 시리얼 통신회로

Country Status (5)

Country Link
US (1) US6445700B1 (ko)
EP (1) EP0869431B1 (ko)
JP (1) JPH10283088A (ko)
KR (1) KR100359422B1 (ko)
DE (1) DE69819581T2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3104646B2 (ja) * 1997-06-04 2000-10-30 ソニー株式会社 外部記憶装置
KR100304582B1 (ko) * 1999-07-07 2001-11-01 구자홍 시리얼 데이터 통신 방법 및 장치
US6779055B2 (en) 2001-06-20 2004-08-17 Freescale Semiconductor, Inc. First-in, first-out memory system having both simultaneous and alternating data access and method thereof
JP2003006991A (ja) * 2001-06-21 2003-01-10 Sony Corp デジタル信号処理装置及びデジタル信号処理方法、並びにデジタル信号再生受信システム
US8489783B2 (en) * 2007-01-03 2013-07-16 Apple Inc. Multi buffer asynchronous scheme for processing incoming information
US8855108B2 (en) * 2012-01-10 2014-10-07 Garrettcom, Inc. Apparatus and method for synchronous hardware time stamping
JP5839713B2 (ja) * 2012-11-29 2016-01-06 株式会社京三製作所 電子端末装置及び電子連動装置
CN103078849B (zh) * 2012-12-27 2015-09-30 中国航空工业集团公司第六三一研究所 多路串行接口协议切换转发方法
CN107515832A (zh) * 2017-08-23 2017-12-26 杭州迪普科技股份有限公司 一种切换rs232串口与usb串口的方法和网络设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6474848A (en) * 1987-09-17 1989-03-20 Toshiba Corp Device for connecting plural terminals to serial interface port
JPH0225963A (ja) * 1988-07-15 1990-01-29 Nec Corp プロセッサ間通信方式
US5179661A (en) * 1989-10-30 1993-01-12 Hayes Microcomputer Products, Inc. Method and apparatus for serial data flow control
JPH08328703A (ja) * 1995-05-31 1996-12-13 Mitsubishi Electric Corp マイクロコンピュータ
JPH0973389A (ja) * 1995-09-07 1997-03-18 Nec Eng Ltd シリアルインタフェース転送装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2250307A1 (de) 1972-10-13 1974-04-25 Licentia Gmbh Verfahren und anordnung zur anpassung der datenuebertragungsgeschwindigkeit eines kanals an die verarbeitungsgeschwindigkeit einer elektronischen datenverarbeitungsanlage
US4298954A (en) * 1979-04-30 1981-11-03 International Business Machines Corporation Alternating data buffers when one buffer is empty and another buffer is variably full of data
JPS573161A (en) 1980-06-06 1982-01-08 Hitachi Ltd Memory control method
US4513412A (en) * 1983-04-25 1985-04-23 At&T Bell Laboratories Time division adaptive retransmission technique for portable radio telephones
FR2636448B1 (fr) 1988-09-15 1994-07-22 Finger Ulrich Dispositif d'acquisition de donnees pour processeur
US5187780A (en) * 1989-04-07 1993-02-16 Digital Equipment Corporation Dual-path computer interconnect system with zone manager for packet memory
CA2028329C (en) * 1989-10-23 2000-01-18 Hideaki Yamanaka Cell exchanging apparatus
US5469432A (en) * 1993-08-26 1995-11-21 Gat; Erann High-speed digital communications network
US5799209A (en) * 1995-12-29 1998-08-25 Chatter; Mukesh Multi-port internally cached DRAM system utilizing independent serial interfaces and buffers arbitratively connected under a dynamic configuration
KR100392325B1 (ko) * 1996-04-26 2003-10-22 삼성전자주식회사 직렬통신포트전환회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6474848A (en) * 1987-09-17 1989-03-20 Toshiba Corp Device for connecting plural terminals to serial interface port
JPH0225963A (ja) * 1988-07-15 1990-01-29 Nec Corp プロセッサ間通信方式
US5179661A (en) * 1989-10-30 1993-01-12 Hayes Microcomputer Products, Inc. Method and apparatus for serial data flow control
JPH08328703A (ja) * 1995-05-31 1996-12-13 Mitsubishi Electric Corp マイクロコンピュータ
JPH0973389A (ja) * 1995-09-07 1997-03-18 Nec Eng Ltd シリアルインタフェース転送装置

Also Published As

Publication number Publication date
JPH10283088A (ja) 1998-10-23
EP0869431A1 (en) 1998-10-07
DE69819581D1 (de) 2003-12-18
DE69819581T2 (de) 2004-09-30
KR19980080869A (ko) 1998-11-25
EP0869431B1 (en) 2003-11-12
US6445700B1 (en) 2002-09-03

Similar Documents

Publication Publication Date Title
KR100359422B1 (ko) 시리얼 통신회로
US5524237A (en) Controlling data transfer between two microprocessors by receiving input signals to cease its data output and detect incoming data for reception and outputting data thereafter
US6178180B1 (en) Communications adapter for processing ATM and ISDN data
CN213042273U (zh) 二线制串行总线接口转换为单线半双工总线接口的电路
US7032061B2 (en) Multimaster bus system
KR100263978B1 (ko) 내장형의 멀티 모뎀 시스템
KR0124185B1 (ko) 전전자 교환기에 있어서 이중화된 하위프로세서 제어용 그로벌 버스 정합회로
JPH066387A (ja) データ転送制御方法および装置
JPH0916517A (ja) バスインタフェース
KR100616564B1 (ko) 멀티캐스트를 이용한 아이피시 이중화 장치 및 그 방법
KR950002114Y1 (ko) 데이타 통신을 위한 인터페이스회로
JP3845302B2 (ja) マルチ接続インタフェース回路
KR100464154B1 (ko) 스위칭 보드와 가입자 보드 간의 이중화 구현 장치
JP2613971B2 (ja) シリアル転送方式
US6628656B1 (en) Circuit, method and/or architecture for improving the performance of a serial communication link
JPH10243045A (ja) マルチプロトコルインタフェース回路
KR100202991B1 (ko) 전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로
JP3019573B2 (ja) 同期方式
JP3290210B2 (ja) ディジタル・インタフェース回路の構成方式
JPS62131641A (ja) 同時通信方式
KR20000047242A (ko) 메인 프로세서와 다수의 서브프로세서간의 데이터통신장치
JPH04251361A (ja) データ転送装置
JPH0771099B2 (ja) トークンパッシングデータ通信方式の端末装置
JPS58182349A (ja) 通信制御装置の送受信速度自動設定器
JPH04238429A (ja) 通信制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee