JP2613971B2 - シリアル転送方式 - Google Patents
シリアル転送方式Info
- Publication number
- JP2613971B2 JP2613971B2 JP2305240A JP30524090A JP2613971B2 JP 2613971 B2 JP2613971 B2 JP 2613971B2 JP 2305240 A JP2305240 A JP 2305240A JP 30524090 A JP30524090 A JP 30524090A JP 2613971 B2 JP2613971 B2 JP 2613971B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- reception
- shift register
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Communication Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシリアル転送方式に関し、特に2線式の非同
期形のシリアル転送方式に関する。
期形のシリアル転送方式に関する。
従来2線式非同期形のシリアル転送方式は、第3図に
示すように、2つの同一の構成である送受信装置1,2
と、2本のデータ回線3,4とから構成されていた。
示すように、2つの同一の構成である送受信装置1,2
と、2本のデータ回線3,4とから構成されていた。
送受信装置1は、モード選択レジスタ11と、送信用シ
フトレジスタ12と、受信用シフトレジスタ13と、付加回
路14と、検出回路15と、送信データ保持レジスタ16と、
受信データ保持レジスタ17と、データバス20とから構成
されていた。
フトレジスタ12と、受信用シフトレジスタ13と、付加回
路14と、検出回路15と、送信データ保持レジスタ16と、
受信データ保持レジスタ17と、データバス20とから構成
されていた。
次に動作について説明する。
第4図は従来の転送データのタイムチャートである。
まず、データ送信の場合は、送信データ保持レジスタ
16により送信用シフトレジスタ12へデータが入力され、
付加回路14でスタートビットBおよびストップビットD
が付加され、LSBから順にMSBまでのデータIが送信され
る。
16により送信用シフトレジスタ12へデータが入力され、
付加回路14でスタートビットBおよびストップビットD
が付加され、LSBから順にMSBまでのデータIが送信され
る。
次に、データ受信の場合は、検出回路15でスタートビ
ットBが確認されると、受信用シフトレジスタ13へデー
タIが入力され、受信データ保持レジスタ17にデータが
格納される。
ットBが確認されると、受信用シフトレジスタ13へデー
タIが入力され、受信データ保持レジスタ17にデータが
格納される。
この従来のシリアル転送方式では送受信を同時に行う
ことが可能であるが、受信が同時に行なわれない場合
は、片方の回線が使用されない状態になる。
ことが可能であるが、受信が同時に行なわれない場合
は、片方の回線が使用されない状態になる。
上述した従来のシリアル転送方式は、2本のデータ回
線のうちの一方を使用しない場合があるので回線の使用
効率が低いという欠点があった。
線のうちの一方を使用しない場合があるので回線の使用
効率が低いという欠点があった。
また、データの転送速度が低いという欠点があった。
本発明のシリアル転送方式は、複数の送受信装置間を
相互に接続する第一および第二のデータ回線でシリアル
データを転送する二線式非同期のシリアル転送方式にお
いて、 前記送受信装置の各々が、前記シリアルデータをそれ
ぞれ予め定めたビット数の上位ビットデータと下位ビッ
トデータとに分割し前記第一および第二のデータ回線の
各々に独立に出力する送信用シフトレジスタと、 前記第一および第二のデータ回線の各々から転送され
た前記上位ビットデータと前記下位ビットデータの各々
をそれぞれ独立に受信し格納する受信用シフトレジスタ
と、 前記上位ビットデータの送信タイミングを調整するタ
イミング調整回路と、 前記シリアルデータの送信および受信のモードを選択
するモード選択回路とを有するものである。
相互に接続する第一および第二のデータ回線でシリアル
データを転送する二線式非同期のシリアル転送方式にお
いて、 前記送受信装置の各々が、前記シリアルデータをそれ
ぞれ予め定めたビット数の上位ビットデータと下位ビッ
トデータとに分割し前記第一および第二のデータ回線の
各々に独立に出力する送信用シフトレジスタと、 前記第一および第二のデータ回線の各々から転送され
た前記上位ビットデータと前記下位ビットデータの各々
をそれぞれ独立に受信し格納する受信用シフトレジスタ
と、 前記上位ビットデータの送信タイミングを調整するタ
イミング調整回路と、 前記シリアルデータの送信および受信のモードを選択
するモード選択回路とを有するものである。
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例を示すブロック図である。
第1図において、本発明のシリアル転送方式は、従来
例と同様、送受信装置1,2と、データ回線3,4とから構成
される。
例と同様、送受信装置1,2と、データ回線3,4とから構成
される。
送受信装置1は、送信用シフトレジスタ12と、受信用
シフトレジスタ13と、付加回路14と、検出回路15と、送
信データ保持レジスタ16と、受信データ保持レジスタ17
と、データバス20と、モード選択レジスタ18と、タイミ
ング調整回路19とから構成される。
シフトレジスタ13と、付加回路14と、検出回路15と、送
信データ保持レジスタ16と、受信データ保持レジスタ17
と、データバス20と、モード選択レジスタ18と、タイミ
ング調整回路19とから構成される。
送信用シフトレジスタ12と受信用シフトレジスタ13
は、それぞれ、上位ビットと下位ビットに2分割されて
いる。送信用シフトレジスタ12では、分割点から上位ビ
ットのデータが出力することができる。受信用シフトレ
ジスタ13では、分割点から下位ビットのデータを入力す
ることができる。
は、それぞれ、上位ビットと下位ビットに2分割されて
いる。送信用シフトレジスタ12では、分割点から上位ビ
ットのデータが出力することができる。受信用シフトレ
ジスタ13では、分割点から下位ビットのデータを入力す
ることができる。
モード選択レジスタ18は、送信,受信,高速送信,高
速受信の4つのモード設定を行うものである。
速受信の4つのモード設定を行うものである。
タイミング調整回路19は、送信用レジスタ12の上位ビ
ットの送信タイミングを調整するものである。
ットの送信タイミングを調整するものである。
モード選択レジスタ18により送信モードが選択される
と、スイッチS11がONとなり、受信モードが選択される
とスイッチS12の接点BがONとなる。
と、スイッチS11がONとなり、受信モードが選択される
とスイッチS12の接点BがONとなる。
すなわち、上記の2つのモードは、従来と同様のもの
であり、両方同時に動作するよう選択することが可能で
ある。
であり、両方同時に動作するよう選択することが可能で
ある。
次に、モード選択レジスタ18により高速送信モードを
選択すると、スイッチS11,S14がONとなり、送信データ
保持レジスタ16より送信用シフトレジスタ12へデータが
入力される。
選択すると、スイッチS11,S14がONとなり、送信データ
保持レジスタ16より送信用シフトレジスタ12へデータが
入力される。
高速送信モードは、送信用シフトレジスタ12のビット
長、たとえば、8ビットを上位4ビットと下位4ビット
の2つのデータに分割し、これをそれぞれ2本のデータ
回線3,4で並列に送信する。
長、たとえば、8ビットを上位4ビットと下位4ビット
の2つのデータに分割し、これをそれぞれ2本のデータ
回線3,4で並列に送信する。
第2図に転送データのタイムチャートを示す。
送信シリアルデータのLSBからの下位4ビットのデー
タCは、付加回路14でスタートビットおよびストップビ
ットのデータB,Dが付加され、データ回線3より送信さ
れる。
タCは、付加回路14でスタートビットおよびストップビ
ットのデータB,Dが付加され、データ回線3より送信さ
れる。
MSBまでの上位4ビットのデータGは、タイミング調
整回路で、下の部分のタイミングが調整され回線3より
送信される。
整回路で、下の部分のタイミングが調整され回線3より
送信される。
高速受信モードは、高速送信モードの場合のデータを
受信するモードである。
受信するモードである。
モード選択レジスタ18により高速受信モードを選択す
ると、スイッチS12の接点AおよびS13がそれぞれONとな
る。検出回路15でスタートビットが検出されると、シリ
アルデータの下位4ビットは回線3より、また、上位4
ビットは回線4よりそれぞれ受信され、受信用シフトレ
ジスタ13の上位および下位ビットにそれぞれに入力さ
れ、受信データ保持レジスタ17にデータが格納される。
ると、スイッチS12の接点AおよびS13がそれぞれONとな
る。検出回路15でスタートビットが検出されると、シリ
アルデータの下位4ビットは回線3より、また、上位4
ビットは回線4よりそれぞれ受信され、受信用シフトレ
ジスタ13の上位および下位ビットにそれぞれに入力さ
れ、受信データ保持レジスタ17にデータが格納される。
ただし、高速送信モードおよび高速受信モードは、他
のモードと同時に選択されることはない。
のモードと同時に選択されることはない。
以上説明したように本発明は、シリアル転送データを
上位ビットと下位ビットとに分割し、2本のデータ回線
を使用して転送をすることにより、データ回線の使用効
率を向上するという効果がある。
上位ビットと下位ビットとに分割し、2本のデータ回線
を使用して転送をすることにより、データ回線の使用効
率を向上するという効果がある。
さらにシリアルデータを高速で転送することができる
という効果がある。
という効果がある。
第1図は本発明の一実施例を示すブロック図、第2図は
第1図に示す実施例の転送データのタイムチャート、第
3図は従来のシリアル転送方式のブロック図、第4図は
従来の転送データのタイムチャートである。 1,2……送受信装置、3,4……データ回線、11,18……モ
ード選択レジスタ、12……送信用シフトレジスタ、13…
…受信用シフトレジスタ、14……付加回路、15……検出
回路、16……送信データ保持レジスタ、17……受信デー
タ保持レジスタ、19……タイミング調整回路、20……デ
ータバス、S11〜S14……スイッチ。
第1図に示す実施例の転送データのタイムチャート、第
3図は従来のシリアル転送方式のブロック図、第4図は
従来の転送データのタイムチャートである。 1,2……送受信装置、3,4……データ回線、11,18……モ
ード選択レジスタ、12……送信用シフトレジスタ、13…
…受信用シフトレジスタ、14……付加回路、15……検出
回路、16……送信データ保持レジスタ、17……受信デー
タ保持レジスタ、19……タイミング調整回路、20……デ
ータバス、S11〜S14……スイッチ。
Claims (1)
- 【請求項1】複数の送受信装置間を相互に接続する第一
および第二のデータ回線でシリアルデータを転送する二
線式非同期のシリアル転送方式において、 前記送受信装置の各々が、前記シリアルデータをそれぞ
れ予め定めたビット数の上位ビットデータと下位ビット
データとに分割し前記第一および第二のデータ回線の各
々に独立に出力する送信用シフトレジスタと、 前記第一および第二のデータ回線の各々から転送された
前記上位ビットデータと前記下位ビットデータの各々を
それぞれ独立に受信し格納する受信用シフトレジスタ
と、 前記上記ビットデータの送信タイミングを調整するタイ
ミング調整回路と、 前記シリアルデータの送信および受信のモードを選択す
るモード選択回路とを有することを特徴とするシリアル
転送方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2305240A JP2613971B2 (ja) | 1990-11-09 | 1990-11-09 | シリアル転送方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2305240A JP2613971B2 (ja) | 1990-11-09 | 1990-11-09 | シリアル転送方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04177948A JPH04177948A (ja) | 1992-06-25 |
JP2613971B2 true JP2613971B2 (ja) | 1997-05-28 |
Family
ID=17942722
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2305240A Expired - Lifetime JP2613971B2 (ja) | 1990-11-09 | 1990-11-09 | シリアル転送方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2613971B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2834012B2 (ja) * | 1994-11-08 | 1998-12-09 | 日本電気株式会社 | スピーカ収納型電話機 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55115756A (en) * | 1979-03-01 | 1980-09-05 | Nippon Telegr & Teleph Corp <Ntt> | Data transmission system |
JPS62100048A (ja) * | 1985-10-28 | 1987-05-09 | Hitachi Ltd | 大容量デ−タ並列伝送方式 |
JPS62260454A (ja) * | 1986-05-06 | 1987-11-12 | Toshiba Corp | デ−タ伝送装置 |
JPS6376649A (ja) * | 1986-09-19 | 1988-04-06 | Fujitsu Ltd | 端末付加装置 |
JPH01183241A (ja) * | 1988-01-18 | 1989-07-21 | Yokogawa Medical Syst Ltd | データ通信回路 |
-
1990
- 1990-11-09 JP JP2305240A patent/JP2613971B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04177948A (ja) | 1992-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5416909A (en) | Input/output controller circuit using a single transceiver to serve multiple input/output ports and method therefor | |
KR920007096B1 (ko) | 회로 스위칭 시스템 | |
GB1581836A (en) | Cpu-i/o bus interface for a data processing system | |
JP2613971B2 (ja) | シリアル転送方式 | |
JP3125348B2 (ja) | パラレルビット同期方式 | |
JPS61100046A (ja) | ル−プ伝送方法 | |
JPH0831073B2 (ja) | I/oハンドラ− | |
JPS5757070A (en) | Abbreviated dial system | |
JP3216145B2 (ja) | データ転送方式 | |
JP2932851B2 (ja) | 非同期式シリアルデータ送受信装置 | |
SU840868A2 (ru) | Устройство дл сопр жени | |
JPH065831B2 (ja) | 信号フレ−ムの伝送方式 | |
JPS5857775B2 (ja) | 直列多信号の速度変換受信装置 | |
JP2570936B2 (ja) | デジタルデータ転送装置 | |
JP2833801B2 (ja) | データ多重転送方式 | |
RU1784989C (ru) | Устройство дл сопр жени ЭВМ с лини ми св зи | |
SU1762307A1 (ru) | Устройство дл передачи информации | |
SU481895A1 (ru) | Устройство дл сопр жени | |
JPS62139A (ja) | 信号多重伝送システム | |
SU798777A1 (ru) | Система дл обмена информацией | |
SU1347083A1 (ru) | Устройство дл сопр жени ЭВМ с синхронными каналами передачи данных | |
JPH01147765A (ja) | データ転送制御装置 | |
JPH0637847A (ja) | シリアルデータ送信機及び受信機 | |
JPS55115756A (en) | Data transmission system | |
JP2949118B1 (ja) | バス通信型エンコーダ装置のエンコーダデータ出力方法 |