KR100357362B1 - 반도체 웨이퍼의 수지 피복 방법 및 이에 사용되는 금형 - Google Patents

반도체 웨이퍼의 수지 피복 방법 및 이에 사용되는 금형 Download PDF

Info

Publication number
KR100357362B1
KR100357362B1 KR1020000011433A KR20000011433A KR100357362B1 KR 100357362 B1 KR100357362 B1 KR 100357362B1 KR 1020000011433 A KR1020000011433 A KR 1020000011433A KR 20000011433 A KR20000011433 A KR 20000011433A KR 100357362 B1 KR100357362 B1 KR 100357362B1
Authority
KR
South Korea
Prior art keywords
mold
cavity
semiconductor wafer
resin
film
Prior art date
Application number
KR1020000011433A
Other languages
English (en)
Other versions
KR20000076785A (ko
Inventor
마에다게이지
미야가와시게루
Original Assignee
토와 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP06408699A external-priority patent/JP4253393B2/ja
Priority claimed from JP06410299A external-priority patent/JP4011781B2/ja
Application filed by 토와 가부시기가이샤 filed Critical 토와 가부시기가이샤
Publication of KR20000076785A publication Critical patent/KR20000076785A/ko
Application granted granted Critical
Publication of KR100357362B1 publication Critical patent/KR100357362B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

본 발명의 반도체 웨이퍼의 수지 피복방법에서는, 우선 하측의 형면에 설치된 캐비티(5)의 바닥면에, 반도체 웨이퍼(4)를, 그 범프 장착면을 위로 한 상태에서 공급하여 설치한다. 그 후, 캐비티(5)내에 수지 재료(6)를 소요량 공급하는 동시에, 금형(1, 2)의 상측 형면에 범프 노출용의 필름(7)을 부착한다. 그 상태에서, 금형(1, 2)을 체결하여, 캐비티(5)내에서 수지 재료(6)를 가열하여 용융한다. 다음으로, 상측 형면에 설치된 가압 부재(8)로 필름(7)을 캐비티(5)의 바닥면 방향으로 가압하고, 캐비티(5)내에서 범프(3)의 선단부에 필름(7)을 접촉시키고, 필름(7)을 거쳐 캐비티(5)내의 수지를 가압하므로써, 반도체 웨이퍼(4)의 범프 장착면을 수지로 피복한다. 이 방법에 의하면, 가압 부재(8)가 상측에 설치되어 있으므로써, 용융한 수지가 슬라이딩부에 침입하는 것에 기인하는 폐해를 없게 하고, 수지 피복 웨이퍼의 생산성을 향상시킬 수 있는 동시에, 고품질 또는 고신뢰성의 수지 피복 웨이퍼를 얻을 수 있다.

Description

반도체 웨이퍼의 수지 피복 방법 및 이에 사용되는 금형{Method of coating semiconductor wafer with resin and mold used therefor}
본 발명은, 예를 들어 땜납 범프(돌기 전극)등이 장착된 반도체 웨이퍼의 범프 장착면을 수지로 피복하는 반도체 웨이퍼의 수지 피복 방법과, 이 방법을 실시하기위해 사용되는 수지피복용 금형의 개량에 관한 것이다.
종래부터, 예를 들면, 칩 사이즈 패키지(CSP)등에서의 반도체 칩의 범프 장착면을 수지로 피복하므로써 유연하고 손상되기 쉬운 범프를 보호, 보강하는 것이 행해지고 있다. 이 경우의 칩에 대한 수지 피복은, 반도체 웨이퍼의 단계(웨이퍼 레벨)에서 행해지고 있다.
예를 들어, 도 8a 및 도 8b 에 도시하는 수지피복용 금형을 이용하여, 우선 반도체 웨이퍼 장착면을 수지피복하여 수지피복 웨이퍼를 형성하고, 다음으로, 수지피복 웨이퍼를 절단하여 분리하고, 다수의 수지 피복 칩을 형성하는 것이 행해지고 있다.
즉, 도 8a 및 도 8b 에 도시하는 금형에는, 상부 금형(上型)(81)과 하부 금형(下型)(82)이 대향하여 배치되는 동시에, 상부 금형(81)의 형면(型面)에는 노출용 필름(83)이 길게 부착되어 있고, 하부 금형(82)에는, 범프(88)가 장착된 반도체 웨이퍼(84)가 공급되어 세트되는 수지 피복용 캐비티(85)와, 이 캐비티(85)를 포함하는 결합구멍(86)과, 이 결합구멍(86)내를 상하 미끄럼이동하는, 캐비티(85)의 바닥면을 포함하는 바닥면 부재(87)가 설치되어 있다.
따라서, 도 8a 에 도시하듯이, 우선, 상부 금형(81)의 형면에 필름(83)을 길게 부착하는 동시에, 캐비티(85)내에 반도체 웨이퍼(84)를 그 범프 장착면을 상면측으로 한 상태에서 공급하여 세트한다. 그 후, 범프 장착면상에 소요량의 수지 재료(89)를 공급하고, 상하 양 금형(81, 82)을 체결하는 동시에, 캐비티(85)내의 수지 재료(89)를 가열하여 용융한다.
다음에, 도 8b 에 도시하듯이, 캐비티(85)에 있어서, 바닥면 부재(87)에 반도체 웨이퍼(84)를 설치한 상태에서 바닥면 부재(87)를 상방으로 이동하는 것에 의해, 필름(83)에 범프(88)의 선단부를 접촉시킨다. 이 때, 적어도 웨이퍼(84)의 범프 장착면이 수지로 피복되게 되므로, 캐비티(85)내에서 형성되는 수지 피복 웨이퍼(90)의 수지 피복면(범프 장착면)에서, 범프(88)에서의 필름(83)과 접촉한 부분(범프 선단부)이 수지 표면에 노출하게 된다.
그러나, 결합구멍(86)과 바닥면 부재(87)의 간극(슬라이딩부)에 용융수지 재료가 침입하여 경화하므로써, 그 간극에 수지 버어(경화물)가 발생하여 바닥면 부재(87)에 미끄럼 불량이 발생하기 쉽다. 따라서, 그 간극에 발생하는 수지 버어를 빈번하게 제거하지 않으면 안되며, 수지피복 웨이퍼(90)의 생산성이 저하한다는 폐해가 있다.
또한, 이러한 미끄럼 불량의 발생에 의해, 바닥면 부재(87)에서 캐비티(85)내의 수지에 충분한 수지압력을 가할수 없게 되므로, 필름(83)에 범프(88)를 접촉시킬수 없고, 범프(88)가 수지내에 완전히 매몰되어 범프(88)가 외부접속용으로서의 기능을 갖지 않게 되는 등, 고품질, 고신뢰성의 수지 피복 웨이퍼(수지 피복 칩)를 얻을수 없다는 폐해가 있다.
본 발명의 목적은, 수지 피복 웨이퍼의 생산성을 향상시킬수 있는 반도체 웨이퍼의 수지 피복 방법과, 그 방법을 실시하기 위해 사용되는 금형을 제공하는 것이다.
본 발명의 다른 목적은, 고품질, 고신뢰성의 수지 피복 웨이퍼를 얻을수 있는 반도체 웨이퍼의 수지 피복 방법과 그 방법을 실시하기 위해 사용되는 금형을 제공하는 것이다.
상기 목적을 달성하는 본 발명의 반도체 웨이퍼의 수지 피복 방법에 있어서는, 우선, 형면끼리가 대향하도록 배치된 수지 피복용 금형의 한쪽 형면에 설치된 캐비티의 바닥면의 소정 위치에, 범프를 장착한 반도체 웨이퍼를, 그 범프 장착면을 상으로 한 상태에서 공급하여 설치한다. 그 후, 캐비티 내에 수지 재료를 소요량 공급하고, 금형의 다른쪽 형면에 범프 노출용 필름을 길게 부착한다. 그 상태에서, 금형을 형체결하고, 캐비티 내에서 수지 재료를 가열하여 용융한다. 다음으로, 상기 다른쪽 형면에 설치된 가압 부재로 필름을 캐비티의 바닥면 방향으로 가압하여, 캐비티내에서 범프의 선단부에 필름을 접촉시키고, 필름을 거쳐 캐비티내의 수지를 가압하는 것에 의해, 반도체 웨이퍼의 범프 장착면을 수지로 피복한다.
이 반도체 웨이퍼의 수지 피복 방법은, 바람직하기로는, 캐비티가 하부 금형측의 형면에 설치되는 동시에, 가압 부재가 상부 금형측에 설치된다. 또한, 필름의 부착 공정은, 필름을 상부 금형측의 형면에 길게 부착하도록 행해진다.
이 방법에 의하면, 가압 부재가 상측 형면에 설치되어 있는 것, 또한 이 가압부재 및 상측 형면과 수지 재료 혹은 용융수지는 범프 노출용 필름에 의해 용융하지 않는 것 등에 의해, 용융한 수지가 가압 부재의 슬라이딩부에 침입하는 것에 기인하는 상기 종래기술에서의 폐해를 없게 할 수 있다. 따라서, 반도체 웨이퍼의 선단부에 필름을 접촉시키므로써 범프의 선단부를 수지 표면으로부터 노출시킨 상태에서 수지 피복 웨이퍼를 형성하는 경우에서, 수지 피복 웨이퍼의 생산성을 향상시킬 수 있는 동시에, 고품질 또는 고신뢰성의 수지 피복 웨이퍼를 얻을 수 있다.
반도체 웨이퍼의 수지 피복 형성은, 적어도 캐비티내를 소정의 진공상태로 하여 행하는 것이 바람직하다. 그와 같이하므로써, 반도체 웨이퍼의 범프 장착면을 피복하는 수지에 기포 혹은 결손부가 발생하는 것을, 효과적으로 방지할 수 있다.
또한, 본 발명의 반도체 웨이퍼의 수지 피복 방법의 바람직한 실시예에서는, 필름의 부착 공정에서, 금형의 상측 형면에 필름이 흡착 고정되는 것에 의해, 필름의 구김이 효율적으로 펴져서 제거된다.
또한, 반도체 웨이퍼의 공급 공정에서는, 캐비티의 바닥면에 반도체 웨이퍼를 흡착하여 고정하는 것이 바람직하고, 그에 따라, 반도체 웨이퍼의 확실하고도 안정한 고정 상태를 얻을 수 있다.
또한, 본 발명의 반도체 웨이퍼의 수지피복 방법의 다른 바람직한 실시예에서는, 금형의 체결 공정에서, 적어도 캐비티 내가, 진공 흡인에 의해 소정의 진공 상태로 된다. 이 진공 흡인은, 상하의 형면 사이에 소정 간격이 유지된 중간 형체결 상태로 행해진다.
상기 본 발명의 반도체 웨이퍼의 수지 피복 방법에 적용되는 본 발명의 수지피복용 금형은, 형면 끼리 대향하도록 배치된 고정 금형 및 가동 금형과, 대향하는 형면중 한쪽에 설치된 캐비티와, 이 캐비티내의 수지 재료를 가열하여 용융하는 가열 수단과, 상호 대향하는 상기 형면중 다른쪽 형면에 길게 부착된, 범프 노출용 필름과, 이 필름을 캐비티의 바닥면 방향으로 가압하는, 다른쪽 형면에 설치된 가압 부재를 구비한다.
이 수지 피복용 금형은, 캐비티의 바닥면에 설치된 반도체 웨이퍼의 범프 장착면을 수평으로 조정하는 수평 조정 수단을 또한 구비하는 것이 바람직하다. 이러한 수평 조정 수단을 가지므로써, 웨이퍼의 두께에 불균일이 있는 경우에도, 그 웨이퍼의 범프 장착면이 수평으로 되도록 조절할수 있으며, 그 결과, 범프의 선단부에 필름을 효율적으로 접촉시킬 수 있다.
도 1a 및 도 1b 는 본 발명의 제 1 실시예에 따른 반도체 웨이퍼의 수지 피복 금형을 개략적으로 도시하는 종단면도로서, 그 중 도 1a 는 금형의 개방 상태를 도시하는 도면이고, 도 1b 는 금형의 체결 상태를 도시하는 도면.
도 2a 및 도 2b 는 본 발명의 제 2 실시예에 따른 반도체 웨이퍼의 수지 피복 금형을 개략적으로 도시하는 종단면도로서, 그 중 도 2a 는 반도체의 웨이퍼 선단부에 필름을 접촉한 상태의 도시도이고, 도 2b 는 금형을 개방하여 수지 피복 웨이퍼를 이형(離型)한 상태를 도시하는 도면.
도 3a 는 도 1b 에 도시하는 금형의 요부를 확대하여 개략적으로 도시하는 확대 종단면도.
도 3b 는 도 2a 에 도시하는 금형의 요부를 확대하여 개략적으로 도시하는 확대 종단면도.
도 4a 및 도 4b 는 본 발명의 제 2 실시예에 따른 반도체 웨이퍼의 수지 피복 금형을 개략적으로 도시하는 종단면도로서, 그 중 도 4a 는 반도체 웨이퍼와 필름의 공급 상태를 도시하는 도면이고, 도 4b 는 상부 금형면에 필름을 흡착한 상태를 도시하는 도면.
도 5a 및 도 5b 는 본 발명의 제 2 실시예에 따른 반도체 웨이퍼의 수지 피복 금형을 개략적으로 도시하는 종단면도로서, 그 중 도 5a 는 수지 재료의 공급 상태를 도시하는 도면이고, 도 5b 는 금형에 형성한 외기 차단 범위로부터 진공 흡인한 상태를 도시하는 도면.
도 6a 및 도 6b 는 본 발명의 제 2 실시예에 따른 반도체 웨이퍼의 수지 피복 금형을 개략적으로 도시하는 종단면도로서, 그 중 도 6a 는 반도체 웨이퍼의 패턴 선단부에 필름을 접촉한 상태를 도시하는 도면이고, 도 6b 는 금형을 개방하여 수지 피복 웨이퍼를 이형한 상태를 도시하는 도면.
도 7a 는 수지 피복 웨이퍼를 개략적으로 도시하는 일부 절결 측면도이고, 도 7b 는 도 7a 에 도시하는 수지 피복 웨이퍼의 개략 저면도이며, 도 7c 는 수지 피복 웨이퍼를 절단 분리하여 형성한 수지 피복 칩을 개략적으로 도시하는 종단면도.
도 8a 및 도 8b 는 종래의 수지 피복 금형을 개략적으로 도시하는 종단면도.
※ 도면의 주요 부분에 대한 부호의 설명
1 상부 금형 2 하부 금형
3 범프(돌기 전극) 4 반도체 웨이퍼
5 캐비티 6 수지 재료
8 가압 부재 12 수지 피복 웨이퍼
24 회전 기구 35 흡인 배출 기구
(제 1 실시예)
이하, 본 발명의 제 1 실시예를, 도 1a 내지 도 3b 를 참조하여 설명한다. 우선, 도 1a 및 도 1b를 참조하여, 본 실시예에서의 금형은, 고정된 상부 금형(1)과, 상기 상부 금형(1)에 대향하여 배치된, 상하 방향으로 이동할 수 있는 하부 금형(2)으로 구성되어 있다.
또한, 하부 금형(2)의 형면에는, 범프(돌기 전극)(3)가 장착된 반도체 웨이퍼(4)가 범프 장착면을 위로 한 상태에서 공급되어 세트되는 수지 피복용 캐비티(5)가 설치되어 있는 동시에, 캐비티(5)의 바닥면의 소정 위치에 설치 공급된 웨이퍼(4)의 범프 장착면상에, 예를 들어, 분말 형상 혹은 과립 형상의 수지 재료(6)를 소요량 공급할 수 있도록 구성되어 있다.
또한, 상부 금형(1)에는 범프 노출용 필름(7)(이형(離型) 필름)이 길게 부착되고, 상부 금형(1)에는, 하부 금형(2)의 캐비티(5)의 평면 형상에 대응한 가압면(상부 금형면)을 구비한 가압 부재(8)와, 이 가압 부재(8)를 상하 이동하는 상하 이동 기구(9)가 설치되어 있다.
따라서, 상하 이동 기구(9)로 가압 부재(8)를 하향 이동시키므로써, 범프(3)의 선단부에 필름(7)을 접촉시킬수 있는 동시에, 캐비티(5)내의 수지를 필름(7)을 거쳐서 소정의 수지 압력으로 가압할 수 있다.
또한, 캐비티(5)의 외주위(하부 금형면)에는, 필름(7)을 형면에 걸어 고정하는 걸림(係止) 부재(10)(환상 돌기)가 설치되는 동시에, 상하 양 금형(1, 2)의 형체결시에, 필름(7)을 상부 금형(1)의 형면과 하부 금형(2)의 형면 사이에 지지하여 고정할때에, 이 필름(7)에 발생하거나 발생하도록 하는 구김을 효과적으로 펴서 제거한 상태에서 상하 양 금형(1, 2)의 형면 사이에 길게 부착할수 있다.
또한, 본 실시예의 금형에는, 수지 성형 온도에까지 가열하는 가열 수단으로서의 히터(15)가 설치되어 있고, 이것에 의해 캐비티(5)내에 공급된 수지 재료(6)를 가열하여 용융할 수 있도록 구성되어 있다.
이상과 같은 구성을 갖는 본 실시예의 금형의 동작을, 이하에 설명한다. 도 1a 에 도시하듯이, 우선, 상부 금형(1)의 형면에 필름(7)을 길게 부착하는 동시에, 하부 금형 캐비티(5)내에서의 바닥면의 소정 위치에, 반도체 웨이퍼(4)를 범프(3)의 장착면을 상면으로 한 상태에서 공급하여 세트하고, 그 후, 범프(3)의 장착면상에수지 재료(6)를 소요량 공급한다. 다음으로, 도 1b 및 도 3a 에 도시하듯이, 상하 양 금형(1, 2)을 체결하는 것에 의해, 걸림 부재(10)로 상기 필름(7)을 양 형면 사이에 걸어(협지) 고정하여 상하 양 금형(1, 2)의 형면 사이에 길게 부착하는 동시에, 캐비티(5)내에 공급된 수지 재료(6)를 히터(15)에 의해 가열하여 용융한다.
또한, 다음으로, 도 2a 및 도 3b 에 도시하듯이, 상하 이동 기구(9)로 가압 부재(8)의 가압면을 캐비티(5)내에서의 하부 금형(2)의 형면의 하방 위치 방향으로 이동하고, 필름(7)을 캐비티(5)내로 가압하여 신장시키는 것에 의해, 필름(7)을 범프(3)의 선단부에 접촉하는 동시에, 가압 부재(8)로 캐비티(5)내의 수지를 필름(7)을 거쳐 소정의 수지압으로 가압한다. 이 때, 필름(7)에서 범프(3)의 적어도 선단부를 수지와 접촉하지 않는 상태로 할수 있다.
또한, 이때, 가압 부재(8)는 필름(7)을 균일하게 가압하여 신장하게 되므로, 이 필름(7)에 새로운 주름이 발생하는 것을 효과적으로 방지할수 있는 동시에, 캐비티(5)내를 필름(7)으로 시일하는 것에 의해 캐비티(5)내에 수지를 밀봉할수 있다.
또한, 가압 부재(8)에 의한 이러한 필름(7)의 주름 제거 작용·효과가 얻어지므로, 필름(7)을 걸림·고정하기 위한 걸림 부재(10)는 반드시 필요하지 않지만, 이 걸림 부재(10)를 병설하는 것에 의해 필름(7)의 주름을 보다 확실하게 제거하기위한 효율 좋은 상승 효과가 얻어진다.
경화에 필요한 소요 시간의 경과후, 도 2b 에 도시하듯이, 상하 양 금형(1, 2)을 개방하는 동시에, 상하 금형 사이에 수지 피복 웨이퍼(12)를 필름(7)에 부착한 상태에서 이형할수 있다.
이상과 같이 동작하는 본 실시예의 금형을 사용하므로써, 하부 금형(2)측에는 슬라이딩부를 설치하지 않고, 웨이퍼(4)에 장착된 범프(3)의 선단부를 수지(11)의 표면에 노출한 상태에서 수지 피복 웨이퍼(12)를 형성할 수 있다. 따라서, 용융한 수지가 슬라이딩부에 침입하는 것에 기인하는, 종래예에 도시하는 폐해를 없게 하고, 수지 피복 웨이퍼의 생산성을 향상시킬수 있는 동시에, 고품질 또는 고신뢰성의 수지 피복 웨이퍼를 얻을 수 있다.
또한, 상기 실시예에서, 가압 부재(8)로 필름(7)을 거쳐 수지를 가압하는 것에 의해 반도체 웨이퍼(4)의 범프(3) 장착면을 수지로 피복하는 경우, 적어도 캐비티(5)내를 소정의 진공상태로 하여 반도체 웨이퍼(4)의 범프(3) 장착면을 수지로 피복할 수 있다. 이 경우, 캐비티(5)내에서, 반도체 웨이퍼(4)의 범프(3) 장착면을 피복하는 수지(11)에 발생하는 기포(보이드) 및 결손부를 효율적으로 방지할 수 있다.
또한, 상기 실시예에서, 반도체 웨이퍼(4)의 두께에 불균일이 있는 경우가 있고, 이 경우에는, 캐비티(5)의 바닥면에 설치된 반도체 웨이퍼(4)의 범프 장착면측이 경사져서 수평면이 아니고 경사면으로 되게 된다. 따라서, 캐비티(5)의 바닥면측에, 캐비티(5)의 바닥면을 적절히 경사시켜 범프 장착면이 수평으로 되도록 조정하는 수평 조정 수단을 설치하는 구성을 채용할 수 있다.
수평 조절 수단으로서, 예를 들면 원주의 한쪽 원을 경사면(테이퍼 면)으로 하고, 또한 다른쪽 원을 수평면으로 한 경사면 부재(테이퍼 플레이트)를 두 개 사용하는 구성을 채용할 수 있다. 즉, 수평 조절 수단으로서의 테이퍼 플레이트기구(21)를, 상부 경사면 부재(22)와, 하부 경사면 부재(23)와, 양 경사면 부재(22, 23)를 원의 중심을 회전축으로 하여 각각 회전시키는 회전 기구(24)로 구성하고, 양 경사면 부재(22, 23)에서의 상호 경사면측을 상호 슬라이딩시켜 상기 양 경사면 부재(22, 23)에서의 한쪽 혹은 양쪽을 회전 기구(24)로 적절하게 회전시키는 구성을 채용할 수 있다 (도 1a 및 도 1b 참조).
즉, 회전기구(24)로 각 경사면 부재(22, 23)를 각각 적절하게 회전시키므로써 수평 조절 수단(21)의 캐비티(5)의 바닥면측을 경사시키고, 반도체 웨이퍼(4)의 범프 장착면을 수평으로 설정할 수 있다. 따라서, 반도체 웨이퍼(4)의 범프(3)의 선단부에 필름(7)을 효율적으로 접촉시킬 수 있다.
또한, 테이퍼 플레이트 기구(21)를, 하부 금형(2)에 설치하는 대신에 상부 금형(1)의 가압 부재(8)에 설치하는 것도 가능하다. 즉, 예를 들어 가압 부재(8)에 테이퍼 플레이트 기구(21)를 설치하는 동시에, 가압 부재(8)의 하방으로의 이동시에, 테이퍼 플레이트 기구(21)로 캐비티(5)내에 있는 범프(3)의 선단부를 포함하는 면의 경사진 상태에 따라, 가압 부재(8)의 가압면을 범프(3)의 선단부를 포함하는 면과 평행하게 되도록 적절히 경사시키고, 캐비티(5)내의 경사 범프(3) 선단부에 필름(7)을 가압하므로써, 필름(7)을 신장하여 접촉시킬 수 있다. 그 결과, 반도체 웨이퍼(4)의 범프(3)의 선단부에 필름(7)을 효율적으로 접촉시킬수 있다.
또한, 본 실시예에서, 상형면에 설치된 흡인 구멍으로부터 강제적으로 흡인하는 것에 의해, 필름(7)을 상형면에 고정 상태로 길게 부착할 수 있다. 그러한 구성에 의해, 상형면에 길게 부착된 필름에서의 주름을 효율적으로 제거할 수 있다.
(제 2 실시예)
다음으로, 본 발명의 제 2 실시예를 도 4a 내지 도 6b 에 기초하여 설명한다. 본 실시예의 설명에 있어서, 상기 본 발명의 제 1 실시예와 공통하는 구성 요소에 대해서는, 공통의 참조번호를 붙여 그 상세한 설명을 생략한다.
본 발명의 제 2 실시예의 금형의 구조가 상기 제 1 실시예와 다른 것은, 다음과 같다. 우선, 도 4a 에 도시하듯이, 금형 캐비티(5)에는, 금형 캐비티(5)의 바닥면에 반도체 웨이퍼(4)를 흡착하여 고정하는 수단으로서의, 소요 개수의 흡인 구멍(31)이 설치되어 있다. 따라서, 반도체 웨이퍼(4)를 금형 캐비티(5)내에 설치 공급할 때, 금형 캐비티(5)의 흡인 구멍(31)으로부터 진공 흡인하므로써, 반도체 웨이퍼(4)를 금형 캐비티(5) 바닥면의 소정 위치에 흡착하여 고정할 수 있다.
또한, 도 4a, 도 4b 에 도시하듯이, 하형면에서의 캐비티(5)의 외주위에 설치된 걸림 부재(10)의 외주위에 대응하는 상하 형면의 소정 위치에는, 상하 양 금형(1, 2)의 형체결시에, 필름(7)을 사이에 두고 상하 양 형면 사이에 고정하는, 필름의 고정 부재가 설치되어 있다. 이 고정 부재는, 하형면에 설치된 환상 돌출부(32)와, 그것에 대응하여 상형면에 설치된 환상 오목부(33)와, 이 환상 오목부(33)에 설치된 흡인 배출 기구(35)로 구성되어 있다. 이러한 구성에 의해, 상형면의 환상 오목부(33)내로부터 흡인 배출 기구(35)에 의해 강제적으로 공기 등을 흡인 배출하는 것에 의해, 상형면에 필름(7)을 흡착 고정할수 있다.
또한, 상하 양 금형(1, 2)의 형체결시에, 환상 돌출부(32)와 환상 오목부(33)를 결합하고, 환상 오목부(33)내로부터 흡인 배출 기구(35)로 강제적으로공기 등을 흡인 배출하여, 필름(7)을 환상 오목부(33)내에 인입하여 신장하는 것에 의해, 필름(7)의 주름을 펼수 있도록 구성되어 있다. 또한, 필름의 고정 부재(환상 오목부(33)와 환상 돌출부(32)의 조합)를, 단수개 혹은 복수개 설치하는 구성을 채용할 수 있다.
또한, 본 실시예의 금형에는, 적어도 금형 캐비티(5)를 포함하는 성형부를 외기 차단 상태로 설정하도록 구성한, 적어도 성형부를 포함하는 외기 차단 범위(34)(도 5b 참조)로부터 진공 흡인하는 진공흡인기구(도시 않음)가 설치되어 있다. 이 진공흡인기구에 의해, 외기 차단 범위(34)로부터 진공 흡인하고, 적어도 캐비티(5)를 포함하는 성형부를 소정 진공 상태로 할 수 있다.
다음으로, 이상의 구성을 갖는 본 실시예의 금형의 동작을 설명한다. 우선, 도 5a 에 도시하듯이, 상부 금형(1)의 형면에 필름(7)을 길게 부착하는 동시에, 상부 금형(1)의 환상 오목부(33)내로부터, 흡인 배출 기구(35)로 강제적으로 공기 등을 흡인 배출하므로써, 필름(7)을 상형면에 흡착 고정한다. 그 후, 캐비티(5)내의 바닥면의 소정 위치에, 반도체 웨이퍼(4)를 그 범프(3)의 장착면을 상면으로 한 상태에서 공급하여 세트하고, 흡착 고정 수단(31)에 의해, 반도체 웨이퍼(4)를 캐비티(5)의 바닥면에 흡착하여 고정한 상태에서, 범프 장착면 상에 수지 재료(6)를 소요량 공급한다.
다음에, 도 5b 에 도시하듯이, 하부 금형(2)을 상방 이동하여, 상하 양 형면 사이를 소요 간격으로 유지하는 중간 형체결을 행하는 동시에, 적어도 상기 캐비티(5)를 포함하는 성형부를 외기 차단 상태로 하여 외기 차단 범위(34)를 형성하고, 외기 차단 범위(34)로부터 진공 흡인 기구로 진공 흡인하므로써, 적어도 캐비티(5)를 포함하는 외기 차단 범위(34)를 소정의 진공 상태로 한다.
다음으로, 도 6a 에 도시하듯이, 하부 금형(2)을 추가로 상방 이동하여, 상하 양 형면을 접합하는 금형의 완전 형체결을 행하는 동시에, 고정 부재의 환상 돌출부(32)와 환상 오목부(33)를 끼워결합한다. 이 때, 필름(7)은, 걸림 부재(10)로 상하 양 형면 사이에 걸리며, 또한 환상 오목부(32)내에 인입되어 신장하게 되므로, 필름(7)의 주름을 효율적으로 제거할 수 있다.
다음으로, 캐비티(5)내에 공급된 수지 재료(6)를 히터(15)에 의해 가열하여 용융한다. 그 후, 상하 이동 기구(9)로 가압 부재(8)를 하방 이동하고, 가압 부재(8)의 가압면을 하형면의 캐비티(5)의 바닥 방향으로 이동시킨다. 그리고, 필름(7)을 캐비티(5)내로 가압하여 신장시키므로써, 필름(7)을 범프(3)의 선단부에 접촉시키는 동시에, 가압 부재(8)로 캐비티(5)내의 수지를 필름(7)을 거쳐 소정의 수지 압으로 가압한다. 그 결과, 필름(7)으로 적어도 범프(3)의 선단부를, 수지와 접촉하지 않는 상태로 유지할 수 있다. 또한, 필름(7)에 발생하는 필름의 주름을 펴서 제거할수 있는 동시에, 캐비티(5)를 필름(7)으로 시일하는 것에 의해, 캐비티(5)내에 수지를 밀봉할 수 있다.
다음으로, 경화에 필요한 소요시간의 경과후, 상하 양 금형(1, 2)을 개방하므로써, 상하 양 금형(1, 2) 사이에서, 수지 피복 웨이퍼(12)를 필름(7)에 부착한 상태에서 이형할수 있다.
이상과 같이 동작하는 본 실시예의 금형을 사용하므로써, 상기 제 1 실시예와마찬가지로, 하부 금형(2)측에는 슬라이딩부를 설치하지 않고, 웨이퍼(4)에 장착된 범프(3)의 선단부를 수지(11)의 표면에 노출한 상태에서, 수지 피복 웨이퍼(12)를 형성할 수 있다. 그 결과, 용융한 수지가 슬라이딩부에 침입하는 것에 기인하는, 상기 종래예에 나타난 폐해를 없애고, 수지피복 웨이퍼의 생산성을 향상시킬수 있는 동시에, 고품질 또는 신뢰성이 높은 수지 피복 웨이퍼를 얻을수 있다.
또한, 적어도 캐비티(5)를 포함하는 성형부를 소정의 진공 상태로 하여 수비 피복하는 것이 가능하므로, 반도체 웨이퍼(4)의 범프(3) 장착면을 피복하는 수지(11)에 발생하는 기포(보이드) 및 결손부의 발생을 효과적으로 방지할수 있다.
또한, 본 실시예에서, 환상 오목부(33), 환상 돌출부(32) 및 흡인 배출 기구(35)로 이루어지는 고정 부재를 복수개 설치한 구성의 경우, 상하 양 금형의 형체결시에, 환상 오목부(32)내로부터, 복수개의 고정 부재 사이에서, 대략 동시에, 혹은 각각 혹은 외측 오목부(32)로부터 순차로, 혹은 임의로 또는 적절하게, 강제적으로 흡인 배출하고, 환상 오목부(32)내에 필름(7)을 인입하여 신장하고, 필름(7)의 주름을 펼수 있다.
또한, 본 실시예의 중간 형체결시에, 하부 금형(2)을 정지시키지 않고, 계속하여 상방 이동시키는 것도 가능하다.
즉, 상기 각 실시예에서 형성된 수지 피복 웨이퍼(12)(도 7a 참조)는, 도 7b 에 도시하는 칩(13)마다 절단하여 분리되고, 그 결과, 도 7c 에 도시하는 수지 피복 칩(14)이 형성된다. 이 수지 피복 칩(14)의 수지(11)의 표면에 노출한 범프(3)의 선단부는, 예를 들어, 기판등과 전기적으로 접속하는 것이 가능하도록 구성되어 있다.
또한, 상기 각 실시예에서는, 금형에 단수개의 캐비티를 설치하는 구성을 예시하였으나, 금형에 복수개의 캐비티를 설치하는 구성을 채용하여도 좋다. 또한, 상기 각 실시예에서는, 분말상 또는 과립상 수지 재료를 사용하는 구성을 예시하였으나, 예를 들어 수지 태블릿 등의 각종 형상의 수지 재료를 사용할수 있다. 또한, 상기 각 실시예에서는, 열경화성 수지 재료를 사용하는 구성을 예시하였으나, 예를 들어 열가소성 수지 재료등을 채용할 수 있다.
또한, 상기 각 실시예에서는, 분말상 혹은 과립상 수지 재료로 교체하여, 액상 수지 재료를 사용하는 트랜스퍼 성형을 행하는 것도 가능하다. 이 경우는, 액상 수지 재료의 소요량을 캐비티내에 공급한 후에 금형의 형체결을 행하거나, 혹은 금형의 형체결 후에 액상 수지 재료를 캐비티 내에 가압 주입하는 수단을 채용하면 좋다.
본 발명에 의하면, 수지 피복 웨이퍼의 생산성을 향상시킬 수 있는 반도체 웨이퍼의 수지피복방법과 그 수지피복용 금형을 제공할 수 있다는 우수한 효과를 갖게 된다.또한, 본 발명에 의하면, 고품질성·고신뢰성의 수지피복 웨이퍼를 얻을 수 있는 반도체 웨이퍼의 수지 피복방법과 그 수지 피복용 금형을 제공할 수 있다는 우수한 효과를 갖게 된다.본 발명은 상술한 각 실시예에 한정되지 아니며, 본 발명의 취지를 벗어나지 않는 범위에서, 필요에 따라 임의로 또는 적절하게 변경 및 선택하여 채용할 수 있는 것이다.

Claims (13)

  1. 형면끼리가 대향하도록 배치된 수지 피복용 금형의 상부금형(1)의 형면 및 하부금형(2)의 형면중 한쪽 형면에 설치된 캐비티(5)의 바닥면의 소정 위치에, 범프(3)를 장착한 반도체 웨이퍼(4)를, 그 범프 장착면을 위로 한 상태에서 공급하여 설치하는, 반도체 웨이퍼 공급 공정과,
    상기 캐비티(5)내에 수지 재료(6)를 소요량 공급하는 수지 재료 공급 공정과,
    상기 상부금형(1)의 형면 및 하부금형(2)의 형면중 다른쪽 형면에 범프 노출용 필름(7)을 부착하는 필름의 부착 공정과,
    상기 금형(1, 2)을 형체결하는 금형의 형체결 공정과,
    상기 캐비티(5) 내에서 상기 수지 재료(6)를 가열하여 용융하는, 수지 재료 용융 공정과,
    상기 상부금형(1)의 형면 및 하부금형(2)의 형면중 다른쪽 형면에 설치된 가압 부재(8)로 상기 필름(7)을 상기 캐비티(5)의 바닥면 방향으로 가압하는 가압 공정과,
    상기 가압 공정시에, 상기 캐비티(5)내에서 상기 범프(3)의 선단부에 상기 필름(7)을 접촉시키는 필름 접촉 공정과,
    상기 가압 공정시에, 상기 필름(7)을 거쳐 캐비티(5)내의 수지를 가압하는 것에 의해 반도체 웨이퍼(4)의 범프 장착면을 수지로 피복하는 수지피복 공정을 구비한, 반도체 웨이퍼의 수지 피복 방법.
  2. 제 1 항에 있어서,
    상기 캐비티(5)는 하부 금형(2)측의 형면에 설치되며, 상기 가압 부재(8)는 상부 금형(1)측에 설치되는, 반도체 웨이퍼의 수지 피복 방법.
  3. 제 2 항에 있어서,
    상기 필름의 부착 공정은 상기 필름(7)을 상기 상부 금형(1)측의 형면에 부착하도록 행해지는, 반도체 웨이퍼의 수지 피복 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 수지 피복 성형 공정이, 적어도 상기 캐비티(5)내를 소정의 진공 상태로 하여 행해지는, 반도체 웨이퍼의 수지 피복 방법.
  5. 제 1 항에 있어서,
    상기 필름 부착 공정에서 상기 금형의 다른 형면에 상기 필름이 흡착 고정되는, 반도체 웨이퍼의 수지 피복 방법.
  6. 제 2 항에 있어서,
    상기 필름 부착 공정에서 상기 상부 금형(1)의 형면에 상기 필름이 흡착 고정되는, 반도체 웨이퍼의 수지 피복 방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 반도체 웨이퍼의 공급 공정은, 상기 캐비티(5)의 바닥면에 상기 반도체 웨이퍼(4)를 흡착하여 고정하는 공정을 포함하는, 반도체 웨이퍼의 수지 피복 방법.
  8. 제 5 항 또는 제 6 항에 있어서,
    상기 금형의 형체결 공정이, 적어도 상기 캐비티(5)내를 진공 흡인하여 소정 진공 상태로 하여 행해지는, 반도체 웨이퍼의 수지 피복 방법.
  9. 범프를 장착한 반도체 웨이퍼의 범프 장착면을 수지로 피복하는 반도체 웨이퍼의 수지 피복용 금형에 있어서,
    형면끼리 대향하도록 배치된 고정 금형(1) 및 가동 금형(2)과,
    상기 고정 금형(1) 및 가동 금형(2)의 상호 대향하는 상기 형면중 한쪽에 설치된 캐비티(5)와,
    상기 캐비티(5)내의 수지 재료를 가열하여 용융하는 가열 수단(15)과,
    상호 대향하는 상기 형면중 다른쪽 형면에 부착된, 범프 노출용 필름(7)과,
    상기 필름(7)을 상기 캐비티(5)의 바닥면 방향으로 가압하는, 상기 다른쪽 형면에 설치된 가압 부재(8)를 구비하는, 반도체 웨이퍼의 수지 피복용 금형.
  10. 제 9 항에 있어서,
    상기 캐비티(5)의 바닥면에 설치된 반도체 웨이퍼(4)의 범프 장착면과, 상기 가압 부재(8)의 가압면이 대략 평행하게 되도록 조정하는 조정 수단(21)을 추가로 구비하는, 반도체 웨이퍼의 수지 피복용 금형.
  11. 제 9 항에 있어서,
    상기 가압 부재(8)가 설치된 상기 금형의 형면측에 상기 필름(7)을 흡착 고정하는 수단을 추가로 구비하는, 반도체 웨이퍼의 수지 피복용 금형.
  12. 제 11 항에 있어서,
    상기 캐비티(5)의 바닥면에 상기 반도체 웨이퍼(4)를 흡착하여 고정하는 수단을 추가로 구비하는, 반도체 웨이퍼의 수지 피복용 금형.
  13. 제 9 항에 있어서,
    적어도 상기 캐비티(5)내를 진공 흡인하여 소정의 진공 상태로 하는 수단을 추가로 구비하는, 반도체 웨이퍼의 수지 피복용 금형.
KR1020000011433A 1999-03-10 2000-03-08 반도체 웨이퍼의 수지 피복 방법 및 이에 사용되는 금형 KR100357362B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP99-064102 1999-03-10
JP99-064086 1999-03-10
JP06408699A JP4253393B2 (ja) 1999-03-10 1999-03-10 半導体ウェーハの樹脂被覆方法及び金型
JP06410299A JP4011781B2 (ja) 1999-03-10 1999-03-10 半導体ウェーハの樹脂被覆方法

Publications (2)

Publication Number Publication Date
KR20000076785A KR20000076785A (ko) 2000-12-26
KR100357362B1 true KR100357362B1 (ko) 2002-10-19

Family

ID=26405216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000011433A KR100357362B1 (ko) 1999-03-10 2000-03-08 반도체 웨이퍼의 수지 피복 방법 및 이에 사용되는 금형

Country Status (6)

Country Link
US (1) US6346433B1 (ko)
EP (1) EP1035572A3 (ko)
KR (1) KR100357362B1 (ko)
MY (1) MY120473A (ko)
SG (1) SG92685A1 (ko)
TW (1) TW460989B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100822944B1 (ko) * 2005-10-13 2008-04-17 토와 가부시기가이샤 전자부품의 수지 밀봉 성형 방법
KR100844668B1 (ko) 2004-02-13 2008-07-07 토와 가부시기가이샤 전자 부품의 수지 밀봉 방법 및 그것에 이용되는 금형

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6103638A (en) * 1997-11-07 2000-08-15 Micron Technology, Inc. Formation of planar dielectric layers using liquid interfaces
JP2000258495A (ja) * 1999-03-12 2000-09-22 Oki Electric Ind Co Ltd 半導体デバイス試験装置
JP3631956B2 (ja) * 2000-05-12 2005-03-23 富士通株式会社 半導体チップの実装方法
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3892703B2 (ja) * 2001-10-19 2007-03-14 富士通株式会社 半導体基板用治具及びこれを用いた半導体装置の製造方法
NL1021266C2 (nl) * 2002-08-13 2004-02-17 Otb Group Bv Werkwijze en inrichting voor het geheel of ten dele bedekken van ten minste één elektronische component met een compound.
DE10250621B4 (de) 2002-10-30 2004-09-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen verkapselter Chips und zum Erzeugen eines Stapels aus den verkapselten Chips
JP4519398B2 (ja) 2002-11-26 2010-08-04 Towa株式会社 樹脂封止方法及び半導体装置の製造方法
KR100546372B1 (ko) * 2003-08-28 2006-01-26 삼성전자주식회사 웨이퍼 레벨 칩 사이즈 패키지의 제조방법
JP2005150350A (ja) * 2003-11-14 2005-06-09 Renesas Technology Corp 半導体装置の製造方法
US20070164476A1 (en) * 2004-09-01 2007-07-19 Wei Wu Contact lithography apparatus and method employing substrate deformation
US7338842B2 (en) * 2005-07-22 2008-03-04 National Starch And Chemical Investment Holding Corporation Process for exposing solder bumps on an underfill coated semiconductor
US8202460B2 (en) 2005-09-22 2012-06-19 International Business Machines Corporation Microelectronic substrate having removable edge extension element
US20100127375A1 (en) * 2008-11-21 2010-05-27 Manolito Galera Wafer level chip scale semiconductor packages
US9412717B2 (en) * 2011-11-04 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for molded underfills in flip chip packaging
KR101301524B1 (ko) * 2011-11-21 2013-09-04 가부시키가이샤 메이키 세이사쿠쇼 적층 방법 및 적층 장치
JP5283242B2 (ja) 2011-11-21 2013-09-04 株式会社名機製作所 積層方法および積層装置
JP6217101B2 (ja) * 2013-03-22 2017-10-25 富士電機株式会社 半導体装置の製造方法及び取り付け治具
US10405434B2 (en) 2013-03-22 2019-09-03 Fuji Electric Co., Ltd. Mounting jig for semiconductor device
DE102016117990B4 (de) 2016-09-23 2019-07-04 Infineon Technologies Ag Temporäre mechanische stabilisierung von halbleiterhohlräumen

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3514849A (en) * 1964-12-31 1970-06-02 Texas Instruments Inc Method for making a glass-to-metal seal
JP3059560B2 (ja) * 1991-12-25 2000-07-04 株式会社日立製作所 半導体装置の製造方法およびそれに使用される成形材料
WO1994016544A1 (en) * 1993-01-15 1994-07-21 Vilyam Lazarevich Sanderov Process for manufacturing integrated microcircuits
JPH06291221A (ja) * 1993-04-05 1994-10-18 Fujitsu Ltd 半導体装置及びその製造方法
US5776796A (en) * 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
JP3590118B2 (ja) * 1995-01-24 2004-11-17 アピックヤマダ株式会社 樹脂モールド方法及び樹脂モールド装置
JPH09219421A (ja) * 1996-02-14 1997-08-19 Hitachi Ltd 半導体電子部品の製造方法およびウエハ
US5986340A (en) * 1996-05-02 1999-11-16 National Semiconductor Corporation Ball grid array package with enhanced thermal and electrical characteristics and electronic device incorporating same
EP0853337B1 (en) * 1996-07-12 2004-09-29 Fujitsu Limited Method for manufacturing semiconductor device
US6048483A (en) * 1996-07-23 2000-04-11 Apic Yamada Corporation Resin sealing method for chip-size packages
JP3139981B2 (ja) * 1996-07-23 2001-03-05 アピックヤマダ株式会社 チップサイズパッケージの樹脂封止方法及び樹脂封止装置
JP2870497B2 (ja) * 1996-08-01 1999-03-17 日本電気株式会社 半導体素子の実装方法
US6127735A (en) * 1996-09-25 2000-10-03 International Business Machines Corporation Interconnect for low temperature chip attachment
JP3017470B2 (ja) * 1997-07-11 2000-03-06 アピックヤマダ株式会社 樹脂モールド方法及び樹脂モールド装置
DE19750073A1 (de) * 1997-11-12 1999-05-20 Bosch Gmbh Robert Schaltungsträgerplatte
JP3219043B2 (ja) * 1998-01-07 2001-10-15 日本電気株式会社 半導体装置のパッケージ方法および半導体装置
US5933713A (en) * 1998-04-06 1999-08-03 Micron Technology, Inc. Method of forming overmolded chip scale package and resulting product
US6084308A (en) * 1998-06-30 2000-07-04 National Semiconductor Corporation Chip-on-chip integrated circuit package and method for making the same
JP4058182B2 (ja) * 1998-12-09 2008-03-05 アピックヤマダ株式会社 樹脂封止方法
JP2000195883A (ja) * 1998-12-25 2000-07-14 Nitto Denko Corp 半導体ウエ―ハの樹脂封止方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100844668B1 (ko) 2004-02-13 2008-07-07 토와 가부시기가이샤 전자 부품의 수지 밀봉 방법 및 그것에 이용되는 금형
US7618573B2 (en) 2004-02-13 2009-11-17 Towa Corporation Resin sealing method for electronic part and mold used for the method
KR100822944B1 (ko) * 2005-10-13 2008-04-17 토와 가부시기가이샤 전자부품의 수지 밀봉 성형 방법

Also Published As

Publication number Publication date
SG92685A1 (en) 2002-11-19
TW460989B (en) 2001-10-21
KR20000076785A (ko) 2000-12-26
US6346433B1 (en) 2002-02-12
EP1035572A3 (en) 2003-12-03
MY120473A (en) 2005-10-31
EP1035572A2 (en) 2000-09-13

Similar Documents

Publication Publication Date Title
KR100357362B1 (ko) 반도체 웨이퍼의 수지 피복 방법 및 이에 사용되는 금형
KR100546191B1 (ko) 전자 부품의 수지 밀봉 성형 방법 및 상기 방법에이용되는 수지 밀봉 성형 장치
US7618573B2 (en) Resin sealing method for electronic part and mold used for the method
EP0730937B1 (en) A resin molding machine with release film
KR100577592B1 (ko) 반도체 장치의 제조 방법
JP2005305954A (ja) 光素子の樹脂封止成形方法
KR100230669B1 (ko) 전자부품의 수지 밀봉 성형 방법
JP2005305954A5 (ko)
WO2007132611A1 (ja) 電子部品の樹脂封止成形方法
JP2007109831A (ja) 電子部品の樹脂封止成形方法
JP4011781B2 (ja) 半導体ウェーハの樹脂被覆方法
JP4253393B2 (ja) 半導体ウェーハの樹脂被覆方法及び金型
JP2004230707A (ja) 電子部品の樹脂封止成形方法及び装置
JP2008041846A (ja) フリップチップの樹脂注入成形方法及び金型
JP2011046017A (ja) モールド金型
JP4358501B2 (ja) 電子部品の樹脂封止成形方法及び金型
JP4954012B2 (ja) 電子部品の樹脂封止成形用金型
JP2001176902A (ja) 樹脂封止方法
JPH08142106A (ja) 樹脂モールド装置
JP2004090580A (ja) 樹脂モールド金型および樹脂モールド装置
US6436331B1 (en) Method of resin sealing a gap between a semiconductor chip and a substrate
JP2013180461A (ja) 圧縮成形用型、圧縮成形装置及び圧縮成形方法
JP2001338939A (ja) 樹脂封止装置
JPH10189630A (ja) 電子部品の樹脂封止成形方法
JPH08142107A (ja) 樹脂モールド装置及び樹脂モールド用リリースフィルム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101007

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee