KR100352115B1 - 반도체패키지 - Google Patents

Abstract

본 발명은 반도체 패키지에 관한 것으로, 패키지의 크기를 반도체칩 크기의 패키지로 형성함으로서 패키지의 크기를 축소하여 경박단소화 함은 물론, 회로패턴이 형성된 박막을 반도체칩 상에 안차시킨 다음 기존의 와이어 본더로서 형성할수 있는 골드 볼을 형성함으로서 간단한 방법에 의해 패키징이 가능하도록 된 것으로, 상면에 다수의 본드패드가 형성된 반도체칩과; 상기 반도체칩의 상면에 안착되며, 본드패드와 대응하는 다수의 구멍을 형성하고, 회로패턴이 형성된 박막과; 상기 박막에 형성된 구멍을 통해 반도체칩의 본드패드와 박막의 회로패턴을 서로 연결하는 골드를(Gold Ball)과; 상기 박막의 회로패턴과 연결되며 박막의 외주면 둘레에 노출된 회로에 부착된 솔더볼로 구성된 반도체 패키지이다.

Description

반도체 패키지

본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 반도체 패키지의크기를 반도체칩 크기의 패키지로 형성함으로서 패키지의 크기를 축소하여 경박단소화 함은 물론, 회로패턴이 형성된 박막을 반도체칩 상에 안차시킨 다음 기존의 와이어 본더로서 형성할수 있는 골드 볼을 형성함으로서 간단한 방법에 의해 패키징이 가능하도록 된 반도체 패키지에 관한 것이다.

근래에 들어 반도체칩의 고집적화 및 고성능화 되어가는 실정에 맞추어 솔더볼을 인출단자로 하는 반도체 패키지를 선호하고 있는 바, 전자제품의 소형화 및 고기능화 됨에 따라 반도체 패키지의 제조에서도 이를 수용하기 위하여 경박단소화 되고, 고다핀화 되어가고 있다. 즉, 패키지의 크기를 최소한 적게 형성하면서 그 기능은 향상시킬수 있는 패키지가 요구되었다.

그러나, 종래의 반도체 패키지의 구조로서는 고집적화 및 고성능화된 패키지의 제작시 그 구조 및 제조방법이 복잡하고, 그 크기가 크게되어 고다핀을 실현하면서 경박단소화 하는 새로운 형태의 반도체 패키지 구조를 개발하고자 하는 연구가 진행되고 있는 것이다.

즉, 기존의 패키지에서 사용하는 와이어본딩은 반도체칩의 본드패드를 외부의 인출단자와 전기적으로 접속할수 있게 연결시키는 역활을 하지만 공정의 특성이나 형태상 패키지의 전체적인 크기를 줄이는 데에는 한계가 있었던 것이다. 또한, 이러한 본딩은 단락등의 이유로 패키지의 불량을 초래하여 패키지의 수명을 단축시키는 요인이 되었던 것이다.

따라서, 본 발명은 이와같은 문제점을 해결하기 위해 발명된 것으로, 반도체 패키지의 크기를 최소화 함은 물론, 와어어를 없애고, 회로패턴이 형성된 박막에직접 본드패드를 연결함으로서 그 구조를 간단히하고, 그 기능은 향상시켜 고집적화 및 경박단소화 한 반도체 패키지의 그 구조를 제공하는데 있다.

이러한 본 발명의 목적을 달성하기 위해서는 상면에 다수의 본드패드가 형성된 반도체칩과; 상기 반도체칩의 상면에 안착되며, 본드패드와 대응하는 다수의 구멍을 형성하고, 회로패턴이 형성된 박막과; 상기 박막에 형성된 구멍을 통해 반도체칩의 본드패드와 박막의 회로패턴을 서로 연결하는 골드볼(Gold Ball)과; 상기 박막의 회로패턴과 연결되며 박막의 외주면 둘레에 노출된 회로에 부착된 솔더볼로 구성된 것을 특징으로 하는 반도체 패키지에 의해 가능하다.

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

제 1 도는 본 발명에 따른 반도체 패키지의 구조를 도시한 사시도로서, 반도체칩(10)의 상면에는 다수의 본드패드(11)가 형성되어 있고, 이 본드패드(11)에 대응하는 다수의 구멍이 형성된 박막(20)이 상부에 안착되는 것이다.

제 2 도는 본 발명에 의한 회로패턴이 형성된 박막(20)의 분해 사시도로서, 상기 박막(20)은 3겹의 필름을 겹쳐서 형성한 것이다. 즉, 중간부에는 회로패턴이 형성된 필름(22)을 형성하고, 그 상·하부에 각각 부도체로 된 상부필름(21)과 하부필름(23)을 서로 겹쳐서 형성한다.

또한, 상기 박막(20)에 형성된 구멍(24)으로 반도체칩(10)의 본드패드(11)와 회로패턴을 서로 연결하는 것으로, 이는 캐피러리(50)에 의해서 골드볼(30)을 형성함으로서 되는 것이다.

제 3 도는 본 발명의 제조공정중 캐피러리로 골드볼을 형성하는 상태를 예시한 사시도로서, 반도체칩(10)의 본드패드(11)와 대응하는 구멍(24)을 형성한 박막(20)을 반도체칩(10)의 상부에 안착시킨 다음에, 상기 구멍(24)을 통해 골드볼(30 ; Gold Ball)을 형성하여 반도체칩(10)의 본드패드(11)와 박막(20)의 회로패턴을 서로 연결하는 것이다. 이때, 상기 골드볼(30)의 형성은 캐피러리(50)에 의해 형성되는 것이다.

제 4 도와 제 5 도는 본 발명의 골드볼(30)이 캐피러리(50)에 의해 형성된 상태를 도시한 것으로, 상기 골드볼(30)의 상부에 보호용코팅(31)을 함으로서 외부로 부터 보호할수 있는 것이다.

제 6 도 내지 제 7 도는 본 발명의 반도체 패키지를 마더보드에 실장하는 상태의 사시도를 도시하고 있는 것으로, 제 6 도는 반도체 패키지를 뒤집어 실장하는 상태를 도시한 것이고, 제 7 도는 반도체 패키지를 뒤집지 않고, 반도체칩(10)이 상부로 향하도록 하여 실장하는 상태를 나타내고 있는 것이다.

이와같이 반도체 패키지를 싱장할때 외부 신호인출단지는 솔더볼(40)에 의해 이루어 지는 것으로, 상기 솔더볼(40)은 박막(20)의 외주면 둘레의 노출된 회로에는 부착되는 것으로, 상기 솔더볼(40)은 박막(20)의 저면 또는 상면으로 부착되어 반도체 패키지를 뒤집어 실장하거나, 반도체 패티지를 뒤집지 않고 반도체칩(10)이 상부로 향하도록 하여 실장하는 것이다

이와같이 실장될때에는 솔더볼(40)이 부착된 박막(20)의 상부면을 가압하여 오픈되는 단자가 없도록 하여 패키지의 불량을 방지하는 것으로, 상기 박막(20)의 상면을 가압하기 위해서는 상하부가 관통된 사각틀(60)을 사용하여 부착시키는 것이다.

이와같이 구성되는 본 발명은 마더보드(70)에 실장시 솔더볼(40)이 부착된 박막(20)의 상면을 가압하여 부착시킴으로서 평평도에 구애받지 않고, 모든 단자가 접속되어 오픈되는 단자가 생기지 않음으로서 패키지의 불량을 방지하고, 와이어본딩을 하지 않음으로서 단락 현상을 방지할수 있어 패키지의 신뢰성을 향상시키고, 그 크기는 최소화하면서 기능은 향상된 고집적화 및 경박단소화 한 패키지를 얻을수 있는 잇점이 있다.

제 1 도는 본 발명에 따른 반도체 패키지의 구조를 도시한 사시도

제 2 도는 본 발명에 의한 회로패턴이 형성된 박막의 분해 사시도

제 3 도는 본 발명에 의한 캐피러리로 골드볼을 형성하는 상태를 나타낸 사시도

제 4 도 내지 제 5 도는 본 발명에 의해 반도체칩과 박막이 볼 본딩된 상태를 예시한 요부 사시도 및 단면도

제 6 도는 본 발명의 반도체 패키지를 마더보드에 실장하는 상태의 사시도

제 7도는 본 발명의 일 실시예로서 마더보드에 실장되는 상태의 사시도

* 도면의 주요부분에 대한 부호의 설명 *

10 ; 반도체칩 11 ; 본드패드

20 ; 박막 24 ; 구멍

30 ; 골드볼(Gold Ball) 40 ; 솔더볼

Claims (3)

1. 상면에 다수의 본드패드가 형성된 반도체칩과: 상기 반도체칩의 상면에 안착되며 , 본드패드와 대응되는 다수의 구멍이 형성되고, 상기 각 구멍에 연결되어 다수의 회로패턴이 형성된 써킷필름과: 상기 써킷 필름에 형성된 구멍을 통해 반도체칩의 본드패드와 써킷필름의 회로패턴을 서로 연결하는 골드볼(Gold Ball)과; 상기 골드볼을 외부 환경으로부터 보호하기 위해 그 표면에 도포된 코팅액과; 상기 써킷필름의 회로패턴과 연결되며 써킷필름의 외주면 둘레로 노출된 회로패턴에 부착된 다수의 솔더볼을 포함하여 이루어진 반도체 패키지.
2. 제 1 항에 있어서, 상기 써킷필름은 상,하면이 부도체의 필름층으로 형성되고, 상기 상,하면의 필름층 사이에는 회로패턴이 형성된 것을 특징으로 하는 반도체패키지.
3. 제 1 항에 있어서, 상기 써킷필름의 외주면 둘레에 노출된 회로패턴에 부착된 솔더볼은 써킷필름의 상면 또는 저면 중 어느 한면에 부착된 것을 특징으로 하는 반도체패키지.