KR970053756A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR970053756A
KR970053756A KR1019950065450A KR19950065450A KR970053756A KR 970053756 A KR970053756 A KR 970053756A KR 1019950065450 A KR1019950065450 A KR 1019950065450A KR 19950065450 A KR19950065450 A KR 19950065450A KR 970053756 A KR970053756 A KR 970053756A
Authority
KR
South Korea
Prior art keywords
thin film
semiconductor package
semiconductor chip
circuit pattern
attached
Prior art date
Application number
KR1019950065450A
Other languages
English (en)
Other versions
KR100352115B1 (ko
Inventor
박두현
Original Assignee
황인길
아남산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남산업 주식회사 filed Critical 황인길
Priority to KR1019950065450A priority Critical patent/KR100352115B1/ko
Publication of KR970053756A publication Critical patent/KR970053756A/ko
Application granted granted Critical
Publication of KR100352115B1 publication Critical patent/KR100352115B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로, 패키지의 크기를 반도체칩 크기의 패키지로 형성함으로서 패키지의 크기를 축소하여 경박단소화 함은 물론, 회로패턴이 형성된 박막을 반도체칩 상에 안착시킨 다음 기존의 와이어 본더로서 형성할 수 있는 골드 볼을 형성함으로서 간단한 방법에 의해 캐피징이 가능하도록 된 것으로, 상면에 다수의 본드패드가 형성된 반도체칩과; 상기 반도체칩의 상면에 안착되며, 본드패드와 대응하는 다수의 구멍을 형성하고, 회로패턴이 형성된 박막과; 상기 박막에 형성된 구멍을 통해 반도체 칩의 본드패드아 박막의 회로패턴을 서로 연결하는 골드볼(Gold Ball)과; 상기 박막의 회로패턴과 연결되며 박막의 외주면 둘레에 노출된 회로에 부착된 솔더볼로 구성된 반도체 패키지이다.

Description

반도체 패키지
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 반도체 패키지의 구조를 도시한 사시도,
제2도는 본 발명에 의한 회로패턴이 형성된 박막의 분해 사시도.

Claims (10)

  1. 상면에 다수의 본드패드가 형성된 반도체칩과; 상기 반도체칩의 상면에 안착되며, 본드패드와 대응하는 다수의 구멍을 형성하고, 회로패턴이 형성된 박막과; 상기 박막에 형성된 구멍을 통해 반도체칩의 본드패드와 박막의 회로패턴을 서로 연결하는 골드볼(Gold Ball)과; 상기 박막의 회로패턴과 연결되며 박막의 외주면 둘레에 노출된 회로에 부착된 솔더볼로 구성된 것을 특징으로 하는 반 도체 패키지.
  2. 제1항에 있어서, 상기 박막은 중간부에 회로패턴이 형성된 필름을 형성하고, 그 상·하부에 각각 부도체의 필름으로 겹친 3겹의 필름으로 형성된 것을 특징으로 하는 반도체 패키지.
  3. 제1항에 있어서, 상기 반도체칩의 본드패드와 박막의 구멍을 통해 회로패턴을 연결하는 골드볼의 상부에는 보호용코팅을 형성한 것을 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서, 상기 골드볼의 형성은 캐피러리에 의해 형성하는 것을 특징으로 하는 반도체 패키지.
  5. 제1항에 있어서, 상기 박막의 외주면 둘레에 노출된 회로에 부착된 솔더볼은 박막의 저면에 부착된 것을 특징으로 하는 반도체 패키지.
  6. 제1항에 있어서, 상기 박막의 외주면 둘레에 노출된 회로에 부착된 솔더볼은 박막의 상면에 부착되는 것을 특징으로 하는 반도체 패키지.
  7. 제1항에 있어서, 상기 박막의 둘레에 부착된 솔더볼이 마더보드에 부착되어 실장되는 것을 특징으로 하는 반도체 패키지.
  8. 제7항에 있어서, 상기 마더보드에 실장될 때 상하부가 관통된 사각틀(60)을 사용하여 실장하는 것을 특징으로 하는 반도체 패키지.
  9. 제5항 또는 7항에 있어서, 상기 마더보드에 실장시 반도체 패키지를 뒤집어 실장하는 것을 특징으로 하는 반도체 패키지.
  10. 제6항 또는 7항에 있어서, 상기 마더보드에 실장시 반도체 패키지를 위로하여 박막의 모서리부를 절결하고, 박막의 각 측면을 하부로 절곡하여 실장하는 것을 특징으로 하는 반도체 패키지.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950065450A 1995-12-29 1995-12-29 반도체패키지 KR100352115B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950065450A KR100352115B1 (ko) 1995-12-29 1995-12-29 반도체패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950065450A KR100352115B1 (ko) 1995-12-29 1995-12-29 반도체패키지

Publications (2)

Publication Number Publication Date
KR970053756A true KR970053756A (ko) 1997-07-31
KR100352115B1 KR100352115B1 (ko) 2002-12-18

Family

ID=37489179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950065450A KR100352115B1 (ko) 1995-12-29 1995-12-29 반도체패키지

Country Status (1)

Country Link
KR (1) KR100352115B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475341B1 (ko) * 1997-10-10 2005-06-29 삼성전자주식회사 와이어본딩을이용한칩스케일패키지제조방법및그구조

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3207266B2 (ja) * 1992-09-25 2001-09-10 日本メクトロン株式会社 回路部品搭載用端子を備えた回路配線基板の製造法
JP3022151B2 (ja) * 1993-04-30 2000-03-15 松下電器産業株式会社 ワイヤボンディング装置用のキャピラリー及びそのキャピラリーを用いた電気的接続バンプの形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475341B1 (ko) * 1997-10-10 2005-06-29 삼성전자주식회사 와이어본딩을이용한칩스케일패키지제조방법및그구조

Also Published As

Publication number Publication date
KR100352115B1 (ko) 2002-12-18

Similar Documents

Publication Publication Date Title
KR970013236A (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
TW358230B (en) Semiconductor package
KR970018433A (ko) 기판에 반도체 장치를 부착시키기 위한 연결구조
KR980006167A (ko) 버텀리드 반도체 패키지
ATE481734T1 (de) Selektive verbindung bei der ic-kapselung
KR970053756A (ko) 반도체 패키지
CA2273223A1 (en) Chip-size package using a polyimide pcb interposer
JPH1093013A (ja) 半導体装置
KR950021441A (ko) 반도체 bga(ball grid array) 패키지
TWI240340B (en) Ball grid array package structure, package substrate and solder-ball pad structure thereon
JPS6041728Y2 (ja) 半導体装置
KR970053689A (ko) 칩 사이즈 패키지의 구조 및 제조방법
KR970013233A (ko) 기판을 이용한 센터 패드(center pad)형태의 칩이 적용된 멀티칩 패키지
KR970053651A (ko) 칩이 실장되는 공간이 형성된 기판을 적용한 칩 스케일 패키지
KR970030530A (ko) 전기적 연결용 지지 수단을 적용한 플립 칩(flip chip) 패킹 구조
KR940010298A (ko) 반도체 패키지 및 그의 제조방법
KR970003893A (ko) 패드리스 리드프레임과 이를 이용한 플라스틱 패키지
KR930014931A (ko) 반도체 리드 프레임
KR930014912A (ko) 고밀도 반도체 패키지 구조
KR200316720Y1 (ko) 볼 그리드 어레이 패키지
KR920018904A (ko) 반도체 패키지 제조방법
KR970024059A (ko) 금속 범퍼를 이용한 리드-온-칩 패키지 및 르드-온-칩 패키지 제조방법
KR970053781A (ko) 칩 사이즈 패키지의 구조 및 제조방법
KR960039304A (ko) 고집적 메모리 패키지
KR970053186A (ko) 스터드 범프를 이용한 인터콘넥션 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110817

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20120820

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee