KR100475341B1 - 와이어본딩을이용한칩스케일패키지제조방법및그구조 - Google Patents

와이어본딩을이용한칩스케일패키지제조방법및그구조 Download PDF

Info

Publication number
KR100475341B1
KR100475341B1 KR1019970051945A KR19970051945A KR100475341B1 KR 100475341 B1 KR100475341 B1 KR 100475341B1 KR 1019970051945 A KR1019970051945 A KR 1019970051945A KR 19970051945 A KR19970051945 A KR 19970051945A KR 100475341 B1 KR100475341 B1 KR 100475341B1
Authority
KR
South Korea
Prior art keywords
wire
csp
manufacturing
substrate
bonding
Prior art date
Application number
KR1019970051945A
Other languages
English (en)
Other versions
KR19990031291A (ko
Inventor
김재준
정도수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970051945A priority Critical patent/KR100475341B1/ko
Publication of KR19990031291A publication Critical patent/KR19990031291A/ko
Application granted granted Critical
Publication of KR100475341B1 publication Critical patent/KR100475341B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 칩 스케일 패키지(CSP ; Chip Scale Package ; 이하 "CSP" 라 한다)를 제조하는 방법과 그 방법에 따라 제조된 CSP의 구조에 관한 것으로, 더욱 구체적으로는 기판을 이용한 CSP를 제조함에 있어서, 기판 위의 전도성 배선과 반도체 칩의 본딩패드를 기존의 설비를 이용하여 전기적으로 연결할 수 있는 CSP 제조 방법 및 구조에 관한 것이며, 이를 위하여 반도체 칩과 기판의 전도성 배선을 연결하는 방법으로 와이어 본딩을 이용하여 와이어 볼을 형성하는 단순한 구조의 CSP 제조 방법을 개시하고 또한 그에 따라 제조되는 CSP 구조를 개시하며, 이러한 방법을 통하여 CSP를 제조함으로써 종래의 CSP 제조 방법에 따라 신규 설비가 요구되거나 또는 웨이퍼 가공 공정(FAB)에 필요한 설비가 추가로 요구되는 등의 단점을 방지할 수 있고, 결과적으로 CSP 제조 방법을 단순화하여 CSP 제조 원가의 절감, 제조 수율의 향상 및 개발기간의 단축 등을 도모할 수 있다.

Description

와이어 본딩을 이용한 칩 스케일 패키지 제조 방법 및 그 구조
본 발명은 칩 스케일 패키지(CSP ; Chip Scale Package)를 제조하는 방법과 그 방법에 따라 제조된 CSP의 구조에 관한 것이며, 더욱 구체적으로는 기판을 이용한 CSP를 제조할 때 기판 위의 전도성 배선과 반도체 칩의 본딩패드를 전기적으로 연결하기 위하여 와이어 본딩(Wire Bonding) 방법을 이용한 CSP 제조 방법 및 구조에 관한 것이다.
일반적으로 시스템은 경박단소화(輕薄短小化) 하는 추세이며 따라서 실장되는 패키지의 크기도 경박단소화 하는 경향이 있다. 그러나 통상적인 패키지에 있어서, 반도체 칩의 크기에 비해서 패키지 몸체의 크기가 상대적으로 더 크고 더 두껍기 때문에 위의 목적을 달성하기 곤란하다. 따라서, 위와 같은 추세에 따른 한 방편으로 칩의 크기를 크게 벗어나지 않는 범위 내에서 조립될 수 있는 패키지가 요구되며, 이러한 패키지를 CSP라 한다. CSP는 기존의 플라스틱 패키지에 비하여 상대적인 크기가 작고 실장되는 면적이 줄어드는 등의 이점이 있지만, 동시에 조립하는 과정에서 신규 설비가 요구되거나 또는 웨이퍼 가공 공정(FAB ; Fabrication)에 필요한 설비가 추가로 요구되는 등 여러 가지 불리한 면을 갖는다.
종래의 플렉시블(Flexible) 테이프를 이용한 CSP의 제조 방법을 살펴보면 다음과 같다. 폴리이미드(Polyimide)와 구리(Cu)로 형성된 플렉시블 테이프에 석판 기술(Lithography)과 판금 기술(Plating) 등을 이용하여 금(Au)과 같은 금속 배선을 형성시킨 후, 플렉시블 테이프와 반도체 칩 사이에 합성고무 재질의 엘라스토머(Elastomer)를 개재한 후 접착하고, 테이프의 끝단에 노출된 금속 배선의 끝단인 금속 리본(Ribbon)들을 반도체 칩의 본딩패드들에 연결하며, 금속 리본과 연결부분 위로 포팅(Potting)과 같은 방법을 이용하여 봉지수지(EMC)로 봉지한 후 테이프 위에 솔더 볼을 부착하는 공정을 거친다. 도 1에는 이와 같은 제조 방법을 거쳐 제조된 CSP의 구조가 단면으로 도시되어 있다. 도면을 참고로 하여 플렉시블 테이프를 이용한 CSP의 제조 방법을 설명하면 다음과 같다.
폴리이미드(20)와 구리(30)로 이루어진 플렉시블 테이프에 석판 및 판금 기술 등을 이용하여 금속 배선(40)을 형성한다. 금속 배선(40)의 끝단은 테이프 외부로 돌출 되어 추후에 본딩패드(12)와 전기적으로 연결될 수 있도록 금속 리본(45)을 형성한다. 금속 배선(40)이 형성된 플렉시블 테이프는 엘라스토머(70)를 사이에 넣고 반도체 칩(10) 위에 접착되며, 금속 리본(45)들은 대응하는 본딩패드(12)와 연결되어 반도체 칩(10)과 금속 배선(40)들을 전기적으로 연결한다. 플렉시블 테이프 외부로 노출된 금속 리본들(45)과 본딩패드들(12)의 연결부위는 포팅과 같은 방법을 이용하여 봉지수지(80) 등으로 봉지된다. 테이프 위에는 금속 배선(45)과 연결되는 범프들(60)이 형성되어 있으며, 테이프 위에 형성된 범프(60)의 위치에 따라 솔더 볼들(50)을 부착하여 외부 기판에 실장할 수 있는 CSP를 완성한다.
또한 종래의 웨이퍼 가공 공정을 추가로 이용하는 CSP 제조 방법을 살펴보면 다음과 같다. 테스트가 끝난 웨이퍼 상의 반도체 칩은 본딩패드가 형성된 부위를 제외하고는 폴리이미드와 같은 절연성 막으로 보호층이 형성되어 있다. 이러한 반도체 칩에 석판, 식각, 박막, 확산 등의 웨이퍼 가공 공정을 수행하여 반도체 칩의 보호층 위로 금속 배선을 형성한 후, 솔더 볼을 장착하기 위해 범프를 형성할 일정부분을 제외한 금속 배선 위로 다시 폴리이미드와 같은 절연성 막으로 보호층을 형성한다. 보호층에서 노출된 금속 배선의 일정부분 위로 납과 주석 등을 이용하여 범프를 형성한 후, 웨이퍼를 각각의 반도체 칩으로 분리하여 범프를 제외한 부분에 봉지수지와 같은 봉지재로 봉지한다. 마지막으로 노출된 범프 위로 솔더 볼을 부착하는 공정을 거친다.
도 2에는 이와 같은 제조 방법을 거쳐 제조된 CSP의 구조가 단면으로 도시되어 있다. 도면을 참고로 하여 웨이퍼 가공 공정을 추가로 이용하는 CSP 제조 방법을 설명하면 다음과 같다. 테스트가 끝난 웨이퍼 상의 반도체 칩(110)은 본딩패드들(112)이 형성된 지역을 제외하고 보호층(120)이 형성되어 있다. 이러한 반도체 칩(110) 위에 다시 웨이퍼 가공 공정을 통하여 금속 배선(130)을 형성하여 본딩패드(112)와 연결하고 금속 배선의 연결되지 않은 끝단 위로 솔더 볼이 부착될 수 있도록 범프(150)를 형성한다. 범프(150)를 형성한 후에 범프를 제외한 반도체 칩의 표면에 다시 절연성 필름 막으로 보호층(140)을 형성하며, 범프(150)가 형성된 면에 맞추어 반도체 칩의 표면을 봉지수지(160)로 봉지한다. 마지막으로 범프 위에 솔더 볼을 부착하여 외부기판에 실장할 수 있는 CSP를 완성한다.
이상과 같은 종래의 CSP를 제조하는 방법은 기존의 플라스틱 패키지 조립(Assembly) 공정으로는 제조하기 어려우며, 신규 설비를 개발하거나 또는 웨이퍼 가공 공정에 이용되는 설비를 추가로 사용해야 하는 불편함이 따른다. 이에 따라, 부수적으로는 플렉시블 테이프와 같은 소재를 형성하기 위하여 매우 복잡한 공정과 그에 따른 원가 상승이 나타날 수 있고, 웨이퍼 가공 공정의 효율에 있어서 효율이 낮아지는 등의 단점이 나타날 수 있으며, 결과적으로는 신규 제작에 따른 원가의 상승 및 개발기간의 장기화 및 패키지 조립상의 수율이 낮아지는 등의 결과를 초래할 수 있다.
본 발명의 목적은 기존의 플라스틱 패키지 조립 방법인 와이어 본딩 방법을 이용하여 CSP를 제조하는 방법과 그에 따른 구조를 구현하는 데 있다.
본 발명의 또 다른 목적은 CSP 제조 방법을 단순화하여 CSP 제조 원가의 절감, 제조 수율의 향상 및 개발기간의 단축 등을 도모하는 것이다.
이러한 목적을 달성하기 위하여, 본 발명은 기판을 이용한 CSP를 제조하는 과정에서 반도체 칩의 본딩패드 위에 와이어 본딩(Wire Bonding) 방법을 이용하여 와이어 볼을 형성함으로써 반도체 칩의 본딩패드와 기판 위의 전도성 배선을 전기적으로 연결하는 CSP 제조 방법 및 구조를 제공한다.
본 발명에 따른 CSP의 제조 방법과 구조상의 특징은 다음과 같다.
본 발명에 따른 CSP의 구조는 기본적으로 복수개의 본딩패드들이 형성된 반도체 칩 위에 각 본딩패드에 대응하는 홀과 전도성 배선이 형성된 기판이 접착되어 있으며 전도성 배선의 다른 끝단에 솔더 볼과 같은 외부기판과 연결될 수 있는 단자가 형성된 구조를 갖는다. 이때 반도체 칩의 본딩패드와 기판 위의 전도성 배선을 전기적으로 연결하는 방법으로 와이어 본더와 와이어를 이용한 와이어 본딩 방법을 사용하며, 더욱 구체적으로는 와이어 볼을 형성한 후 와이어 볼의 상단을 절단하는 공정을 거쳐 기판의 홀 내부를 와이어 볼로 완전히 채움으로써 본딩패드와 전도성 배선을 연결한다. 따라서, 종래의 방법에 따른 CSP 구조에 비하여 본 발명에서는 단지 와이어 볼을 이용하여 전기적으로 연결함으로써 단순한 CSP의 구조를 갖는다.
이하 첨부도면을 참고로 하여 본 발명을 설명한다.
도 3은 본 발명의 제 1 실시예에 따라 CSP를 제조하는 방법을 순차적으로 나타낸 순서도이다. 도 3에 따른 CSP의 제조 방법은, 복수개의 본딩패드들이 형성된 활성면을 갖는 반도체 칩을 준비하는 단계(220), 각 본딩패드에 대응하는 홀과 전도성 배선이 상면에 형성된 기판을 준비하는 단계(230), 기판의 하면과 반도체 칩의 활성면을 접착하는 단계(240), 와이어 본딩을 이용하여 반도체 칩의 본딩패드와 기판 상면의 전도성 배선을 전기적으로 연결하는 단계(250) 및 전도성 배선의 연결되지 않은 끝단 위로 솔더 볼을 부착하는 단계(260)를 포함한다.
도 4a 및 도 4b에는 도 3의 방법에 따라 제조된 CSP가 주요부의 단면 및 전체적인 평면으로 도시되어 있다. 이들 도면에 따라 본 발명의 제 1 실시예에 따른 CSP의 구조를 설명한다. 복수개의 본딩패드들(312)이 형성된 활성면(314)을 갖는 반도체 칩(310)과, 각 본딩패드에 대응하여 형성된 홀(326)과 전도성 배선(328)이 형성된 상면(322)을 갖는 기판(320)이 있으며, 기판(320)의 하면(324)과 반도체 칩(310)의 활성면(314)이 접착제(344)를 이용하여 접착되어 있다. 각 홀(326)은 와이어 볼(330)로 채워져 반도체 칩(310)의 본딩패드(312)와 기판(320)의 전도성 배선(328)을 전기적으로 연결하며, 전도성 배선(328)의 다른 끝단에는 솔더 범프(342)가 형성되어 그 위로 솔더 볼(340)이 부착된 구조를 갖는다.
도 5a 내지 도 5f에는 도 3의 방법에서 이용되는 와이어 본딩 방법을 와이어 볼이 형성되는 부분을 중심으로 단면으로 도시하고 있다. 이들 도면들을 참고로 하여 본 발명에서 이용되는 와이어 본딩 방법을 설명하면 다음과 같다. 도 5a는 본딩패드(312)가 형성된 활성면(314)을 갖는 반도체 칩(310)과, 본딩패드(312)에 대응하는 홀(326)과 전도성 배선(328)이 상면(322)에 형성된 기판(320)의 모습 및 기판(320)의 하면(324)과 반도체 칩(310)의 활성면(314)이 접착제(344)를 이용하여 접착되는 모습을 도시한다. 또한 도 5b 내지 도 5e는 본딩패드(312) 위로 와이어 본더(350)에 끼워진 소정의 굵기를 갖는 와이어(332)가 와이어 볼(330)을 형성하고 이어진 와이어(322)를 임의의 단선부(336)에서 에지 본딩으로 끊어낸 후, 다시 와이어 볼(330)의 상단을 블레이드와 같은 절삭공구(360)를 사용하여 절단하는 과정을 도시한다. 도 5f는 마지막으로 상단이 절단된 와이어 볼(330)이 반도체 칩(310)의 본딩패드(312)와 기판(320)의 전도성 배선(328)을 전기적으로 연결한 모습을 도시하고 있다.
도 5a 내지 도 5f에서 나타난 바와 같이, 와이어 본딩 방법을 이용하여 와이어 볼을 형성하는 방법은 형성된 와이어 볼이 홀을 충분히 채움으로써 반도체 칩의 본딩패드와 기판의 전도성 배선을 전기적으로 안정적으로 연결하는 것이 매우 중요하다. 일반적으로 반도체 칩의 본딩패드의 크기를 약 100 ㎛ 로 잡을 때 그에 대응하는 홀은 약 150 ㎛ 의 직경으로 형성되며 이때 나타나는 공차인 약 50 ㎛ 는 반도체 칩과 기판을 접착할 때 발생할 수 있는 위치 공차의 값이다. 또한 이러한 직경을 갖는 홀을 채우기 위해 사용되는 와이어는 약 50 ㎛ 의 직경을 갖는 와이어를 사용하는 것이 바람직하며, 이는 기존의 공정에서 사용되던 와이어의 직경보다 다소 굵은 규격이다. 실제 와이어 볼은 사용되는 와이어의 직경보다 3배가 넘는 직경을 가지고 형성되며 현재 사용되는 와이어의 직경은 최대 약 125 ㎛ 까지 사용되고 있으므로, 와이어 본딩 방법을 본 발명에 적용하는 데에는 제약이 없다.
또한 기판의 두께가 두껍거나 본딩패드의 크기가 상대적으로 작은 경우 등 굵은 와이어를 가지고 와이어 볼을 형성하기 어려운 경우에는 본딩패드 위에 내부 연결물질을 형성한 후 내부 연결물질 위로 와이어 볼을 형성하여 연결하는 방법을 적용할 수 있다. 이때 내부 연결물질은 제 1 실시예에서 사용된 소정의 굵기를 갖는 와이어에 비하여 가는 와이어를 사용하여 내부 와이어 볼을 형성하거나 또는 반도체 칩을 제조하는 웨이퍼 가공 공정에서 추가 공정을 통하여 내부 범프를 형성함으로써 형성할 수 있다.
도 6a 내지 도 6f는 본 발명의 제 2 실시예로써, 내부 연결물질로 가는 와이어를 사용하여 내부 와이어 볼을 형성한 후 그 위로 다시 소정의 굵기를 갖는 굵은 와이어를 사용하여 와이어 볼을 형성하는 방법을 도시하고 있다.
도 6a는 도 5a와 같이 반도체 칩(310)과 기판(320)의 모습 및 기판(320)과 반도체 칩(310)이 접착제(344)를 이용하여 접착되는 모습을 도시한다. 또한 도 6b 내지 도 6d는 본딩패드(312) 위로 작은 와이어 본더(352)에 끼워진 가는 와이어(372)가 내부 와이어 볼(370)을 형성하고 이어진 와이어(372)를 임의의 단선부(376)에서 에지 본딩으로 끊어낸 후, 다시 내부 와이어 볼(370)의 상단을 블레이드와 같은 절삭공구(360)를 사용하여 절단하는 과정을 도시한다. 도 6e는 상단이 절단된 내부 와이어 볼(370)이 반도체 칩(310)의 본딩패드(312)와 기판(320)의 전도성 배선(328)을 연결한 모습을 도시하고 있으며, 도 6f는 홀(326)에 형성된 내부 와이어 볼(370) 위에 다시 굵은 크기의 와이어(332)를 이용하여 와이어 볼을 형성하는 과정의 초기 모습이 도시되어 와이어 본딩 방법이 반복됨을 나타낸다.
도 7a 내지 도 7f는 본 발명의 제 3 실시예로써, 내부 연결물질로 웨이퍼 가공 공정을 이용하여 내부 범프를 형성한 후 그 위로 다시 소정의 굵기를 갖는 굵은 와이어를 사용하여 와이어 볼을 형성하는 방법을 도시하고 있다.
도 7a는 반도체 칩(310)을 준비하는 과정에서 추가 공정을 통하여 본딩패드(312) 위에 작은 크기의 내부 범프(380)가 형성된 모습을 도시하고 있으며, 도 7b 및 도 7c는 역시 반도체 칩(310) 위로 내부 범프(380)를 수용할 수 있도록 대응하는 홀(326)과 전도성 배선(328)이 형성된 기판(320)이 접착되는 모습을 도시한다. 또한 마지막으로 내부 범프(380) 위로 다시 굵은 와이어(332)를 이용한 와이어 본딩 방법이 적용되는 모습이 도 7d에 도시되어 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 CSP 제조 방법은 반도체 칩과 기판 위의 전도성 배선을 연결함에 있어서 와이어 본딩 방법을 이용하는 것을 특징으로 하며, 그 구조 또한 종래의 CSP들에 비하여 매우 단순함을 알 수 있다.
본 발명에 따른 CSP 제조 방법 및 구조는 기판을 이용한 CSP를 제조하는 과정에서 반도체 칩의 본딩패드 위에 와이어 본딩 방법을 이용하여 반도체 칩의 본딩패드와 기판 위의 전도성 배선을 전기적으로 연결하는 것이며, 와이어 볼의 간단한 구조를 이용함으로써 종래의 방법에 따른 신규 설비의 이용 및 기존 웨이퍼 가공 공정이 추가되는 등의 불편함을 방지할 수 있으며, 결과적으로 CSP 제조 방법을 단순화하여 CSP 제조 원가의 절감, 제조 수율의 향상 및 개발기간의 단축 등을 도모할 수 있다.
도 1은 종래의 플렉시블(Flexible) 테이프를 이용한 CSP의 구조를 나타낸 단면도,
도 2는 종래의 반도체 소자 가공 공정(FAB ; Fabrication)을 이용한 CSP의 구조를 나타낸 부분 단면도,
도 3은 본 발명의 제 1 실시예에 따라 CSP를 제조하는 방법을 나타낸 순서도,
도 4a는 도 3의 방법에 따라 제조된 CSP의 구조를 나타낸 부분 단면도,
도 4b는 도 3의 방법에 따라 제조된 CSP의 구조를 나타낸 평면도,
도 5a 내지 도 5f는 도 3의 방법에 따라 와이어 볼을 형성하는 모습을 나타낸 단면도,
도 6a 내지 도 6f는 본 발명의 제 2 실시예에 따라 와이어 볼을 형성하는 모습을 나타낸 단면도,
도 7a 내지 도 7d는 본 발명의 제 3 실시예에 따라 와이어 볼을 형성하는 모습을 나타낸 단면도이다.
〈도면의 주요 부분에 대한 설명〉
10, 110, 310 : 반도체 칩 12, 112, 312 : 본딩패드
20 : 폴리이미드 30 : 구리
40, 130 : 금속 배선 45 : 금속 리본
50, 340 : 솔더 볼(Solder Ball) 60, 150, 342, 380 : 범프
70 : 엘라스토머(Elastomer) 80, 160 : 봉지수지
120, 140 : 보호층(Passivation Layer) 314 : 활성면
320 : 기판 322 : 기판의 상면
324 : 기판의 하면 326 : 홀
328 : 전도성 배선 330, 370 : 와이어 볼
332, 372 : 와이어 336, 376 : 단선부
344 : 접착제(Adhesive) 350, 352 : 와이어 본더
360 : 절삭공구

Claims (9)

  1. (a) 복수개의 본딩패드들이 형성된 활성면을 갖는 반도체 칩을 준비하는 단계;
    (b) 상기 본딩패드에 각기 대응하는 홀들과 상기 홀에 한 끝단이 연결되는 전도성 배선이 형성된 상면을 갖는 기판을 준비하는 단계;
    (c) 상기 활성면 위로 상기 기판의 하면을 접착하는 단계;
    (d) 상기 홀을 통하여 각각 대응되는 상기 본딩패드와 상기 전도성 배선의 한 끝단을 전기적으로 연결하는 단계; 및
    (e) 상기 전도성 배선의 다른 끝단에 솔더 볼을 부착하는 단계;
    를 포함하는 칩 스케일 패키지 제조 방법에 있어서,
    상기 (d) 단계는
    소정의 굵기를 갖는 와이어와 와이어 본더를 이용하여 상기 홀을 충분히 메울 수 있도록 상기 본딩패드 위에 와이어 볼을 형성하고, 상기 와이어 볼을 통하여 상기 본딩패드와 상기 전도성 배선의 한 끝단을 전기적으로 연결하며;
    상기 (d) 단계의 와이어 볼을 형성하는 방법은
    상기 홀의 크기에 따라 상기 본딩패드 위에 내부 연결물질을 형성한 후 상기 내부 연결물질 위에 상기 와이어 볼을 형성하는 것;
    을 특징으로 하는 칩 스케일 패키지 제조 방법.
  2. 제 1 항에 있어서, 상기 (d) 단계의 상기 와이어 볼을 형성하는 방법은
    (d-1) 상기 본딩패드 위에서 상기 와이어 볼의 상단이 상기 기판의 상면 위로 일정높이를 유지하도록 직접 형성하는 단계; 및
    (d-2) 상기 와이어 볼의 상단을 절삭공구를 사용하여 편평하게 절단하는 단계;
    를 포함하는 것을 특징으로 하는 칩 스케일 패키지 제조 방법.
  3. 제 2 항에 있어서, 상기 (d-2) 단계의 절삭공구는 블레이드(Blade)인 것을 특징으로 하는 칩 스케일 패키지 제조 방법.
  4. 제 3 항에 있어서, 상기 (c) 단계의 접착은 비전도성 접착제를 사용하며, 상기 비전도성 접착제는 상기 본딩패드를 제외한 상기 활성면에 도포되는 것을 특징으로 하는 칩 스케일 패키지 제조 방법.
  5. 제 4 항에 있어서, 상기 (e) 단계의 솔더 볼은 솔더 리플로우 공정을 통하여 부착되는 것을 특징으로 하는 칩 스케일 패키지 제조 방법.
  6. 제 1 항에 있어서, 상기 내부 연결물질은 상기 홀에 수용될 수 있는 내부 와이어 볼인 것을 특징으로 하는 칩 스케일 패키지 제조 방법.
  7. 제 6 항에 있어서, 상기 내부 와이어 볼은 상기 소정의 굵기보다 가는 와이어를 이용하여 형성되는 것을 특징으로 하는 칩 스케일 패키지 제조 방법.
  8. 제 1 항에 있어서, 상기 내부 연결물질은 상기 홀에 수용될 수 있는 내부 범프(Bump)인 것을 특징으로 하는 칩 스케일 패키지 제조 방법.
  9. 제 8 항에 있어서, 상기 내부 범프는 상기 반도체 칩을 준비하는 단계에서 형성되는 것을 특징으로 하는 칩 스케일 패키지 제조 방법.
KR1019970051945A 1997-10-10 1997-10-10 와이어본딩을이용한칩스케일패키지제조방법및그구조 KR100475341B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970051945A KR100475341B1 (ko) 1997-10-10 1997-10-10 와이어본딩을이용한칩스케일패키지제조방법및그구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970051945A KR100475341B1 (ko) 1997-10-10 1997-10-10 와이어본딩을이용한칩스케일패키지제조방법및그구조

Publications (2)

Publication Number Publication Date
KR19990031291A KR19990031291A (ko) 1999-05-06
KR100475341B1 true KR100475341B1 (ko) 2005-06-29

Family

ID=37303135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970051945A KR100475341B1 (ko) 1997-10-10 1997-10-10 와이어본딩을이용한칩스케일패키지제조방법및그구조

Country Status (1)

Country Link
KR (1) KR100475341B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970053781A (ko) * 1995-12-30 1997-07-31 황인길 칩 사이즈 패키지의 구조 및 제조방법
KR970053689A (ko) * 1995-12-30 1997-07-31 황인길 칩 사이즈 패키지의 구조 및 제조방법
KR970053756A (ko) * 1995-12-29 1997-07-31 황인길 반도체 패키지
JPH09260533A (ja) * 1996-03-19 1997-10-03 Hitachi Ltd 半導体装置及びその実装構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970053756A (ko) * 1995-12-29 1997-07-31 황인길 반도체 패키지
KR970053781A (ko) * 1995-12-30 1997-07-31 황인길 칩 사이즈 패키지의 구조 및 제조방법
KR970053689A (ko) * 1995-12-30 1997-07-31 황인길 칩 사이즈 패키지의 구조 및 제조방법
JPH09260533A (ja) * 1996-03-19 1997-10-03 Hitachi Ltd 半導体装置及びその実装構造

Also Published As

Publication number Publication date
KR19990031291A (ko) 1999-05-06

Similar Documents

Publication Publication Date Title
KR100427925B1 (ko) 반도체 장치 및 그 제조 방법
KR100319609B1 (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
US6528876B2 (en) Semiconductor package having heat sink attached to substrate
US7944043B1 (en) Semiconductor device having improved contact interface reliability and method therefor
US5994783A (en) Semiconductor chip package and fabrication method thereof
US6916682B2 (en) Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
US6429043B1 (en) Semiconductor circuitry device and method for manufacturing the same
US20040188818A1 (en) Multi-chips module package
US6894904B2 (en) Tab package
US20070166882A1 (en) Methods for fabricating chip-scale packages having carrier bonds
US20060214308A1 (en) Flip-chip semiconductor package and method for fabricating the same
US6690090B2 (en) Semiconductor device having reliable coupling with mounting substrate
KR100392720B1 (ko) 배선의 레이아웃이 향상된 칩 스케일 패키지
JP2000243880A (ja) 半導体装置とその製造方法
KR100475341B1 (ko) 와이어본딩을이용한칩스케일패키지제조방법및그구조
US6624008B2 (en) Semiconductor chip installing tape, semiconductor device and a method for fabricating thereof
JP2000124356A (ja) 半導体パッケ―ジ用部材,半導体パッケ―ジ及び半導体パッケ―ジ製造方法
KR100303363B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법
KR100308899B1 (ko) 반도체패키지및그제조방법
KR0185514B1 (ko) 칩 스케일 패키지 및 그 제조 방법
KR100403352B1 (ko) 솔더 페이스트 웨이퍼 레벨 패키지 및 그 제조 방법
KR100379085B1 (ko) 반도체장치의봉지방법
KR19980083259A (ko) 칩 싸이즈 반도체 패키지의 구조 및 그 제조 방법
KR20020049721A (ko) 돌출형 볼 패드들이 구비된 캐리어 필름 및 그를 이용한칩 스케일 패키지
KR19980082181A (ko) 리드 온 칩 타입의 칩 스케일 반도체 패키지 구조 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee