KR100338125B1 - 박막 트랜지스터 및 그 제조방법 - Google Patents
박막 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR100338125B1 KR100338125B1 KR1019990067845A KR19990067845A KR100338125B1 KR 100338125 B1 KR100338125 B1 KR 100338125B1 KR 1019990067845 A KR1019990067845 A KR 1019990067845A KR 19990067845 A KR19990067845 A KR 19990067845A KR 100338125 B1 KR100338125 B1 KR 100338125B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- mixed gas
- deposition apparatus
- forming
- amorphous silicon
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 title claims description 11
- 230000008021 deposition Effects 0.000 claims abstract description 61
- 239000007789 gas Substances 0.000 claims abstract description 42
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 34
- 239000010408 film Substances 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000001257 hydrogen Substances 0.000 claims abstract description 22
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 22
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 15
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000008096 xylene Substances 0.000 claims abstract description 14
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims abstract description 12
- 150000002431 hydrogen Chemical class 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 6
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910021529 ammonia Inorganic materials 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims abstract description 6
- 238000009832 plasma treatment Methods 0.000 claims 1
- 238000000151 deposition Methods 0.000 description 53
- 239000004973 liquid crystal related substance Substances 0.000 description 42
- 230000007547 defect Effects 0.000 description 12
- 239000011159 matrix material Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021478 group 5 element Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 증착장비를 구비하는 단계와; 상기 증착장비 내에 기판을 장착하는 단계와; 상기 기판이 장착된 증착장비 내에 암모니아(NH3), 질소(N2), 싸일렌(SiH4)이 혼합된 제 1 혼합가스를 인입하는 단계와; 상기 제 1 혼합가스가 인입된 증착장비의 내부에 플라즈마를 형성하여 상기 기판 상에 실리콘 질화막(SiNx)을 형성하는 단계와; 플라즈마를 유지한 상태에서 상기 실리콘 질화막을 형성한 후에 상기 증착장비 내부에 존재하는 제 1 혼합가스를 제거하면서 수소(H2), 싸일렌(SiH4)이 혼합된 제 2 혼합가스를 상기 증착장비의 내부에 인입시키는 단계와; 상기 제 2 혼합가스를 사용하여 상기 실리콘 질화막 상에 순수 비정질 실리콘(a-Si:H)을 형성하는 단계와; 플라즈마를 유지한 상태에서 상기 순수 비정질 실리콘을 형성한 후에 상기 증착장비 내부에 존재하는 제 2 혼합가스를 제거하면서 수소(H2), 싸일렌(SiH4), 포스핀(PH3)이 혼합된 제 3 혼합가스를 상기 증착장비의 내부에 인입시키는 단계와; 상기 제 3 혼합가스를 사용하여 상기 순수 비정질 실리콘 상에 불순물 비정질 실리콘(n+a-Si:H)을 형성하는 단계를 포함하는 박막 트랜지스터 제조방법를 개시하고 있다.
Description
본 발명은 액정 표시장치(Liquid Crystal Display ; LCD)에서 스위칭 소자로 사용되는 박막 트랜지스터에 관한 것으로서, 더 상세하게는, 상기 박막 트랜지스터의 기능성 박막의 제작방법에 관한 것이다.
일반적으로 박막 트랜지스터(Thin Film Transistor ; TFT)는 스위칭 소자로 널리 사용된다.
특히, 근래에 들어와 초박형의 액정 표시장치(LCD)의 스위칭 소자로 널리 쓰이는 박막 트랜지스터는 대면적의 유리기판을 사용하여 제작할 수 있기 때문에, 가장 주목받고 있는 디바이스(device) 중의 하나이다.
일반적인 액정 표시장치의 구동원리와 상기 액정 표시장치에서 스위칭 소자로서 역할을 하는 박막 트랜지스터의 기능을 살펴보면 다음과 같다.
액정 표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 상기 액정에 인위적으로 전기장을 인가하여 액정의 분자배열의 방향을 제어할 수 있다.
상기 액정은 광학적 이방성 즉, 액정의 분자의 장축과 단축의 빛에 대한 굴절률이 다르다. 따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자 배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재는 전술한 바 있는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동행렬 액정 표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
상기 액정 표시장치에서 박막 트랜지스터는 오프상태(off state)에서는 다음과 같은 작용을 한다.
첫 번째로는, 액정 표시장치의 주사라인(address line)이 선택되지 않았을 때, 그 주사라인 상의 박막 트랜지스터는 오프상태이기 때문에 액정 표시장치에서 콘트라스트의 저하원인이 되는 크로스-토그(cross-talk) 전압이 액정층에 인가되지 않게 하는 것이며, 두 번째는, 스위칭 소자의 오프상태에서 액정층에 신호전압이 인가되는 시간을 연장시키는 것이다.
일반적으로 액정 표시장치를 구성하는 기본적인 부품인 액정 패널의 구조를 살펴보면 다음과 같다.
도 1은 일반적인 액정 패널의 단면을 도시한 단면도이다.
액정 패널(20)은 여러 종류의 소자들이 형성된 두 장의 기판(2, 4)이 서로 대응되게 형성되어 있고, 상기 두 장의 기판(2, 4) 사이에 액정층(10) 주입된 형태로 위치하고 있다.
상기 액정 패널(20)에는 색상을 표현하는 컬러필터가 형성된 상부 기판(4)과 상기 액정층(10)의 분자 배열방향을 변환시킬 수 있는 스위칭 회로가 내장된 하부 기판(2)으로 구성된다.
상기 상부 기판(4)에는 색을 구현하는 컬러필터층(8)과, 상기 컬러필터층(8)을 덮는 공통전극(12)이 형성되어 있다. 상기 공통전극(12)은 액정(10)에 전압을 인가하는 한쪽전극의 역할을 한다.
상기 하부 기판(2)은 스위칭 역할을 하는 박막 트랜지스터(S)와, 상기 박막 트랜지스터(S)로부터 신호를 인가받고 상기 액정(10)으로 전압을 인가하는 다른 한쪽의 전극역할을 하는 화소전극(14)으로 구성된다.
그리고, 상기 상부 기판(4)과 하부 기판(2)의 사이에 주입되는 액정(10)의 누설을 방지하기 위해, 상기 상부 기판(4)과 하부 기판(2)의 가장자리에는 실란트(sealant : 6)로 봉인되어 있다.
상술한 능동행렬 액정 표시장치의 동작을 살펴보면 다음과 같다.
스위칭 박막 트랜지스터의 게이트 전극(26)에 전압이 인가되면, 데이터 신호가 화소전극(14)으로 인가되고, 게이트 전극(26)에 신호가 인가되지 않는 경우에는 화소전극(14)에 데이터 신호가 인가되지 않는다.
일반적으로, 액정 표시장치의 하부 기판의 특정은 만들고자 하는 각 소자에 어떤 물질을 사용하는가 혹은 어떤 사양에 맞추어 설계하는가에 따라 결정되는 경우가 많다.
예를 들어, 과거 소형 액정 표시장치의 경우는 별로 문제시되지 않았지만, 18인치 이상의 대면적, 고 해상도(예를 들어 SXGA, UXGA 등) 액정 표시장치의 경우에는 게이트 배선 및 데이터 배선에 사용되는 재질의 고유 저항값이 화질의 우수성을 결정하는 중요한 요소가 된다.
따라서, 대면적/고해상도의 액정 표시소자의 경우에는 게이트 배선 및 데이터 배선의 재질로 알루미늄 또는 알루미늄 합금과 같은 저항이 낮은 금속을 사용하는 것이 바람직하다.
일반적으로 액정 표시장치에 사용되는 박막 트랜지스터의 구조는 역 스태거드(Inverted Staggered)형 구조가 많이 사용된다. 이는 구조가 가장 간단하면서도 성능이 우수하기 때문이다.
또한, 상기 역 스태거드형 박막 트랜지스터는 채널부의 형성 방법에 따라 백 채널 에치형(back channel etch : EB)과 에치 스타퍼형(etch stopper : ES)으로 나뉘며, 그 제조 공정이 간단한 백 채널 에치형 구조의 박막 트랜지스터에 관해 설명한다.
도 2는 일반적인 액정 표시장치에서 사용되는 백 채널 에치형 박막 트랜지스터의 단면을 도시한 단면도이다.
도 2에 도시한 바와 같이 박막 트랜지스터(S)는 기판(1)과, 상기 기판(1) 상에 형성된 게이트 전극(30)과, 상기 게이트 전극(30)을 덮는 형태로 기판(1)의 전면에 형성된 게이트 절연막(32)과, 상기 게이트 전극(30)을 포함한 게이트 절연막(32) 상에 형성된 액티브층(34)과, 상기 게이트 전극(30)의 양 자장자리 일부와 소정의 겹침 길이로 각각 오버랩된 소스 및 드레인 전극(38, 40)과, 상기 액티브층(43)과 상기 소스 및 드레인 전극(38, 40) 사이에 형성된 옴익 접촉층(36)으로 구성된다.
능동 행렬 액정 표시장치의 동작에 중요한 게이트 전극(30)에 사용되는 금속은 RC 딜레이(delay)를 작게 하기 위하여 저항이 작은 알루미늄이 주류를 이루고있다.
그리고, 상기 게이트 절연막(32)은 저온(350oC 이하)에서 증착(deposition)이 가능하고, 절연특성이 우수한 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2) 등이 주로 쓰인다.
또한, 상기 액티브층(34)은 상기 게이트 절연막(32)과 마찬가지로 저온에서 증착 가능한 수소화 비정질 실리콘(a-Si:H)이 주로 사용된다.
그리고, 상기 옴익 접촉층(36)은 상기 액티브층(43)의 증착후에, 3족 또는 5족의 도핑원소인 붕소(B) 또는 인(P)이 함유된 가스를 혼합하여 형성하며, 일반적인 액정 표시장치에서는 인(P)이 함유된 가스인 포스핀(PH3)을 첨가하며 형성된 n+비정질 실리콘(n+a-Si:H)을 사용한다.
마지막으로, 상기 소스 및 드레인 전극(42, 44)은 크롬(Cr) 또는 몰리브덴(Mo) 등의 단일 금속을 사용한다.
상술한 바와 같이 종래의 액정 표시장치에 사용되는 스위칭 소자인 박막 트랜지스터는 게이트 전극(30) 이외에도 게이트 절연막(32)과 액티브층(34)과 옴익 접촉층(36) 등의 반도체막이 증착되어 형성된다.
여기서, 게이트 절연막(32), 액티브층(34), 옴익 접촉층(36)은 동일한 증착장비(예를 들면, PECVD)에서 증착되게 된다.
도 3은 상기 게이트 절연막(32), 액티브층(34), 옴익 접촉층(36)을 증착할때, 플라즈마 상태를 유지하는 전력과 각층(32, 34, 36)의 증착관계를 도시한 그래프이다.
일반적으로 게이트 절연막(32)을 증착할 때에는 암모니아(NH3), 질소(N2), 싸일렌(SiH4) 등의 혼합가스를 증착장비의 내부에 인입시키고, 플라즈마(Plasma) 상태에서 상기 혼합가스를 분해하여 실리콘 질화막(SiNx)을 형성한다.
그리고, 액티브층(34)을 형성할 때에는 상기 게이트 절연막(32)을 형성할 때 사용한 혼합가스인 암모니아(NH3)와 질소(N2) 가스를 펌핑하고, 수소(H2)를 첨가하여 최종적으로 싸일렌(SiH4), 수소(H2) 가스만을 가지고 액티브층인 순수 비정질 실리콘(a-Si:H)을 형성한다.
이후, 옴익 접촉층(36)은 상기 액티브층(34)의 형성시 사용한 혼합가스(싸일렌(SiH4) + 수소(H2))에 5족 원소인 포스핀(PH3)을 소량 첨가하여 n+성질의 불순물 비정질 실리콘(n+a-Si:H)을 형성한다.
일반적으로 상기 액티브층(34)은 수소(H)를 함유한다.
비정질 실리콘 박막 트랜지스터에서의 정적인 특성은 국재상태(density of state)에 의해 결정되어진다. 실리콘 원자 주변에 국재화된 잉여전하가 있을 때, 잉여전하까지 포함하여 외각의 전자 수는 5이고 8-N 룰(rule)에 따라 결합수는 3이 되어 댕글링 본드가 생성된다. 따라서, 국재화된 잉여전하가 상기 비정질 실리콘의에너지 밴드내에 존재할 때, 결합에너지와 댕글링 본드는 수소에 의해 안정화된다.
상술한 바와 같이 종래에는 각 층(게이트 절연막, 액티브층, 옴익 접촉층)을 증착할 때, 각 층의 증착시 사용한 혼합가스를 제거하기 위해 플라즈마(Plasma) 상태를 제거한 후, 충분한 시간을 거친 상태에서 상기 증착장비 내에 혼합 가스를 펌핑한다.
도 4는 종래 박막 트랜지스터의 게이트 절연막, 액티브층, 옴익 접촉층의 증착시 증착장비의 내부 압력변화를 도시한 그래프이다.
상기와 같이 게이트 절연막(32)을 증착하고, 플라즈마를 제거한 상태에서 혼합가스를 제거하게 되면 증착장비 내부의 압력이 급격히 변화하게 된다.
상기와 같이 증착장비 내부의 압력이 급격하게 변하게 되면, 증착시 발상한 폴리머가 상기 박막의 표면에 떨어질 수 있으며, 이는 추후 공정에서 불량을 유발하게 된다.
또한, 도 3에 도시한 바와 같이 절연막 증착후 안정화 단계를 거쳐 액티브층을 증착할 때, 초기 플라즈마를 유지하기 위해 소정의 시간이 필요하게 된다. 이때 증착된 액티브층은 내부에 댕글링 본드(dangling bond) 등의 결함상태가 많이 존재하게 되며, 실질적으로 박막 트랜지스터의 전류의 흐름 통로인 절연막과 액티브층의 계면 상태가 불량하게 되면 박막 트랜지스터의 전류-전압 특성이 저하된다.
또한, 각 기능성 박막을 형성할 때 제거된 플라즈마 상태에 의해 상기 게이트 절연막(32)과 액티브층(34)의 계면(도 2의 A 부분)에서는 격자불일치에 의한 결함상태(defect state)가 발생하여 추후 박막 트랜지스터의 전기적 특성에 치명적인 악 영향을 일으킬 수 있다.
즉, 박막 트랜지스터의 문턱전압이 증가하여 원활한 스위칭 동작이 불가능해 질 수 있으며, 안정성에도 문제가 발생할 수 있다. 예를 들면, 상기 게이트 절연막(32)과 상기 액티브층(34)의 계면에서 발생한 결함상태에 전하가 축적되어 온전류(on current)가 작아지는 문제가 발생한다.
상술한 문제점을 해결하기 위해 본 발명에서는 박막 트랜지스터의 기능성 박막(게이트 절연막, 액티브층, 옴익 접촉층)을 증착할 때, 결함상태가 최소화된 박막 트랜지스터 제조방법을 제공하는데 그 목적이 있다.
도 1은 일반적인 액정 표시장치의 한 화소부에 해당하는 단면을 도시한 단면도.
도 2는 일반적으로 스위칭 소자로 쓰이는 박막 트랜지스터의 단면을 도시한 단면도.
도 3은 종래 박막 트랜지스터를 제조하기 위해 기능성 박막의 증착시 RF전력과 각 박막의 증착관계를 도시한 그래프.
도 4는 종래 박막 트랜지스터를 제조하기 위해 기능성 박막의 증착시 압력의 변화를 도시한 그래프.
도 5는 본 발명에 따라 박막 트랜지스터를 제조하기 위해 기능성 박막의 증착시 전력과 각 박막의 증착관계를 도시한 그래프.
도 6은 본 발명에 따라 박막 트랜지스터를 제조하기 위해 기능성 박막의 증착시 압력의 변화를 도시한 그래프.
상기와 같은 목적을 달성하기 위해 본 발명에서는 증착장비를 구비하는 단계와; 상기 증착장비 내에 기판을 장착하는 단계와; 상기 기판이 장착된 증착장비 내에 암모니아(NH3), 질소(N2), 싸일렌(SiH4)이 혼합된 제 1 혼합가스를 인입하는 단계와; 상기 제 1 혼합가스가 인입된 증착장비의 내부에 플라즈마를 형성하여 상기 기판 상에 실리콘 질화막(SiNx)을 형성하는 단계와; 플라즈마를 유지한 상태에서 상기 실리콘 질화막을 형성한 후에 상기 증착장비 내부에 존재하는 제 1 혼합가스를 제거하면서 수소(H2), 싸일렌(SiH4)이 혼합된 제 2 혼합가스를 상기 증착장비의 내부에 인입시키는 단계와; 상기 제 2 혼합가스를 사용하여 상기 실리콘 질화막 상에 순수 비정질 실리콘(a-Si:H)을 형성하는 단계와; 플라즈마를 유지한 상태에서 상기 순수 비정질 실리콘을 형성한 후에 상기 증착장비 내부에 존재하는 제 2 혼합가스를 제거하면서 수소(H2), 싸일렌(SiH4), 포스핀(PH3)이 혼합된 제 3 혼합가스를 상기 증착장비의 내부에 인입시키는 단계와; 상기 제 3 혼합가스를 사용하여 상기 순수 비정질 실리콘 상에 불순물 비정질 실리콘(n+a-Si:H)을 형성하는 단계를 포함하는 박막 트랜지스터 제조방법을 제공한다.
이하, 본 발명의 실시예에 따른 구성과 작용을 첨부된 도면을 참조하여 설명한다.
도 5는 본 발명에 따른 기능성 박막의 RF전력(RF-power)에 따른 증착관계를 도시한 그래프이다.
본 발명에서는 도시된 도면에서와 같이 초기 게이트 절연막의 증착시 암모니아(NH3), 질소(N2), 싸일렌(SiH4)을 소정의 비율로 혼합한 제 1 혼합가스를 증착장비에 인입하여 안정화하는 단계를 제외하고는 전력을 오프시키는 단계는 없다.
먼저, 소정의 압력으로 안정화된 상태에서 상기 제 1 혼합가스(NH3+ N2+ SiH4)를 소정의 전력세기에서 제 1 플라즈마(A0)상태를 유지하여 게이트 절연막을 증착한다.
여기서, 일반적으로 상기 기능성 박막을 증착하는데 있어서, 증착온도는 증착시 반도체층의 표면반응(surface reaction)을 제어하는데 중요한 요소이다. 박막의 성장시 증착에 주요하게 기여하는 프리커서(precurser)들은 약 300 ℃ 근처에서 수소에 의해 더욱 활동적으로 표면반응이 일어나며, 이 때, 실리콘 댕글링 본드가 줄어들기 때문에, 증착온도의 제어는 중요한 문제이다.
한편, 상기 제 1 혼합가스를 이용하여 상기 게이트 절연막을 증착한후, 상기 절연막의 증착시 사용한 제 1 혼합가스를 플라즈마 상태에서(즉, 전력을 유지한 상태에서)모두 제거하고, 동시에 수소(H2)를 상기 증착장비로 인입시킨다. 즉, A1상태에서는 상기 절연막 증착시 사용된 제 1 혼합가스(NH3+ N2+ SiH4)를 제거함과 동시에 수소(H2)를 인입하는 과정이 동시에 일어난다. 이 때, 압력의 변화는 거의 없거나 200 mTorr이하의 범위에서 변화가 발생할 수 있다.
여기서, 상기 A1공정에서 인입된 수소(H2)에 의해 수소 플라즈마를 상기 절연막의 표면에 소정시간동안 처리하게 된다.
상기 수소 플라즈마는 상기 게이트 절연막의 표면에 발생할 수 있는 댕글링 본드를 제거하는 효과가 있다. 즉, 상기 수소 플라즈마는 상기 게이트 절연막의 계면에 존재하는 결함상태를 식각(etching)하는 기능을 수행하게 된다.
이후, 상기 수소 플라즈마 상태에서 싸일렌(SiH4) 가스를 증착장비로 인입하여 제 2 혼합가스를 만든 후, 상기 제 2 혼합가스(H2+ SiH4)를 사용하여액티브층(a-Si:H)을 형성한다.
이후, 상기 액티브층을 형성한 후, 상기 제 2 혼합가스(H2+ SiH4)에서 상기 사일렌(SiH4)을 제거하고, A2상태에서 상기 액티브층에 수소 플라즈마를 처리한다.
이후, 상기 수소 플라즈마 처리된 액티브층 상에 A2상태에서 제거된 싸일렌(SiH4)과 5족 원소인 인(P)이 혼합된 포스핀(PH3)을 추가하여 제 3 혼합가스(H2+ SiH4+ PH3)를 사용하여 옴익 접촉층(n+a-Si:H)을 형성한다.
상술한 바와 같이 본 발명에 따른 기능성 박막의 증착방법은 전력을 오프시키지 않고(즉, 플라즈마 상태를 유지한 상태) 게이트 절연막, 액티브층, 옴익 접촉층을 증착함으로써, 각 박막의 계면에서 발생할 수 있는 격자불일치(lattice-mismatch)에 의한 결함상태를 제거할 수 있다.
따라서, 각 박막의 계면에 존재하는 결함상태가 줄어들므로, 결함상태에 트랩되는 전하가 적기 때문에 트랩된 전하에 의한 전자의 흐름이 방해받지 않기 때문에 박막 트랜지스터의 전기적인 특성이 향상되는 장점이 있다.
도 6은 본 발명에 따른 기능성 박막의 증착시 증착장비 내부의 압력의 변화를 도시한 도면으로, 각 박막(절연막, 액티브층, 옴익 접촉층)의 증착시 압력의 변화가 거의 없음을 알 수 있다.
따라서, 상기 각 박막의 증착시 압력의 변화에 따라 발생할 수 있는 폴리머에 의한 박막의 표면에 발생하는 불량을 제거할 수 있다.
상술한 바와 같이 본 발명의 실시예로 박막 트랜지스터를 제작하면 다음과 같은 특징이 있다.
첫째, 기능성 박막(절연막, 액티브층, 옴익 접촉층)을 증착할 때, 플라즈마 상태에서 각 박막을 증착하기 때문에, 증착장비 내부의 분위기 변화를 최소화하며, 전체적으로 공정시간을 줄일 수 있는 장점이 있다.
둘째, 각 박막의 증착 후에 각 박막의 계면에 수소 플라즈마를 처리하기 때문에 상기 수소 플라즈마에 의해 박막의 계면에 존재하는 결함상태를 에칭할 수 있어서 결함상태를 줄일 수 있는 장점이 있다.
셋째, 각 박막의 증착시 동일한 압력으로 박막을 형성함으로써, 증착장비 내부에 폴리머의 발생을 억제할 수 있고, 압력변화의 최소화로 계면특성을 향상할 수 있는 장점이 있다.
Claims (6)
- 증착장비를 구비하는 단계와;상기 증착장비 내에 기판을 장착하는 단계와;상기 기판이 장착된 증착장비 내에 암모니아(NH3), 질소(N2), 싸일렌(SiH4)이 혼합된 제 1 혼합가스를 인입하는 단계와;상기 제 1 혼합가스가 인입된 증착장비의 내부에 플라즈마를 형성하여 상기 기판 상에 실리콘 질화막(SiNx)을 형성하는 단계와;플라즈마를 유지한 상태에서 상기 실리콘 질화막을 형성한 후에 상기 증착장비 내부에 존재하는 제 1 혼합가스를 제거하면서 수소(H2), 싸일렌(SiH4)이 혼합된 제 2 혼합가스를 상기 증착장비의 내부에 인입시키는 단계와;상기 제 2 혼합가스를 사용하여 상기 실리콘 질화막 상에 순수 비정질 실리콘(a-Si:H)을 형성하는 단계와;플라즈마를 유지한 상태에서 상기 순수 비정질 실리콘을 형성한 후에 상기 증착장비 내부에 존재하는 제 2 혼합가스를 제거하면서 수소(H2), 싸일렌(SiH4), 포스핀(PH3)이 혼합된 제 3 혼합가스를 상기 증착장비의 내부에 인입시키는 단계와;상기 제 3 혼합가스를 사용하여 상기 순수 비정질 실리콘 상에 불순물 비정질 실리콘(n+a-Si:H)을 형성하는 단계를 포함하는 박막 트랜지스터 제조방법.
- 청구항 1에 있어서,상기 실리콘 질화막 형성 전에 상기 기판 상에 게이트 전극을 형성하는 단계를 더욱 포함하는 박막 트랜지스터 제조방법.
- 청구항 1에 있어서,상기 액티브층 형성 전에 상기 실리콘 질화막의 계면에 수소 플라즈마를 처리하는 단계를 더욱 포함하는 박막 트랜지스터 제조방법.
- 청구항 1에 있어서,상기 불순물 비정질 실리콘 형성 전에 상기 순수 비정질 실리콘의 계면에 수소 플라즈마를 처리하는 단계를 더욱 포함하는 박막 트랜지스터 제조방법.
- 청구항 1 내지 청구항 4 중 어느 한 항의 박막 트랜지스터 제조방법에 의해 제조된 박막 트랜지스터.
- 청구항 1에 있어서,상기 실리콘 질화막, 순수 비정질 실리콘, 불순물 비정질 실리콘을 실질적으로 동일한 압력 조건하에서 형성하는 박막 트랜지스터의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990067845A KR100338125B1 (ko) | 1999-12-31 | 1999-12-31 | 박막 트랜지스터 및 그 제조방법 |
| US09/736,308 US6395652B2 (en) | 1999-12-31 | 2000-12-15 | Method of manufacturing thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990067845A KR100338125B1 (ko) | 1999-12-31 | 1999-12-31 | 박막 트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010066250A KR20010066250A (ko) | 2001-07-11 |
| KR100338125B1 true KR100338125B1 (ko) | 2002-05-24 |
Family
ID=19634936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990067845A KR100338125B1 (ko) | 1999-12-31 | 1999-12-31 | 박막 트랜지스터 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6395652B2 (ko) |
| KR (1) | KR100338125B1 (ko) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7172792B2 (en) * | 2002-12-20 | 2007-02-06 | Applied Materials, Inc. | Method for forming a high quality low temperature silicon nitride film |
| US7972663B2 (en) * | 2002-12-20 | 2011-07-05 | Applied Materials, Inc. | Method and apparatus for forming a high quality low temperature silicon nitride layer |
| KR20080017965A (ko) * | 2006-08-23 | 2008-02-27 | 삼성전자주식회사 | 가요성 표시 장치용 표시판의 제조 방법 |
| KR101278477B1 (ko) * | 2006-11-07 | 2013-06-24 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판의 제조 방법 |
| JP4426600B2 (ja) * | 2007-04-27 | 2010-03-03 | キヤノン株式会社 | 処理溶液の使用方法 |
| US8592328B2 (en) | 2012-01-20 | 2013-11-26 | Novellus Systems, Inc. | Method for depositing a chlorine-free conformal sin film |
| US9214333B1 (en) * | 2014-09-24 | 2015-12-15 | Lam Research Corporation | Methods and apparatuses for uniform reduction of the in-feature wet etch rate of a silicon nitride film formed by ALD |
| US9589790B2 (en) | 2014-11-24 | 2017-03-07 | Lam Research Corporation | Method of depositing ammonia free and chlorine free conformal silicon nitride film |
| US9564312B2 (en) | 2014-11-24 | 2017-02-07 | Lam Research Corporation | Selective inhibition in atomic layer deposition of silicon-containing films |
| US9502238B2 (en) | 2015-04-03 | 2016-11-22 | Lam Research Corporation | Deposition of conformal films by atomic layer deposition and atomic layer etch |
| US9601693B1 (en) | 2015-09-24 | 2017-03-21 | Lam Research Corporation | Method for encapsulating a chalcogenide material |
| US10629435B2 (en) | 2016-07-29 | 2020-04-21 | Lam Research Corporation | Doped ALD films for semiconductor patterning applications |
| US10074543B2 (en) | 2016-08-31 | 2018-09-11 | Lam Research Corporation | High dry etch rate materials for semiconductor patterning applications |
| US9865455B1 (en) | 2016-09-07 | 2018-01-09 | Lam Research Corporation | Nitride film formed by plasma-enhanced and thermal atomic layer deposition process |
| US10832908B2 (en) | 2016-11-11 | 2020-11-10 | Lam Research Corporation | Self-aligned multi-patterning process flow with ALD gapfill spacer mask |
| US10454029B2 (en) | 2016-11-11 | 2019-10-22 | Lam Research Corporation | Method for reducing the wet etch rate of a sin film without damaging the underlying substrate |
| US10134579B2 (en) | 2016-11-14 | 2018-11-20 | Lam Research Corporation | Method for high modulus ALD SiO2 spacer |
| US10269559B2 (en) | 2017-09-13 | 2019-04-23 | Lam Research Corporation | Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer |
| WO2019169335A1 (en) | 2018-03-02 | 2019-09-06 | Lam Research Corporation | Selective deposition using hydrolysis |
| CN109637923B (zh) * | 2018-11-14 | 2021-06-11 | 惠科股份有限公司 | 一种显示基板及其制作方法和显示装置 |
| KR20220109251A (ko) | 2021-01-28 | 2022-08-04 | 울산과학대학교 산학협력단 | 휴대형 비접촉 회전수 정보 측정 장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5961964A (ja) * | 1982-10-01 | 1984-04-09 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
| JPS62200768A (ja) * | 1986-02-27 | 1987-09-04 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
| JPH0227771A (ja) * | 1988-07-15 | 1990-01-30 | Sumitomo Metal Ind Ltd | 薄膜半導体素子 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56135968A (en) | 1980-03-27 | 1981-10-23 | Canon Inc | Amorphous silicon thin film transistor and manufacture thereof |
| JP3255942B2 (ja) * | 1991-06-19 | 2002-02-12 | 株式会社半導体エネルギー研究所 | 逆スタガ薄膜トランジスタの作製方法 |
| US5582880A (en) * | 1992-03-27 | 1996-12-10 | Canon Kabushiki Kaisha | Method of manufacturing non-single crystal film and non-single crystal semiconductor device |
| TW454101B (en) * | 1995-10-04 | 2001-09-11 | Hitachi Ltd | In-plane field type liquid crystal display device comprising liquid crystal molecules with more than two different kinds of reorientation directions and its manufacturing method |
| US6124154A (en) * | 1996-10-22 | 2000-09-26 | Seiko Epson Corporation | Fabrication process for thin film transistors in a display or electronic device |
-
1999
- 1999-12-31 KR KR1019990067845A patent/KR100338125B1/ko active IP Right Grant
-
2000
- 2000-12-15 US US09/736,308 patent/US6395652B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5961964A (ja) * | 1982-10-01 | 1984-04-09 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
| JPS62200768A (ja) * | 1986-02-27 | 1987-09-04 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
| JPH0227771A (ja) * | 1988-07-15 | 1990-01-30 | Sumitomo Metal Ind Ltd | 薄膜半導体素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010012650A1 (en) | 2001-08-09 |
| KR20010066250A (ko) | 2001-07-11 |
| US6395652B2 (en) | 2002-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100338125B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| US6600524B1 (en) | Active matrix type liquid crystal display apparatus with silicon oxide at different portions | |
| KR101152949B1 (ko) | 액정 표시장치 | |
| US6566174B1 (en) | Thin-film transistor elements and methods of making same | |
| US6800502B2 (en) | Thin film transistor, method of producing the same, liquid crystal display, and thin film forming apparatus | |
| KR950008261B1 (ko) | 반도체장치의 제조방법 | |
| KR100739366B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| US6525341B1 (en) | Thin film transistor, liquid crystal display device and method of fabricating the thin film transistor | |
| KR100397875B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR20020087892A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JP5563787B2 (ja) | 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタアレイ基板及び表示装置 | |
| KR100325498B1 (ko) | 액정디스플레이용박막트랜지스터 | |
| KR20070040035A (ko) | 표시 기판 및 이의 제조 방법 | |
| KR100641627B1 (ko) | 비정질 박막트랜지스터 및 그 제조방법 | |
| KR100697365B1 (ko) | 프린지 필드 구동 액정 표시 장치 | |
| KR100421914B1 (ko) | 액정표시장치 제조 방법 | |
| KR100790934B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR100494705B1 (ko) | 액정표시소자의 박막트랜지스터 제조방법 | |
| KR100832885B1 (ko) | 액정표시장치용 액정패널의 박막 트랜지스터 및 그의제조방법 | |
| KR20020091313A (ko) | 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법 | |
| JPH03116778A (ja) | アクティブマトリクス基板の製造方法と表示装置の製造方法 | |
| JP3331394B2 (ja) | 保護絶縁膜を成膜する方法 | |
| KR101884796B1 (ko) | 박막 트랜지스터 및 이를 포함한 액정표시장치와 이들의 제조방법 | |
| KR19990081221A (ko) | 단순공정에의한비정질실리콘박막트랜지스터와액정표시소자(lcd)제조방법 | |
| KR20010003759A (ko) | 박막 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment |
Payment date: 20150429 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20160428 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20170413 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20180416 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20190417 Year of fee payment: 18 |